Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4337770B2 - Voltage comparison circuit and threshold voltage correction method thereof - Google Patents
[go: Go Back, main page]

JP4337770B2 - Voltage comparison circuit and threshold voltage correction method thereof - Google Patents

Voltage comparison circuit and threshold voltage correction method thereof Download PDF

Info

Publication number
JP4337770B2
JP4337770B2 JP2005135875A JP2005135875A JP4337770B2 JP 4337770 B2 JP4337770 B2 JP 4337770B2 JP 2005135875 A JP2005135875 A JP 2005135875A JP 2005135875 A JP2005135875 A JP 2005135875A JP 4337770 B2 JP4337770 B2 JP 4337770B2
Authority
JP
Japan
Prior art keywords
voltage
correction
switching
comparison
voltage comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005135875A
Other languages
Japanese (ja)
Other versions
JP2006314023A (en
Inventor
雅人 滝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2005135875A priority Critical patent/JP4337770B2/en
Publication of JP2006314023A publication Critical patent/JP2006314023A/en
Application granted granted Critical
Publication of JP4337770B2 publication Critical patent/JP4337770B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Manipulation Of Pulses (AREA)

Description

本発明は、高速で精度の高い電圧比較回路、および特殊なプロセスを要せず行うことができる電圧比較回路の閾値電圧補正方法に関する。   The present invention relates to a high-speed and high-accuracy voltage comparison circuit, and a threshold voltage correction method for a voltage comparison circuit that can be performed without requiring a special process.

NMOSトランジスタとPMOSトランジスタとで構成されるCMOSインバータは、回路を簡素に構成できて、高速動作が可能であるため、電圧比較回路として用いられる場合がある。
しかし、CMOSインバータは、NMOSトランジスタおよびPMOSトランジスタのゲート長やチャネルドーズ量等の製造ばらつきによって、閾値電圧が大きく変動するといった特性を有しているため、そのままでは高精度な電圧比較が必要とされる回路には不向きな電圧比較回路である。
A CMOS inverter composed of an NMOS transistor and a PMOS transistor has a simple circuit configuration and can operate at high speed, and thus may be used as a voltage comparison circuit.
However, the CMOS inverter has a characteristic that the threshold voltage fluctuates greatly due to manufacturing variations such as the gate length and channel dose of the NMOS transistor and the PMOS transistor. Therefore, a high-accuracy voltage comparison is required as it is. This is a voltage comparison circuit that is unsuitable for a circuit.

従って、このような閾値電圧の変動を、回路の所定の箇所をレーザートリミングにより切断することで抑えて、適正な電圧に設定することが行われている。例えば、特許文献1に示す技術では、基準電圧発生回路のヒューズをレーザーにて切断することで、基準電圧を適正な値に設定することが行われている。
また、特許文献2には、コンパレータとして用いるCMOSインバータのPMOSトランジスタに閾値可変トランジスタ群とスイッチ群とを付加して、各閾値可変トランジスタのオン・オフを切り換えることで、該CMOSインバータにおける、PMOSトランジスタの実行的なサイズ(ゲート幅W)を可変にして、閾値電圧を調節可能とする技術が示されている。
特開平8−17190号公報 特開平5−199116号公報
Therefore, such a variation in threshold voltage is suppressed by cutting a predetermined portion of the circuit by laser trimming, and is set to an appropriate voltage. For example, in the technique disclosed in Patent Document 1, the reference voltage is set to an appropriate value by cutting the fuse of the reference voltage generation circuit with a laser.
Further, in Patent Document 2, a PMOS transistor of a CMOS inverter used as a comparator is added with a threshold variable transistor group and a switch group, and each of the threshold variable transistors is turned on and off, whereby the PMOS transistor in the CMOS inverter is switched. A technique is shown in which the threshold voltage can be adjusted by changing the effective size (gate width W).
JP-A-8-17190 Japanese Patent Laid-Open No. 5-199116

しかし、前述のように、回路をレーザートリミングにより調整して基準電圧を設定するためには、レーザートリミングといった特殊なプロセスを経ることが必要であり、基準電圧発生回路を構成するICチップの製造工程が煩雑になっていた。
また、PMOSトランジスタに閾値可変トランジスタ群とスイッチ群とを付加した構成のCMOSインバータが記載された特許文献2の技術では、付加した閾値可変トランジスタ群をどのようにオン・オフ制御すれば、所望の閾値を得ることができるのかといったような、実際に行う制御内容が具体化されておらず、実際に閾値を高精度に設定することはできなかった。
そこで、本発明においては、CMOSインバータに補正用トランジスタ群を設けて、該CMOSインバータの出力に基づき、閾値電圧と基準電圧とを逐次比較して、該閾値電圧が基準電圧へ近づくように、補正用トランジスタ群のオン・オフ制御を行うように構成した電圧比較回路およびその閾値電圧補正方法を提供するものである。
However, as described above, in order to set the reference voltage by adjusting the circuit by laser trimming, it is necessary to go through a special process such as laser trimming, and the manufacturing process of the IC chip constituting the reference voltage generation circuit Was complicated.
Further, in the technique of Patent Document 2 in which a CMOS inverter having a configuration in which a threshold variable transistor group and a switch group are added to a PMOS transistor is described, if the added threshold variable transistor group is controlled to be turned on / off, a desired value can be obtained. The actual control content, such as whether the threshold value can be obtained, has not been materialized, and the threshold value cannot actually be set with high accuracy.
Therefore, in the present invention, a correction transistor group is provided in the CMOS inverter, and based on the output of the CMOS inverter, the threshold voltage and the reference voltage are sequentially compared so that the threshold voltage approaches the reference voltage. A voltage comparison circuit configured to perform on / off control of a transistor group and a threshold voltage correction method thereof are provided.

上記課題を解決する電圧比較回路およびその閾値電圧補正方法は、以下の特徴を有する。
即ち、請求項1記載のごとく、アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、
基準電圧を発生する基準電圧発生手段と、
比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段によりオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた、電圧比較回路であって、前記補正スイッチング制御手段は、前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、電圧比較手段からの出力信号に応じて、前記基準電圧と電圧比較手段の閾値電圧とを逐次比較する逐次比較部と、該逐次比較部による比較結果に基づいて、前記各補正用トランジスタのスイッチング手段のオン・オフ切換を行う切換補正部とを有する。
これにより、電圧比較手段の閾値電圧と、基準電圧発生手段からの基準電圧とを、量子化誤差により発生する電位差の範囲内にまで等しくすることができる。
従って、電圧比較手段の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、電圧比較手段は、高精度で信頼性の高い電圧比較動作を行うことが可能となる。
また、この逐次比較による補正は、不揮発性メモリや、レーザーカットや、ザップ等の特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
さらに、本電圧比較回路の電圧比較手段をCMOSインバータにて構成することで、電圧比較を高速(例えば数ns程度)で行うことができ、補正処理を迅速に行うことができる。
The voltage comparison circuit and the threshold voltage correction method for solving the above problems have the following characteristics.
That is, as described in claim 1, voltage comparison means including at least a pair of complementary transistors that outputs an analog input as a comparator according to a predetermined threshold value;
A reference voltage generating means for generating a reference voltage;
An external input signal that is a comparison target signal and the reference voltage are selectively switched to be input in parallel to at least one of the complementary transistors, and an input signal switching unit that inputs the analog input to the voltage comparison unit, A voltage comparison circuit comprising a correction transistor group including a plurality of correction transistors that are turned on and off by the switching means, and correction switching control means for controlling the switching means of each of the correction transistors. When the reference voltage is connected to the input terminal of the voltage comparison means by the input signal switching means, the correction switching control means is responsive to the output signal from the voltage comparison means and the reference voltage and voltage comparison means. Based on the comparison result of the successive approximation unit and the successive approximation unit. And a switching correction unit for performing on-off switching of the switching means of each correcting transistor.
As a result, the threshold voltage of the voltage comparison unit and the reference voltage from the reference voltage generation unit can be made equal to the range of the potential difference generated by the quantization error.
Therefore, it is possible to correct the deviation of the threshold voltage due to manufacturing variations of the voltage comparison means with high accuracy, and the voltage comparison means can perform a highly accurate and reliable voltage comparison operation.
Further, the correction by the successive comparison does not require a special trimming process such as a non-volatile memory, a laser cut, or a zap, so that the correction work can be simplified.
Furthermore, by configuring the voltage comparison means of this voltage comparison circuit with a CMOS inverter, voltage comparison can be performed at high speed (for example, about several ns), and correction processing can be performed quickly.

また、請求項2記載のごとく、アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、基準電圧を発生する基準電圧発生手段と、比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段により制御端子のオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた電圧比較回路において、前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、前記補正スイッチング制御手段により、
電圧比較手段の出力信号に応じて、該電圧比較手段の閾値電圧と基準電圧とを逐次比較するとともに、この逐次比較の結果に基づいて、前記補正用トランジスタ群の各スイッチング手段のオン・オフを切り換えて、該電圧比較手段の閾値電圧の補正を行う。
これにより、電圧比較手段の閾値電圧と、基準電圧発生手段からの基準電圧とを、量子化誤差により発生する電位差の範囲内にまで等しくすることができる。
従って、電圧比較手段の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、電圧比較手段は、高精度で信頼性の高い電圧比較動作を行うことが可能となる。
また、この逐次比較による補正は、不揮発性メモリや、レーザーカットや、ザップ等の特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
さらに、本電圧比較回路の電圧比較手段をCMOSインバータにて構成することで、電圧比較を高速(例えば数ns程度)で行うことができ、補正処理を迅速に行うことができる。
According to a second aspect of the present invention, the analog input is compared with a voltage comparison means including at least a pair of complementary transistors that outputs a comparator according to a predetermined threshold, and a reference voltage generation means that generates a reference voltage. An input signal switching means for selectively switching an external input signal as a target signal and the reference voltage to be input to the voltage comparison means as an analog input, and at least one of the complementary transistors is connected in parallel. In a voltage comparison circuit comprising a correction transistor group having a plurality of correction transistors whose control terminals are switched on and off by means, and a correction switching control means for controlling the switching means of each correction transistor. The reference voltage is connected to the input terminal of the voltage comparison means by the input signal switching means. When and, by the correction switching control unit,
In accordance with the output signal of the voltage comparison means, the threshold voltage of the voltage comparison means and the reference voltage are sequentially compared, and on the basis of the result of the successive comparison, each switching means of the correction transistor group is turned on / off. Switching is performed to correct the threshold voltage of the voltage comparison means.
As a result, the threshold voltage of the voltage comparison unit and the reference voltage from the reference voltage generation unit can be made equal to the range of the potential difference generated by the quantization error.
Therefore, it is possible to correct the deviation of the threshold voltage due to manufacturing variations of the voltage comparison means with high accuracy, and the voltage comparison means can perform a highly accurate and reliable voltage comparison operation.
Further, the correction by the successive comparison does not require a special trimming process such as a non-volatile memory, a laser cut, or a zap, so that the correction work can be simplified.
Furthermore, by configuring the voltage comparison means of this voltage comparison circuit with a CMOS inverter, voltage comparison can be performed at high speed (for example, about several ns), and correction processing can be performed quickly.

本発明によれば、電圧比較手段の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、電圧比較手段は、高精度で信頼性の高い電圧比較動作を行うことが可能となる。
また、特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
According to the present invention, it is possible to highly accurately correct a threshold voltage shift caused by manufacturing variations of the voltage comparison unit, and the voltage comparison unit can perform a highly accurate and reliable voltage comparison operation. It becomes possible.
In addition, since a special trimming process is not required, the correction work can be simplified.

次に、本発明を実施するための形態を、添付の図面を用いて説明する。
図1に示すように、本発明にかかる電圧比較回路は、アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、一対の相補型トランジスタであるNMOSトランジスタ11およびPMOSトランジスタ12を備えた、電圧比較手段であるCMOSインバータ1と、基準電圧を発生する基準電圧発生手段5と、比較対象信号である外部入力信号と前記基準電圧とを、選択的に切り換えてアナログ入力として前記CMOSインバータ1へ入力する入力信号切換スイッチ6と、前記NMOSトランジスタ11と並列に接続され、オン・オフ切換スイッチ4(n−1)・4(n−2)・・・により、それぞれオン・オフが切り換えられる複数の補正用トランジスタ3(n−1)・3(n−2)・・・を備えた補正用トランジスタ群3と、前記入力信号切換スイッチ6によって基準電圧がCMOSインバータ1の入力端子1aへ接続されているときに、前記各補正用トランジスタ3(n−1)・3(n−2)・・・のオン・オフ切換スイッチ4(n−1)・4(n−2)・・・の制御を行う補正スイッチング制御回路7とを備えた、電圧比較回路である。
なお、本実施例では電圧比較手段としてCMOSインバータ1を用いているが、特に限定するものではなく、例えばNAND回路やNOR回路を用いることでも実現できる。
また、補正用トランジスタとして、CMOSインバータ1のNMOSトランジスタ11に並列接続されるNMOSトランジスタを用いているが、CMOSインバータ1のPMOSトランジスタ12に並列接続されるPMOSトランジスタを用いることもできる。
さらに、CMOSインバータ1の双方のトランジスタ11・12のそれぞれに、補正トランジスタが並列接続されていても良い。
Next, modes for carrying out the present invention will be described with reference to the accompanying drawings.
As shown in FIG. 1, the voltage comparison circuit according to the present invention includes a pair of complementary transistors, an NMOS transistor 11 and a PMOS transistor 12 that perform analog output as a comparator output in accordance with a predetermined threshold. A CMOS inverter 1 that is a comparison means, a reference voltage generation means 5 that generates a reference voltage, an external input signal that is a comparison target signal, and the reference voltage are selectively switched and input to the CMOS inverter 1 as an analog input. Are connected in parallel to the NMOS transistor 11 and are turned on / off by on / off switch 4 (n-1), 4 (n-2). A correction transistor group 3 including correction transistors 3 (n-1), 3 (n-2), and the like. When the reference voltage is connected to the input terminal 1a of the CMOS inverter 1 by the signal selector switch 6, the on / off selector switches of the correction transistors 3 (n-1), 3 (n-2). This is a voltage comparison circuit including a correction switching control circuit 7 that performs control of 4 (n-1), 4 (n-2).
In the present embodiment, the CMOS inverter 1 is used as the voltage comparison means, but is not particularly limited, and can be realized by using, for example, a NAND circuit or a NOR circuit.
Further, although the NMOS transistor connected in parallel to the NMOS transistor 11 of the CMOS inverter 1 is used as the correction transistor, a PMOS transistor connected in parallel to the PMOS transistor 12 of the CMOS inverter 1 can also be used.
Furthermore, a correction transistor may be connected in parallel to each of the transistors 11 and 12 of the CMOS inverter 1.

補正スイッチング制御回路7には、前記入力信号切換スイッチ6、各のオン・オフ切換スイッチ4(n−1)・4(n−2)・・・、およびCMOSインバータ1の出力端子1bに、電気的に接続されている。
また、前記補正スイッチング制御回路7は、CMOSインバータ1からの出力信号に応じて、前記基準電圧とCMOSインバータ1の閾値電圧とを逐次比較する逐次比較部7aや、該逐次比較部7aによる比較結果に基づいて、前記各補正用トランジスタ3(n−1)・3(n−2)・・・のオン・オフ切換スイッチ4(n−1)・4(n−2)・・・のオン・オフ切換を行う切換補正部7b等を有している。
The correction switching control circuit 7 includes the input signal changeover switch 6, the on / off changeover switches 4 (n−1), 4 (n−2)..., And the output terminal 1 b of the CMOS inverter 1. Connected.
Further, the correction switching control circuit 7 is configured to sequentially compare the reference voltage and the threshold voltage of the CMOS inverter 1 in accordance with an output signal from the CMOS inverter 1, and a comparison result by the successive comparison unit 7a. On / off change-over switches 4 (n-1), 4 (n-2)... Of the correction transistors 3 (n-1) .3 (n-2). A switching correction unit 7b for switching off is provided.

前記CMOSインバータ1は、入力端子1aから入力された信号の電圧が、該CMOSインバータ1の閾値電圧よりも小さいときには、CMOSインバータ1の出力端子1bからは、“1”の出力信号が出力される。
逆に、入力端子1aから入力された信号の電圧が、該CMOSインバータ1の閾値電圧以上であったときには、CMOSインバータ1の出力端子1bからは、“0”の出力信号が出力される。
The CMOS inverter 1 outputs an output signal of “1” from the output terminal 1 b of the CMOS inverter 1 when the voltage of the signal input from the input terminal 1 a is smaller than the threshold voltage of the CMOS inverter 1. .
Conversely, when the voltage of the signal input from the input terminal 1 a is equal to or higher than the threshold voltage of the CMOS inverter 1, an output signal “0” is output from the output terminal 1 b of the CMOS inverter 1.

前記基準電圧発生手段5は、例えば、抵抗器5a・5bを用いて電源電圧VDDを抵抗分割により分圧して基準電圧を得る回路に構成されている。
前記補正用トランジスタ群3を構成する各補正用トランジスタ3(n−1)・3(n−2)・・・は、それぞれNMOSトランジスタに構成されており、該各補正用トランジスタ3(n−1)・3(n−2)・・・のドレイン電位およびソース電位は、CMOSインバータ1におけるNMOSトランジスタ11のドレイン電位およびソース電位と共通に設定されている。
The reference voltage generating means 5 is configured as a circuit that obtains a reference voltage by dividing the power supply voltage V DD by resistance division using resistors 5a and 5b, for example.
Each of the correction transistors 3 (n−1), 3 (n−2)... Constituting the correction transistor group 3 is configured as an NMOS transistor, and each of the correction transistors 3 (n−1). ) · 3 (n−2)... Are set in common with the drain potential and the source potential of the NMOS transistor 11 in the CMOS inverter 1.

また、各補正用トランジスタ3(n−1)・3(n−2)・・・は、(チャネル幅W/チャネル長L)で表わされるトランジスタサイズが、それぞれ異なっており、該各補正用トランジスタ3(n−1)・3(n−2)・・・のトランジスタサイズは、2のべき乗に重み付けされている。
例えば、最もトランジスタサイズの大きな補正用トランジスタ3(0)のトランジスタサイズを(W/L)(=2・(W/L))とした場合、補正用トランジスタ3(0)の次にトランジスタサイズの大きな補正用トランジスタ3(1)のトランジスタサイズは2・(W/L)(=2・(W/L))となる。
また、最もトランジスタサイズの小さな補正用トランジスタ3(n−1)のトランジスタサイズは2n−1・(W/L)となり、補正用トランジスタ3(n−1)のCMOSインバータ1から離れた側に隣接配置される補正用トランジスタ3(n−2)のトランジスタサイズは2n−2・(W/L)となる。
Further, each of the correction transistors 3 (n-1), 3 (n-2)... Has a different transistor size represented by (channel width W / channel length L). The transistor sizes of 3 (n-1), 3 (n-2)... Are weighted to powers of 2.
For example, when the transistor size of the correcting transistor 3 (0) having the largest transistor size is (W 0 / L 0 ) (= 2 0 · (W 0 / L 0 )), the correcting transistor 3 (0) Next, the transistor size of the correcting transistor 3 (1) having the large transistor size is 2 · (W 0 / L 0 ) (= 2 1 · (W 0 / L 0 )).
Further, the transistor size of the correction transistor 3 (n−1) having the smallest transistor size is 2 n−1 · (W 0 / L 0 ), which is away from the CMOS inverter 1 of the correction transistor 3 (n−1). The transistor size of the correcting transistor 3 (n-2) arranged adjacent to the side is 2 n−2 · (W 0 / L 0 ).

また、オン・オフ切換スイッチ4(n−1)・4(n−2)・・・は、各補正用トランジスタ3(n−1)・3(n−2)・・・のゲート電極に接続され、該各補正用トランジスタ3(n−1)・3(n−2)・・・のゲート入力を、CMOSインバータ1の入力端子1a側の電位と、グランド電位とに切り換える機能を有している。   Further, the on / off selector switches 4 (n-1), 4 (n-2),... Are connected to the gate electrodes of the correction transistors 3 (n-1), 3 (n-2),. Has a function of switching the gate input of each of the correction transistors 3 (n-1), 3 (n-2)... Between the potential on the input terminal 1a side of the CMOS inverter 1 and the ground potential. Yes.

このように構成される電圧比較回路は、CMOSインバータ1の製造ばらつき等により生じる閾値電圧のズレや誤差を、前記補正用トランジスタ群3の各補正用トランジスタ3(n−1)・3(n−2)・・・をオン・オフ制御することによって補正するものである。
ここで、CMOSインバータ1の閾値電圧Vth_invは、以下の数1に示すような値に近似できる。
The voltage comparison circuit configured as described above corrects threshold voltage shifts and errors caused by manufacturing variations of the CMOS inverter 1 and the like, and corrects each of the correction transistors 3 (n−1), 3 (n− 2) is corrected by on / off control.
Here, the threshold voltage V th_inv of the CMOS inverter 1 can be approximated to a value as shown in the following Equation 1.

Figure 0004337770
Figure 0004337770

また、前記数1内におけるKおよびKは、次の数2、数3により、それぞれ表わされる。 Further, K N and K P in the equation 1 are represented by the following equations 2 and 3, respectively.

Figure 0004337770
Figure 0004337770
Figure 0004337770
Figure 0004337770

なお、数1、数2、数3において、VDDは電源電圧を、VthnはNMOSトランジスタ11の閾値電圧を、VthpはPMOSトランジスタ12の閾値電圧を、(W/L)NMOSはNMOSトランジスタ11のトランジスタサイズを、(W/L)PMOSはPMOSトランジスタ12のトランジスタサイズを、μはNMOSトランジスタ11のキャリア移動速度を、μはPMOSトランジスタ12のキャリア移動速度を、Coxは単位面積あたりの容量を示している。 Note that the number 1, number 2, in the equation 3, a V DD power supply voltage, a threshold voltage of V thn the NMOS transistor 11, the threshold voltage of V thp the PMOS transistor 12, (W / L) NMOS an NMOS transistor 11 (W / L) PMOS is the transistor size of the PMOS transistor 12, μ e is the carrier movement speed of the NMOS transistor 11, μ h is the carrier movement speed of the PMOS transistor 12, and C ox is the unit area. The capacity per unit is shown.

そして、数1、数2、数3における、Vthn、Vthp、(W/L)NMOS、(W/L)PMOS、Cox、μ、およびμ等の殆どのパラメータは、CMOSインバータ1の製造ばらつきの影響により変動することがよく知られており、これらのパラメータの変動がCMOSインバータ1の閾値電圧の変動を招く原因となっている。
従って、本発明にかかる電圧比較回路では、前記補正用トランジスタ群3により、数2に示されるKの値を補正して、CMOSインバータ1の閾値電圧を適正な値に制御するようにしている。
補正用トランジスタ群3によりKの補正後の値であるK’は次の数4により表わされる。
Most parameters such as V thn , V thp , (W / L) NMOS , (W / L) PMOS , C ox , μ e , and μ h in Equation 1, Equation 2, and Equation 3 are CMOS inverters. It is well known that it fluctuates due to the influence of manufacturing variations of 1 and the fluctuation of these parameters causes the fluctuation of the threshold voltage of the CMOS inverter 1.
Accordingly, in the voltage comparator circuit according to the present invention, by the correcting transistor group 3, to correct the value of K N shown in Equation 2, so as to control the threshold voltage of the CMOS inverter 1 to a proper value .
K N ′, which is a value after correction of K N by the correcting transistor group 3, is expressed by the following equation (4).

Figure 0004337770
Figure 0004337770

なお、数4において、Xは、0〜2n−1で表わされる整数である。 In Equation 4, X is an integer represented by 0 to 2n-1 .

また、本例においては、補正用トランジスタ群3をCMOSインバータ1のNMOSトランジスタ11側に設けて、各補正用トランジスタ3(n−1)・3(n−2)・・・をNMOSトランジスタにて構成しているが、補正用トランジスタ群3をCMOSインバータ1のPMOSトランジスタ12側に設けて、各補正用トランジスタ3(n−1)・3(n−2)・・・をPMOSトランジスタにて構成することもできる。   In this example, the correction transistor group 3 is provided on the NMOS transistor 11 side of the CMOS inverter 1, and each of the correction transistors 3 (n-1), 3 (n-2). The correction transistor group 3 is provided on the PMOS transistor 12 side of the CMOS inverter 1 and each of the correction transistors 3 (n−1), 3 (n−2). You can also

次に、本電圧比較回路によりCMOSインバータ1の閾値電圧の補正を行う際のフローについて、図2を用いて説明する。
まず、前提として、各補正用トランジスタ3(n−1)・3(n−2)・・・は、製造ばらつきがゼロであると仮定したときに、前記数4のXの値がフルスケール値の2分の1の値における、CMOSインバータ1の閾値電圧が、略狙いの閾値電圧となるように設計しておく。
Next, a flow when the threshold voltage of the CMOS inverter 1 is corrected by the voltage comparison circuit will be described with reference to FIG.
First, as a premise, when each of the correcting transistors 3 (n-1), 3 (n-2)... Is assumed to have zero manufacturing variation, the value of X in Equation 4 is a full scale value. It is designed so that the threshold voltage of the CMOS inverter 1 at the half value becomes substantially the target threshold voltage.

そして、図示せぬ補正開始指令手段から、補正スイッチング制御回路7に対して補正開始指令信号が入力されると、補正スイッチング制御回路7から入力信号切換スイッチ6に対してスイッチ切換信号が出力され、該入力信号切換スイッチ6が基準電圧側へ切り換えられる(S01)。
同時に、各補正用トランジスタ3(n−1)・3(n−2)・・・のうち、MSB(Most Significant Bit)側の補正用トランジスタ3(n−1)のゲート電極のみ、補正スイッチング制御回路7の切換補正部7bからの制御に基づくオン・オフ切換スイッチ4(n−1)により、CMOSインバータ1の入力端子1a側に接続する。また、他の各補正用トランジスタ3(n−2)・・・3(0)は、切換補正部7bからの制御に基づく各オン・オフ切換スイッチ4(n−2)・・・4(0)により、グランド電位に接続される(S02)。
When a correction start command signal is input to the correction switching control circuit 7 from a correction start command means (not shown), a switch switching signal is output from the correction switching control circuit 7 to the input signal changeover switch 6, The input signal selector switch 6 is switched to the reference voltage side (S01).
At the same time, only the gate electrode of the correction transistor 3 (n-1) on the MSB (Most Significant Bit) side of the correction transistors 3 (n-1), 3 (n-2). The on / off switch 4 (n−1) based on the control from the switching correction unit 7 b of the circuit 7 is connected to the input terminal 1 a side of the CMOS inverter 1. The other correction transistors 3 (n-2)... 3 (0) are connected to the on / off switch 4 (n-2)... 4 (0) based on the control from the switching correction unit 7b. ) To connect to the ground potential (S02).

なお、以降、切換補正部7bがオン・オフの切り換え制御を行う各オン・オフ切換スイッチ4(n−1)・4(n−2)・・・により、各補正用トランジスタ3(n−1)・3(n−2)・・・のゲート電極を、CMOSインバータ1の入力端子1a側に接続することを、「各補正用トランジスタ3(n−1)・3(n−2)・・・を各オン・オフ切換スイッチ4(n−1)・4(n−2)・・・によりオンする」といい、各補正用トランジスタ3(n−1)・3(n−2)・・・のゲート電極をグランド電位に接続することを、「各補正用トランジスタ3(n−1)・3(n−2)・・・を各オン・オフ切換スイッチ4(n−1)・4(n−2)・・・によりオフする」という。   In the following, each of the correction transistors 3 (n−1) is controlled by each of the on / off switch 4 (n−1), 4 (n−2). ). 3 (n-2)... Are connected to the input terminal 1a side of the CMOS inverter 1, "each correction transistor 3 (n-1). 3 (n-2). Is turned on by each on / off switch 4 (n-1) 4 (n-2)..., And each correction transistor 3 (n-1) 3 (n-2). That the gate electrodes are connected to the ground potential, “each of the correction transistors 3 (n−1), 3 (n-2)... n-2) ... ".

このように、MSB側の補正用トランジスタ3(n−1)のみをオンさせた状態として、CMOSインバータ1の出力信号が“1”であるか“0”であるかの判定を、補正スイッチング制御回路7の逐次比較部7aにて行う(S04)。
この判定の結果、出力信号が“1”であった場合は、CMOSインバータ1の閾値電圧が、基準電圧発生手段5からの基準電圧よりも高い状態にあることを示している。
従って、出力信号が“1”であった場合は、MSBにあたる補正用トランジスタ3(n−1)をオンしたまま、MSB−1に相当する補正用トランジスタ3(n−2)を、オン・オフ切換スイッチ4(n−2)によりオンする(S05)。
As described above, it is determined whether the output signal of the CMOS inverter 1 is “1” or “0” with only the correction transistor 3 (n−1) on the MSB side turned on. This is performed by the successive approximation unit 7a of the circuit 7 (S04).
If the output signal is “1” as a result of this determination, it indicates that the threshold voltage of the CMOS inverter 1 is higher than the reference voltage from the reference voltage generating means 5.
Therefore, when the output signal is “1”, the correction transistor 3 (n−2) corresponding to MSB-1 is turned on / off while the correction transistor 3 (n−1) corresponding to the MSB is turned on. The selector switch 4 (n-2) is turned on (S05).

逆に、判定の結果、出力信号が“0”であった場合は、CMOSインバータ1の閾値電圧が、基準電圧発生手段5からの基準電圧よりも低い状態にあることを示している。
従って、出力信号が“0”であった場合は、MSBにあたる補正用トランジスタ3(n−1)をオフするとともに、MSB−1に相当する補正用トランジスタ3(n−2)を、オン・オフ切換スイッチ4(n−2)によりオンする(S06)。
On the other hand, if the output signal is “0” as a result of the determination, it indicates that the threshold voltage of the CMOS inverter 1 is lower than the reference voltage from the reference voltage generating means 5.
Therefore, when the output signal is “0”, the correction transistor 3 (n−1) corresponding to the MSB is turned off and the correction transistor 3 (n−2) corresponding to the MSB-1 is turned on / off. It is turned on by the changeover switch 4 (n-2) (S06).

このように、CMOSインバータ1の出力信号に応じて、MSB側の補正用トランジスタ3(n−1)およびMSB−1に相当する補正用トランジスタ3(n−2)をオン・オフさせた状態では、該補正用トランジスタ3(n−1)のオン・オフが確定され、補正用トランジスタ3(n−2)のオン・オフは未だ確定されていない。
次に、この状態で、再度CMOSインバータ1の出力信号の判定を逐次比較部7aにて行い、MSB−1に相当する補正用トランジスタ3(n−2)およびMSB−2に相当する補正用トランジスタ3(n−3)をオン・オフさせて、補正用トランジスタ3(n−2)のオン・オフを確定する。
As described above, in a state where the correction transistor 3 (n-1) on the MSB side and the correction transistor 3 (n-2) corresponding to MSB-1 are turned on / off according to the output signal of the CMOS inverter 1. The on / off state of the correcting transistor 3 (n-1) is determined, and the on / off state of the correcting transistor 3 (n-2) is not yet determined.
Next, in this state, the output signal of the CMOS inverter 1 is again determined by the successive approximation unit 7a, and the correction transistor 3 (n-2) corresponding to MSB-1 and the correction transistor corresponding to MSB-2. 3 (n-3) is turned on / off to determine whether the correction transistor 3 (n-2) is on / off.

以降も同様にして、補正用トランジスタ3(n−3)・3(n−4)・・・3(0)のオン・オフを確定させていく。
この補正用トランジスタ3(n−1)・3(n−2)・・・のオン・オフの確定は、MSB側からLSB(Least Significant Bit)側へ向って順次行っていき、補正用トランジスタ3(0)のオン・オフが確定されるまで継続される(S03、S07)。
Similarly, the ON / OFF states of the correction transistors 3 (n-3), 3 (n-4)... 3 (0) are determined in the same manner.
The ON / OFF of the correction transistors 3 (n-1), 3 (n-2)... Is sequentially determined from the MSB side to the LSB (Least Significant Bit) side. This is continued until ON / OFF of (0) is determined (S03, S07).

すなわち、本電圧比較回路では、A/Dコンバータ等で用いられている逐次比較シーケンスを用いて、CMOSインバータ1の閾値電圧を、基準電圧に補正している。
そして、全ての補正用トランジスタ3(n−1)・3(n−2)・・・のオン・オフが確定された後は、補正スイッチング制御回路7からの制御により、入力信号切換スイッチ6が外部入力信号側へ切り換えられて(S08)、補正処理が終了する。
That is, in this voltage comparison circuit, the threshold voltage of the CMOS inverter 1 is corrected to the reference voltage using a successive approximation sequence used in an A / D converter or the like.
After the ON / OFF states of all the correction transistors 3 (n-1), 3 (n-2)... Are determined, the input signal changeover switch 6 is controlled by the control from the correction switching control circuit 7. Switching to the external input signal side (S08) completes the correction process.

以上のように、補正スイッチング制御回路7の逐次比較部7aにより、CMOSインバータ1の出力信号に応じて、該CMOSインバータ1の閾値電圧と基準電圧とを逐次比較するとともに、該逐次比較部7aによる比較結果に基づいて、各オン・オフ切換スイッチ4(n−1)・4(n−2)・・・のオン・オフを切り換える補正を行うことにより、CMOSインバータ1の閾値電圧と基準電圧とを、量子化誤差により発生する電位差の範囲内にまで等しくすることができる。   As described above, the successive approximation unit 7a of the correction switching control circuit 7 sequentially compares the threshold voltage of the CMOS inverter 1 with the reference voltage according to the output signal of the CMOS inverter 1, and the successive approximation unit 7a Based on the comparison result, the threshold voltage and the reference voltage of the CMOS inverter 1 are obtained by performing correction for switching on / off of each of the on / off switch 4 (n-1), 4 (n-2). Can be made equal to within the range of the potential difference caused by the quantization error.

これにより、CMOSインバータ1の製造ばらつき等による閾値電圧のずれを高精度に補正することが可能となって、CMOSインバータ1は、高精度で信頼性の高い電圧比較動作を高速で行うことが可能となる。
また、この逐次比較による補正は、不揮発性メモリや、レーザーカットや、ザップ等の特殊なトリミングプロセスを必要としないので、補正作業を簡素にすることができる。
さらに、本電圧比較回路はCMOSインバータ1にて構成されているので、電圧比較を高速(例えば数ns程度)で行うことができ、補正処理を迅速に行うことができる。
As a result, it is possible to correct the threshold voltage shift due to manufacturing variations of the CMOS inverter 1 with high accuracy, and the CMOS inverter 1 can perform high-accuracy and highly reliable voltage comparison operation at high speed. It becomes.
Further, the correction by the successive comparison does not require a special trimming process such as a non-volatile memory, a laser cut, or a zap, so that the correction work can be simplified.
Further, since the voltage comparison circuit is composed of the CMOS inverter 1, voltage comparison can be performed at high speed (for example, about several ns), and correction processing can be performed quickly.

本発明にかかる電圧比較回路を示す回路図である。It is a circuit diagram which shows the voltage comparison circuit concerning this invention. 電圧比較回路による電圧比較方法のフローを示す図である。It is a figure which shows the flow of the voltage comparison method by a voltage comparison circuit.

符号の説明Explanation of symbols

1 CMOSインバータ
3 補正用トランジスタ群
3(n−1)・・・ 補正用トランジスタ
4(n−1)・・・ オン・オフ切換スイッチ
5 基準電圧発生手段
6 入力信号切換スイッチ
7 補正スイッチング制御回路
7a 逐次比較部
7b 切換補正部
DESCRIPTION OF SYMBOLS 1 CMOS inverter 3 Correction transistor group 3 (n-1) ... Correction transistor 4 (n-1) ... On / off switch 5 Reference voltage generating means 6 Input signal switch 7 Correction switching control circuit 7a Successive comparison unit 7b Switching correction unit

Claims (2)

アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、
基準電圧を発生する基準電圧発生手段と、
比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、
少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段によりオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、
前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた、電圧比較回路であって、
前記補正スイッチング制御手段は、
前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、
電圧比較手段からの出力信号に応じて、前記基準電圧と電圧比較手段の閾値電圧とを逐次比較する逐次比較部と、
該逐次比較部による比較結果に基づいて、前記各補正用トランジスタのスイッチング手段のオン・オフ切換を行う切換補正部とを有する、
ことを特徴とする電圧比較回路。
A voltage comparison means comprising at least a pair of complementary transistors for performing an analog input and a comparator output according to a predetermined threshold;
A reference voltage generating means for generating a reference voltage;
An input signal switching means for selectively switching an external input signal which is a comparison target signal and the reference voltage and inputting the analog voltage as an analog input to the voltage comparison means;
A correction transistor group including a plurality of correction transistors connected in parallel with at least one of the complementary transistors and switched on and off by a switching unit;
A voltage comparison circuit comprising correction switching control means for controlling the switching means of each of the correction transistors,
The correction switching control means includes:
When the reference voltage is connected to the input terminal of the voltage comparison means by the input signal switching means,
A successive comparison unit that sequentially compares the reference voltage and a threshold voltage of the voltage comparison unit according to an output signal from the voltage comparison unit;
A switching correction unit that performs on / off switching of the switching means of each of the correction transistors based on the comparison result by the successive approximation unit;
A voltage comparison circuit.
アナログ入力を、所定の閾値に応じてコンパレータ出力を行う、少なくとも一対の相補型トランジスタを備えた電圧比較手段と、基準電圧を発生する基準電圧発生手段と、比較対象信号である外部入力信号と、前記基準電圧とを、選択的に切り換えてアナログ入力として前記電圧比較手段へ入力する入力信号切換手段と、少なくとも前記相補型トランジスタの一方と並列に接続され、スイッチング手段により制御端子のオン・オフが切り換えられる、複数の補正用トランジスタを備えた補正用トランジスタ群と、前記各補正用トランジスタのスイッチング手段の制御を行う補正スイッチング制御手段とを備えた電圧比較回路において、
前記入力信号切換手段によって基準電圧が電圧比較手段の入力端子へ接続されているときに、前記補正スイッチング制御手段により、
電圧比較手段の出力信号に応じて、該電圧比較手段の閾値電圧と基準電圧とを逐次比較するとともに、
この逐次比較の結果に基づいて、前記補正用トランジスタ群の各スイッチング手段のオン・オフを切り換えて、該電圧比較手段の閾値電圧の補正を行うことを特徴とする電圧比較回路の閾値電圧補正方法。

A voltage comparison unit including at least a pair of complementary transistors that outputs a comparator according to a predetermined threshold as an analog input, a reference voltage generation unit that generates a reference voltage, an external input signal that is a comparison target signal, An input signal switching means for selectively switching the reference voltage and inputting it to the voltage comparison means as an analog input, and at least one of the complementary transistors is connected in parallel, and the control terminal is turned on / off by the switching means. In a voltage comparison circuit including a correction transistor group including a plurality of correction transistors to be switched, and correction switching control means for controlling the switching means of each correction transistor,
When the reference voltage is connected to the input terminal of the voltage comparison means by the input signal switching means, the correction switching control means,
According to the output signal of the voltage comparison means, the threshold voltage of the voltage comparison means and the reference voltage are sequentially compared,
A threshold voltage correction method for a voltage comparison circuit, wherein the threshold voltage of the voltage comparison means is corrected by switching on / off each switching means of the correction transistor group based on the result of the successive comparison. .

JP2005135875A 2005-05-09 2005-05-09 Voltage comparison circuit and threshold voltage correction method thereof Expired - Fee Related JP4337770B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005135875A JP4337770B2 (en) 2005-05-09 2005-05-09 Voltage comparison circuit and threshold voltage correction method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005135875A JP4337770B2 (en) 2005-05-09 2005-05-09 Voltage comparison circuit and threshold voltage correction method thereof

Publications (2)

Publication Number Publication Date
JP2006314023A JP2006314023A (en) 2006-11-16
JP4337770B2 true JP4337770B2 (en) 2009-09-30

Family

ID=37535332

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005135875A Expired - Fee Related JP4337770B2 (en) 2005-05-09 2005-05-09 Voltage comparison circuit and threshold voltage correction method thereof

Country Status (1)

Country Link
JP (1) JP4337770B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4917877B2 (en) * 2006-12-25 2012-04-18 株式会社リコー AD converter

Also Published As

Publication number Publication date
JP2006314023A (en) 2006-11-16

Similar Documents

Publication Publication Date Title
JP6981962B2 (en) Regulator circuit
US6388521B1 (en) MOS differential amplifier with offset compensation
JP4607636B2 (en) Analog / digital conversion circuit
JP4901706B2 (en) D / A converter
US8736356B2 (en) Multi-regulator circuit and integrated circuit including the same
US10615817B2 (en) Current steering digital to analog converter
US9444487B1 (en) Multiple stage digital to analog converter
CN108075750B (en) Current clamp circuit
JP2009021757A (en) Digital/analog conversion circuit
JP5266800B2 (en) Trimming circuit
US11283447B2 (en) Impedance calibration circuit
KR19990077849A (en) Output buffer control circuit
JPH10276070A (en) Schmitt trigger circuit capable of adjusting trigger voltage
US20180226960A1 (en) Comparator
JP4337770B2 (en) Voltage comparison circuit and threshold voltage correction method thereof
JP5458233B2 (en) Semiconductor memory device
US9065462B1 (en) Digital-to-analog conversion circuit and correction method for digital-to-analog conversion circuit
CN109164863B (en) SONOS grid terminal control voltage generation circuit
JP2008270732A (en) Semiconductor device
US7321326B2 (en) Current source cell and D/A converter using the same
JP2009152325A (en) Semiconductor device
US20050046472A1 (en) Data driving circuit and semiconductor memory device having the same
US20090128120A1 (en) Reference voltage generation circuit, ad converter, da converter, and image processor
CN111638743A (en) Current-voltage conversion circuit, reference voltage generation circuit, and semiconductor memory device
JP6580847B2 (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090609

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120710

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130710

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees