Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4347178B2 - Gain switching amplifier, light receiving amplifier element and optical pickup element using the same - Google Patents
[go: Go Back, main page]

JP4347178B2 - Gain switching amplifier, light receiving amplifier element and optical pickup element using the same - Google Patents

Gain switching amplifier, light receiving amplifier element and optical pickup element using the same Download PDF

Info

Publication number
JP4347178B2
JP4347178B2 JP2004278292A JP2004278292A JP4347178B2 JP 4347178 B2 JP4347178 B2 JP 4347178B2 JP 2004278292 A JP2004278292 A JP 2004278292A JP 2004278292 A JP2004278292 A JP 2004278292A JP 4347178 B2 JP4347178 B2 JP 4347178B2
Authority
JP
Japan
Prior art keywords
current
transistor
control
amplifier
gain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004278292A
Other languages
Japanese (ja)
Other versions
JP2006094232A (en
Inventor
浩一朗 杉本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2004278292A priority Critical patent/JP4347178B2/en
Publication of JP2006094232A publication Critical patent/JP2006094232A/en
Application granted granted Critical
Publication of JP4347178B2 publication Critical patent/JP4347178B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)
  • Amplifiers (AREA)

Description

本発明は、飽和スイッチによってゲインを切り替えるゲイン切り替えアンプに係り、特に、光ディスクを再生および/または記録可能な装置の受光アンプ素子および光ピックアップ素子に用いられるゲイン切り替えアンプに関するものである。   The present invention relates to a gain switching amplifier that switches a gain by a saturation switch, and more particularly to a gain switching amplifier that is used for a light receiving amplifier element and an optical pickup element of an apparatus capable of reproducing and / or recording an optical disk.

パソコン機器として主に使用される書き込み可能なCDまたはDVDドライブにおいては書き込み時には再生時に比べて大きなレーザー(LD)パワーの光量がディスクに照射されるため、ディスクからの反射光が入力される受光アンプ素子においても大きな光入力となる。書き込み時と再生時との光入力レベルの差に対応するため,受光アンプ素子では書き込み/再生それぞれに対応したゲインを切り替える方式が採用されている(例えば特許文献1)。従来、複数の後段アンプ(大/小ゲイン)のゲイン比は小さいものであり、前段アンプの回路構成は図5に示すようなものである。   In a writable CD or DVD drive mainly used as a personal computer device, the light intensity of the laser (LD) power that is larger than that at the time of reproduction is irradiated to the disk at the time of writing. Even in the element, a large light input occurs. In order to cope with the difference in optical input level between writing and reproduction, a method of switching gains corresponding to writing / reproduction is adopted in the light receiving amplifier element (for example, Patent Document 1). Conventionally, the gain ratio of a plurality of rear-stage amplifiers (large / small gain) is small, and the circuit configuration of the front-stage amplifier is as shown in FIG.

図5の前段アンプの構成について説明する。この前段アンプは、受光した光の光電変換を行う光電変換素子であるフォトダイオードPDを備えており、その光電変換信号を増幅して出力する。基準電圧の入力経路上と帰還ループ上とにそれぞれ設けられた飽和スイッチによって、大小2通りにゲインを切り替えることができるようになっている。演算増幅器101の非反転入力端子には基準電圧Vrefが、ゲイン抵抗RfHと、飽和スイッチとしてのトランジスタQ1およびゲイン抵抗RfLの直列回路との並列回路を介して入力される。反転入力端子には、フォトダイオードPDのカソードが接続されるとともに、アンプの出力電圧のフィードバック回路が接続される。フォトダイオードのアノードは接地されている。該フィードバック回路はゲイン抵抗RfHと、飽和スイッチとしてのトランジスタQ2およびゲイン抵抗RfLの直列回路との並列回路で構成される。大ゲインを設定するときにはトランジスタQ1・Q2はOFF状態であり、ゲイン抵抗RfHのみがゲイン抵抗として用いられる。一方、小ゲインを設定するときにはトランジスタQ1・Q2はON状態となり、ゲイン抵抗RfHとゲイン抵抗RfLとの並列接続抵抗がゲイン抵抗として用いられる。飽和スイッチとしてのトランジスタQ1・Q2は、ON状態のときには飽和領域で動作するため、その僅かなON抵抗がゲイン抵抗RfLと直列に挿入される。トランジスタQ1・Q2はPNP型トランジスタである。トランジスタQ1のエミッタには基準電圧Vrefが印加され、トランジスタQ2のエミッタには後述の帰還電圧Vout2が印加される。   The configuration of the pre-stage amplifier in FIG. 5 will be described. The pre-amplifier includes a photodiode PD that is a photoelectric conversion element that performs photoelectric conversion of received light, and amplifies and outputs the photoelectric conversion signal. The gain can be switched in two ways, large and small, by saturation switches respectively provided on the reference voltage input path and the feedback loop. The reference voltage Vref is input to the non-inverting input terminal of the operational amplifier 101 via a parallel circuit of a gain resistor RfH and a series circuit of a transistor Q1 as a saturation switch and a gain resistor RfL. The inverting input terminal is connected to the cathode of the photodiode PD and to the feedback circuit of the output voltage of the amplifier. The anode of the photodiode is grounded. The feedback circuit is constituted by a parallel circuit of a gain resistor RfH and a series circuit of a transistor Q2 as a saturation switch and a gain resistor RfL. When setting the large gain, the transistors Q1 and Q2 are in the OFF state, and only the gain resistor RfH is used as the gain resistor. On the other hand, when setting a small gain, the transistors Q1 and Q2 are turned on, and a parallel connection resistance of the gain resistance RfH and the gain resistance RfL is used as the gain resistance. Since the transistors Q1 and Q2 as the saturation switches operate in the saturation region when they are in the ON state, a slight ON resistance is inserted in series with the gain resistance RfL. The transistors Q1 and Q2 are PNP transistors. A reference voltage Vref is applied to the emitter of the transistor Q1, and a feedback voltage Vout2 described later is applied to the emitter of the transistor Q2.

トランジスタQ1・Q2のON/OFFは、定電流源I1、スイッチSW、およびトランジスタQ3・Q4・Q5により構成される回路で制御される。トランジスタQ3、トランジスタQ4、およびトランジスタQ5はNPN型トランジスタであってカレントミラー回路を構成している。定電流源I1はスイッチSWを介して直列にトランジスタQ3のコレクタに接続されている。トランジスタQ4のコレクタはトランジスタQ1のベースに接続されており、トランジスタQ5のエミッタはトランジスタQ2のベースに接続されている。また、トランジスタQ3・Q4・Q5のエミッタは接地されている。   ON / OFF of the transistors Q1 and Q2 is controlled by a circuit including a constant current source I1, a switch SW, and transistors Q3, Q4, and Q5. Transistor Q3, transistor Q4, and transistor Q5 are NPN type transistors and constitute a current mirror circuit. The constant current source I1 is connected in series to the collector of the transistor Q3 via the switch SW. The collector of the transistor Q4 is connected to the base of the transistor Q1, and the emitter of the transistor Q5 is connected to the base of the transistor Q2. The emitters of the transistors Q3, Q4, and Q5 are grounded.

トランジスタQ1・Q2をOFF状態とするときにはスイッチSWをOFF状態とする。このとき、トランジスタQ1・Q2にはベース電流が流れない。トランジスタQ1・Q2をON状態とするときにはスイッチSWをON状態とする。このとき、トランジスタQ1・Q2のベースにはそれぞれ、定電流源I1の電流が上記カレントミラーを介して流れる。   When the transistors Q1 and Q2 are turned off, the switch SW is turned off. At this time, the base current does not flow through the transistors Q1 and Q2. When the transistors Q1 and Q2 are turned on, the switch SW is turned on. At this time, the current of the constant current source I1 flows through the current mirror to the bases of the transistors Q1 and Q2, respectively.

当該前段アンプの出力段21は、トランジスタQ23を有する帰還ループ部21aとトランジスタQ24を有する間接出力部21bとを備えている。演算増幅器101の出力端子はPNP型のトランジスタQ21のベースと、NPN型のトランジスタQ22のベースとに接続されている。トランジスタQ21の能動負荷には定電流源I2がエミッタ側に設けられ、トランジスタQ22の能動負荷にはエミッタ側に定電流源I3が設けられる。トランジスタQ21のコレクタは接地されており、トランジスタQ22のコレクタは電源VCCに接続されている。当該前段アンプが小ゲインで動作するときには、トランジスタQ21が動作し、そのエミッタフォロワ出力がNPN型のトランジスタQ23・Q24のベースに入力される。トランジスタQ23およびトランジスタQ24のコレクタは電源VCCに接続されており、トランジスタQ24のエミッタは当該前段アンプの出力端子OUTに接続されている。そして、トランジスタQ24のエミッタフォロワ出力が出力電圧Vout1として出力端子OUTから後段アンプに出力されるとともに、トランジスタQ23のエミッタフォロワ出力が帰還電圧Vout2として、前記フィードバック回路に印加される。また、当該前段アンプが大ゲインで動作するときには、低出力電圧側でトランジスタQ21が動作し、高出力電圧側でトランジスタQ22が動作する。トランジスタQ21の動作は小ゲインのときと同じである。トランジスタQ22が動作するときには、トランジスタQ22のエミッタフォロワ出力がPNP型のトランジスタQ25・Q26のベースに入力される。トランジスタQ25のエミッタはトランジスタQ23のエミッタに接続されており、トランジスタQ26のエミッタは出力端子OUTに接続されている。トランジスタQ25・Q26のコレクタは接地されている。そして、トランジスタQ26のエミッタフォロワ出力が出力電圧Vout1として出力端子から後段アンプに出力されるとともに、トランジスタQ25のエミッタフォロワ出力が帰還電圧Vout2として前記フィードバック回路に印加される。
特開平8−154023号公報(平成8(1996)年6月11日公開)
The output stage 21 of the preceding amplifier includes a feedback loop section 21a having a transistor Q23 and an indirect output section 21b having a transistor Q24. The output terminal of the operational amplifier 101 is connected to the base of a PNP transistor Q21 and the base of an NPN transistor Q22. The active load of the transistor Q21 is provided with a constant current source I2 on the emitter side, and the active load of the transistor Q22 is provided with a constant current source I3 on the emitter side. The collector of the transistor Q21 is grounded, and the collector of the transistor Q22 is connected to the power supply VCC. When the pre-stage amplifier operates with a small gain, the transistor Q21 operates, and its emitter follower output is input to the bases of the NPN transistors Q23 and Q24. The collectors of the transistors Q23 and Q24 are connected to the power supply VCC, and the emitter of the transistor Q24 is connected to the output terminal OUT of the preceding amplifier. The emitter follower output of the transistor Q24 is output as an output voltage Vout1 from the output terminal OUT to the subsequent amplifier, and the emitter follower output of the transistor Q23 is applied as a feedback voltage Vout2 to the feedback circuit. Further, when the pre-stage amplifier operates at a large gain, the transistor Q21 operates on the low output voltage side, and the transistor Q22 operates on the high output voltage side. The operation of the transistor Q21 is the same as when the gain is small. When the transistor Q22 operates, the emitter follower output of the transistor Q22 is input to the bases of the PNP transistors Q25 and Q26. The emitter of the transistor Q25 is connected to the emitter of the transistor Q23, and the emitter of the transistor Q26 is connected to the output terminal OUT. The collectors of the transistors Q25 and Q26 are grounded. The emitter follower output of the transistor Q26 is output from the output terminal to the subsequent amplifier as the output voltage Vout1, and the emitter follower output of the transistor Q25 is applied to the feedback circuit as the feedback voltage Vout2.
Japanese Patent Laid-Open No. 8-154023 (published on June 11, 1996)

書き込みスピードの高速化に対応するためには更なるレーザーパワーの増大は不可欠であり、書き込み時において、ゲインの異なる複数の受光アンプの飽和をさけるため、複数の後段アンプ(大/小ゲイン)のゲイン比は大きくなる。後段アンプのゲインが大きくなると、飽和スイッチによってゲインを切り替える前段アンプのスイッチ電流による出力のオフセットが問題となる。   Increasing the laser power is indispensable for increasing the writing speed. To avoid saturation of multiple photoreceiver amplifiers with different gains at the time of writing, multiple subsequent amplifiers (large / small gain) Gain ratio increases. When the gain of the rear-stage amplifier increases, an output offset due to the switch current of the front-stage amplifier that switches the gain by the saturation switch becomes a problem.

具体的には、図5で説明した前段アンプでは理想的には出力電圧Vout1=帰還電圧Vout2であるが、小ゲイン動作時にはトランジスタQ1・Q2をON状態とするために、トランジスタQ2のベース電流すなわち制御電流を帰還ループの電流から分流させて得るようにしている。これにより、トランジスタQ2のベース電流はトランジスタQ23のエミッタから引き抜かれることとなる。従って、出力端子OUTに負荷として後段アンプが接続されておらず、かつ、フォトダイオードに入力される光信号がない無負荷・無信号時でも、トランジスタQ23のエミッタ電流とトランジスタQ24のエミッタ電流とが等しくならない。その結果、出力電圧Vout1は帰還電圧Vout2と等しくならず、出力オフセットが発生する。従って、前段アンプの小ゲイン動作時には、後段アンプによる大きなゲインでの増幅を行うときに、前段アンプの出力オフセットが後段アンプの飽和問題を引き起こしやすい。   Specifically, in the pre-stage amplifier described with reference to FIG. 5, the output voltage Vout1 = feedback voltage Vout2 is ideal. However, in order to turn on the transistors Q1 and Q2 during the small gain operation, The control current is obtained by shunting from the feedback loop current. As a result, the base current of the transistor Q2 is drawn from the emitter of the transistor Q23. Therefore, the emitter current of the transistor Q23 and the emitter current of the transistor Q24 are the same even when there is no load / no signal when no output amplifier is connected to the output terminal OUT and no optical signal is input to the photodiode. Not equal. As a result, the output voltage Vout1 is not equal to the feedback voltage Vout2, and an output offset occurs. Therefore, during the small gain operation of the pre-stage amplifier, the output offset of the pre-stage amplifier tends to cause a saturation problem of the post-stage amplifier when performing amplification with a large gain by the post-stage amplifier.

本発明は、上記従来の問題点に鑑みなされたものであり、その目的は、飽和スイッチによってゲインを切り替える構成において出力オフセットを補償することのできるゲイン切り替えアンプ、およびそれを用いた受光アンプ素子ならびに光ピックアップ装置を提供することである。   The present invention has been made in view of the above-described conventional problems, and an object of the present invention is to provide a gain switching amplifier capable of compensating for an output offset in a configuration in which a gain is switched by a saturation switch, a light receiving amplifier element using the same, and An optical pickup device is provided.

本発明のゲイン切り替えアンプは、上記課題を解決するために、演算増幅器の基準電圧の入力経路上と帰還ループ上とにそれぞれ設けられた飽和スイッチによってゲインを切り替え、出力段の間接出力部から出力電圧を出力し、前記出力段の帰還ループ部からの前記帰還ループ上の前記飽和スイッチの制御電流に用いる電流を前記帰還ループの電流から分流させるゲイン切り替えアンプにおいて、前記制御電流に用いる前記電流と同じ電流を前記間接出力部から引き抜くための電流源を備えていることを特徴としている。   In order to solve the above problems, the gain switching amplifier according to the present invention switches the gain by saturation switches respectively provided on the input path and the feedback loop of the reference voltage of the operational amplifier, and outputs from the indirect output section of the output stage. In a gain switching amplifier that outputs a voltage and shunts a current used for the control current of the saturation switch on the feedback loop from the feedback loop section of the output stage from the current of the feedback loop, the current used for the control current and A current source for extracting the same current from the indirect output unit is provided.

上記の発明によれば、帰還ループ部から制御電流のために供給していた電流と同じ電流を、電流源によって間接出力部から引き抜くことができる。従って、無負荷・無信号時に、出力段の間接出力部に出力段の帰還ループ部と同じ電流が流れるため、出力電圧と帰還電圧とのオフセットを補償することができる。   According to the above invention, the same current as that supplied for the control current from the feedback loop unit can be extracted from the indirect output unit by the current source. Therefore, when there is no load / no signal, the same current flows in the indirect output section of the output stage as in the feedback loop section of the output stage, so that the offset between the output voltage and the feedback voltage can be compensated.

この結果、飽和スイッチによってゲインを切り替える構成において出力オフセットを補償することのできるゲイン切り替えアンプを提供することができるという効果を奏する。   As a result, it is possible to provide a gain switching amplifier capable of compensating for the output offset in the configuration in which the gain is switched by the saturation switch.

本発明のゲイン切り替えアンプは、上記課題を解決するために、前記制御電流を流す第1の電流制御素子を備え、前記電流源は、前記第1の電流制御素子とカレントミラーを構成する第2の電流制御素子であることを特徴としている。   In order to solve the above problem, the gain switching amplifier according to the present invention includes a first current control element that allows the control current to flow, and the current source includes a second current mirror that forms a current mirror with the first current control element. The current control element is characterized by that.

上記の発明によれば、第1の電流制御素子と第2の電流制御素子とから構成されるカレントミラー構成により第2の電流制御素子を電流源とするので、電流源が帰還ループ上の飽和スイッチの制御電流と等しい電流を流すことができるという効果を奏する。   According to the above invention, since the second current control element is made the current source by the current mirror configuration including the first current control element and the second current control element, the current source is saturated on the feedback loop. There is an effect that a current equal to the control current of the switch can flow.

本発明のゲイン切り替えアンプは、上記課題を解決するために、前記飽和スイッチは前記制御電流の一部として前記制御電流に合流する電流を流す寄生素子を備え、前記電流源の電流に対して、前記制御電流から前記寄生素子によって流れる前記電流を差し引いた差分電流を、前記制御電流に用いる前記電流と同じ電流として前記間接出力部から引き抜くことを特徴としている。   In order to solve the above problem, the gain switching amplifier according to the present invention includes a parasitic element that supplies a current that merges with the control current as a part of the control current, and for the current of the current source, A differential current obtained by subtracting the current flowing through the parasitic element from the control current is extracted from the indirect output unit as the same current as the current used for the control current.

上記の発明によれば、差分電流を間接出力部から引き抜くので、帰還ループ部から引き抜かれる電流と等しい電流を引き抜くことができるという効果を奏する。   According to the above invention, since the differential current is extracted from the indirect output unit, it is possible to extract a current equal to the current extracted from the feedback loop unit.

本発明のゲイン切り替えアンプは、上記課題を解決するために、飽和スイッチによってゲインを切り替え、出力段の間接出力部から出力電圧を出力し、前記出力段の帰還ループ部からの帰還ループ上の前記飽和スイッチの制御電流に用いる電流を前記帰還ループの電流から分流させるゲイン切り替えアンプにおいて、前記制御電流を流す第1の電流制御素子と、前記第1の電流制御素子とカレントミラーを構成する第2の電流制御素子とを備え、前記第2の電流制御素子によって流れる電流を、前記出力段の帰還ループ部の帰還電圧を出力する点よりも帰還先側で、かつ、前記帰還ループ上の前記飽和スイッチよりも帰還元側となる特定点に流し込むことを特徴としている。   In order to solve the above problem, the gain switching amplifier of the present invention switches the gain by a saturation switch, outputs an output voltage from the indirect output unit of the output stage, and outputs the output voltage from the feedback loop unit of the output stage. In a gain switching amplifier that shunts a current used for a control current of a saturation switch from a current of the feedback loop, a first current control element that flows the control current, and a second current that constitutes a current mirror with the first current control element Current control element, and the current flowing by the second current control element is more on the feedback destination side than the point of outputting the feedback voltage of the feedback loop section of the output stage, and the saturation on the feedback loop It is characterized by flowing into a specific point that is closer to the feedback source than the switch.

上記の発明によれば、特定点に流し込む電流が、従来、帰還ループ部から引き抜かれていた電流と等しくなるので、無負荷・無信号時に、帰還ループ部を流れる電流と間接出力部を流れる電流とがゼロで等しくなる。これにより、出力電圧と帰還電圧とのオフセットを補償することができる。   According to the above invention, the current flowing into the specific point is equal to the current that has been conventionally drawn out from the feedback loop unit, so that the current that flows through the feedback loop unit and the current that flows through the indirect output unit when there is no load and no signal. And are equal to zero. Thereby, the offset between the output voltage and the feedback voltage can be compensated.

この結果、飽和スイッチによってゲインを切り替える構成において出力オフセットを補償することのできるゲイン切り替えアンプを提供することができるという効果を奏する。   As a result, it is possible to provide a gain switching amplifier capable of compensating for the output offset in the configuration in which the gain is switched by the saturation switch.

本発明のゲイン切り替えアンプは、上記課題を解決するために、前記第2の電流制御素子によって流れる電流が流れる第3の電流制御素子と、前記第3の電流制御素子とカレントミラーを構成する第4の電流制御素子とを備え、前記第2の電流制御素子によって流れる電流を前記第4の電流制御素子から前記特定点に流し込むことを特徴としている。   In order to solve the above problems, a gain switching amplifier according to the present invention includes a third current control element through which a current flowing by the second current control element flows, and a third current control element and a current mirror that constitute the current mirror. 4 current control elements, and a current flowing by the second current control element is allowed to flow from the fourth current control element to the specific point.

上記の発明によれば、第3の電流制御素子と第4の電流制御素子とから構成されるカレントミラーによって特定点に差分電流を流し込むので、特定点に、従来、帰還ループ部から引き抜かれていた電流と等しい電流を流し込むことができるという効果を奏する。   According to the above invention, since the differential current is caused to flow into the specific point by the current mirror composed of the third current control element and the fourth current control element, the specific point is conventionally drawn out from the feedback loop unit. The effect is that a current equal to the current can be flown.

本発明のゲイン切り替えアンプは、上記課題を解決するために、飽和スイッチによってゲインを切り替え、出力段の間接出力部から出力電圧を出力し、前記出力段の帰還ループ部からの帰還ループ上の前記飽和スイッチの制御電流に用いる電流を前記帰還ループの電流から分流させるゲイン切り替えアンプにおいて、前記制御電流を流す第1の電流制御素子と、前記第1の電流制御素子とカレントミラーを構成する第2の電流制御素子とを備え、前記飽和スイッチは前記制御電流の一部として前記制御電流に合流する電流を流す寄生素子を備え、前記第2の電流制御素子によって流れる電流から、前記寄生素子によって流れる前記電流を差し引いた差分電流を、前記出力段の帰還ループ部の帰還電圧を出力する点よりも帰還先側で、かつ、前記帰還ループ上の前記飽和スイッチよりも帰還元側となる特定点に流し込むことを特徴としている。   In order to solve the above problem, the gain switching amplifier of the present invention switches the gain by a saturation switch, outputs an output voltage from the indirect output unit of the output stage, and outputs the output voltage from the feedback loop unit of the output stage. In a gain switching amplifier that shunts a current used for a control current of a saturation switch from a current of the feedback loop, a first current control element that flows the control current, and a second current that constitutes a current mirror with the first current control element Current control element, and the saturation switch includes a parasitic element that flows a current that merges with the control current as a part of the control current, and flows from the current that flows by the second current control element by the parasitic element. The difference current obtained by subtracting the current is on the feedback destination side and before the point at which the feedback voltage of the feedback loop unit of the output stage is output. It is characterized by pouring a certain point as a feedback source side than the saturation switch on the feedback loop.

上記の発明によれば、前記飽和スイッチが寄生素子を備えている場合に、特定点に流し込む電流が、従来、帰還ループ部から引き抜かれていた電流と等しくなるので、無負荷・無信号時に、帰還ループ部を流れる電流と間接出力部を流れる電流とがゼロで等しくなる。これにより、出力電圧と帰還電圧とのオフセットを補償することができる。   According to the above invention, when the saturation switch includes a parasitic element, the current that flows into the specific point is equal to the current that is conventionally drawn from the feedback loop unit. The current flowing through the feedback loop section and the current flowing through the indirect output section are equal to zero. Thereby, the offset between the output voltage and the feedback voltage can be compensated.

この結果、飽和スイッチによってゲインを切り替える構成において出力オフセットを補償することのできるゲイン切り替えアンプを提供することができるという効果を奏する。   As a result, it is possible to provide a gain switching amplifier capable of compensating for the output offset in the configuration in which the gain is switched by the saturation switch.

本発明のゲイン切り替えアンプは、上記課題を解決するために、前記差分電流を流す第3の電流制御素子と、前記第3の電流制御素子とカレントミラーを構成する第4の電流制御素子とを備え、前記差分電流を前記第4の電流制御素子から前記特定点に流し込むことを特徴としている。   In order to solve the above problem, a gain switching amplifier according to the present invention includes a third current control element that flows the differential current, and a fourth current control element that forms a current mirror with the third current control element. And the differential current is allowed to flow from the fourth current control element to the specific point.

上記の発明によれば、第3の電流制御素子と第4の電流制御素子とから構成されるカレントミラーによって特定点に差分電流を流し込むので、特定点に、従来、帰還ループ部から引き抜かれていた電流と等しい電流を流し込むことができるという効果を奏する。   According to the above invention, since the differential current is caused to flow into the specific point by the current mirror composed of the third current control element and the fourth current control element, the specific point is conventionally drawn out from the feedback loop unit. The effect is that a current equal to the current can be flown.

本発明のゲイン切り替えアンプは、上記課題を解決するために、基準電圧の入力経路上の前記飽和スイッチは帰還ループ上の前記飽和スイッチと等しい制御電流で制御され、基準電圧の入力経路上の前記飽和スイッチは、当該飽和スイッチの制御電流の一部として当該制御電流に合流する電流を流す寄生素子を備え、基準電圧の入力経路上の前記飽和スイッチが備える前記寄生素子によって流れる電流をカレントミラーにより得て、帰還ループ上の前記飽和スイッチの前記寄生素子によって流れる前記電流として用いることにより、前記差分電流を生成することを特徴としている。   In the gain switching amplifier of the present invention, in order to solve the above problem, the saturation switch on the input path of the reference voltage is controlled with a control current equal to the saturation switch on the feedback loop, and the saturation switch on the input path of the reference voltage The saturation switch includes a parasitic element that flows a current that merges with the control current as a part of the control current of the saturation switch, and current that flows through the parasitic element included in the saturation switch on a reference voltage input path is generated by a current mirror. Thus, the differential current is generated by using the current flowing through the parasitic element of the saturation switch on the feedback loop.

上記の発明によれば、基準電圧の入力経路上の飽和スイッチが備える寄生素子によって流れる電流をカレントミラーにより得て、差分電流を生成することができるという効果を奏する。   According to the above invention, there is an effect that the current flowing through the parasitic element included in the saturation switch on the input path of the reference voltage can be obtained by the current mirror and the differential current can be generated.

本発明の受光アンプ素子は、上記課題を解決するために、前記ゲイン切り替えアンプを、光電変換素子の光電変換信号を増幅するアンプとして備えていることを特徴としている。   In order to solve the above problems, the light receiving amplifier element of the present invention is characterized in that the gain switching amplifier is provided as an amplifier that amplifies a photoelectric conversion signal of the photoelectric conversion element.

上記の発明によれば、飽和スイッチによってゲインを切り替える構成を用いた、出力オフセットを補償することのできる受光アンプ素子を提供することができるという効果を奏する。   According to said invention, there exists an effect that the light receiving amplifier element which can compensate an output offset using the structure which switches a gain with a saturation switch can be provided.

本発明の受光アンプ素子は、上記課題を解決するために、前記ゲイン切り替えアンプを前段アンプとして備え、さらに後段アンプを備えていることを特徴としている。   In order to solve the above problems, the light receiving amplifier element of the present invention is characterized in that the gain switching amplifier is provided as a pre-stage amplifier and further a post-stage amplifier.

上記の発明によれば、後段アンプのゲイン比が大きいものとなっても、小さいゲインの前段アンプの出力オフセットが補償されているため、後段アンプで飽和することが無くなるという効果を奏する。   According to the above invention, even if the gain ratio of the subsequent amplifier is large, the output offset of the small-amplifier front amplifier is compensated, so that there is an effect that the subsequent amplifier does not saturate.

本発明の光ピックアップ素子は、上記課題を解決するために、前記受光アンプ素子からなり、光記録再生媒体の記録再生用光源の光を受光することを特徴としている。   In order to solve the above problems, an optical pickup element of the present invention comprises the light receiving amplifier element and receives light from a recording / reproducing light source of an optical recording / reproducing medium.

上記の発明によれば、飽和スイッチによってゲインを切り替える構成を用いた、出力オフセットを補償することのできる光ピックアップ素子を提供することができるという効果を奏する。   According to said invention, there exists an effect that the optical pick-up element which can compensate an output offset using the structure which switches a gain with a saturation switch can be provided.

本発明のゲイン切り替えアンプは、以上のように、前記制御電流に用いる前記電流と同じ電流を前記間接出力部から引き抜くための電流源を備えている。   As described above, the gain switching amplifier according to the present invention includes the current source for extracting the same current as the current used for the control current from the indirect output unit.

また、本発明のゲイン切り替えアンプは、以上のように、前記制御電流を流す第1の電流制御素子と、前記第1の電流制御素子とカレントミラーを構成する第2の電流制御素子とを備え、前記第2の電流制御素子によって流れる電流を、前記出力段の帰還ループ部の帰還電圧を出力する点よりも帰還先側で、かつ、前記帰還ループ上の前記飽和スイッチよりも帰還元側となる特定点に流し込む。   Further, as described above, the gain switching amplifier according to the present invention includes the first current control element that allows the control current to flow, and the second current control element that forms a current mirror with the first current control element. The current flowing by the second current control element is on the feedback destination side from the point of outputting the feedback voltage of the feedback loop portion of the output stage, and on the feedback source side than the saturation switch on the feedback loop. Pour into a specific point.

この結果、飽和スイッチによってゲインを切り替える構成において出力オフセットを補償することのできるゲイン切り替えアンプを提供することができるという効果を奏する。   As a result, it is possible to provide a gain switching amplifier capable of compensating for the output offset in the configuration in which the gain is switched by the saturation switch.

(実施の形態1)
本発明の一実施の形態について、図1および図2を用いて説明すれば以下の通りである。なお、特に断らないかぎり、前述の図5と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
(Embodiment 1)
An embodiment of the present invention will be described below with reference to FIGS. Unless otherwise specified, members having the same functions as those in FIG. 5 are given the same reference numerals, and descriptions thereof are omitted.

図1に、本実施の形態に係るゲイン切り替えアンプ31の回路構成を示す。このゲイン切り替えアンプ31はこれを前段アンプとしてさらに後段に複数のアンプが接続されて受光アンプ素子として構成されること想定しているが、ゲイン切り替えアンプ31単独で受光アンプ素子としても成立する。   FIG. 1 shows a circuit configuration of a gain switching amplifier 31 according to the present embodiment. The gain switching amplifier 31 is assumed to be configured as a light receiving amplifier element by connecting a plurality of amplifiers in the subsequent stage as a front stage amplifier, but the gain switching amplifier 31 can also be formed as a light receiving amplifier element.

ゲイン切り替えアンプ31は、図5の構成にさらにトランジスタQ6・Q7・Q8を備えている。トランジスタQ6はNPN型のトランジスタであり、そのベースはトランジスタQ3〜Q5のベースと接続されていて、トランジスタQ3〜Q5とカレントミラーを構成している。従って、トランジスタQ6は、トランジスタQ2の制御電流と等しい電流を流す電流源として動作する。   The gain switching amplifier 31 further includes transistors Q6, Q7, and Q8 in the configuration of FIG. The transistor Q6 is an NPN type transistor, and its base is connected to the bases of the transistors Q3 to Q5, and forms a current mirror with the transistors Q3 to Q5. Therefore, the transistor Q6 operates as a current source that supplies a current equal to the control current of the transistor Q2.

トランジスタQ6のコレクタは出力端子OUTおよびトランジスタQ8のコレクタと接続されている。トランジスタQ7とトランジスタQ8とはPNP型のトランジスタであってカレントミラーを構成している。ここで、基準電圧Vrefの入力経路上の飽和スイッチであるトランジスタQ1は垂直トランジスタであり、その内部には図2に示すように寄生トランジスタ(寄生素子)Q1’が形成されている。寄生トランジスタQ1’はNPN型のトランジスタであり、ベースがトランジスタQ1のコレクタに接続されており、エミッタがトランジスタQ1のベースに接続されている。寄生トランジスタQ1’のコレクタ電位はエピ電位と呼ばれる。前記トランジスタQ7のコレクタは、この寄生トランジスタQ1’のコレクタに接続されている。トランジスタQ7のベースは自身のコレクタに接続されるとともに、トランジスタQ8のベースに接続されている。トランジスタQ7およびトランジスタQ8のエミッタは電源VCCに接続されている。   The collector of the transistor Q6 is connected to the output terminal OUT and the collector of the transistor Q8. Transistors Q7 and Q8 are PNP transistors and constitute a current mirror. Here, the transistor Q1 which is a saturation switch on the input path of the reference voltage Vref is a vertical transistor, and a parasitic transistor (parasitic element) Q1 'is formed therein as shown in FIG. The parasitic transistor Q1 'is an NPN type transistor, the base is connected to the collector of the transistor Q1, and the emitter is connected to the base of the transistor Q1. The collector potential of the parasitic transistor Q1 'is called an epi potential. The collector of the transistor Q7 is connected to the collector of the parasitic transistor Q1 '. The base of the transistor Q7 is connected to its own collector and to the base of the transistor Q8. The emitters of the transistors Q7 and Q8 are connected to the power supply VCC.

トランジスタQ1がON状態であるとき、トランジスタQ1は飽和しているため、コレクタ電位とエミッタ電位とはほぼ等しい。従って、トランジスタQ1のベース・エミッタ間電圧は、トランジスタQ1’の略ベース・エミッタ間電圧としてトランジスタQ1’をON状態にする。この場合、トランジスタQ1の制御電流(ベース電流)は、トランジスタQ1のエミッタからだけでなく、エピ電位によって寄生トランジスタQ1’を通しても供給される。   When the transistor Q1 is in the ON state, since the transistor Q1 is saturated, the collector potential and the emitter potential are substantially equal. Therefore, the base-emitter voltage of the transistor Q1 is substantially the base-emitter voltage of the transistor Q1 ', turning on the transistor Q1'. In this case, the control current (base current) of the transistor Q1 is supplied not only from the emitter of the transistor Q1, but also through the parasitic transistor Q1 'by the epi potential.

また、トランジスタQ1と同様、トランジスタQ2も垂直トランジスタであって図2と同様の寄生トランジスタ(寄生素子)を有する。トランジスタQ2の寄生トランジスタのコレクタは電源VCCに接続されている。   Further, like the transistor Q1, the transistor Q2 is a vertical transistor and has a parasitic transistor (parasitic element) similar to that shown in FIG. The collector of the parasitic transistor of the transistor Q2 is connected to the power supply VCC.

前記トランジスタQ1においては、そのベース電流は制御電流となるが、この制御電流は、エミッタからベースに流れ込む電流、すなわち帰還ループの電流から分流させて制御電流に用いる電流に、エピ電位によって寄生トランジスタQ1’のエミッタ電流(コレクタ電流に略等しい)が合流した電流となる。このように、寄生トランジスタQ1’により流れる電流はトランジスタQ1の制御電流の一部となる。また、同様に、前記トランジスタQ2においては、そのベース電流は制御電流となるが、この制御電流はエミッタからベースに流れ込む電流に、エピ電位によって寄生トランジスタのエミッタ電流(コレクタ電流に略等しい)が合流した電流となる。このように、寄生トランジスタQ1’により流れる電流はトランジスタQ2の制御電流の一部となる。また、トランジスタQ1の寄生トランジスタQ1’により流れる電流と、トランジスタQ2の寄生トランジスタにより流れる電流とは等しい。   In the transistor Q1, the base current is a control current. This control current is a current that flows from the emitter to the base, that is, a current that is shunted from the current of the feedback loop and used as the control current. The 'emitter current (approximately equal to the collector current) is the combined current. Thus, the current flowing through the parasitic transistor Q1 'becomes a part of the control current of the transistor Q1. Similarly, in the transistor Q2, the base current is a control current, and this control current is combined with the current flowing from the emitter into the base and the emitter current of the parasitic transistor (substantially equal to the collector current) due to the epi potential. Current. Thus, the current flowing through the parasitic transistor Q1 'becomes a part of the control current of the transistor Q2. The current flowing through the parasitic transistor Q1 'of the transistor Q1 is equal to the current flowing through the parasitic transistor of the transistor Q2.

次に、上記の構成のゲイン切り替えアンプ31の動作について説明する。   Next, the operation of the gain switching amplifier 31 having the above configuration will be described.

アンプのゲイン切り替えはスイッチSWによって行われ、大ゲイン時はスイッチSWがOFF状態となっている。スイッチSWがOFF状態になると、トランジスタQ3には電流が流れない。従って、トランジスタQ3とカレントミラーを構成するトランジスタQ4・Q5・Q6も電流が流れず、ゲイン抵抗値はゲイン抵抗RfHの値となる。小ゲイン時はスイッチSWがON状態となり、トランジスタQ3に電流が流れ、トランジスタQ3とカレントミラーを構成しているトランジスタQ4・Q5・Q6にも同等の電流が流れる。するとトランジスタQ1・Q2がON状態となることによって、ゲイン抵抗値はゲイン抵抗RfHと、ゲイン抵抗RfLおよびトランジスタQ1・Q2のON抵抗からなる直列抵抗との並列合成抵抗となる。この時、トランジスタQ5の電流すなわちトランジスタQ2の制御電流は、トランジスタQ23およびトランジスタQ2の寄生トランジスタから供給される。   The gain switching of the amplifier is performed by a switch SW, and the switch SW is in an OFF state at a large gain. When the switch SW is turned off, no current flows through the transistor Q3. Therefore, no current flows through the transistors Q4, Q5, and Q6 that constitute the current mirror with the transistor Q3, and the gain resistance value becomes the value of the gain resistance RfH. When the gain is small, the switch SW is turned on, a current flows through the transistor Q3, and an equivalent current flows through the transistor Q3 and the transistors Q4, Q5, and Q6 constituting the current mirror. Then, when the transistors Q1 and Q2 are turned on, the gain resistance value becomes a parallel combined resistance of the gain resistance RfH and the series resistance composed of the gain resistance RfL and the ON resistance of the transistors Q1 and Q2. At this time, the current of the transistor Q5, that is, the control current of the transistor Q2, is supplied from the transistor Q23 and the parasitic transistor of the transistor Q2.

アンプの出力段21はトランジスタQ23を備える帰還ループ部21aと、トランジスタQ24を備える間接出力部21bとを備えており、従来はトランジスタQ6が存在しなかったので、無負荷・無信号時にもトランジスタQ23のエミッタ電流の値とトランジスタQ24のエミッタ電流の値は異なることとなり、トランジスタQ23のベース・エミッタ間電圧VbeとトランジスタQ24のベース・エミッタ間電圧Vbeとが異なっていた。従ってトランジスタQ23のエミッタ電位とトランジスタQ24のエミッタ電位とは異なり、オフセットを生じていた。   The output stage 21 of the amplifier includes a feedback loop section 21a including a transistor Q23 and an indirect output section 21b including a transistor Q24. Since the transistor Q6 does not exist in the related art, the transistor Q23 can be used even when there is no load and no signal. Thus, the emitter current value of the transistor Q24 and the emitter current value of the transistor Q24 are different, and the base-emitter voltage Vbe of the transistor Q23 and the base-emitter voltage Vbe of the transistor Q24 are different. Therefore, the emitter potential of the transistor Q23 and the emitter potential of the transistor Q24 are different from each other, causing an offset.

そこで、本実施の形態ではこのようなオフセットを補正するため、トランジスタQ6を備えることによって、トランジスタQ5の電流と同等の電流をトランジスタQ24のエミッタから引き抜くようにしている。トランジスタ(第1の電流制御素子)Q5はトランジスタQ2の制御電流を制御し、トランジスタ(第2の電流制御素子)Q6はトランジスタQ5とカレントミラーを構成していることによって、間接出力部21bから引き抜く電流に用いる電流を、上記制御電流と等しい電流に制御する。トランジスタQ5とトランジスタQ6とはこのようなカレントミラーを構成しているため、トランジスタQ7・Q8から構成されるカレントミラーが存在しない場合、出力端子OUTからトランジスタQ6のコレクタに向かって流れる電流はトランジスタQ5の電流と等しくなる。従って、トランジスタQ23と、トランジスタQ24のエミッタ電流すなわち間接出力部21bに流れる電流とは略等しくなり、トランジスタQ23のエミッタ電位とトランジスタQ24のエミッタ電位とは等しくなってオフセットは補償される。   Therefore, in the present embodiment, in order to correct such an offset, by providing the transistor Q6, a current equivalent to the current of the transistor Q5 is drawn from the emitter of the transistor Q24. The transistor (first current control element) Q5 controls the control current of the transistor Q2, and the transistor (second current control element) Q6 forms a current mirror with the transistor Q5, so that it is pulled out from the indirect output unit 21b. The current used for the current is controlled to be equal to the control current. Since the transistor Q5 and the transistor Q6 constitute such a current mirror, when there is no current mirror composed of the transistors Q7 and Q8, the current flowing from the output terminal OUT toward the collector of the transistor Q6 is the transistor Q5. Is equal to the current. Accordingly, the emitter current of the transistor Q23 and the emitter current of the transistor Q24, that is, the current flowing through the indirect output portion 21b are substantially equal, and the emitter potential of the transistor Q23 and the emitter potential of the transistor Q24 are equal, thereby compensating for the offset.

また、図1の構成の場合、トランジスタQ2の制御電流はトランジスタQ23から供給されるだけでなく、エピ電位によってトランジスタQ2の寄生トランジスタからも供給されているため、トランジスタQ5の電流と同等の電流をトランジスタQ24から引き抜くと、トランジスタQ23から供給される電流よりもトランジスタQ2の寄生トランジスタから供給されている分だけ多く引き抜くこととなる。そこで、本実施の形態では、さらに、この電流値を補正するため、エピ電位に基づきトランジスタQ1の寄生トランジスタQ1’によって流れる電流をトランジスタQ7・Q8で構成されるカレントミラーによって返し、トランジスタQ6に供給している。これにより、間接出力部21bに流れる電流は、トランジスタQ6に流れる電流から寄生トランジスタQ1’により流れる電流すなわちトランジスタQ2の寄生トランジスタにより流れる電流を差し引いた差分電流となる。これによって、トランジスタQ2のエピ電位からトランジスタQ5によって引き抜かれる電流分を補正している。   In the case of the configuration of FIG. 1, the control current of the transistor Q2 is not only supplied from the transistor Q23, but is also supplied from the parasitic transistor of the transistor Q2 by the epi potential, so that a current equivalent to the current of the transistor Q5 is obtained. When the transistor Q24 is pulled out, the current supplied from the transistor Q23 is pulled out by the amount supplied from the parasitic transistor of the transistor Q2. Therefore, in this embodiment, in order to further correct this current value, the current flowing through the parasitic transistor Q1 ′ of the transistor Q1 based on the epi potential is returned by the current mirror composed of the transistors Q7 and Q8 and supplied to the transistor Q6. is doing. As a result, the current flowing through the indirect output portion 21b is a differential current obtained by subtracting the current flowing through the parasitic transistor Q1 'from the current flowing through the transistor Q6, that is, the current flowing through the parasitic transistor of the transistor Q2. As a result, the current drawn by the transistor Q5 from the epi potential of the transistor Q2 is corrected.

なお、トランジスタQ2に寄生トランジスタが形成されていない場合には、トランジスタQ7・Q8から構成されるカレントミラーを備えなくても、トランジスタQ6がトランジスタQ22からトランジスタQ2の制御電流と同じ電流を引き抜くことで、トランジスタQ23のエミッタ電位とトランジスタQ24のエミッタ電位とが等しくなってオフセットは補償される。   If no parasitic transistor is formed in the transistor Q2, the transistor Q6 draws the same current as the control current of the transistor Q2 from the transistor Q22 without providing a current mirror composed of the transistors Q7 and Q8. The emitter potential of the transistor Q23 and the emitter potential of the transistor Q24 become equal, and the offset is compensated.

また、本実施の形態のゲイン切り替えアンプ31を前段アンプに用いるとともに、さらに後段アンプを接続して構成した受光アンプ素子では、後段アンプのゲイン比が大きいものとなっても、小さいゲインの前段アンプの出力オフセットが補償されているため、後段アンプで飽和することが無くなる。
(実施の形態2)
本発明の他の実施の形態について、図3を用いて説明すれば以下の通りである。なお、特に断らないかぎり、前述の図1、図2、および図5と同じ機能を有する部材には同じ符号を付し、その説明を省略する。
Further, in the light receiving amplifier element configured by using the gain switching amplifier 31 of the present embodiment for the preceding amplifier and further connecting the succeeding amplifier, the preceding amplifier having a small gain even if the gain ratio of the succeeding amplifier is large. Since the output offset is compensated for, the subsequent amplifier does not saturate.
(Embodiment 2)
Another embodiment of the present invention will be described below with reference to FIG. Unless otherwise specified, members having the same functions as those shown in FIGS. 1, 2, and 5 are given the same reference numerals, and descriptions thereof are omitted.

図3に、本実施の形態に係るゲイン切り替えアンプ32の回路構成を示す。このゲイン切り替えアンプ31はこれを前段アンプとしてさらに後段に複数のアンプが接続されて受光アンプ素子として構成されること想定しているが、ゲイン切り替えアンプ31単独で受光アンプ素子としても成立する。   FIG. 3 shows a circuit configuration of the gain switching amplifier 32 according to the present embodiment. The gain switching amplifier 31 is assumed to be configured as a light receiving amplifier element by connecting a plurality of amplifiers in the subsequent stage as a front stage amplifier, but the gain switching amplifier 31 can also be formed as a light receiving amplifier element.

ゲイン切り替えアンプ32は、図5の構成にさらにトランジスタQ7・Q8・Q9・Q10を備えている。トランジスタQ9・Q10はPNP型のトランジスタであり、それらのベースは互いに接続されていて、カレントミラーを構成している。トランジスタQ9・Q10のエミッタは電源VCCに接続されている。トランジスタQ9のコレクタは自身のベースに接続されているとともに、トランジスタQ6・Q8のコレクタに接続されている。トランジスタQ10のコレクタは、帰還ループ上において、帰還電圧Vout2を出力する点よりも帰還先側で、かつ、トランジスタQ2よりも帰還元側となる特定点Mに接続されている。   The gain switching amplifier 32 further includes transistors Q7, Q8, Q9, and Q10 in the configuration shown in FIG. The transistors Q9 and Q10 are PNP type transistors, and their bases are connected to each other to form a current mirror. The emitters of the transistors Q9 and Q10 are connected to the power supply VCC. The collector of the transistor Q9 is connected to its own base and to the collectors of the transistors Q6 and Q8. The collector of the transistor Q10 is connected on the feedback loop to a specific point M that is closer to the feedback destination than the point of outputting the feedback voltage Vout2 and closer to the feedback source than the transistor Q2.

次に、上記の構成のゲイン切り替えアンプ31の動作について説明する。   Next, the operation of the gain switching amplifier 31 having the above configuration will be described.

アンプのゲイン切り替えについては、図1や図5で説明した通りである。小ゲイン時、従来は、前述したようにトランジスタQ23のエミッタ電位とトランジスタQ24のエミッタ電位とが異なり、オフセットを生じる。このようなオフセットを補正するため、本実施の形態では、トランジスタQ5の電流と同等の電流をトランジスタQ23以外から供給するために、前記トランジスタQ9・Q10を備える。トランジスタ(第3の電流制御素子)Q9とトランジスタ(第4の電流制御素子)Q10とはカレントミラーを構成しており、トランジスタQ9はトランジスタQ10に伝達する電流を制御し、トランジスタQ10は後述する特定点Mに流し込む電流を制御する。また、トランジスタ(第1の電流制御素子)Q5とトランジスタ(第2の電流制御素子)Q6とはカレントミラーを構成しており、トランジスタQ5はトランジスタQ2の制御電流を制御し、トランジスタQ6はトランジスタQ9に流す電流に用いる電流を、上記制御電流と等しい電流に制御する。このようなトランジスタQ1・Q2から構成されるカレントミラーおよびトランジスタQ9・Q10から構成されるカレントミラーを備えていることにより、トランジスタQ7・Q8から構成されるカレントミラーが存在しない場合、トランジスタQ5の電流と同等の電流がトランジスタQ10に流れ、特定点Mに流し込まれる。よってこの電流がトランジスタQ2のベース電流となるため、無負荷・無信号時にはトランジスタQ23にはエミッタ電流が流れない。従って、トランジスタQ23のエミッタ電流とトランジスタQ24のエミッタ電流はゼロで等しくなるため、トランジスタQ23とトランジスタQ24のエミッタ電位とは等しくなり、オフセットは補償される。   The amplifier gain switching is as described with reference to FIGS. When the gain is small, conventionally, as described above, the emitter potential of the transistor Q23 and the emitter potential of the transistor Q24 are different, and an offset occurs. In order to correct such an offset, the present embodiment includes the transistors Q9 and Q10 in order to supply a current equivalent to that of the transistor Q5 from other than the transistor Q23. The transistor (third current control element) Q9 and the transistor (fourth current control element) Q10 constitute a current mirror. The transistor Q9 controls a current transmitted to the transistor Q10. The current flowing into the point M is controlled. Further, the transistor (first current control element) Q5 and the transistor (second current control element) Q6 constitute a current mirror, the transistor Q5 controls the control current of the transistor Q2, and the transistor Q6 is the transistor Q9. The current used for the current passed through is controlled to be equal to the control current. By providing such a current mirror composed of the transistors Q1 and Q2 and a current mirror composed of the transistors Q9 and Q10, when there is no current mirror composed of the transistors Q7 and Q8, the current of the transistor Q5 A current equivalent to that flows through the transistor Q10 and flows into the specific point M. Therefore, since this current becomes the base current of the transistor Q2, no emitter current flows through the transistor Q23 when there is no load and no signal. Accordingly, since the emitter current of the transistor Q23 and the emitter current of the transistor Q24 are equal at zero, the emitter potentials of the transistors Q23 and Q24 are equal, and the offset is compensated.

また、図2の構成の場合、トランジスタQ2の制御電流はトランジスタQ10から供給されるだけでなく、トランジスタQ2の寄生トランジスタからも供給されているため、トランジスタQ5の電流と同等の電流をトランジスタQ10から引き抜くと、従来の構成においてトランジスタQ23から引き抜いていた電流よりも、トランジスタQ2の寄生トランジスタから供給されている分だけ、多く引き抜くこととなる。この電流値を補正するため、トランジスタQ1の寄生トランジスタQ1’によって流れる電流をトランジスタQ7・Q8のカレントミラーによって返し、トランジスタQ6に供給するようにしている。これにより、特定点Mに流し込まれる電流は、トランジスタQ6に流れる電流から寄生トランジスタQ1’により流れる電流すなわちトランジスタQ2の寄生トランジスタにより流れる電流を差し引いた差分電流となる。これによって、トランジスタQ2のエピ電位からトランジスタQ5によって引き抜かれる電流分を補正している。   In the case of the configuration of FIG. 2, the control current of the transistor Q2 is not only supplied from the transistor Q10 but also from the parasitic transistor of the transistor Q2, so that a current equivalent to the current of the transistor Q5 is supplied from the transistor Q10. When pulled out, the current drawn from the transistor Q23 in the conventional configuration is drawn more than the current supplied from the parasitic transistor of the transistor Q2. In order to correct this current value, the current flowing through the parasitic transistor Q1 'of the transistor Q1 is returned by the current mirror of the transistors Q7 and Q8 and supplied to the transistor Q6. As a result, the current flowing into the specific point M becomes a differential current obtained by subtracting the current flowing through the parasitic transistor Q1 'from the current flowing through the transistor Q6, that is, the current flowing through the parasitic transistor of the transistor Q2. As a result, the current drawn by the transistor Q5 from the epi potential of the transistor Q2 is corrected.

なお、トランジスタQ2に寄生トランジスタが形成されていない場合には、トランジスタQ7・Q8から構成されるカレントミラーを備えなくても、トランジスタQ9がトランジスタQ6によって流れる電流、すなわちトランジスタQ2の制御電流をトランジスタQ10に流すことで、トランジスタQ23のエミッタ電位とトランジスタQ24のエミッタ電位とが等しくなってオフセットは補償される。   If no parasitic transistor is formed in the transistor Q2, the current flowing through the transistor Q6, that is, the control current of the transistor Q2, ie, the control current of the transistor Q10 can be obtained without using the current mirror composed of the transistors Q7 and Q8. , The emitter potential of the transistor Q23 and the emitter potential of the transistor Q24 become equal, and the offset is compensated.

また、本実施の形態のゲイン切り替えアンプ32を前段アンプに用いるとともに、さらに後段アンプを接続して構成した受光アンプ素子では、後段アンプのゲイン比が大きいものとなっても、小さいゲインの前段アンプの出力オフセットが補償されているため、後段アンプで飽和することが無くなる。
(実施の形態3)
本発明のさらに他の実施の形態について、図4に基づいて説明すれば以下の通りである。
In addition, in the light receiving amplifier element configured by using the gain switching amplifier 32 of the present embodiment for the front-stage amplifier and further connecting the back-stage amplifier, the front-stage amplifier having a small gain even if the gain ratio of the back-stage amplifier is large. Since the output offset is compensated for, the subsequent amplifier does not saturate.
(Embodiment 3)
The following will describe still another embodiment of the present invention with reference to FIG.

図4は、光記録再生媒体の記録/再生装置1の光学系を説明するための図である。記録/再生装置1は、レーザダイオード3、コリメータレンズ4・6、ビームスプリッタ5、対物レンズ7、スポットレンズ8、受光素子9、および、光ピックアップ素子10および/または11を備えている。これらは光ピックアップ装置の中に組み込まれている。当該光ピックアップ装置の光ピックアップ素子10・11は、前記実施の形態1や2で述べたゲイン切り替えアンプ31・32を備える受光アンプ素子で構成されている。   FIG. 4 is a diagram for explaining the optical system of the recording / reproducing apparatus 1 for the optical recording / reproducing medium. The recording / reproducing apparatus 1 includes a laser diode 3, collimator lenses 4 and 6, a beam splitter 5, an objective lens 7, a spot lens 8, a light receiving element 9, and optical pickup elements 10 and / or 11. These are incorporated in the optical pickup device. The optical pickup elements 10 and 11 of the optical pickup device are constituted by light receiving amplifier elements including the gain switching amplifiers 31 and 32 described in the first and second embodiments.

ここで、記録再生用光源としての発光素子であるレーザダイオード3より出射されたレーザ光は、コリメータレンズ4において平行光とされ、ビームスプリッタ5において光路が90°曲げられた後、コリメータレンズ6及び対物レンズ7を介して、光ディスク2に照射される。そして、光ディスク2からの反射光は、上記対物レンズ7及びコリメータレンズ6からビームスプリッタ5を通過し、スポットレンズ8で集光されて、受光素子9に入射される。受光素子9は、入射した光信号から、情報信号を再生するとともに、トラッキングやフォーカシングサーボ用の信号を作成し、図示しない信号処理回路や制御回路などへ出力する。記録時には、レーザダイオード3からの出射光が、書き込むべきデータに対応して変調される。   Here, the laser light emitted from the laser diode 3 which is a light emitting element as a light source for recording and reproduction is converted into parallel light in the collimator lens 4, and the optical path is bent by 90 ° in the beam splitter 5, and then the collimator lens 6 and The optical disk 2 is irradiated through the objective lens 7. Then, the reflected light from the optical disk 2 passes through the beam splitter 5 from the objective lens 7 and the collimator lens 6, is condensed by the spot lens 8, and enters the light receiving element 9. The light receiving element 9 reproduces an information signal from the incident optical signal, creates a signal for tracking and focusing servo, and outputs the signal to a signal processing circuit and a control circuit (not shown). At the time of recording, the emitted light from the laser diode 3 is modulated corresponding to the data to be written.

このように構成される光学系において、光ピックアップ素子10はレーザダイオード3の近傍の位置に設けられ、光ピックアップ素子11はビームスプリッタ5を介してレーザダイオード3と反対側の位置に設けられる。この光ピックアップ素子10・11によって、レーザダイオード3からの出射光の一部がモニタされ、該光ピックアップ素子10・11の出力をレーザダイオード3にフィードバックすることによって、レーザ光強度が最適な強度に調整される。   In the optical system configured as described above, the optical pickup element 10 is provided at a position near the laser diode 3, and the optical pickup element 11 is provided at a position opposite to the laser diode 3 via the beam splitter 5. A part of the light emitted from the laser diode 3 is monitored by the optical pickup elements 10 and 11, and the output of the optical pickup elements 10 and 11 is fed back to the laser diode 3 so that the laser light intensity is optimized. Adjusted.

本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、光記録媒体の光ピックアップ素子に好適に使用することができる。   The present invention can be suitably used for an optical pickup element of an optical recording medium.

本発明の第1の実施形態を示すものであり、ゲイン切り替えアンプの構成を示す回路図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a circuit diagram illustrating a configuration of a gain switching amplifier according to a first embodiment of the present invention. 飽和スイッチに形成される寄生トランジスタの構成を示す等価回路図である。It is an equivalent circuit diagram which shows the structure of the parasitic transistor formed in a saturation switch. 本発明の第2の実施形態を示すものであり、ゲイン切り替えアンプの構成を示す回路図である。FIG. 7 is a circuit diagram illustrating a configuration of a gain switching amplifier according to a second embodiment of the present invention. 本発明の第3の実施形態を示すものであり、光記録媒体の記録/再生装置の光学系の構成を示す図である。FIG. 10 is a diagram illustrating a configuration of an optical system of a recording / reproducing apparatus for an optical recording medium according to a third embodiment of the present invention. 従来の飽和スイッチによってゲインを切り替えるゲイン切り替えアンプの構成を示す回路図である。It is a circuit diagram which shows the structure of the gain switching amplifier which switches a gain with the conventional saturation switch.

符号の説明Explanation of symbols

31、32 ゲイン切り替えアンプ(受光アンプ素子)
10、11 光ピックアップ素子
21 出力段
21a 帰還ループ部
21b 間接出力部
Q1 トランジスタ(飽和スイッチ)
Q2 トランジスタ(飽和スイッチ)
Q5 トランジスタ(第1の電流制御素子)
Q6 トランジスタ(第2の電流制御素子)
Q9 トランジスタ(第3の電流制御素子)
Q10 トランジスタ(第4の電流制御素子)
Q1’ 寄生トランジスタ
Vout1 出力電圧
Vout2 帰還電圧
31, 32 Gain switching amplifier (light receiving amplifier element)
10, 11 Optical pickup element 21 Output stage 21a Feedback loop section 21b Indirect output section Q1 Transistor (saturation switch)
Q2 transistor (saturation switch)
Q5 transistor (first current control element)
Q6 transistor (second current control element)
Q9 transistor (third current control element)
Q10 transistor (fourth current control element)
Q1 'parasitic transistor Vout1 output voltage Vout2 feedback voltage

Claims (8)

演算増幅器の基準電圧の入力経路上と帰還ループ上とにそれぞれ設けられた飽和スイッチによってゲインを切り替え、出力段の間接出力部から出力電圧を出力し、前記出力段の帰還ループ部からの前記帰還ループ上の前記飽和スイッチの制御電流に用いる電流を前記帰還ループの電流から分流させるゲイン切り替えアンプにおいて、
前記制御電流に用いる前記電流と同じ電流を前記間接出力部から引き抜くための電流源を備えていることを特徴とするゲイン切り替えアンプ。
The gain is switched by saturation switches provided on the input path and the feedback loop of the reference voltage of the operational amplifier, the output voltage is output from the indirect output section of the output stage, and the feedback from the feedback loop section of the output stage In a gain switching amplifier that shunts the current used for the control current of the saturation switch on the loop from the current of the feedback loop,
A gain switching amplifier, comprising: a current source for drawing out the same current as the current used for the control current from the indirect output unit.
前記制御電流を流す第1の電流制御素子を備え、
前記電流源は、前記第1の電流制御素子とカレントミラーを構成する第2の電流制御素子であることを特徴とする請求項1に記載のゲイン切り替えアンプ。
A first current control element for flowing the control current;
The gain switching amplifier according to claim 1, wherein the current source is a second current control element that forms a current mirror with the first current control element.
前記飽和スイッチは前記制御電流の一部として前記制御電流に合流する電流を流す寄生素子を備え、
前記電流源の電流に対して、前記制御電流から前記寄生素子によって流れる前記電流を差し引いた差分電流を、前記制御電流に用いる前記電流と同じ電流として前記間接出力部から引き抜くことを特徴とする請求項1または2に記載のゲイン切り替えアンプ。
The saturation switch includes a parasitic element that flows a current that merges with the control current as part of the control current,
The differential current obtained by subtracting the current flowing through the parasitic element from the control current with respect to the current of the current source is extracted from the indirect output unit as the same current as the current used for the control current. Item 3. A gain switching amplifier according to item 1 or 2.
飽和スイッチによってゲインを切り替え、出力段の間接出力部から出力電圧を出力し、前記出力段の帰還ループ部からの帰還ループ上の前記飽和スイッチの制御電流に用いる電流を前記帰還ループの電流から分流させるゲイン切り替えアンプにおいて、
前記制御電流を流す第1の電流制御素子と、前記第1の電流制御素子とカレントミラーを構成する第2の電流制御素子とを備え、
前記飽和スイッチは前記制御電流の一部として前記制御電流に合流する電流を流す寄生素子を備え、
前記第2の電流制御素子によって流れる電流から、前記寄生素子によって流れる前記電流を差し引いた差分電流を、前記出力段の帰還ループ部の帰還電圧を出力する点よりも帰還先側で、かつ、前記帰還ループ上の前記飽和スイッチよりも帰還元側となる特定点に流し込むことを特徴とするゲイン切り替えアンプ。
The gain is switched by the saturation switch, the output voltage is output from the indirect output section of the output stage, and the current used for the control current of the saturation switch on the feedback loop from the feedback loop section of the output stage is shunted from the current of the feedback loop In the gain switching amplifier
A first current control element for flowing the control current; and a second current control element constituting a current mirror with the first current control element;
The saturation switch includes a parasitic element that flows a current that merges with the control current as part of the control current,
The difference current obtained by subtracting the current flowing through the parasitic element from the current flowing through the second current control element is closer to the feedback destination than the point of outputting the feedback voltage of the feedback loop section of the output stage, and the A gain switching amplifier characterized by flowing into a specific point on the feedback source side with respect to the saturation switch on the feedback loop.
前記差分電流を流す第3の電流制御素子と、
前記第3の電流制御素子とカレントミラーを構成する第4の電流制御素子とを備え、
前記差分電流を前記第4の電流制御素子から前記特定点に流し込むことを特徴とする請求項に記載のゲイン切り替えアンプ。
A third current control element for flowing the differential current;
A third current control element and a fourth current control element constituting a current mirror;
5. The gain switching amplifier according to claim 4 , wherein the differential current flows from the fourth current control element to the specific point.
基準電圧の入力経路上の前記飽和スイッチは帰還ループ上の前記飽和スイッチと等しい制御電流で制御され、
基準電圧の入力経路上の前記飽和スイッチは、当該飽和スイッチの制御電流の一部として当該制御電流に合流する電流を流す寄生素子を備え、
基準電圧の入力経路上の前記飽和スイッチが備える前記寄生素子によって流れる電流をカレントミラーにより得て、帰還ループ上の前記飽和スイッチの前記寄生素子によって流れる前記電流として用いることにより、前記差分電流を生成することを特徴とする請求項3ないし5のいずれか1項に記載のゲイン切り替えアンプ。
The saturation switch on the reference voltage input path is controlled with a control current equal to the saturation switch on the feedback loop;
The saturation switch on the input path of the reference voltage includes a parasitic element that flows a current that merges with the control current as a part of the control current of the saturation switch,
The current flowing through the parasitic element included in the saturation switch on the reference voltage input path is obtained by a current mirror and used as the current flowing through the parasitic element of the saturation switch on the feedback loop, thereby generating the differential current. gain switching amplifier according to any one of claims 3 to 5, characterized in that.
請求項1ないしのいずれか1項に記載のゲイン切り替えアンプを、光電変換素子の光電変換信号を増幅するアンプとして備えていることを特徴とする受光アンプ素子。 Receiving amplifier element gain switching amplifier according to any one of claims 1 to 6, characterized in that it comprises as an amplifier for amplifying the photoelectric conversion signal of the photoelectric conversion element. 請求項に記載の受光アンプ素子からなり、光記録再生媒体の記録再生用光源の光を受光することを特徴とする光ピックアップ素子。 8. An optical pickup element comprising the light receiving amplifier element according to claim 7 , wherein the optical pickup element receives light from a recording / reproducing light source of an optical recording / reproducing medium.
JP2004278292A 2004-09-24 2004-09-24 Gain switching amplifier, light receiving amplifier element and optical pickup element using the same Expired - Fee Related JP4347178B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004278292A JP4347178B2 (en) 2004-09-24 2004-09-24 Gain switching amplifier, light receiving amplifier element and optical pickup element using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004278292A JP4347178B2 (en) 2004-09-24 2004-09-24 Gain switching amplifier, light receiving amplifier element and optical pickup element using the same

Publications (2)

Publication Number Publication Date
JP2006094232A JP2006094232A (en) 2006-04-06
JP4347178B2 true JP4347178B2 (en) 2009-10-21

Family

ID=36234766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004278292A Expired - Fee Related JP4347178B2 (en) 2004-09-24 2004-09-24 Gain switching amplifier, light receiving amplifier element and optical pickup element using the same

Country Status (1)

Country Link
JP (1) JP4347178B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009088587A (en) * 2007-09-27 2009-04-23 Tdk Corp Amplification circuit and optical pickup having the same

Also Published As

Publication number Publication date
JP2006094232A (en) 2006-04-06

Similar Documents

Publication Publication Date Title
JP4228020B2 (en) Photoreceiver / amplifier circuit, optical pickup device and optical disk device
JP2004022051A (en) Light receiving amplifier element
JP4397841B2 (en) Light receiving amplifier circuit and optical pickup device having the same
JP2005080278A (en) Current-voltage conversion and amplification circuit adopting limiter circuit by current detection
JP4646772B2 (en) Photocurrent amplifier circuit and optical pickup device
US20070075223A1 (en) Light-receiving amplifier circuit and optical pick-up device using the same
JP4347178B2 (en) Gain switching amplifier, light receiving amplifier element and optical pickup element using the same
JP2004235764A (en) Light receiving amplifier circuit and optical pickup element equipped with same
US7408143B2 (en) Previous amplifier circuit, light-receiving amplifier circuit, and optical pickup apparatus having grounded emitter amplifier circuits each with a grounded emitter transistor
US7442913B2 (en) Photocurrent amplifier circuit and optical pick-up device
JP2007122841A (en) Light receiving amplifier circuit and optical pickup device
US20070108374A1 (en) Photocurrent amplifier circuit and optical pick-up device
JP4090476B2 (en) Photocurrent amplifier circuit and optical pickup device
US7603043B2 (en) Light receiving element circuit and optical disk drive
JP4680118B2 (en) Light receiving amplification circuit and optical pickup
JP4566893B2 (en) Light receiving amplification circuit and optical pickup device
JP4872685B2 (en) Current-voltage conversion circuit, photodetector circuit, and optical disc apparatus
JP2007149260A (en) Light receiving element circuit, optical head device, optical disk device
US8119973B2 (en) Light receiving circuit
JP5131084B2 (en) Current-voltage conversion circuit, photodetector circuit, and optical disc apparatus
JP2005100568A (en) Light receiving amplifier circuit and optical pickup device
JP4515271B2 (en) Light receiving amplifier element for optical pickup, optical pickup device using the same, and bias circuit
JP2009032359A (en) Light receiving amplification element and optical pickup device
JP2006166145A (en) Non-inverting amplifier, light receiving amplifier element including the same, and optical pickup element
JPH10149551A (en) Servo error detection circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060912

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090501

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090512

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090608

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090608

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090714

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120724

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees