JP4347366B2 - Active matrix color liquid crystal display - Google Patents
Active matrix color liquid crystal display Download PDFInfo
- Publication number
- JP4347366B2 JP4347366B2 JP2007163250A JP2007163250A JP4347366B2 JP 4347366 B2 JP4347366 B2 JP 4347366B2 JP 2007163250 A JP2007163250 A JP 2007163250A JP 2007163250 A JP2007163250 A JP 2007163250A JP 4347366 B2 JP4347366 B2 JP 4347366B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- liquid crystal
- color
- crystal display
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Optical Filters (AREA)
- Thin Film Transistor (AREA)
Description
この発明はアクティブマトリクス型カラー液晶表示装置に関する。 The present invention relates to an active matrix color liquid crystal display device.
図8は従来のカラー液晶表示装置の一例におけるアクティブ基板の一部の透過平面図を示し、図9は図8のX−X線に沿う断面図を示し、図10は図8のY−Y線に沿う部分における対向基板を含む断面図を示したものである。 8 shows a transmission plan view of a part of an active substrate in an example of a conventional color liquid crystal display device, FIG. 9 shows a cross-sectional view taken along line XX in FIG. 8, and FIG. 10 shows YY in FIG. Sectional drawing containing the opposing board | substrate in the part along a line is shown.
図10に示すように、このカラー液晶表示装置では、アクティブ基板1とこのアクティブ基板1の上方に位置する対向基板2とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材と両基板1、2との間に形成された空間に液晶3が封入されたものからなっている。
As shown in FIG. 10, in this color liquid crystal display device, the
そして、図8に示すように、アクティブ基板1上には複数の走査線4および複数の信号線5がそれぞれ行方向および列方向に延びて設けられている。両線4、5の各交点近傍には、両線4、5に接続された薄膜トランジスタ6およびこの薄膜トランジスタ6によって駆動される画素電極7がマトリクス状に配置されている。また、画素電極7を挾んで走査線4とは反対側に補助容量線8が画素電極7と重ね合わされて行方向に延びて設けられている。
As shown in FIG. 8, a plurality of
次に、薄膜トランジスタ6等の具体的な構造について、図9を参照して説明する。アクティブ基板1の上面(対向基板2との対向面)の所定の個所にはゲート電極11を含む走査線4が設けられ、他の所定の個所には補助容量線8が設けられ、その上面全体にはゲート絶縁膜12が設けられている。
Next, a specific structure of the
ゲート絶縁膜12の上面の所定の個所には真性アモルファスシリコンからなる半導体薄膜13が設けられている。半導体薄膜13の上面ほぼ中央部にはチャネル保護膜14が設けられている。チャネル保護膜14の上面両側およびその両側における半導体薄膜13の上面にはn型アモルファスシリコンからなるコンタクト層15、16が設けられている。
A semiconductor
一方のコンタクト層15の上面にはソース電極17が設けられている。他方のコンタクト層16の上面およびゲート絶縁膜12の上面の所定の箇所にはドレイン電極18を含む信号線5が設けられている。
A
そして、ゲート電極11、ゲート絶縁膜12、半導体薄膜13、チャネル保護膜14、コンタクト層15、16、ソース電極17およびドレイン電極18により、薄膜トランジスタ6が構成されている。
The
薄膜トランジスタ6等を含むゲート絶縁膜12の上面全体には平坦化膜19が設けられている。平坦化膜19のソース電極17の所定の箇所に対応する部分にはコンタクトホール20が設けられている。平坦化膜19の上面の所定の個所にはITOからなる画素電極7が設けられている。画素電極7はコンタクトホール20を介してソース電極17に接続されている。
A
次に、対向基板2について、図10を参照して説明する。対向基板2の下面(アクティブ基板1との対向面)の各所定の個所にはブラックマトリクス21およびR(赤)、G(緑)、B(青)のカラーフィルタ要素22R、22G、22Bが設けられている。このうちカラーフィルタ要素22R、22G、22Bは、対応する画素電極7に対向して設けられている。
Next, the
ブラックマトリクス21およびカラーフィルタ要素22R、22G、22Bの下面にはITOからなる共通電極23が設けられている。そして、画素電極7とこれに対向配置された共通電極23とその間の液晶3とによって画素容量部が形成されている。この場合、画素電極7の面積は同じであるので、画素容量部の画素容量は同じである。
A
ここで、図8に示すように、補助容量線8のうちの画素電極7と重ね合わされた部分は補助容量電極8aとなっている。そして、この重ね合わされた部分によって補助容量部が形成されている。この場合、補助容量電極8aの面積は同じであるので、補助容量部の補助容量は同じである。
Here, as shown in FIG. 8, the portion of the
ところで、カラーフィルタ要素22R、22G、22Bの厚さは、R、G、Bの波長別に液晶3の透過光強度が異なるため、これを補正する目的から、互いに異なっている。すなわち、カラーフィルタ要素22R、22G、22Bの各厚さはこの順で厚くなっている。
By the way, the thicknesses of the
一方、各カラーフィルタ要素22R、22G、22Bに対応する各画素電極7は、平坦化膜19上に設けられているため、同一の平面上に配置されている。従って、R、G、Bの各画素のギャップd1、d2、d3はこの順で小さくなっている。このような構造は、一般に、マルチギャップ構造と呼ばれている。
On the other hand, since each
次に、図11は上記従来のカラー液晶表示装置の等価回路を示したものである。符号31は画素容量部、32は補助容量部、33は薄膜トランジスタ6のゲート電極11とソース電極17との間の寄生容量部を示す。この場合、画素容量部31の薄膜トランジスタ6に接続されない側の電極である共通電極23と、補助容量部32の薄膜トランジスタ6に接続されない側の電極である補助容量電極8aは、共通電源(電圧Vcom)34に接続されている。
Next, FIG. 11 shows an equivalent circuit of the conventional color liquid crystal display device.
次に、図12(a)は液晶3に印加される信号電圧の波形を示し、図12(b)は走査線4に印加される走査電圧(ゲートパルス)を示したものである。そして、画素容量部31の画素容量をClcとし、補助容量部32の補助容量をCsとし、寄生容量部33の寄生容量をCgsとすると、ゲートパルスがオフし、各画素の画像信号取込が終了した時点で、各画素電極電位Vsigに次の式で求められるレベルシフト電圧ΔVが生じる。
ΔV=(Cgs)/(Cgs+Clc+Cs)
Next, FIG. 12A shows the waveform of the signal voltage applied to the liquid crystal 3, and FIG. 12B shows the scanning voltage (gate pulse) applied to the
ΔV = (Cgs) / (Cgs + Clc + Cs)
このレベルシフト電圧ΔVは、信号線5に印加される信号電圧の極性に関係なく、常に画素電極電位VsigをΔVだけ下げることになる。そこで、共通電極23の電位Vcomを信号線5の中心電位Vcに対してこのレベルシフト電圧ΔVの分だけ低く設定すると、液晶3に印加される電圧が正負ほぼ対称な波形となり、フリッカーを防止することができる。
This level shift voltage ΔV always lowers the pixel electrode potential Vsig by ΔV regardless of the polarity of the signal voltage applied to the
ところで、上述の如く、カラーフィルタ要素22R、22G、22Bの各厚さがこの順で厚くなっているため、R、G、Bの各画素のギャップd1、d2、d3がこの順で小さくなっている。また、画素容量Clcはε・S/d(ε:液晶誘電率、S:画素電極面積、d:ギャップ)で表される。
As described above, since the thicknesses of the
従って、画素容量Clcは、ギャップdが小さくるほど大きくなる。すなわち、R画素の場合、ギャップd1が最も大きく、画素容量Clcが最も小さくなるため、レベルシフト電圧ΔVが最も大きくなる。一方、B画素の場合、ギャップd3が最も小さく、画素容量Clcが最も大きくなるため、レベルシフト電圧ΔVが最も小さくなる。 Accordingly, the pixel capacitance Clc increases as the gap d decreases. That is, in the case of the R pixel, since the gap d1 is the largest and the pixel capacitance Clc is the smallest, the level shift voltage ΔV is the largest. On the other hand, in the case of the B pixel, since the gap d3 is the smallest and the pixel capacitance Clc is the largest, the level shift voltage ΔV is the smallest.
このように、上記従来のカラー液晶表示装置では、R、G、Bの各画素のレベルシフト電圧ΔVがこの順で小さくなり、フリッカー発生の原因となってしまうという問題があった。
この発明の課題は、R、G、Bの各画素のレベルシフト電圧ΔVをほぼ同じとすることである。
As described above, the conventional color liquid crystal display device has a problem in that the level shift voltage ΔV of each of the R, G, and B pixels decreases in this order and causes flicker.
An object of the present invention is to make the level shift voltage ΔV of R, G, and B pixels substantially the same.
請求項1に記載の発明は、色成分毎にカラーフィルタの厚さが異なるとともに、それぞれの画素に前記色成分のうちの何れか一色が対応付けられているアクティブマトリクス型カラー液晶表示装置であって、各画素間で画像信号取込終了時のレベルシフト電圧ΔVが等しくなるように、画素電極にスイッチング素子を介して接続される走査線と当該画素電極との間で生じる寄生容量が前記色成分に対応して前記画素毎に異なっているとともに、カラーフィルタの厚さが厚い色成分に対応する画素の方が、カラーフィルタの厚さが薄い色成分に対応する画素よりも、当該画素に対して生じる前記寄生容量が大きくなっていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記画素電極は、前記走査線の上層側に形成されるとともに、面内方向に前記走査線の一部と重合するように形成され、前記各画素は、前記色成分に対応して前記重合部の面積が異なっていることを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、カラーフィルタの厚さが厚い色成分に対応する画素の方が、カラーフィルタの厚さが薄い色成分に対応する画素よりも、前記重合部の面積が大きくなっていることを特徴とするものである。
請求項4に記載の発明は、各画素における液晶層の厚さが色成分毎に異なっているアクティブマトリクス型カラー液晶表示装置であって、各画素間で画像信号取込終了時のレベルシフト電圧ΔVが等しくなるように、画素電極にスイッチング素子を介して接続される走査線と当該画素電極との間で生じる寄生容量が前記色成分に対応して前記画素毎に異なっているとともに、液晶層の厚さが薄い画素の方が、液晶層の厚さが厚い画素よりも、当該画素に対して生じる前記寄生容量が大きくなっていることを特徴とするものである。
請求項5に記載の発明は、請求項4に記載の発明において、前記画素電極は、前記走査線の上層側に形成されるとともに、面内方向に前記走査線の一部と重合するように形成され、前記各画素は、前記色成分に対応して前記重合部の面積が異なっていることを特徴とするものである。
請求項6に記載の発明は、請求項5に記載の発明において、液晶層の厚さが薄い画素の方が、液晶層の厚さが厚い画素よりも、前記重合部の面積が大きくなっていることを特徴とするものである。
請求項7に記載の発明は、画素容量が色成分毎に異なっているアクティブマトリクス型カラー液晶表示装置であって、各画素間で画像信号取込終了時のレベルシフト電圧ΔVが等しくなるように、画素電極にスイッチング素子を介して接続される走査線と当該画素電極との間で生じる寄生容量が前記色成分に対応して画素毎に異なっているとともに、前記画素容量が大きい画素の方が、前記画素容量が小さい画素よりも、前記重合部の面積が大きくなっていることを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記画素電極は、前記走査線の上層側に形成されるとともに、面内方向に前記走査線の一部と重合するように形成され、前記各画素は、前記色成分に対応して前記重合部の面積が異なっていることを特徴とするものである。
請求項9に記載の発明は、請求項8に記載の発明において、前記画素容量が大きい画素の方が、前記画素容量が小さい画素よりも、前記重合部の面積が大きくなっていることを特徴とするものである。
The invention described in
According to a second aspect of the present invention, in the first aspect of the present invention, the pixel electrode is formed on an upper layer side of the scanning line and overlaps with a part of the scanning line in an in-plane direction. Each of the pixels formed is different in area of the overlapping portion corresponding to the color component.
According to a third aspect of the present invention, in the invention of the second aspect, a pixel corresponding to a color component having a thick color filter has a larger pixel than a pixel corresponding to a color component having a small color filter. The area of the overlapping portion is large.
According to a fourth aspect of the present invention, there is provided an active matrix type color liquid crystal display device in which the thickness of the liquid crystal layer in each pixel differs for each color component, and the level shift voltage at the end of image signal capture between the pixels. Parasitic capacitance generated between a scanning line connected to the pixel electrode via a switching element and the pixel electrode so that ΔV is equal differs for each pixel corresponding to the color component, and the liquid crystal layer The pixel having a smaller thickness is characterized in that the parasitic capacitance generated for the pixel is larger than the pixel having a thick liquid crystal layer.
According to a fifth aspect of the present invention, in the fourth aspect of the present invention, the pixel electrode is formed on an upper layer side of the scanning line and overlaps with a part of the scanning line in an in-plane direction. Each of the pixels formed is different in area of the overlapping portion corresponding to the color component.
According to a sixth aspect of the present invention, in the invention of the fifth aspect, the area of the overlapping portion is larger in a pixel having a thin liquid crystal layer than in a pixel having a thick liquid crystal layer. It is characterized by being.
The invention described in
The invention according to
The invention according to
本発明によれば、R、G、Bの各画素のレベルシフト電圧ΔVをほぼ同じとすることができ、従ってフリッカーを低減することができる。 According to the present invention, the level shift voltage ΔV of each of the R, G, and B pixels can be made substantially the same, and therefore flicker can be reduced.
図1はこの発明の第1実施形態としてのカラー液晶表示装置におけるアクティブ基板の一部の透過平面図を示し、図2は図1のX−X線に沿う断面図を示し、図3は図1のY−Y線に沿う部分における対向基板を含む断面図を示したものである。 FIG. 1 is a transmission plan view of a part of an active substrate in a color liquid crystal display device as a first embodiment of the present invention, FIG. 2 is a sectional view taken along line XX of FIG. 1, and FIG. 1 is a cross-sectional view including a counter substrate in a portion along line YY of 1. FIG.
図3に示すように、このカラー液晶表示装置では、アクティブ基板41とこのアクティブ基板41の上方に位置する対向基板42とがほぼ方形枠状のシール材(図示せず)を介して貼り合わされ、シール材と両基板41、42との間に形成された空間に液晶43が封入されたものからなっている。
As shown in FIG. 3, in this color liquid crystal display device, an
そして、図1に示すように、アクティブ基板41上には複数の走査線44および複数の信号線45がそれぞれ行方向および列方向に延びて設けられている。両線44、45の各交点近傍には、両線44、45に接続された薄膜トランジスタ46およびこの薄膜トランジスタ46によって駆動される画素電極47がマトリクス状に配置されている。また、画素電極47を挾んで走査線44とは反対側に補助容量線48が画素電極47と重ね合わされて行方向に延びて設けられている。
As shown in FIG. 1, a plurality of scanning lines 44 and a plurality of
次に、薄膜トランジスタ46等の具体的な構造について、図2を参照して説明する。アクティブ基板41の上面(対向基板42との対向面)の所定の個所にはゲート電極51を含む走査線44が設けられ、他の所定の個所には補助容量線48が設けられ、その上面全体にはゲート絶縁膜52が設けられている。
Next, a specific structure of the
ゲート絶縁膜52の上面の所定の個所には真性アモルファスシリコンからなる半導体薄膜53が設けられている。半導体薄膜53の上面ほぼ中央部にはチャネル保護膜54が設けられている。チャネル保護膜54の上面両側およびその両側における半導体薄膜53の上面にはn型アモルファスシリコンからなるコンタクト層55、56が設けられている。
A semiconductor thin film 53 made of intrinsic amorphous silicon is provided at a predetermined position on the upper surface of the
一方のコンタクト層55の上面にはソース電極57が設けられている。他方のコンタクト層56の上面およびゲート絶縁膜52の上面の所定の箇所にはドレイン電極58を含む信号線45が設けられている。
A
そして、ゲート電極51、ゲート絶縁膜52、半導体薄膜53、チャネル保護膜54、コンタクト層55、56、ソース電極57およびドレイン電極58により、薄膜トランジスタ46が構成されている。
The
薄膜トランジスタ46等を含むゲート絶縁膜52の上面全体には平坦化膜59が設けられている。平坦化膜59のソース電極57の所定の箇所に対応する部分にはコンタクトホール60が設けられている。平坦化膜59の上面の所定の個所にはITOからなる画素電極47が設けられている。画素電極47はコンタクトホール60を介してソース電極57に接続されている。
A
次に、対向基板42について、図3を参照して説明する。対向基板42の下面(アクティブ基板41との対向面)の各所定の個所にはブラックマトリクス61およびR、G、Bのカラーフィルタ要素62R、62G、62Bが設けられている。このうちカラーフィルタ要素62R、62G、62Bは、対応する画素電極47に対向して設けられている。
Next, the
ブラックマトリクス61およびカラーフィルタ要素62R、62G、62Bの下面にはITOからなる共通電極63が設けられている。そして、画素電極47とこれに対向配置された共通電極63とその間の液晶43とによって画素容量部が形成されている。この場合、画素電極47の面積は同じであるので、画素容量部の画素容量は同じである。
A
ここで、図1に示すように、補助容量線48のうちの画素電極47と重ね合わされた部分は補助容量電極48aとなっている。そして、この重ね合わされた部分によって補助容量部が形成されている。この場合、図3に示すカラーフィルタ要素62R、62G、62Bにそれぞれ対応する画素電極47と重ね合わされた補助容量電極48aの各面積は、この順で、その各線幅が小さくなっていることにより、小さくなっている。従って、補助容量部の補助容量はR、G、Bの順で小さくなっている。
Here, as shown in FIG. 1, the portion of the
ところで、カラーフィルタ要素62R、62G、62Bの厚さは、R、G、Bの波長別に液晶43の透過光強度が異なるため、これを補正する目的から、互いに異なっている。すなわち、カラーフィルタ要素62R、62G、62Bの各厚さはこの順で厚くなっている。
By the way, the thicknesses of the
一方、各カラーフィルタ要素62R、62G、62Bに対応する各画素電極47は、平坦化膜59上に設けられているため、同一の平面上に配置されている。従って、R、G、Bの各画素のギャップd1、d2、d3はこの順で小さくなっている。
On the other hand, the
次に、図4はこのカラー液晶表示装置の等価回路を示したものである。符号71は画素容量部、72は補助容量部、73は薄膜トランジスタ46のゲート電極51とソース電極57との間の寄生容量部を示す。この場合、画素容量部31の薄膜トランジスタ46に接続されない側の電極である共通電極63と、補助容量部32の薄膜トランジスタ46に接続されない側の電極である補助容量電極48aは、共通電源(電圧Vcom)74に接続されている。
Next, FIG. 4 shows an equivalent circuit of this color liquid crystal display device.
次に、図5(a)は液晶43に印加される電圧の波形を示し、図5(b)は走査線44に印加される走査電圧(ゲートパルス)を示したものである。そして、画素容量部71の画素容量をClcとし、補助容量部72の補助容量をCsとし、寄生容量部73の寄生容量をCgsとすると、ゲートパルスがオフし、各画素の画像信号取込が終了した時点で、画素電極電位Vsigに次の式で求められるレベルシフト電圧ΔVが生じる。
ΔV=(Cgs)/(Cgs+Clc+Cs)
5A shows the waveform of the voltage applied to the
ΔV = (Cgs) / (Cgs + Clc + Cs)
このレベルシフト電圧ΔVは、信号線45に印加される信号電圧の極性に関係なく、常に画素電極電位VsigをΔVだけ下げることになる。そこで、共通電極63の電位Vcomを信号線45の中心電位Vcに対してこのレベルシフト電圧ΔVの分だけ低く設定すると、液晶43に印加される電圧が正負ほぼ対称な波形となり、基本的には、フリッカーを防止することができる。
This level shift voltage ΔV always lowers the pixel electrode potential Vsig by ΔV regardless of the polarity of the signal voltage applied to the
ところで、上述の如く、カラーフィルタ要素62R、62G、62Bの各厚さがこの順で厚くなっているため、R、G、Bの各画素のギャップd1、d2、d3がこの順で小さくなっている。また、画素容量Clcはε・S/d(ε:液晶誘電率、S:画素電極面積、d:ギャップ)で表される。従って、画素容量Clcは、ギャップdが小さくなるほど大きくなる。
As described above, since the thicknesses of the
一方、上述の如く、カラーフィルタ要素62R、62G、62Bにそれぞれ対応する画素電極47と重ね合わされた補助容量電極48aの各面積はこの順で小さくなっている。従って、補助容量Csは、補助容量電極48aの面積が小さくなるほど小さくなる。
On the other hand, as described above, the areas of the
そして、R、G、Bの各画素の画素容量をClc1、Clc2、Clc3とすると、Clc1<Clc2<Clc3となる。また、R、G、Bの各画素の補助容量をCs1、Cs2、Cs3とすると、Cs1>Cs2>Cs3となる。そこで、Clc1+Cs1=Clc2+Cs2=Clc3+Cs3となるように、補助容量Csを補正すると、R、G、Bの各画素のレベルシフト電圧ΔVを同じとすることができる。従って、フリッカーを低減することができる。 If the pixel capacitances of the R, G, and B pixels are Clc1, Clc2, and Clc3, Clc1 <Clc2 <Clc3. Further, when the auxiliary capacitors of the R, G, and B pixels are Cs1, Cs2, and Cs3, Cs1> Cs2> Cs3. Therefore, when the auxiliary capacitance Cs is corrected so that Clc1 + Cs1 = Clc2 + Cs2 = Clc3 + Cs3, the level shift voltages ΔV of the R, G, and B pixels can be made the same. Accordingly, flicker can be reduced.
次に、この発明の第2実施形態として、画素容量Clcを補正する場合について、図6を参照して説明する。図6では、R、G、B用の画素電極47の各面積S1、S2、S3はこの順で小さくなっている。すなわち、R用の画素電極47の右下角は切り欠かれていないが、G用の画素電極47の右下角は小さく切り欠かれ、B用の画素電極47の右下角はそれよりもやや大きく切り欠かれている。この場合、補助容量電極48aの面積は同じとなっている。
Next, as a second embodiment of the present invention, a case where the pixel capacitance Clc is corrected will be described with reference to FIG. In FIG. 6, the areas S1, S2, and S3 of the R, G, and
そして、画素容量Clcは、ε・S/dで表されるので、ギャップdが小さくなるほど大きくなるが、画素電極面積Sが小さくなるほど小さくなる。そこで、S1/d1=S2/d2=S3/d3となるように、画素容量Clcを補正すると、R、G、Bの各画素のレベルシフト電圧ΔVを同じとすることができる。従って、フリッカーを低減することができる。 Since the pixel capacitance Clc is expressed by ε · S / d, it increases as the gap d decreases, but decreases as the pixel electrode area S decreases. Therefore, when the pixel capacitance Clc is corrected so that S1 / d1 = S2 / d2 = S3 / d3, the level shift voltage ΔV of each of the R, G, and B pixels can be made the same. Accordingly, flicker can be reduced.
次に、この発明の第3実施形態として、寄生容量Cgsを補正する場合について、図7を参照して説明する。図7では、R、G、B用の画素電極47と走査線44との各重合面積はこの順で大きくなっている。この場合、補助容量電極48aの面積は同じとなっている。
Next, as a third embodiment of the present invention, a case where the parasitic capacitance Cgs is corrected will be described with reference to FIG. In FIG. 7, the overlapping areas of the R, G,
そして、この場合の寄生容量Cgsは、薄膜トランジスタ46のゲート電極51とソース電極57との間の寄生容量と、画素電極47と走査線44との重合部間の寄生容量との合計値となる。このうち、薄膜トランジスタ46のゲート電極51とソース電極57との間の寄生容量は、R、G、Bの画素で同じである。一方、画素電極47と走査線44との重合部間の寄生容量は、その重合面積がR、G、Bの順で大きくなっているので、R、G、Bの順で大きくなっている。
In this case, the parasitic capacitance Cgs is a total value of the parasitic capacitance between the
そこで、レベルシフト電圧ΔV=Cgs/(Cgs+Clc+Cs)であるから、画素容量Clcがギャップd1、d2、d3の違いにより異なっても、これを合計寄生容量Cgsの違いにより補正すると、R、G、Bの各画素のレベルシフト電圧ΔVを同じとすることができる。従って、フリッカーを低減することができる。 Therefore, since the level shift voltage ΔV = Cgs / (Cgs + Clc + Cs), even if the pixel capacitance Clc differs depending on the gaps d1, d2, and d3, if this is corrected by the difference in the total parasitic capacitance Cgs, R, G, B The level shift voltage ΔV of each pixel can be the same. Accordingly, flicker can be reduced.
次に、この発明の第4実施形態として、寄生容量Cgsを別の方法で補正する場合について説明する。図示していないが、R、G、B用の各画素電極にそれぞれ接続された各薄膜トランジスタのチャネル幅をこの順で大きくする。すなわち、R、G、B用の各画素電極にそれぞれ接続された各薄膜トランジスタのソース電極のチャネル幅方向の長さをこの順で大きくする。 Next, a case where the parasitic capacitance Cgs is corrected by another method will be described as a fourth embodiment of the present invention. Although not shown, the channel width of each thin film transistor connected to each pixel electrode for R, G, B is increased in this order. That is, the length in the channel width direction of the source electrode of each thin film transistor connected to each pixel electrode for R, G, and B is increased in this order.
すると、この場合のR、G、Bの各画素の寄生容量Cgsはこの順で大きくなる。そこで、レベルシフト電圧ΔV=Cgs/(Cgs+Clc+Cs)であるから、画素容量Clcがギャップd1、d2、d3の違いにより異なっても、これを寄生容量Cgsの違いにより補正すると、R、G、Bの各画素のレベルシフト電圧ΔVを同じとすることができる。すなわち、R、G、Bの各画素の画素容量をClc1、Clc2、Clc3とし、R、G、Bの各画素の寄生容量CgsをCgs1、Cgs2、Cgs3とするとき、Cgs1/(Cgs1+Clc1+Cs)=Cgs2/(Cgs2+Clc2+Cs)=Cgs3/(Cgs3+Clc3+Cs)とする。これにより、フリッカーを低減することができる。 Then, the parasitic capacitance Cgs of each of the R, G, and B pixels in this case increases in this order. Therefore, since the level shift voltage ΔV = Cgs / (Cgs + Clc + Cs), even if the pixel capacitance Clc is different due to the gaps d1, d2, and d3, if this is corrected by the difference in the parasitic capacitance Cgs, R, G, B The level shift voltage ΔV of each pixel can be the same. That is, when the pixel capacitances of the R, G, and B pixels are Clc1, Clc2, and Clc3, and the parasitic capacitances Cgs of the R, G, and B pixels are Cgs1, Cgs2, and Cgs3, Cgs1 / (Cgs1 + Clc1 + Cs) = Cgs2 / (Cgs2 + Clc2 + Cs) = Cgs3 / (Cgs3 + Clc3 + Cs). Thereby, flicker can be reduced.
なお、上記各実施形態では、カラーフィルタ要素の透過率がR、G、Bの順に大きい場合とし、カラーフィルタ要素R、G、Bの各厚さはこの順で厚くなっている例で説明したが、この発明は、カラーフィルタ要素R、G、Bの各厚さが上記とは異なる順序で厚くなる場合にも適用可能である。また、上記実施形態1〜4は、上述の如く、それぞれ、単独の形態を適用してもよいが、上記各実施形態1〜4を適宜に組合わせて適用してもよい。この場合の組合わせは、いずれか2つの実施形態の組合わせであってもよく、またいずれか3つの実施形態の組合わせであってもよく、さらに全部の実施形態の組合わせであってもよい。
In each of the above embodiments, the transmittance of the color filter elements is assumed to be larger in the order of R, G, and B, and the thicknesses of the color filter elements R, G, and B are described as being thicker in this order. However, the present invention is also applicable when the thicknesses of the color filter elements R, G, and B are increased in a different order from the above. In addition, as described above, each of
41 アクティブ基板
42 対向基板
43 液晶
44 走査線
45 信号線
46 薄膜トランジスタ
47 画素電極
48 補助容量線
48a 補助容量電極
62R、62G、62B カラーフィルタ要素
63 共通電極
41
Claims (9)
各画素間で画像信号取込終了時のレベルシフト電圧ΔVが等しくなるように、画素電極にスイッチング素子を介して接続される走査線と当該画素電極との間で生じる寄生容量が前記色成分に対応して前記画素毎に異なっているとともに、
カラーフィルタの厚さが厚い色成分に対応する画素の方が、カラーフィルタの厚さが薄い色成分に対応する画素よりも、当該画素に対して生じる前記寄生容量が大きくなっていることを特徴とするアクティブマトリクス型カラー液晶表示装置。 An active matrix color liquid crystal display device in which the thickness of the color filter is different for each color component, and any one of the color components is associated with each pixel,
Parasitic capacitance generated between the scanning line connected to the pixel electrode via the switching element and the pixel electrode is set as the color component so that the level shift voltage ΔV at the end of capturing the image signal is equal between the pixels. Correspondingly different for each pixel,
A pixel corresponding to a color component having a thick color filter has a larger parasitic capacitance generated for the pixel than a pixel corresponding to a color component having a thin color filter. An active matrix color liquid crystal display device.
前記各画素は、前記色成分に対応して前記重合部の面積が異なっていることを特徴とする請求項1記載のアクティブマトリクス型カラー液晶表示装置。 The pixel electrode is formed on an upper layer side of the scanning line and is formed so as to overlap with a part of the scanning line in an in-plane direction.
2. The active matrix color liquid crystal display device according to claim 1, wherein each pixel has an area of the overlapping portion corresponding to the color component.
各画素間で画像信号取込終了時のレベルシフト電圧ΔVが等しくなるように、画素電極にスイッチング素子を介して接続される走査線と当該画素電極との間で生じる寄生容量が前記色成分に対応して前記画素毎に異なっているとともに、
液晶層の厚さが薄い画素の方が、液晶層の厚さが厚い画素よりも、当該画素に対して生じる前記寄生容量が大きくなっていることを特徴とするアクティブマトリクス型カラー液晶表示装置。 An active matrix color liquid crystal display device in which the thickness of the liquid crystal layer in each pixel is different for each color component,
Parasitic capacitance generated between the scanning line connected to the pixel electrode via the switching element and the pixel electrode is set as the color component so that the level shift voltage ΔV at the end of capturing the image signal is equal between the pixels. Correspondingly different for each pixel,
An active matrix type color liquid crystal display device, wherein a pixel having a thin liquid crystal layer has a larger parasitic capacitance generated for the pixel than a pixel having a thick liquid crystal layer.
前記各画素は、前記色成分に対応して前記重合部の面積が異なっていることを特徴とする請求項4記載のアクティブマトリクス型カラー液晶表示装置。 The pixel electrode is formed on an upper layer side of the scanning line and is formed so as to overlap with a part of the scanning line in an in-plane direction.
5. The active matrix color liquid crystal display device according to claim 4, wherein each pixel has an area of the overlapping portion corresponding to the color component.
各画素間で画像信号取込終了時のレベルシフト電圧ΔVが等しくなるように、画素電極にスイッチング素子を介して接続される走査線と当該画素電極との間で生じる寄生容量が前記色成分に対応して画素毎に異なっているとともに、
前記画素容量が大きい画素の方が、前記画素容量が小さい画素よりも、前記重合部の面積が大きくなっていることを特徴とするアクティブマトリクス型カラー液晶表示装置。 An active matrix type color liquid crystal display device in which a pixel capacity is different for each color component,
Parasitic capacitance generated between the scanning line connected to the pixel electrode via the switching element and the pixel electrode is set as the color component so that the level shift voltage ΔV at the end of capturing the image signal is equal between the pixels. Correspondingly different for each pixel,
2. An active matrix color liquid crystal display device, wherein a pixel having a larger pixel capacity has a larger area of the overlapping portion than a pixel having a smaller pixel capacity.
前記各画素は、前記色成分に対応して前記重合部の面積が異なっていることを特徴とする請求項7記載のアクティブマトリクス型カラー液晶表示装置。 The pixel electrode is formed on an upper layer side of the scanning line and is formed so as to overlap with a part of the scanning line in an in-plane direction.
8. The active matrix color liquid crystal display device according to claim 7, wherein each pixel has an area of the overlapping portion corresponding to the color component.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007163250A JP4347366B2 (en) | 2007-06-21 | 2007-06-21 | Active matrix color liquid crystal display |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007163250A JP4347366B2 (en) | 2007-06-21 | 2007-06-21 | Active matrix color liquid crystal display |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001284805A Division JP2003091017A (en) | 2001-09-19 | 2001-09-19 | Color liquid crystal display |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007264656A JP2007264656A (en) | 2007-10-11 |
| JP4347366B2 true JP4347366B2 (en) | 2009-10-21 |
Family
ID=38637638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007163250A Expired - Fee Related JP4347366B2 (en) | 2007-06-21 | 2007-06-21 | Active matrix color liquid crystal display |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4347366B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015062304A1 (en) * | 2013-10-28 | 2015-05-07 | 京东方科技集团股份有限公司 | Active-matrix organic light-emitting diode display back panel and manufacturing method therefor, and display device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102053410B (en) | 2009-10-30 | 2012-11-21 | 群康科技(深圳)有限公司 | Touch display panel, touch display device and flat display panel |
| CN106652951B (en) * | 2016-12-28 | 2019-08-02 | 深圳市华星光电技术有限公司 | Array substrate and liquid crystal display |
| WO2025249058A1 (en) * | 2024-05-31 | 2025-12-04 | ソニーセミコンダクタソリューションズ株式会社 | Display device |
-
2007
- 2007-06-21 JP JP2007163250A patent/JP4347366B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2015062304A1 (en) * | 2013-10-28 | 2015-05-07 | 京东方科技集团股份有限公司 | Active-matrix organic light-emitting diode display back panel and manufacturing method therefor, and display device |
| US9570530B2 (en) | 2013-10-28 | 2017-02-14 | Boe Technology Group Co., Ltd. | Active matrix organic light-emitting-diode display backboard and manufacturing method thereof, display device |
| US10319804B2 (en) | 2013-10-28 | 2019-06-11 | Boe Technology Group Co., Ltd. | Active matrix organic light-emitting-diode display backboard and manufacturing method thereof, display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007264656A (en) | 2007-10-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7370375B2 (en) | Display devices and semiconductor devices | |
| US8908116B2 (en) | Liquid crystal display device | |
| US8692756B2 (en) | Liquid crystal display device and method for manufacturing same | |
| JP2003091017A (en) | Color liquid crystal display | |
| JP4065645B2 (en) | Active matrix liquid crystal display device | |
| US7061553B2 (en) | Substrate for display device and display device equipped therewith | |
| JP4881475B2 (en) | Active matrix substrate and liquid crystal display device | |
| JP4347366B2 (en) | Active matrix color liquid crystal display | |
| CN100507685C (en) | Liquid Crystal Display with Capacitance Compensation Structure | |
| JP4837942B2 (en) | Liquid crystal display | |
| US20090207329A1 (en) | Liquid crystal display | |
| JP2010091904A (en) | Liquid crystal display device | |
| JP5213587B2 (en) | Liquid crystal display | |
| US11740524B2 (en) | Liquid crystal display device | |
| JPH0242763A (en) | Thin-film transistor device | |
| JP2573730B2 (en) | Active matrix display device | |
| JP4763004B2 (en) | Active matrix liquid crystal display device | |
| JP2006126772A (en) | Liquid crystal display device | |
| US20050001944A1 (en) | Method of stabilizing parasitic capacitance in an LCD device | |
| JPH11183932A (en) | Active matrix liquid crystal display | |
| JPH0274929A (en) | active matrix substrate | |
| JP4946042B2 (en) | Liquid crystal display | |
| JPH0682821A (en) | Liquid crystal panel | |
| JP5594177B2 (en) | Liquid crystal display | |
| JP5310759B2 (en) | Liquid crystal display |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070724 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070724 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071004 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071217 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080123 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080307 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090715 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120724 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130724 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |