JP4355876B2

JP4355876B2 - Physical quantity detection circuit

Info

Publication number: JP4355876B2
Application number: JP2000037591A
Authority: JP
Inventors: 健太朗水野
Original assignee: Toyota Central R&D Labs Inc
Current assignee: Toyota Central R&D Labs Inc
Priority date: 1999-02-17
Filing date: 2000-02-16
Publication date: 2009-11-04
Anticipated expiration: 2020-02-16
Also published as: JP2000304631A

Description

【０００１】
【発明の属する技術分野】
本発明は、第１素子の電荷の変化により物理量を検出する物理量検出回路に関する。
【０００２】
【背景技術】
コンデンサを用いて特定の物理量（力、重量、加速度、圧力等）を計測するセンサがある。すなわち、圧力等によりコンデンサの電極間の距離が変化すると、コンデンサの静電容量が変化する。この静電容量の変化から特定の物理量を計測するのである。このセンサを物理量検出回路と呼ぶ。
【０００３】
図３２は、物理量検出回路の一例の回路図である。まず、この物理量検出回路の構造を説明する。物理量検出回路は、演算増幅器１０、コンデンサ１２、及びコンデンサ１４を備える。演算増幅器１０は負帰還動作をする。コンデンサ１４は、演算増幅器１０の出力端子と演算増幅器１０の反転入力端子との間に接続されている。コンデンサ１２は、ダイヤフラムと、このダイヤフラムと対向した位置にある電極板と、を備える。コンデンサ１２の一方の端子は、演算増幅器１０の反転入力端子に接続されている。コンデンサ１２の他方の端子は、接地されている。演算増幅器１０の非反転入力端子には、電圧Ｖｂｂが印加されている。
【０００４】
次に、この物理量検出回路の動作を説明する。コンデンサ１２のダイヤフラムが計測しようとする物理量により変位すると、コンデンサ１２の静電容量が変化する。これを演算増幅器１０により増幅し、出力電圧Ｖｏｕｔを発生させる。この出力電圧Ｖｏｕｔをもとにして物理量を検出するのである。
【０００５】
物理量検出回路の原理は、図３２に示す回路である。しかし、実用的には物理量検出回路は、図３３に示す回路となる。この回路が図３２に示す回路と違う点は、抵抗１６があることである。すなわち、抵抗１６とコンデンサ１４とは、並列に演算増幅器１０の出力端子と演算増幅器１０の反転入力端子との間に接続されている。図３３の回路は、抵抗１６により物理量検出回路の安定度を向上させている。つまり、抵抗１６がないと、演算増幅器１０の大きな直流利得のため、演算増幅器１０のわずかなオフセット電圧で、出力電圧Ｖｏｕｔが出力可能範囲を越えて飽和する可能性があるのである。
【０００６】
【発明が解決しようとする課題】
抵抗１６の抵抗値Ｒは、次式のような設定が必要である。
【０００７】
Ｒ≫１／（２πｆ・Ｃ）
記号ｆは、コンデンサ１２の容量変化の周波数である。記号Ｃは、コンデンサ１４の静電容量である。例えば、記号Ｃ＝３ｐＦとした場合、インピーダンスＺ＝１／（２πｆ・Ｃ）≒５.３ＭΩとなる。精度よく増幅するためには、抵抗値ＲをインピーダンスＺより相当以上大きくする必要がある。例えば、抵抗値ＲをインピーダンスＺの１００倍以上とすると、抵抗値Ｒ＝５３０ＭΩ以上となる。
【０００８】
このような高抵抗を備えた物理量検出回路は、取り扱いが面倒である。すなわち、高抵抗は水分や汚れの付着により、抵抗値Ｒが大きく変動するのである（例えば、１００ＭΩが５０ＭΩとなる）。抵抗値Ｒがこのように大きく変動すると、物理量を精度よく検出するのは困難となる。よって、物理量検出回路に水分や汚れが付着しないように物理量検出回路を取り扱わなければならない。
【０００９】
また、１００ＭΩのような高抵抗を、半導体基板に形成する場合、抵抗の面積が大面積となる。このため、高抵抗を有する物理量検出回路を半導体基板に形成するのは実現性が乏しい。
【００１０】
以上より抵抗値Ｒを小さくしなければならない。そのためには、Ｒ≫１／（２πｆ・Ｃ）より、コンデンサ１４の容量Ｃを大きくする必要がある。
【００１１】
しかし、容量Ｃを大きくすると、次のような問題が生じる。すなわち、出力電圧Ｖｏｕｔとコンデンサ１２の静電容量の変化△Ｃとの関係は次式で表せる。
【００１２】
Ｖｏｕｔ＝（△Ｃ／Ｃ）Ｖｂｂ
よって、容量Ｃを大きくすると出力電圧Ｖｏｕｔが低下する。この低下を補うために次段に増幅器を取り付けなければならない。
【００１３】
本発明は、かかる課題を解決するためになされたものである。本発明は、高抵抗を備えた物理量検出回路を提供することである。
【００１４】
【課題を解決するための手段】
本発明は、第１素子の電荷の変化により、物理量を検出する物理量検出回路であって、演算増幅器、第１コンデンサ及び第１ダイオードを備える。演算増幅器は、出力端子、反転入力端子及び非反転入力端子を有し、負帰還動作をする。第１素子は、反転入力端子に接続されている。第１コンデンサと第１ダイオードとは、並列に出力端子と反転入力端子との間に接続されている。
【００１５】
本発明に係る物理量検出回路は、負帰還回路に第１ダイオードが接続されている。この第１ダイオードを抵抗としている。第１ダイオードは、逆電圧と低い順電圧の範囲で高抵抗として機能する。逆電圧の範囲で、ダイオードが高抵抗として機能することは自明である。順電圧であっても電圧が低いと、ダイオードを高抵抗として機能させることができる。このことは、発明の実施の形態で詳細に説明する。
【００１６】
本発明は、以下のような第２ダイオードを備えるのが好ましい。第２ダイオードは、第１ダイオードと逆方向になるように、かつ第１ダイオードと直列に、出力端子と反転入力端子との間に接続されている。この態様によれば、第１ダイオードのみを備える態様に比べて、高抵抗として機能する電圧の範囲が広くなる。すなわち、第１ダイオードにとって高い順電圧であっても、第２ダイオードにとっては高い逆電圧となるからである。この逆についても同じである。
【００１７】
本発明の第１素子は、容量変化が可能な第２コンデンサを含むのが好ましい。第１素子としては、この他例えば、圧電素子がある。
【００１８】
本発明の物理量検出回路は半導体基板に形成されているのが好ましい。半導体基板としては、例えば、シリコン基板、ガリウム・ヒ素基板がある。
【００１９】
抵抗が第１ダイオードを含む態様の場合、第１ダイオードは半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成されるのが好ましい。例えば、半導体基板に電源が接続されている場合、第１ダイオードを電源と分離することができるからである。第１ダイオードが電源と分離していないと、第１ダイオードの端子のうち、電源と接続された端子の電圧は電源電圧に固定される。この結果、第１ダイオードの端子電圧を、本発明の物理量検出回路を動作させるのに必要な電圧に設定できなくなる。よって、物理量検出回路を正常動作させることができなくなる。
【００２０】
第１ダイオードは半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成される態様の場合、物理量検出回路の電源が出力端子と寄生ダイオードを介して接続され、かつ反転入力端子と寄生ダイオードを介して接続されていない、態様にすることができる。物理量検出回路の電源が反転入力端子と寄生ダイオードを介して接続されている態様の場合、反転入力端子−寄生ダイオード−電源という余分な電流経路ができる。これが物理量検出回路の動作に悪影響を及ぼすことがある。
【００２１】
抵抗が第１及び第２ダイオードを含む態様の場合、第１ダイオードは、半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成され、第２ダイオードは、第２領域と、第２領域に形成された第１導電型の第３領域と、から構成されるのが好ましい。例えば、半導体基板に電源が接続されている場合、第１及び第２ダイオードを電源と分離することができるからである。この態様の場合、物理量検出回路の電源が出力端子と寄生ダイオードを介して接続され、かつ反転入力端子と寄生ダイオードを介して接続されていない、態様にすることができる。
【００２２】
本発明の物理量検出回路は半導体基板に形成され、以下の態様が好ましい。第１ダイオードは、半導体基板中に形成された第１導電型の第１領域と、第１領域に形成された第２導電型の第２領域と、から構成される。第２ダイオードは、半導体基板中に形成された第１導電型の第３領域と、第３領域に形成された第２導電型の第４領域と、から構成される。
【００２３】
本発明の物理量検出回路は、異常電圧監視手段およびリセット手段を備え、前記異常電圧監視手段は、前記演算増幅器の出力電圧が設定した正常電圧ではない異常電圧かを判断する手段であり、前記リセット手段は、異常電圧の判断にもとづき、作動し、出力電圧を正常電圧に戻す手段である、態様にすることができる。
【００２４】
帯電した物体等により、物理量検出回路の演算増幅器の反転入力端子等に電荷が発生すると、演算増幅器の出力電圧が設定した正常電圧ではない異常電圧になることがある。このような状態になると、物理量検出回路としての正常な動作ができなくなる。この態様は、演算増幅器の出力電圧が異常電圧のとき、リセット手段が作動し、出力電圧を正常電圧に戻す。このため、演算増幅器の出力電圧が異常電圧になっても、物理量検出回路を正常の動作に戻すことが可能となる。なお、リセット手段としては、例えば、出力電圧を異常にしている電荷を放電する手段がある。
【００２５】
本発明の物理量検出回路は、前記リセット手段が、前記半導体基板に形成されたＭＯＳ電界効果トランジスタであり、前記第１ダイオードが、前記ＭＯＳ電界効果トランジスタのドレイン領域またはソース領域を構成要素として含む寄生ダイオードである、態様にすることができる。本発明によれば、寄生ダイオードを第１ダイオードとしているので、第１ダイオード作製の手間を省くことができる。
【００２６】
【発明の実施の形態】
［第１の実施の形態］
図１は、本発明に係る物理量検出回路の第１の実施の形態の回路図である。本発明の第１の実施の形態の構造を説明する。物理量検出回路は、演算増幅器２０、コンデンサ２２、コンデンサ２４、ダイオード２６及びダイオード２８を備える。本発明の第１の実施の形態は、ダイオード２６及びダイオード２８を高抵抗としている。
【００２７】
演算増幅器２０は負帰還動作をする。ダイオード２６、２８とコンデンサ２４とは、並列に演算増幅器２０の出力端子と演算増幅器２０の反転入力端子との間に接続されている。ダイオード２６とダイオード２８とは直列に、かつ互いに逆方向になるように、出力端子と反転入力端子との間に接続されている。すなわち、ダイオード２６のアノードは、反転入力端子に接続されている。ダイオード２６のカソードとダイオード２８のカソードとが接続されている。ダイオード２８のアノードは、出力端子に接続されている。
【００２８】
コンデンサ２２は、容量変化可能なコンデンサである。コンデンサ２２は、例えば、ダイヤフラムと、このダイヤフラムと微小ギャップを隔てて対向している電極板と、を備える。このようなコンデンサは、例えば、半導体マイクロマシニング技術により形成することができる。コンデンサ２２の一方の端子は、演算増幅器２０の反転入力端子に接続されている。コンデンサ２２の他方の端子と非反転入力端子とには、電圧Ｖｂｂが印加される。
【００２９】
次に、この物理量検出回路の動作を説明する。コンデンサ２２のダイヤフラムが計測しようとする物理量（例えば、圧力、加速度、角速度）により変位すると、コンデンサ２２の静電容量が変化する。これを演算増幅器２０により増幅し、出力電圧Ｖｏｕｔを発生させる。この出力電圧Ｖｏｕｔをもとにして物理量を検出するのである。
【００３０】
次に、ダイオード２６、２８が高抵抗として機能することを説明する。図３は、ダイオード２６、２８を示す回路図である。ダイオード２８のアノードに＋電圧、ダイオード２６のアノードに−電圧がそれぞれ印加されたとき、ダイオード２８には順方向電圧が印加され、ダイオード２６には逆方向電圧が印加される。この回路を流れる電流Ｉは、主として逆方向電圧が印加されているダイオード（この場合は、ダイオード２６）の特性できまる。
【００３１】
よって、ダイオード２６の特性とダイオード２８の特性とが同じ場合、電圧の向きに関わりなく、逆方向電圧が印加されているダイオードの特性を考えればよい。常温におけるダイオードの電圧電流特性は、次式のように表せる。
【００３２】
【数１】

Ｉｓ：ダイオードの逆方向飽和電流
ｑ：電子電荷
ｋ：ボルツマン定数
Ｔ：絶対温度（３００Ｋ）
ＶＦ：ダイオードに印加さる電圧
Ｉｄ：ダイオードを流れる電流
式（１）より、電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係は、次式のように表せる。
【００３３】
【数２】

式（２）をグラフで表すと、図２のようになる。図２から分かるように、電圧ＶＦ＝０のとき、ダイオードの抵抗Ｒ（ＶＦ）が最も小さくなる。このときの抵抗値は、０.０２６／Ｉｓ（Ω）となる。ダイオードの逆方向飽和電流Ｉｓは、ダイオードにより異なる。例えば、ダイオードの逆方向飽和電流Ｉｓ＝１０^-15（Ａ）の場合、ダイオードの抵抗Ｒ（ＶＦ）＝２.６×１０¹³（Ω）となる。ダイオードの逆方向飽和電流Ｉｓ＝１０^-12（Ａ）の場合、ダイオードの抵抗Ｒ（ＶＦ）＝２.６×１０¹⁰（Ω）となる。
【００３４】
したがって、ダイオード２６、２８からなる抵抗は、抵抗Ｒ（ＶＦ）が最も小さいときでも、高抵抗となる。そして、電圧の向きに関わらず高抵抗となる。よって、第１の実施の形態に係る物理量検出回路によれば、コンデンサ２４の容量を小さくすることが可能となる。したがって、物理量検出回路の利得を大きくすることができる。
【００３５】
なお、ダイオード２６、２８の接続としては、図４に示すような態様でもよい。すなわち、ダイオード２６のカソードは、反転入力端子に接続されている。ダイオード２６のアノードとダイオード２８のアノードとが接続されている。ダイオード２８のカソードは、出力端子に接続されている。この態様であっても、ダイオード２６、２８は高抵抗として機能する。なお、ダイオード２６とダイオード２８との接続以外、図４に示す回路は図１に示す回路と同じである。よって、図１中の符号が示すものと同一のものには、同一の符号を付する。
【００３６】
［第２の実施の形態］
図５は、本発明に係る物理量検出回路の第２の実施の形態の回路図である。本発明の第１の実施の形態との違いは、電源Ｖｄｄが寄生ダイオード３０を介して演算増幅器２０の出力端子と接続されていることである。なお、図１中の符号が示すものと同一のものには、同一の符号を付している。
【００３７】
第２の実施の形態は、シリコン基板に形成されている。図６は、ダイオード２６、２８、寄生ダイオード３０を示すシリコン基板の断面図である。以下に詳細に説明する。シリコン基板３２はｎ型である。シリコン基板３２中には二重構造のウェルが形成されている。すなわち、シリコン基板３２中にはｐウェル３４が形成されている。ｐウェル３４中にはｎウェル３６が形成されている。ｎウェル３６には、ｐ⁺領域３８とｎ⁺領域４０とが互いに間をあけて形成されている。ｐ⁺領域３８とｎ⁺領域４０とは接触して形成されていてもよい。ｐ⁺領域３８は演算増幅器の反転入力端子と接続されている。ｐウェル３４は演算増幅器の出力端子と接続されている。
【００３８】
ダイオード２６は、ｐ⁺領域３８とｎウェル３６とから構成されている。ダイオード２８は、ｎウェル３６とｐウェル３４とから構成されている。そして、ｐウェル３４とシリコン基板３２とから、寄生ダイオード３０が構成されている。図７は、これらのダイオードの接続関係を示す回路図である。
【００３９】
第２の実施の形態によれば、物理量検出回路の電源Ｖｄｄは演算増幅器２０の反転入力端子と寄生ダイオードを介して接続されていない。このため、反転入力端子には寄生ダイオードを介して電源Ｖｄｄの電圧が印加されない。よって、精度のよい物理量の検出が可能となる。なお、電源Ｖｄｄが演算増幅器２０の出力端子と寄生ダイオード３０を介して接続されている。しかしこれは、演算増幅器２０の動作に影響を及ぼさない。なお、ダイオード２６とダイオード２８との接続は、図４に示す接続でもよい。
【００４０】
［第３の実施の形態］
図８は、本発明に係る物理量検出回路の第３の実施の形態の回路図である。本発明の第２の実施の形態との違いは、電源Ｖｄｄが寄生ダイオード４２を介して演算増幅器２０の反転入力端子と接続されていることである。なお、図５中の符号が示すものと同一のものには、同一の符号を付している。
【００４１】
第３の実施の形態は、シリコン基板に形成されている。図９は、ダイオード２６、２８、寄生ダイオード３０、４２を示すシリコン基板の断面図である。以下に詳細に説明する。シリコン基板４４はｎ型である。シリコン基板４４中にはｐウェル４６、４８が互いに間をあけて形成されている。ｐウェル４６とｐウェル４８とは接触して形成されていてもよい。ｐウェル４６には、ｐ⁺領域５０とｎ⁺領域５２とが互いに間をあけて形成されている。ｐ⁺領域５０とｎ⁺領域５２とは接触して形成されていてもよい。ｐ⁺領域５０は演算増幅器の反転入力端子と接続されている。ｐウェル４８には、ｐ⁺領域５４とｎ⁺領域５６とが互いに間をあけて形成されている。ｐ⁺領域５４とｎ⁺領域５６とは接触して形成されていてもよい。ｎ⁺領域５６とｎ⁺領域５２とは接続されている。ｐ⁺領域５４は演算増幅器の出力端子と接続されている。
【００４２】
ダイオード２６は、ｐウェル４６とｎ⁺領域５２とから構成されている。ダイオード２８は、ｐウェル４８とｎ⁺領域５６とから構成されている。そして、ｐウェル４６とシリコン基板４４とから、寄生ダイオード４２が構成されている。ｐウェル４８とシリコン基板４４とから、寄生ダイオード３０が構成されている。図１０は、これらのダイオードの接続関係を示す回路図である。
【００４３】
第３の実施の形態によれば、物理量検出回路の電源Ｖｄｄが演算増幅器２０の反転入力端子と寄生ダイオード４２を介して接続されている。このため、反転入力端子−寄生ダイオード４２−電源Ｖｄｄという余分な電流経路ができる。これが物理量検出回路の動作に悪影響を及ぼすことがある。しかし、寄生ダイオード４２の抵抗値＞ダイオード２６の抵抗値＋ダイオード２８の抵抗値とすることにより、物理量検出回路の正常動作が可能となる。電源Ｖｄｄが演算増幅器２０の出力端子と寄生ダイオードを介して接続されている。しかし、演算増幅器２０には影響を及ぼさない。なお、ダイオード２６とダイオード２８との接続は、図４に示す接続でもよい。
【００４４】
［第４の実施の形態］
図１１は、本発明に係る物理量検出回路の第４の実施の形態の回路図である。本発明の第１の実施の形態との違いは、ダイオード２６がないことである。なお、図１中の符号が示すものと同一のものには、同一の符号を付している。
【００４５】
次に、ダイオード２８が高抵抗として機能することを説明する。ダイオードに印加される電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係は、次式のように表せる。
【００４６】
【数３】

Ｉｓ：ダイオードの逆方向飽和電流
ｑ：電子電荷
ｋ：ボルツマン定数
Ｔ：絶対温度（３００Ｋ）
ＶＦ：ダイオードに印加される電圧
式（３）をグラフで表すと、図１３のようになる。次に、ダイオードが高抵抗として機能する電圧の範囲を求める。例えば、抵抗Ｒ（ＶＦ）＞５３０ＭΩとなる電圧の範囲を求める。ダイオードの逆方向飽和電流Ｉｓ＝１０^-15（Ａ）の場合、ダイオードに印加される電圧ＶＦ＜０.２８（Ｖ）の条件下で、抵抗Ｒ（ＶＦ）＞５３０ＭΩとなる（図１４）。ダイオードの逆方向飽和電流Ｉｓ＝１０^-12（Ａ）の場合、ダイオードに印加される電圧ＶＦ＜０.１（Ｖ）の条件下で、抵抗Ｒ（ＶＦ）＞５３０ＭΩとなる（図１５）。
【００４７】
したがって、ダイオード２８からなる抵抗は、一定条件の電圧下で高抵抗となる。
【００４８】
なお、図１２に示すようにダイオード２６を高抵抗としてもよい。すなわち、ダイオード２６のカソードは出力端子に接続されている。ダイオード２６のアノードは反転入力端子に接続されている。なお、ダイオードの接続方向以外、図１２に示す回路は図１１に示す回路と同じである。よって、図１１中の符号が示すものと同一のものには、同一の符号を付する。
【００４９】
［第５の実施の形態］
図１６は、本発明に係る物理量検出回路の第５の実施の形態の回路図である。本発明の第４の実施の形態との違いは、電源Ｖｄｄが寄生ダイオード５８を介して演算増幅器２０の出力端子と接続されていることである。なお、図１１中の符号が示すものと同一のものには、同一の符号を付している。
【００５０】
第５の実施の形態は、シリコン基板に形成されている。図１７は、ダイオード２８、寄生ダイオード５８を示すシリコン基板の断面図である。以下に詳細に説明する。シリコン基板６０はｎ型である。シリコン基板６０中にはｐウェル６２が形成されている。ｐウェル６２には、ｐ⁺領域６６とｎ⁺領域６４とが互いに間をあけて形成されている。ｐ⁺領域６６とｎ⁺領域６４とは接触して形成されていてもよい。ｐ⁺領域６６は演算増幅器の出力端子と接続されている。ｎ⁺領域６４は演算増幅器の反転入力端子と接続されている。
【００５１】
ダイオード２８は、ｎ⁺領域６４とｐウェル６２とから構成されている。そして、ｐウェル６２とシリコン基板６０とから、寄生ダイオード５８が構成されている。図１８は、これらのダイオードの接続関係を示す回路図である。
【００５２】
第５の実施の形態によれば、物理量検出回路の電源Ｖｄｄは演算増幅器２０の反転入力端子と寄生ダイオードを介して接続されていない。このため、反転入力端子には寄生ダイオードを介して電源Ｖｄｄの電圧が印加されない。よって、精度のよい物理量の検出が可能となる。電源Ｖｄｄが演算増幅器２０の出力端子と寄生ダイオードを介して接続されている。しかしこれは、演算増幅器２０の動作に影響を及ぼさない。なお、ダイオード２８の方向を逆向き（ダイオード２６の向き）としてもよい。
【００５３】
［第６の実施の形態］
図１９は、本発明に係る物理量検出回路の第６の実施の形態の回路図である。本発明の第１の実施の形態との違いは、異常電圧監視回路７０およびリセット回路７２が付加されていることである。なお、図１９において、図１中の符号が示すものと同一のものには、同一の符号を付している。
【００５４】
異常電圧監視回路７０の入力端子は、演算増幅器２０の出力端子と接続されている。異常電圧監視回路７０の出力端子は、リセット回路７２の入力端子と接続されている。リセット回路７２の出力端子は、コンデンサ２４およびダイオード（２６、２８）と並列に、演算増幅器２０の出力端子と反転入力端子とに接続されている。異常電圧監視回路７０は、演算増幅器２０の出力電圧が設定した正常電圧ではない異常電圧かを判断する回路である。リセット回路７２は、異常電圧の判断にもとづき、作動し、演算増幅器２０の出力電圧を正常電圧に戻す回路である。
【００５５】
異常電圧監視回路７０の一例を、図２０を用いて説明する。まず、異常電圧監視回路７０の構成を説明する。異常電圧監視回路７０は、二つの演算増幅器（ＣＭＰ１、ＣＭＰ２）とＮＡＮＤゲートとを含む。演算増幅器ＣＭＰ１の非反転入力端子および演算増幅器ＣＭＰ２の反転入力端子は、端子３（図１９参照）と接続されている。演算増幅器ＣＭＰ１の反転入力端子および演算増幅器ＣＭＰ２の非反転入力端子は、端子２（図１９参照）と接続されている。演算増幅器ＣＭＰ１の出力端子は、ＮＡＮＤゲートの一方の入力端子と接続されている。演算増幅器ＣＭＰ２の出力端子は、ＮＡＮＤゲートの他方の入力端子と接続されている。ＮＡＮＤゲートの出力端子は、異常電圧監視回路７０の出力端子となる。
【００５６】
次に、異常電圧監視回路７０の動作を、図１９、図２０および図２１を用いて、説明する。図２１は、図２０に示す異常電圧監視回路７０の動作を説明するためのグラフである。演算増幅器２０の出力電圧が設定した正常電圧の範囲ではない異常電圧のとき、異常電圧監視回路７０は、電圧ＶＰを出力する。これにより、リセット回路７２を、作動（ＯＮ動作）させる。つまり、演算増幅器２０の出力電圧が、設定した最低電圧ＶＬよりも低い電圧を演算増幅器ＣＭＰ１で判断する。そして、電圧ＶＬより低いとき、ＮＡＮＤゲートの出力端子から電圧ＶＰが出力される。また、演算増幅器２０の出力電圧が、設定した最高電圧ＶＨよりも高い電圧を演算増幅器ＣＭＰ２で判断する。そして、電圧ＶＨより高いとき、ＮＡＮＤゲートの出力端子から電圧ＶＰが出力される。なお、演算増幅器２０の出力電圧が、最低電圧ＶＬと最高電圧ＶＨとの間のときは、ＮＡＮＤゲートの出力端子から電圧ＶＰが出力されず、リセット回路７２がＯＦＦされる。
【００５７】
なお、異常電圧監視回路７０は、図２０に示す構造に限定されず、演算増幅器２０の出力電圧が異常電圧のとき、リセット回路７２を作動させることができるのなら、他の構造でもよい。
【００５８】
次に、リセット回路７２について説明する。リセット回路７２の一例としては、ＭＯＳ電界効果トランジスタがある。異常電圧監視回路７０からの電圧ＶＰにより、ＭＯＳ電界効果トランジスタのゲートがＯＮする。そして、異常電圧の原因となる電荷を、演算増幅器２０の出力側に放電する。これにより、演算増幅器２０の出力電圧が正常に戻る。そして、異常電圧監視回路７０からの電圧ＶＰの出力が停止されるので、リセット回路７２がＯＦＦされる。
【００５９】
なお、リセット回路７２の取り付け箇所は、異常電圧の原因となる電荷を放電できるのなら、他の箇所でもよい。また、リセット回路７２は、ＭＯＳ電界効果トランジスタに限定されず、異常電圧監視回路７０からの電圧ＶＰにより、作動し、異常電圧の原因となる電荷を、演算増幅器２０の出力側に放電させることができるのなら、他の構造でもよい。
【００６０】
帯電した物体が物理量検出回路に接近する等が原因で、演算増幅器２０の反転入力端子等に電荷が生じることにより、演算増幅器２０の出力端子に異常電圧が発生することがある。異常電圧の原因となる電荷を速やかに放電しなければならない。高抵抗として機能するダイオード２６、２８は、インピーダンスが非常に大きいので、ダイオード２６、２８を介すると、電荷はゆっくりとしか放電されない。しかし、第６の実施の形態によれば、異常電圧監視回路７０およびリセット回路７２を備えているので、演算増幅器２０の出力電圧を、速やかに、正常電圧に戻すことができる。以下に説明する他の実施の形態についても、同じことが言える。
【００６１】
［第７の実施の形態］
図２２は、本発明に係る物理量検出回路の第７の実施の形態の回路図である。本発明の第４の実施の形態との違いは、異常電圧監視回路７０およびリセット回路７２が付加されていることである。なお、図２２において、図１１中の符号が示すものと同一のものには、同一の符号を付している。異常電圧監視回路７０およびリセット回路７２の構造および取り付け箇所は、第６の実施の形態と同じである。第７の実施の形態は、第４の実施の形態についても、異常電圧監視回路７０およびリセット回路７２を付加できることを示すものである。なお、第２、第３および第５の実施の形態にも、異常電圧監視回路７０およびリセット回路７２を付加することができる。
【００６２】
［第８の実施の形態］
図２３は、本発明に係る物理量検出回路の第８の実施の形態の回路図である。本発明の第７の実施の形態との違いは、リセット回路７２として、ｎＭＯＳ電界効果トランジスタが具体的に図示されている点である。ｎＭＯＳ電界効果トランジスタのドレインは、演算増幅器２０の反転入力端子と接続されている。ソースは、演算増幅器２０の出力端子と接続されている。ゲートは、異常電圧監視回路７０の出力端子と接続されている。第８の実施の形態では、ｎＭＯＳ電界効果トランジスタの寄生ダイオードを、ダイオード２８にしている。よって、第８の実施の形態によれば、ダイオード２８を新たに用意する必要がなくなる。なお、図２３において、図２２中の符号が示すものと同一のものには、同一の符号を付している。
【００６３】
［第９の実施の形態］
図２４は、本発明に係る物理量検出回路の第９の実施の形態の回路図である。本発明の第７の実施の形態との違いは、リセット回路７２として、ｎＭＯＳ電界効果トランジスタが具体的に図示されている点である。第９の実施の形態に備えられるリセット回路７２としてのｎＭＯＳ電界効果トランジスタは、図２５に示すとおりである。リセット回路７２は、ｎ型のシリコン基板７４に形成されている。シリコン基板７４中にはｐウェル７６が形成されている。ｐウェル７６には、ｎ⁺領域７８、ｎ⁺領域８０、ｐ⁺領域８２が互いに間をあけて形成されている。ｎ⁺領域７８は、ｎＭＯＳ電界効果トランジスタのドレインとなる。ｎ⁺領域８０は、ｎＭＯＳ電界効果トランジスタのソースとなる。シリコン基板７４には、寄生ダイオード８４、８６、８８が形成されている。すなわち、寄生ダイオード８８は、ｎ⁺領域７８とｐウェル７６とから構成されている。寄生ダイオード８４は、ｎ⁺領域８０とｐウェル７６とから構成されている。寄生ダイオード８６は、ｐウェル７６とシリコン基板７４とから構成されている。図２６は、これらの寄生ダイオードおよびリセット回路７２の接続関係を示す回路図である。
【００６４】
寄生ダイオード８８は、高抵抗として機能するダイオード２８に相当する。なお、ダイオード８４、８６は、物理量検出回路の動作において、無視できる。つまり、ダイオード８４は、アノードおよびカソードが共に、演算増幅器２０の出力端子と直接に接続されているからである。また、ダイオード８６は、カソードが物理量検出回路で最高の電位となる端子４と接続され、アノードが演算増幅器２０の出力端子と接続されてる。このため、ダイオード８６には、逆方向電圧が印加されるているからである。
【００６５】
なお、寄生ダイオード８８をダイオード２８とせずに、新たに、シリコン基板に形成してもよい。この場合、寄生ダイオード８８とダイオード２８とが並列接続となるが、物理量検出回路の動作において問題はない。
【００６６】
［第１０の実施の形態］
図２７は、本発明に係る物理量検出回路の第１０の実施の形態の回路図である。第６の実施の形態との違いは、リセット回路７２として、ｎＭＯＳ電界効果トランジスタが具体的に図示されている点である。なお、図２７において、図１９中の符号が示すものと同一のものには、同一の符号を付している。
【００６７】
第１０の実施の形態に備えられるリセット回路７２としてのｎＭＯＳ電界効果トランジスタを説明する。図２８は、リセット回路７２が形成されたＳＩＭＯＸ基板の断面図である。図２９は、リセット回路７２の回路図である。リセット回路７２は、ＳＩＭＯＸ基板に形成されている。つまり、リセット回路７２は、ＳＯＩ構造をしている。ＳＩＭＯＸ基板は、シリコン基板９０（ｎ型またはｐ型）と、シリコン基板９０上に位置する酸化膜９２と、酸化膜９２上に位置するシリコン層９４と、を備える。シリコン層９４に、ｎＭＯＳ電界効果トランジスタ（リセット回路７２）のソースおよびドレインが形成されている。ドレインは、演算増幅器２０の反転入力端子（図２７参照）に接続されている。ソースは、演算増幅器２０の出力端子（図２７参照）と接続されている。ゲートは、異常電圧監視回路７０の出力端子と接続されている。
【００６８】
図２７に示す高抵抗として機能するダイオード２６、２８は、リセット回路７２と同じ基板に形成されている。すなわち、図３０は、ダイオード２６、２８が形成されたＳＩＭＯＸ基板の断面図である。ダイオード２６、２８は、シリコン層９４に形成されている。これを回路図で示すと図３１のようになる。第１０の実施の形態は、ＳＯＩ構造なので、寄生ダイオードの影響を受けない。
【図面の簡単な説明】
【図１】本発明に係る物理量検出回路の第１の実施の形態の回路図である。
【図２】本発明の第１の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係を示すグラフである。
【図３】本発明の第１の実施の形態のダイオード２６、２８を示す回路図である。
【図４】本発明に係る物理量検出回路の第１の実施の形態の他の例の回路図である。
【図５】本発明に係る物理量検出回路の第２の実施の形態の回路図である。
【図６】本発明の第２の実施の形態のダイオード２６、２８、寄生ダイオード３０を示すシリコン基板の断面図である。
【図７】本発明の第２の実施の形態のダイオード２６、２８、寄生ダイオード３０を示す回路図である。
【図８】本発明に係る物理量検出回路の第３の実施の形態の回路図である。
【図９】本発明の第３の実施の形態のダイオード２６、２８、寄生ダイオード３０、４２を示すシリコン基板の断面図である。
【図１０】本発明の第３の実施の形態のダイオード２６、２８、寄生ダイオード３０、４２を示す回路図である。
【図１１】本発明に係る物理量検出回路の第４の実施の形態の回路図である。
【図１２】本発明に係る物理量検出回路の第４の実施の形態の他の例の回路図である。
【図１３】本発明の第４の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係の一例を示すグラフである。
【図１４】本発明の第４の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係の他の例を示すグラフである。
【図１５】本発明の第４の実施の形態における電圧ＶＦとダイオードの抵抗Ｒ（ＶＦ）との関係のさらに他の例を示すグラフである。
【図１６】本発明に係る物理量検出回路の第５の実施の形態の回路図である。
【図１７】本発明の第５の実施の形態のダイオード２８、寄生ダイオード５８を示すシリコン基板の断面図である。
【図１８】本発明の第５の実施の形態のダイオード２８、寄生ダイオード５８を示す回路図である。
【図１９】本発明に係る物理量検出回路の第６の実施の形態の回路図である。
【図２０】本発明の第６の実施の形態に備えられる異常電圧監視回路の一例の回路図である。
【図２１】図２０に示す異常電圧監視回路の動作を説明するためのグラフである。
【図２２】本発明に係る物理量検出回路の第７の実施の形態の回路図である。
【図２３】本発明に係る物理量検出回路の第８の実施の形態の回路図である。
【図２４】本発明に係る物理量検出回路の第９の実施の形態の回路図である。
【図２５】本発明の第９の実施の形態に備えられるリセット回路が形成されたシリコン基板の断面図である。
【図２６】本発明の第９の実施の形態に備えられるリセット回路、ダイオード８４、ダイオード８６およびダイオード８８を示す回路図である。
【図２７】本発明に係る物理量検出回路の第１０の実施の形態の回路図である。
【図２８】本発明の第１０の実施の形態に備えられるリセット回路が形成されたＳＩＭＯＸ基板の断面図である。
【図２９】本発明の第１０の実施の形態に備えられるリセット回路の回路図である。
【図３０】本発明の第１０の実施の形態に備えられるダイオード２６、２８が形成されたＳＩＭＯＸ基板の断面図である。
【図３１】本発明の第１０の実施の形態に備えられるダイオード２６、２８の回路図である。
【図３２】物理量検出回路の一例の回路図である。
【図３３】実用的な物理量検出回路の回路図である。
【符号の説明】
１０演算増幅器
１２コンデンサ
１４コンデンサ
１６抵抗
２０演算増幅器
２２コンデンサ
２４コンデンサ
２６ダイオード
２８ダイオード
３０寄生ダイオード
３２シリコン基板
３４ｐウェル
３６ｎウェル
３８ｐ⁺領域
４０ｎ⁺領域
４２寄生ダイオード
４４シリコン基板
４６ｐウェル
４８ｐウェル
５０ｐ⁺領域
５２ｎ⁺領域
５４ｐ⁺領域
５６ｎ⁺領域
５８寄生ダイオード
６０シリコン基板
６２ｐウェル
６４ｎ⁺領域
６６ｐ⁺領域
７０異常電圧監視回路
７２リセット回路
７４シリコン基板
７６ｐウェル
７８ｎ⁺領域
８０ｎ⁺領域
８２ｐ⁺領域
８４寄生ダイオード
８６寄生ダイオード
８８寄生ダイオード
９０シリコン基板
９２酸化膜
９４シリコン層[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a physical quantity detection circuit that detects a physical quantity by changing a charge of a first element.
[0002]
[Background]
There are sensors that measure specific physical quantities (force, weight, acceleration, pressure, etc.) using capacitors. That is, when the distance between the capacitor electrodes changes due to pressure or the like, the capacitance of the capacitor changes. A specific physical quantity is measured from the change in capacitance. This sensor is called a physical quantity detection circuit.
[0003]
FIG. 32 is a circuit diagram of an example of a physical quantity detection circuit. First, the structure of this physical quantity detection circuit will be described. The physical quantity detection circuit includes an operational amplifier 10, a capacitor 12, and a capacitor 14. The operational amplifier 10 performs a negative feedback operation. The capacitor 14 is connected between the output terminal of the operational amplifier 10 and the inverting input terminal of the operational amplifier 10. Capacitor 12 includes a diaphragm and an electrode plate at a position facing the diaphragm. One terminal of the capacitor 12 is connected to the inverting input terminal of the operational amplifier 10. The other terminal of the capacitor 12 is grounded. A voltage Vbb is applied to the non-inverting input terminal of the operational amplifier 10.
[0004]
Next, the operation of this physical quantity detection circuit will be described. When the diaphragm of the capacitor 12 is displaced by a physical quantity to be measured, the capacitance of the capacitor 12 changes. This is amplified by the operational amplifier 10 to generate an output voltage Vout. The physical quantity is detected based on the output voltage Vout.
[0005]
The principle of the physical quantity detection circuit is the circuit shown in FIG. However, practically, the physical quantity detection circuit is a circuit shown in FIG. This circuit is different from the circuit shown in FIG. 32 in that there is a resistor 16. That is, the resistor 16 and the capacitor 14 are connected in parallel between the output terminal of the operational amplifier 10 and the inverting input terminal of the operational amplifier 10. In the circuit of FIG. 33, the stability of the physical quantity detection circuit is improved by the resistor 16. In other words, if the resistor 16 is not provided, the output voltage Vout may saturate beyond the output possible range with a slight offset voltage of the operational amplifier 10 due to the large DC gain of the operational amplifier 10.
[0006]
[Problems to be solved by the invention]
The resistance value R of the resistor 16 needs to be set as follows.
[0007]
R >> 1 / (2πf · C)
The symbol f is the frequency of the capacitance change of the capacitor 12. The symbol C is the capacitance of the capacitor 14. For example, when the symbol C = 3 pF, the impedance Z = 1 / (2πf · C) ≈5.3 MΩ. In order to amplify accurately, the resistance value R needs to be considerably larger than the impedance Z. For example, when the resistance value R is 100 times the impedance Z or more, the resistance value R = 530 MΩ or more.
[0008]
The physical quantity detection circuit having such a high resistance is troublesome to handle. That is, in the high resistance, the resistance value R greatly fluctuates due to adhesion of moisture and dirt (for example, 100 MΩ becomes 50 MΩ). When the resistance value R varies greatly as described above, it becomes difficult to detect the physical quantity with high accuracy. Therefore, the physical quantity detection circuit must be handled so that moisture and dirt do not adhere to the physical quantity detection circuit.
[0009]
Further, when a high resistance such as 100 MΩ is formed on a semiconductor substrate, the area of the resistance becomes a large area. For this reason, it is not feasible to form a physical quantity detection circuit having a high resistance on a semiconductor substrate.
[0010]
Thus, the resistance value R must be reduced. For this purpose, the capacitance C of the capacitor 14 needs to be larger than R >> 1 / (2πf · C).
[0011]
However, increasing the capacitance C causes the following problems. That is, the relationship between the output voltage Vout and the capacitance change ΔC of the capacitor 12 can be expressed by the following equation.
[0012]
Vout = (ΔC / C) Vbb
Therefore, when the capacitance C is increased, the output voltage Vout decreases. To compensate for this drop, an amplifier must be installed in the next stage.
[0013]
The present invention has been made to solve such problems. The present invention is to provide a physical quantity detection circuit having a high resistance.
[0014]
[Means for Solving the Problems]
The present invention is a physical quantity detection circuit that detects a physical quantity based on a change in charge of a first element, and includes an operational amplifier, a first capacitor, and a first diode. The operational amplifier has an output terminal, an inverting input terminal, and a non-inverting input terminal, and performs a negative feedback operation. The first element is connected to the inverting input terminal. The first capacitor and the first diode are connected in parallel between the output terminal and the inverting input terminal.
[0015]
In the physical quantity detection circuit according to the present invention, the first diode is connected to the negative feedback circuit. This first diode is used as a resistor. The first diode functions as a high resistance in a range of a reverse voltage and a low forward voltage. It is obvious that the diode functions as a high resistance in the range of the reverse voltage. Even if it is a forward voltage, if the voltage is low, the diode can function as a high resistance. This will be described in detail in the embodiment of the invention.
[0016]
The present invention preferably includes the following second diode. The second diode is connected between the output terminal and the inverting input terminal so as to be opposite to the first diode and in series with the first diode. According to this aspect, the range of the voltage that functions as a high resistance is wider than in the aspect including only the first diode. That is, even if the forward voltage is high for the first diode, the reverse voltage is high for the second diode. The reverse is also true.
[0017]
The first element of the present invention preferably includes a second capacitor capable of changing the capacitance. As the first element, for example, there is a piezoelectric element.
[0018]
The physical quantity detection circuit of the present invention is preferably formed on a semiconductor substrate. Examples of the semiconductor substrate include a silicon substrate and a gallium arsenide substrate.
[0019]
In the case where the resistor includes a first diode, the first diode includes: a first conductivity type first region formed in the semiconductor substrate; and a second conductivity type second region formed in the first region. Preferably it is configured. For example, when the power source is connected to the semiconductor substrate, the first diode can be separated from the power source. If the first diode is not separated from the power supply, the voltage of the terminal connected to the power supply among the terminals of the first diode is fixed to the power supply voltage. As a result, the terminal voltage of the first diode cannot be set to a voltage necessary for operating the physical quantity detection circuit of the present invention. Therefore, the physical quantity detection circuit cannot be operated normally.
[0020]
In the case where the first diode is composed of a first conductivity type first region formed in the semiconductor substrate and a second conductivity type second region formed in the first region, the physical quantity detection circuit The power supply may be connected to the output terminal via a parasitic diode, and not connected to the inverting input terminal via a parasitic diode. In the case where the power supply of the physical quantity detection circuit is connected to the inverting input terminal via a parasitic diode, an extra current path of inverting input terminal-parasitic diode-power supply is created. This may adversely affect the operation of the physical quantity detection circuit.
[0021]
In the case where the resistor includes a first diode and a second diode, the first diode includes a first conductivity type first region formed in the semiconductor substrate and a second conductivity type second region formed in the first region. The second diode is preferably composed of a second region and a third region of the first conductivity type formed in the second region. For example, when a power source is connected to the semiconductor substrate, the first and second diodes can be separated from the power source. In the case of this aspect, the power supply of the physical quantity detection circuit can be connected to the output terminal via a parasitic diode and not connected to the inverting input terminal via a parasitic diode.
[0022]
The physical quantity detection circuit of the present invention is formed on a semiconductor substrate, and the following modes are preferred. The first diode is composed of a first conductivity type first region formed in the semiconductor substrate and a second conductivity type second region formed in the first region. The second diode includes a third region of the first conductivity type formed in the semiconductor substrate and a fourth region of the second conductivity type formed in the third region.
[0023]
The physical quantity detection circuit of the present invention includes an abnormal voltage monitoring unit and a reset unit, and the abnormal voltage monitoring unit is a unit that determines whether the output voltage of the operational amplifier is an abnormal voltage that is not a set normal voltage, and the reset The means may be an embodiment that operates based on the determination of the abnormal voltage and returns the output voltage to the normal voltage.
[0024]
When charge is generated at the inverting input terminal of the operational amplifier of the physical quantity detection circuit due to a charged object or the like, the output voltage of the operational amplifier may become an abnormal voltage that is not the set normal voltage. In such a state, normal operation as a physical quantity detection circuit cannot be performed. In this aspect, when the output voltage of the operational amplifier is an abnormal voltage, the resetting unit operates to return the output voltage to a normal voltage. For this reason, even if the output voltage of the operational amplifier becomes an abnormal voltage, the physical quantity detection circuit can be returned to a normal operation. In addition, as a reset means, there exists a means to discharge the electric charge which made the output voltage abnormal, for example.
[0025]
In the physical quantity detection circuit of the present invention, the reset means is a MOS field effect transistor formed on the semiconductor substrate, and the first diode is a parasitic element including a drain region or a source region of the MOS field effect transistor as a component. The embodiment can be a diode. According to the present invention, since the parasitic diode is the first diode, it is possible to save time and labor for manufacturing the first diode.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
[First Embodiment]
FIG. 1 is a circuit diagram of a first embodiment of a physical quantity detection circuit according to the present invention. The structure of the first embodiment of the present invention will be described. The physical quantity detection circuit includes an operational amplifier 20, a capacitor 22, a capacitor 24, a diode 26 and a diode 28. In the first embodiment of the present invention, the diode 26 and the diode 28 have high resistance.
[0027]
The operational amplifier 20 performs a negative feedback operation. The

diodes

26 and 28 and the capacitor 24 are connected in parallel between the output terminal of the operational amplifier 20 and the inverting input terminal of the operational amplifier 20. The diode 26 and the diode 28 are connected between the output terminal and the inverting input terminal in series and in opposite directions. That is, the anode of the diode 26 is connected to the inverting input terminal. The cathode of the diode 26 and the cathode of the diode 28 are connected. The anode of the diode 28 is connected to the output terminal.
[0028]
The capacitor 22 is a capacitor whose capacity can be changed. The capacitor 22 includes, for example, a diaphragm and an electrode plate facing the diaphragm with a minute gap therebetween. Such a capacitor can be formed by, for example, a semiconductor micromachining technique. One terminal of the capacitor 22 is connected to the inverting input terminal of the operational amplifier 20. The voltage Vbb is applied to the other terminal of the capacitor 22 and the non-inverting input terminal.
[0029]
Next, the operation of this physical quantity detection circuit will be described. When the diaphragm of the capacitor 22 is displaced by a physical quantity (for example, pressure, acceleration, angular velocity) to be measured, the capacitance of the capacitor 22 changes. This is amplified by the operational amplifier 20 to generate the output voltage Vout. The physical quantity is detected based on the output voltage Vout.
[0030]
Next, it will be described that the

diodes

26 and 28 function as a high resistance. FIG. 3 is a circuit diagram showing the

diodes

26 and 28. When a positive voltage is applied to the anode of the diode 28 and a negative voltage is applied to the anode of the diode 26, a forward voltage is applied to the diode 28 and a reverse voltage is applied to the diode 26. The current I flowing through this circuit is determined by the characteristics of a diode (in this case, the diode 26) to which a reverse voltage is mainly applied.
[0031]
Therefore, when the characteristics of the diode 26 and the characteristics of the diode 28 are the same, the characteristics of the diode to which the reverse voltage is applied may be considered regardless of the direction of the voltage. The voltage-current characteristics of the diode at room temperature can be expressed as follows:
[0032]
[Expression 1]

Is: Reverse saturation current of diode
q: Electronic charge
k: Boltzmann constant
T: Absolute temperature (300K)
VF: voltage applied to the diode
Id: current flowing through the diode
From the equation (1), the relationship between the voltage VF and the resistance R (VF) of the diode can be expressed as the following equation.
[0033]
[Expression 2]

Expression (2) is represented by a graph as shown in FIG. As can be seen from FIG. 2, when the voltage VF = 0, the resistance R (VF) of the diode is the smallest. The resistance value at this time is 0.026 / Is (Ω). The reverse saturation current Is of the diode varies depending on the diode. For example, diode reverse saturation current Is = 10 ^-15 In the case of (A), the diode resistance R (VF) = 2.6 × 10 ¹³ (Ω). Diode reverse saturation current Is = 10 ^-12 In the case of (A), the diode resistance R (VF) = 2.6 × 10 ^Ten (Ω).
[0034]
Therefore, the resistance composed of the

diodes

26 and 28 has a high resistance even when the resistance R (VF) is the smallest. And it becomes high resistance irrespective of the direction of a voltage. Therefore, according to the physical quantity detection circuit according to the first embodiment, the capacitance of the capacitor 24 can be reduced. Therefore, the gain of the physical quantity detection circuit can be increased.
[0035]
Note that the

diodes

26 and 28 may be connected as shown in FIG. That is, the cathode of the diode 26 is connected to the inverting input terminal. The anode of the diode 26 and the anode of the diode 28 are connected. The cathode of the diode 28 is connected to the output terminal. Even in this embodiment, the

diodes

26 and 28 function as a high resistance. The circuit shown in FIG. 4 is the same as the circuit shown in FIG. 1 except for the connection between the diode 26 and the diode 28. Therefore, the same components as those shown in FIG.
[0036]
[Second Embodiment]
FIG. 5 is a circuit diagram of a second embodiment of the physical quantity detection circuit according to the present invention. The difference from the first embodiment of the present invention is that the power supply Vdd is connected to the output terminal of the operational amplifier 20 via the parasitic diode 30. In addition, the same code | symbol is attached | subjected to the same thing as the code | symbol shown in FIG.
[0037]
The second embodiment is formed on a silicon substrate. FIG. 6 is a cross-sectional view of the silicon substrate showing the

diodes

26 and 28 and the parasitic diode 30. This will be described in detail below. The silicon substrate 32 is n-type. A double well is formed in the silicon substrate 32. That is, ap well 34 is formed in the silicon substrate 32. An n well 36 is formed in the p well 34. The n-well 36 has p ⁺ Region 38 and n ⁺ The region 40 is formed with a space therebetween. p ⁺ Region 38 and n ⁺ The region 40 may be formed in contact. p ⁺ Region 38 is connected to the inverting input terminal of the operational amplifier. The p-well 34 is connected to the output terminal of the operational amplifier.
[0038]
The diode 26 is p ⁺ The region 38 and the n-well 36 are formed. The diode 28 includes an n well 36 and a p well 34. The p-type well 34 and the silicon substrate 32 constitute a parasitic diode 30. FIG. 7 is a circuit diagram showing the connection relationship of these diodes.
[0039]
According to the second embodiment, the power supply Vdd of the physical quantity detection circuit is not connected to the inverting input terminal of the operational amplifier 20 via the parasitic diode. For this reason, the voltage of the power supply Vdd is not applied to the inverting input terminal via the parasitic diode. Therefore, it is possible to detect a physical quantity with high accuracy. A power supply Vdd is connected to the output terminal of the operational amplifier 20 via the parasitic diode 30. However, this does not affect the operation of the operational amplifier 20. The diode 26 and the diode 28 may be connected as shown in FIG.
[0040]
[Third Embodiment]
FIG. 8 is a circuit diagram of a third embodiment of the physical quantity detection circuit according to the present invention. The difference from the second embodiment of the present invention is that the power supply Vdd is connected to the inverting input terminal of the operational amplifier 20 via the parasitic diode 42. In addition, the same code | symbol is attached | subjected to the same thing as the code | symbol shown in FIG.
[0041]
The third embodiment is formed on a silicon substrate. FIG. 9 is a sectional view of the silicon substrate showing the

diodes

26 and 28 and the

parasitic diodes

30 and 42. This will be described in detail below. The silicon substrate 44 is n-type. In the silicon substrate 44, p-

wells

46 and 48 are formed with a space therebetween. The p well 46 and the p well 48 may be formed in contact with each other. p well 46 has p ⁺ Region 50 and n ⁺ The region 52 is formed with a space therebetween. p ⁺ Region 50 and n ⁺ The region 52 may be formed in contact. p ⁺ Region 50 is connected to the inverting input terminal of the operational amplifier. p well 48 has p ⁺ Region 54 and n ⁺ The region 56 is formed with a space therebetween. p ⁺ Region 54 and n ⁺ The region 56 may be formed in contact. n ⁺ Region 56 and n ⁺ The area 52 is connected. p ⁺ Region 54 is connected to the output terminal of the operational amplifier.
[0042]
The diode 26 includes a p-well 46 and n ⁺ An area 52 is formed. The diode 28 includes a p-well 48 and n ⁺ An area 56 is included. The p well 46 and the silicon substrate 44 constitute a parasitic diode 42. A parasitic diode 30 is constituted by the p well 48 and the silicon substrate 44. FIG. 10 is a circuit diagram showing the connection relationship of these diodes.
[0043]
According to the third embodiment, the power supply Vdd of the physical quantity detection circuit is connected to the inverting input terminal of the operational amplifier 20 via the parasitic diode 42. Therefore, an extra current path of inverting input terminal-parasitic diode 42-power supply Vdd is formed. This may adversely affect the operation of the physical quantity detection circuit. However, by setting the resistance value of the parasitic diode 42> the resistance value of the diode 26 + the resistance value of the diode 28, the physical quantity detection circuit can operate normally. A power supply Vdd is connected to the output terminal of the operational amplifier 20 via a parasitic diode. However, the operational amplifier 20 is not affected. The diode 26 and the diode 28 may be connected as shown in FIG.
[0044]
[Fourth Embodiment]
FIG. 11 is a circuit diagram of a fourth embodiment of a physical quantity detection circuit according to the present invention. The difference from the first embodiment of the present invention is that there is no diode 26. In addition, the same code | symbol is attached | subjected to the same thing as the code | symbol shown in FIG.
[0045]
Next, it will be described that the diode 28 functions as a high resistance. The relationship between the voltage VF applied to the diode and the resistance R (VF) of the diode can be expressed by the following equation.
[0046]
[Equation 3]

Is: Reverse saturation current of diode
q: Electronic charge
k: Boltzmann constant
T: Absolute temperature (300K)
VF: voltage applied to the diode
Expression (3) is represented by a graph as shown in FIG. Next, a voltage range in which the diode functions as a high resistance is obtained. For example, a voltage range in which resistance R (VF)> 530 MΩ is obtained. Diode reverse saturation current Is = 10 ^-15 In the case of (A), the resistance R (VF)> 530 MΩ is satisfied under the condition of the voltage VF <0.28 (V) applied to the diode (FIG. 14). Diode reverse saturation current Is = 10 ^-12 In the case of (A), the resistance R (VF)> 530 MΩ is satisfied under the condition of the voltage VF <0.1 (V) applied to the diode (FIG. 15).
[0047]
Therefore, the resistance composed of the diode 28 becomes high resistance under a certain condition voltage.
[0048]
Note that the diode 26 may have a high resistance as shown in FIG. That is, the cathode of the diode 26 is connected to the output terminal. The anode of the diode 26 is connected to the inverting input terminal. The circuit shown in FIG. 12 is the same as the circuit shown in FIG. 11 except for the connection direction of the diode. Therefore, the same components as those shown in FIG.
[0049]
[Fifth Embodiment]
FIG. 16 is a circuit diagram of a fifth embodiment of the physical quantity detection circuit according to the present invention. The difference from the fourth embodiment of the present invention is that the power supply Vdd is connected to the output terminal of the operational amplifier 20 via the parasitic diode 58. Note that the same reference numerals are given to the same components as those shown in FIG.
[0050]
The fifth embodiment is formed on a silicon substrate. FIG. 17 is a cross-sectional view of the silicon substrate showing the diode 28 and the parasitic diode 58. This will be described in detail below. The silicon substrate 60 is n-type. A p-well 62 is formed in the silicon substrate 60. p well 62 has p ⁺ Region 66 and n ⁺ The region 64 is formed with a space therebetween. p ⁺ Region 66 and n ⁺ The region 64 may be formed in contact with the region 64. p ⁺ Region 66 is connected to the output terminal of the operational amplifier. n ⁺ Region 64 is connected to the inverting input terminal of the operational amplifier.
[0051]
The diode 28 is n ⁺ A region 64 and a p-well 62 are formed. The p-well 62 and the silicon substrate 60 constitute a parasitic diode 58. FIG. 18 is a circuit diagram showing the connection relationship of these diodes.
[0052]
According to the fifth embodiment, the power supply Vdd of the physical quantity detection circuit is not connected to the inverting input terminal of the operational amplifier 20 via the parasitic diode. For this reason, the voltage of the power supply Vdd is not applied to the inverting input terminal via the parasitic diode. Therefore, it is possible to detect a physical quantity with high accuracy. A power supply Vdd is connected to the output terminal of the operational amplifier 20 via a parasitic diode. However, this does not affect the operation of the operational amplifier 20. The direction of the diode 28 may be reversed (the direction of the diode 26).
[0053]
[Sixth Embodiment]
FIG. 19 is a circuit diagram of a sixth embodiment of the physical quantity detection circuit according to the present invention. The difference from the first embodiment of the present invention is that an abnormal voltage monitoring circuit 70 and a reset circuit 72 are added. In FIG. 19, the same components as those shown in FIG. 1 are denoted by the same reference symbols.
[0054]
The input terminal of the abnormal voltage monitoring circuit 70 is connected to the output terminal of the operational amplifier 20. The output terminal of the abnormal voltage monitoring circuit 70 is connected to the input terminal of the reset circuit 72. The output terminal of the reset circuit 72 is connected to the output terminal and the inverting input terminal of the operational amplifier 20 in parallel with the capacitor 24 and the diodes (26, 28). The abnormal voltage monitoring circuit 70 is a circuit that determines whether the output voltage of the operational amplifier 20 is an abnormal voltage that is not a set normal voltage. The reset circuit 72 is a circuit that operates based on the determination of the abnormal voltage and returns the output voltage of the operational amplifier 20 to a normal voltage.
[0055]
An example of the abnormal voltage monitoring circuit 70 will be described with reference to FIG. First, the configuration of the abnormal voltage monitoring circuit 70 will be described. The abnormal voltage monitoring circuit 70 includes two operational amplifiers (CMP1, CMP2) and a NAND gate. The non-inverting input terminal of the operational amplifier CMP1 and the inverting input terminal of the operational amplifier CMP2 are connected to the terminal 3 (see FIG. 19). The inverting input terminal of the operational amplifier CMP1 and the non-inverting input terminal of the operational amplifier CMP2 are connected to the terminal 2 (see FIG. 19). The output terminal of the operational amplifier CMP1 is connected to one input terminal of the NAND gate. The output terminal of the operational amplifier CMP2 is connected to the other input terminal of the NAND gate. The output terminal of the NAND gate becomes the output terminal of the abnormal voltage monitoring circuit 70.
[0056]
Next, the operation of the abnormal voltage monitoring circuit 70 will be described using FIG. 19, FIG. 20, and FIG. FIG. 21 is a graph for explaining the operation of the abnormal voltage monitoring circuit 70 shown in FIG. When the output voltage of the operational amplifier 20 is an abnormal voltage that is not within the set normal voltage range, the abnormal voltage monitoring circuit 70 outputs the voltage VP. As a result, the reset circuit 72 is activated (ON operation). That is, the operational amplifier CMP1 determines whether the output voltage of the operational amplifier 20 is lower than the set minimum voltage VL. When the voltage is lower than the voltage VL, the voltage VP is output from the output terminal of the NAND gate. Further, the operational amplifier CMP2 determines whether the output voltage of the operational amplifier 20 is higher than the set maximum voltage VH. When the voltage is higher than the voltage VH, the voltage VP is output from the output terminal of the NAND gate. When the output voltage of the operational amplifier 20 is between the lowest voltage VL and the highest voltage VH, the voltage VP is not output from the output terminal of the NAND gate, and the reset circuit 72 is turned off.
[0057]
The abnormal voltage monitoring circuit 70 is not limited to the structure shown in FIG. 20, and may have another structure as long as the reset circuit 72 can be operated when the output voltage of the operational amplifier 20 is an abnormal voltage.
[0058]
Next, the reset circuit 72 will be described. An example of the reset circuit 72 is a MOS field effect transistor. The gate of the MOS field effect transistor is turned on by the voltage VP from the abnormal voltage monitoring circuit 70. Then, the electric charge causing the abnormal voltage is discharged to the output side of the operational amplifier 20. As a result, the output voltage of the operational amplifier 20 returns to normal. Since the output of the voltage VP from the abnormal voltage monitoring circuit 70 is stopped, the reset circuit 72 is turned off.
[0059]
It should be noted that the reset circuit 72 may be installed at other locations as long as the charge causing the abnormal voltage can be discharged. Further, the reset circuit 72 is not limited to the MOS field effect transistor, and is activated by the voltage VP from the abnormal voltage monitoring circuit 70 to discharge the charge causing the abnormal voltage to the output side of the operational amplifier 20. Other structures are possible if possible.
[0060]
An abnormal voltage may be generated at the output terminal of the operational amplifier 20 due to charge generated at the inverting input terminal or the like of the operational amplifier 20 due to the charged object approaching the physical quantity detection circuit or the like. Electric charges that cause abnormal voltage must be discharged quickly. Since the

diodes

26 and 28 functioning as high resistances have a very large impedance, electric charges are discharged only slowly through the

diodes

26 and 28. However, according to the sixth embodiment, since the abnormal voltage monitoring circuit 70 and the reset circuit 72 are provided, the output voltage of the operational amplifier 20 can be quickly returned to the normal voltage. The same applies to the other embodiments described below.
[0061]
[Seventh Embodiment]
FIG. 22 is a circuit diagram of a seventh embodiment of the physical quantity detection circuit according to the present invention. The difference from the fourth embodiment of the present invention is that an abnormal voltage monitoring circuit 70 and a reset circuit 72 are added. Note that, in FIG. 22, the same components as those shown in FIG. 11 are denoted by the same reference symbols. The structures and attachment locations of the abnormal voltage monitoring circuit 70 and the reset circuit 72 are the same as those in the sixth embodiment. The seventh embodiment shows that the abnormal voltage monitoring circuit 70 and the reset circuit 72 can also be added to the fourth embodiment. Note that the abnormal voltage monitoring circuit 70 and the reset circuit 72 can also be added to the second, third, and fifth embodiments.
[0062]
[Eighth Embodiment]
FIG. 23 is a circuit diagram of an eighth embodiment of a physical quantity detection circuit according to the present invention. The difference from the seventh embodiment of the present invention is that an nMOS field effect transistor is specifically illustrated as the reset circuit 72. The drain of the nMOS field effect transistor is connected to the inverting input terminal of the operational amplifier 20. The source is connected to the output terminal of the operational amplifier 20. The gate is connected to the output terminal of the abnormal voltage monitoring circuit 70. In the eighth embodiment, the parasitic diode of the nMOS field effect transistor is the diode 28. Therefore, according to the eighth embodiment, it is not necessary to newly prepare the diode 28. In FIG. 23, the same components as those shown in FIG. 22 are denoted by the same reference symbols.
[0063]
[Ninth Embodiment]
FIG. 24 is a circuit diagram of a ninth embodiment of the physical quantity detection circuit according to the present invention. The difference from the seventh embodiment of the present invention is that an nMOS field effect transistor is specifically illustrated as the reset circuit 72. The nMOS field effect transistor as the reset circuit 72 provided in the ninth embodiment is as shown in FIG. The reset circuit 72 is formed on an n-type silicon substrate 74. A p-well 76 is formed in the silicon substrate 74. The p-well 76 has n ⁺ Region 78, n ⁺ Region 80, p ⁺ Regions 82 are formed spaced from one another. n ⁺ Region 78 serves as the drain of the nMOS field effect transistor. n ⁺ Region 80 serves as the source of the nMOS field effect transistor.

Parasitic diodes

84, 86, and 88 are formed on the silicon substrate 74. That is, the parasitic diode 88 is n ⁺ A region 78 and a p-well 76 are formed. The parasitic diode 84 is n ⁺ The region 80 and the p well 76 are formed. The parasitic diode 86 includes a p well 76 and a silicon substrate 74. FIG. 26 is a circuit diagram showing the connection relationship between these parasitic diodes and the reset circuit 72.
[0064]
The parasitic diode 88 corresponds to the diode 28 that functions as a high resistance. The

diodes

84 and 86 can be ignored in the operation of the physical quantity detection circuit. That is, both the anode and the cathode of the diode 84 are directly connected to the output terminal of the operational amplifier 20. The diode 86 has a cathode connected to the terminal 4 having the highest potential in the physical quantity detection circuit, and an anode connected to the output terminal of the operational amplifier 20. This is because a reverse voltage is applied to the diode 86.
[0065]
The parasitic diode 88 may be newly formed on the silicon substrate instead of the diode 28. In this case, the parasitic diode 88 and the diode 28 are connected in parallel, but there is no problem in the operation of the physical quantity detection circuit.
[0066]
[Tenth embodiment]
FIG. 27 is a circuit diagram of a tenth embodiment of the physical quantity detection circuit according to the present invention. The difference from the sixth embodiment is that an nMOS field effect transistor is specifically illustrated as the reset circuit 72. In FIG. 27, the same components as those shown in FIG. 19 are denoted by the same reference symbols.
[0067]
An nMOS field effect transistor as the reset circuit 72 provided in the tenth embodiment will be described. FIG. 28 is a cross-sectional view of the SIMOX substrate on which the reset circuit 72 is formed. FIG. 29 is a circuit diagram of the reset circuit 72. The reset circuit 72 is formed on the SIMOX substrate. That is, the reset circuit 72 has an SOI structure. The SIMOX substrate includes a silicon substrate 90 (n-type or p-type), an oxide film 92 located on the silicon substrate 90, and a silicon layer 94 located on the oxide film 92. In the silicon layer 94, the source and drain of an nMOS field effect transistor (reset circuit 72) are formed. The drain is connected to the inverting input terminal of the operational amplifier 20 (see FIG. 27). The source is connected to the output terminal of the operational amplifier 20 (see FIG. 27). The gate is connected to the output terminal of the abnormal voltage monitoring circuit 70.
[0068]
The

diodes

26 and 28 functioning as high resistances shown in FIG. 27 are formed on the same substrate as the reset circuit 72. That is, FIG. 30 is a cross-sectional view of the SIMOX substrate on which the

diodes

26 and 28 are formed. The

diodes

26 and 28 are formed in the silicon layer 94. This is shown in a circuit diagram as shown in FIG. Since the tenth embodiment is an SOI structure, it is not affected by parasitic diodes.
[Brief description of the drawings]
FIG. 1 is a circuit diagram of a first embodiment of a physical quantity detection circuit according to the present invention.
FIG. 2 is a graph showing a relationship between a voltage VF and a diode resistance R (VF) in the first embodiment of the present invention.
FIG. 3 is a circuit

diagram showing diodes

26 and 28 according to the first embodiment of the present invention.
FIG. 4 is a circuit diagram of another example of the first embodiment of the physical quantity detection circuit according to the present invention.
FIG. 5 is a circuit diagram of a second embodiment of a physical quantity detection circuit according to the present invention.
FIG. 6 is a sectional view of a silicon

substrate showing diodes

26 and 28 and a parasitic diode 30 according to a second embodiment of the present invention.
FIG. 7 is a circuit

diagram showing diodes

26 and 28 and a parasitic diode 30 according to a second embodiment of the present invention.
FIG. 8 is a circuit diagram of a third embodiment of a physical quantity detection circuit according to the present invention.
FIG. 9 is a sectional view of a silicon

substrate showing diodes

26 and 28 and

parasitic diodes

30 and 42 according to a third embodiment of the present invention.
FIG. 10 is a circuit

diagram showing diodes

26 and 28 and

parasitic diodes

30 and 42 according to a third embodiment of the present invention.
FIG. 11 is a circuit diagram of a fourth embodiment of a physical quantity detection circuit according to the invention.
FIG. 12 is a circuit diagram of another example of the fourth embodiment of the physical quantity detection circuit according to the invention.
FIG. 13 is a graph showing an example of a relationship between a voltage VF and a diode resistance R (VF) in the fourth embodiment of the present invention.
FIG. 14 is a graph showing another example of the relationship between the voltage VF and the resistance R (VF) of the diode in the fourth embodiment of the present invention.
FIG. 15 is a graph showing still another example of the relationship between the voltage VF and the resistance R (VF) of the diode in the fourth embodiment of the present invention.
FIG. 16 is a circuit diagram of a fifth embodiment of a physical quantity detection circuit according to the invention.
FIG. 17 is a sectional view of a silicon substrate showing a diode and a parasitic diode 58 according to a fifth embodiment of the present invention.
FIG. 18 is a circuit diagram showing a diode and a parasitic diode 58 according to a fifth embodiment of the present invention.
FIG. 19 is a circuit diagram of a sixth embodiment of a physical quantity detection circuit according to the present invention;
FIG. 20 is a circuit diagram of an example of an abnormal voltage monitoring circuit provided in the sixth embodiment of the present invention.
FIG. 21 is a graph for explaining the operation of the abnormal voltage monitoring circuit shown in FIG. 20;
FIG. 22 is a circuit diagram of a seventh embodiment of a physical quantity detection circuit according to the invention.
FIG. 23 is a circuit diagram of an eighth embodiment of a physical quantity detection circuit according to the present invention.
FIG. 24 is a circuit diagram of a ninth embodiment of a physical quantity detection circuit according to the invention.
FIG. 25 is a cross-sectional view of a silicon substrate on which a reset circuit included in a ninth embodiment of the present invention is formed.
FIG. 26 is a circuit diagram showing a reset circuit, a diode 84, a diode 86, and a diode 88 provided in the ninth embodiment of the present invention.
FIG. 27 is a circuit diagram of a tenth embodiment of a physical quantity detection circuit according to the present invention;
FIG. 28 is a cross-sectional view of a SIMOX substrate on which a reset circuit provided in the tenth embodiment of the present invention is formed.
FIG. 29 is a circuit diagram of a reset circuit provided in the tenth embodiment of the present invention.
FIG. 30 is a cross-sectional view of a SIMOX substrate on which

diodes

26 and 28 are provided according to a tenth embodiment of the present invention.
FIG. 31 is a circuit diagram of

diodes

26 and 28 provided in the tenth embodiment of the present invention.
FIG. 32 is a circuit diagram of an example of a physical quantity detection circuit.
FIG. 33 is a circuit diagram of a practical physical quantity detection circuit.
[Explanation of symbols]
10 operational amplifier
12 capacitors
14 capacitors
16 resistance
20 operational amplifier
22 capacitors
24 capacitors
26 Diode
28 diodes
30 Parasitic diode
32 Silicon substrate
34 p-well
36 n-well
38 p ⁺ region
40 n ⁺ region
42 Parasitic diode
44 Silicon substrate
46 p-well
48 p-well
50 p ⁺ region
52 n ⁺ region
54 p ⁺ region
56 n ⁺ region
58 Parasitic diode
60 Silicon substrate
62 p-well
64 n ⁺ region
66 p ⁺ region
70 Abnormal voltage monitoring circuit
72 Reset circuit
74 Silicon substrate
76 p-well
78 n ⁺ region
80 n ⁺ region
82 p ⁺ region
84 Parasitic diode
86 Parasitic diode
88 Parasitic diode
90 Silicon substrate
92 Oxide film
94 Silicon layer

Claims

A physical quantity detection circuit that detects a physical quantity based on a change in charge of a first element,
An operational amplifier, a first capacitor, a first diode and a second diode ;
The operational amplifier has an output terminal, an inverting input terminal, and a non-inverting input terminal, and performs a negative feedback operation.
The first element is connected to the inverting input terminal;
The first capacitor and the first diode are connected in parallel between the output terminal and the inverting input terminal,
The physical quantity detection circuit , wherein the second diode is connected between the output terminal and the inverting input terminal in a direction opposite to the first diode and in series with the first diode .

In claim 1,
The first diode is
A first region of a first conductivity type formed in the semiconductor substrate;
A second region of the second conductivity type formed in the first region,
The second diode is
The second region;
A physical quantity detection circuit including a third region of the first conductivity type formed in the second region.

In claim 1 or 2,
The physical quantity detection circuit is configured such that a power source of the physical quantity detection circuit is connected to the output terminal via a parasitic diode and is not connected to the inverting input terminal via a parasitic diode.

In claim 1,
The first diode is
A first region of a first conductivity type formed in the semiconductor substrate;
A second region of the second conductivity type formed in the first region,
The second diode is
A physical quantity detection circuit comprising a third region of a first conductivity type formed in the semiconductor substrate and a fourth region of a second conductivity type formed in the third region.

In any one of Claims 1-4,
An abnormal voltage monitoring means and a reset means,
The abnormal voltage monitoring means is means for determining whether the output voltage of the operational amplifier is an abnormal voltage that is not a set normal voltage;
The reset unit is a unit that operates based on the determination of the abnormal voltage and returns the output voltage to a normal voltage.
The reset means is a MOS field effect transistor formed on the semiconductor substrate,
The physical quantity detection circuit, wherein the first diode is a parasitic diode including a drain region or a source region of the MOS field effect transistor as a component.

  A physical quantity detection circuit that detects a physical quantity based on a change in charge of a first element,
  An operational amplifier, a first capacitor and a first diode;
  The operational amplifier has an output terminal, an inverting input terminal, and a non-inverting input terminal, and performs a negative feedback operation.
  The first element is connected to the inverting input terminal;
  The first capacitor and the first diode are connected in parallel between the output terminal and the inverting input terminal,
  The physical quantity detection circuit is formed on a semiconductor substrate;
  The first diode is
  A first region of a first conductivity type formed in the semiconductor substrate;
  A physical quantity detection circuit comprising: a second region of the second conductivity type formed in the first region.

In claim 6,
The physical quantity detection circuit, wherein the first element includes a second capacitor capable of changing a capacitance.

In claim 6 or 7,
The physical quantity detection circuit is configured such that a power source of the physical quantity detection circuit is connected to the output terminal via a parasitic diode and is not connected to the inverting input terminal via a parasitic diode.

In any one of Claims 6-8,
  An abnormal voltage monitoring means and a resetting means,
  The abnormal voltage monitoring means is means for determining whether the output voltage of the operational amplifier is an abnormal voltage that is not a set normal voltage;
  The reset unit is a unit that operates based on the determination of the abnormal voltage and returns the output voltage to a normal voltage.
  The reset means is a MOS field effect transistor formed on the semiconductor substrate,
  The physical quantity detection circuit, wherein the first diode is a parasitic diode including a drain region or a source region of the MOS field effect transistor as a component.

A physical quantity detection circuit that detects a physical quantity based on a change in charge of a first element,
  An operational amplifier, a first capacitor, a first diode, an abnormal voltage monitoring means and a resetting means;
  The operational amplifier has an output terminal, an inverting input terminal, and a non-inverting input terminal, and performs a negative feedback operation.
  The first element is connected to the inverting input terminal;
  The first capacitor and the first diode are connected in parallel between the output terminal and the inverting input terminal, the physical quantity detection circuit is formed on a semiconductor substrate,
  The abnormal voltage monitoring means is means for determining whether the output voltage of the operational amplifier is an abnormal voltage that is not a set normal voltage;
  The reset unit is a unit that operates based on the determination of the abnormal voltage and returns the output voltage to a normal voltage.
  The reset means is a MOS field effect transistor formed on the semiconductor substrate,
  The physical quantity detection circuit, wherein the first diode is a parasitic diode including a drain region or a source region of the MOS field effect transistor as a component.