JP4357576B2

JP4357576B2 - Electronic control unit

Info

Publication number: JP4357576B2
Application number: JP2008112537A
Authority: JP
Inventors: 真吾山口; 将造神崎
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2008-04-23
Filing date: 2008-04-23
Publication date: 2009-11-04
Anticipated expiration: 2024-10-04
Also published as: JP2008180234A

Description

この発明は、例えば自動車の内燃機関の制御に使用される、データを保持する揮発性のメモリを備えた電子制御装置に関する。 The present invention relates to an electronic control device having a volatile memory for holding data, for example, used for controlling an internal combustion engine of an automobile.

内燃機関において、燃料噴射量や空気量、点火時期などのデータは、ばらつきや経年劣化により予め設定されているデータとの誤差が生じる。このような誤差は電子制御装置内のマイクロプロセッサによって演算され、演算結果を元に燃料噴射量や空気量等の誤差補正を行っている。そしてこのような誤差補正はマイクロプロセッサによって誤差補正データとして揮発性メモリとしての例えばＲＡＭに記憶され、イグニッションスイッチがオフであってバッテリから主電源回路を介して給電されていない状態であっても、ＲＡＭはバッテリから副電源回路を介して常時給電されているため誤差補正データは保持される。 In an internal combustion engine, data such as the fuel injection amount, the air amount, and the ignition timing cause an error from preset data due to variations and aging deterioration. Such errors are calculated by a microprocessor in the electronic control unit, and errors such as the fuel injection amount and the air amount are corrected based on the calculation results. Such error correction is stored as error correction data by a microprocessor in, for example, a RAM as a volatile memory, and even when the ignition switch is off and power is not supplied from the battery via the main power supply circuit, Since the RAM is always supplied with power from the battery via the sub power supply circuit, the error correction data is held.

内燃機関に使用されているアクチュエータやセンサ等の故障状況はマイクロプロセッサにより監視し、故障と判断すると故障データをＲＡＭに記憶する。 The failure status of the actuators and sensors used in the internal combustion engine is monitored by a microprocessor, and when it is determined that there is a failure, the failure data is stored in the RAM.

電子制御装置に給電するバッテリは劣化等の理由により交換される場合がある。また、ＲＡＭに記憶した故障データを初期化するためにバッテリを取り外すこともある。バッテリから副電源回路を介しての給電が停止された時、給電が停止されている時間によっては消去が不十分な状態となるためＲＡＭに記憶された誤差補正データや故障データは不定値となる。不定値となった誤差補正データや故障データを用いて内燃機関の制御を実施すると、排気ガスの悪化や、ドライバビリティの悪化が発生する。従ってバッテリを再取り付け後に、イグニッションスイッチがオンされる時、マイクロプロセッサでＲＡＭの初期化を行う必要がある。 The battery that supplies power to the electronic control device may be replaced for reasons such as deterioration. Also, the battery may be removed to initialize the failure data stored in the RAM. When power supply from the battery via the sub power supply circuit is stopped, the error correction data and failure data stored in the RAM become indefinite values because the erasure is insufficient depending on the time during which the power supply is stopped. . When control of the internal combustion engine is performed using error correction data and failure data that have become indefinite values, exhaust gas deterioration and drivability deterioration occur. Therefore, when the ignition switch is turned on after the battery is reinstalled, the RAM must be initialized by the microprocessor.

たとえば、特許文献１では、制御データと、制御データの反転したデータとを１組のデータとしてＲＡＭに記憶し、バッテリからの副電源回路を介しての給電が停止された時、給電が停止されている時間によっては消去が不十分な状態となるため、ＲＡＭに記憶された誤差補正データは不定値となり、制御データと反転データの反転値が等しくならないことを用いてＲＡＭを初期化する条件としている。 For example, in Patent Document 1, the control data and the inverted data of the control data are stored in the RAM as a set of data, and the power supply is stopped when the power supply from the battery via the sub power supply circuit is stopped. As the condition for initializing the RAM by using the fact that the error correction data stored in the RAM becomes an indefinite value and the inversion value of the control data and the inversion data is not equal because the erasure becomes insufficient depending on the period of time. Yes.

特開平６−２５０９４０号公報JP-A-6-250940

上記のような電子制御装置のＲＡＭの初期化判定条件を用いると、バッテリを取り外した際にＲＡＭに記憶された一部のデータのみが不定値となった場合に、制御データと反転データの反転値が等しくなる可能性があり、ＲＡＭの初期化が行われず、排気ガスの悪化や、ドライバビリティの悪化するような制御データとなっている可能性があった。 When using the RAM initialization judgment condition as described above, when only a part of the data stored in the RAM becomes indefinite when the battery is removed, the control data and the inverted data are inverted. There is a possibility that the values are equal, and the RAM is not initialized, and there is a possibility that the control data may cause exhaust gas deterioration or drivability deterioration.

また、制御データとともに反転データも記憶する容量が必要となるため、ＲＡＭの必要な記憶容量が２倍になってしまっていた。 Further, since the capacity for storing the inverted data as well as the control data is required, the required storage capacity of the RAM has been doubled.

また、制御データと反転データの反転値を比較する処理はイグニッションスイッチをオンした後の内燃機関を始動する前に必要なので、ＲＡＭの全領域のデータを比較する必要がある場合もあり、内燃機関が始動可能な状態になるまでに時間を要する場合があった。 Further, since the process of comparing the inverted value of the control data and the inverted data is necessary before starting the internal combustion engine after turning on the ignition switch, it may be necessary to compare the data in the entire area of the RAM. In some cases, it took time for the to start.

この発明は、余分なメモリ容量や時間を必要とせず、速やかに揮発性メモリの初期化の要否を判定する電子制御装置を提供することを目的とする。特に、揮発性メモリへ給電が開始された後の最初のマイクロプロセッサの動作開始時にのみ揮発性メモリの初期化を行うようにしたり、また揮発性メモリへの給電状態に基づき揮発性メモリの初期化の要否を判定するようにした。 An object of the present invention is to provide an electronic control device that quickly determines whether or not a volatile memory needs to be initialized without requiring extra memory capacity or time. In particular, initialization of the volatile memory is performed only when the first microprocessor starts operating after the power supply to the volatile memory is started, or the initialization of the volatile memory is performed based on the power supply state to the volatile memory. Judgment was made on the necessity.

この発明は、バッテリからイグニッションスイッチによって応動する開閉素子と主電源回路を介して給電されて動作するマイクロプロセッサと、上記主電源回路を介して給電されると共に上記バッテリから副電源回路を介して常時給電され、主電源回路から給電されない状態であっても副電源回路からの給電によりデータが保持されて、更新されるデータを一時記憶する揮発性メモリと、を備えた電子制御装置であって、上記バッテリから上記副電源回路を介して上記揮発性メモリへ給電が行われた後の、上記イグニッションスイッチの１回目のオンであることを示す初回起動信号を発生する初回起動信号発生手段と、上記バッテリと上記副電源回路との接続点にバッテリ配線断線検出回路を有し、上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電がある状態で、上記バッテリから上記副電源回路を介して上記揮発性メモリへ給電が行われていないことを上記バッテリ配線断線検出回路を通じ検出した場合に副電源給電異常信号を発生する副電源給電異常信号発生手段と、上記初回起動信号に従って、上記揮発性メモリへ給電が行われた後の上記イグニッションスイッチの１回目のオン時に上記揮発性メモリの初期化を行う第１の揮発性メモリ初期化手段と、上記イグニッションスイッチがオンされて上記マイクロプロセッサに上記主電源回路から給電が開始された時に、上記副電源給電異常信号が発生されていれば、上記初回起動信号の状態を無視して上記揮発性メモリの初期化を行う第２の揮発性メモリ初期化手段と、上記副電源給電異常信号に基づきユーザへ警告を発生する副電源給電異常警告手段と、を備え、上記初回起動信号発生手段は上記イグニッションスイッチがオフしている状態で、上記副電源の給電が一旦切られてから再接続され、その後に上記イグニッションスイッチが再びオンしたことを示す第１レベルにより１回目のオンであることを記憶し、その後この記憶に基づき上記マイクロプロセッサに上記初回起動信号となる信号を発生し、上記第１レベルを第２レベルとすることにより２回目以降と判断できるように動作するラッチ手段を有し、上記第１の揮発性メモリ初期化手段は上記初回起動信号に基づいて上記揮発性メモリの初期化を行い、上記イグニッションスイッチがオンしている状態で、上記マイクロプロセッサが上記副電源給電異常信号発生手段の発生する副電源給電異常信号に従い、上記副電源給電異常と判定した場合に、上記第２の揮発性メモリ初期化手段を動作させない初期化禁止手段をさらに備え、上記副電源給電異常警告手段が、上記初期化禁止手段により上記第２の揮発性メモリ初期化手段を動作させない場合にも、上記イグニッションスイッチがオンされている状態での上記副電源給電異常信号に基づき、ユーザへ警告を発生し、上記初回起動信号発生手段は上記ラッチ手段を構成するラッチ回路と判定回路とラッチセット回路によって構成され、上記ラッチ回路は上記イグニッションスイッチがオフしている状態で、上記バッテリの接続が一旦切られてから再接続され、その後に上記イグニッションスイッチが再びオンしたときに出力信号が上記第１レベルのリセット状態となる記憶回路であり、上記判定回路は上記記憶回路の出力信号の論理レベルを判定して上記マイクロプロセッサに上記初回起動信号となる判定信号を入力する回路であり、上記ラッチセット回路は上記マイクロプロセッサが発生したセット指令信号によって、上記ラッチ回路に対してセット信号を供給して上記第２レベルの出力信号にする回路であり、上記第１の揮発性メモリ初期化手段は上記ラッチ回路と判定回路を介して入力された上記初回起動信号に基づいて上記揮発性メモリの初期化を行ってから、上記ラッチセット回路を介して上記ラッチ回路をセットし、上記初期化禁止手段は、上記副電源給電異常信号発生手段が発生する副電源給電異常信号に従い、上記マイクロプロセッサが副電源給電異常信号と判定した時に、上記イグニッションスイッチがオンした直後の初回動作では上記第２の揮発性メモリ初期化手段が有効とし、上記イグニッションスイッチがオンしている状態で上記副電源給電異常信号が発生した場合には上記第２の揮発性メモリ初期化手段を動作させないことを特徴とする電子制御装置にある。
The present invention provides an open / close element that is actuated by an ignition switch from a battery, a microprocessor that is supplied with power through a main power supply circuit, and a power that is supplied through the main power supply circuit and is always supplied from the battery through a sub power supply circuit. An electronic control device comprising: a volatile memory that temporarily stores data that is supplied and supplied with power from the sub power supply circuit even when the power is supplied and not supplied from the main power supply circuit; An initial activation signal generating means for generating an initial activation signal indicating that the ignition switch is turned on for the first time after power is supplied from the battery to the volatile memory via the sub power supply circuit; A battery wire disconnection detection circuit is provided at the connection point between the battery and the sub power circuit, and the ignition switch is turned on. When the microprocessor is supplied with power from the main power supply circuit and the battery wiring disconnection detection circuit detects that power is not supplied from the battery to the volatile memory via the secondary power supply circuit. Sub-power supply abnormality signal generating means for generating a power supply abnormality signal, and initialization of the volatile memory when the ignition switch is turned on for the first time after power is supplied to the volatile memory in accordance with the initial activation signal. A first volatile memory initialization means for performing the above-described operation, and if the secondary power supply abnormality signal is generated when the ignition switch is turned on and the power supply to the microprocessor is started from the main power supply circuit, Second volatile memory initializing means for initializing the volatile memory ignoring the state of the initial activation signal, and the sub power supply Sub power supply abnormality warning means for generating a warning to the user based on the abnormality signal, and the initial activation signal generating means is in a state where the power supply of the sub power supply is once turned off in a state where the ignition switch is turned off. A first level indicating that the ignition switch is turned on again after the reconnection is stored. Then, the first on is memorized based on this memory, and then the first start signal is generated in the microprocessor based on this memorization. The first volatile memory initialization means has a latch means that operates so that it can be determined as the second or later time by setting the first level to the second level, and the first volatile memory initialization means is volatile based on the initial activation signal. When the memory is initialized and the ignition switch is on, the microprocessor generates the sub power supply abnormal signal. The sub-power supply abnormality warning means further includes an initialization prohibiting means that does not operate the second volatile memory initialization means when the sub-power supply abnormality is determined according to the sub-power supply abnormality signal generated by the means. However, even when the second volatile memory initialization unit is not operated by the initialization prohibition unit, a warning is generated to the user based on the sub power supply power supply abnormality signal with the ignition switch turned on. The initial activation signal generating means includes a latch circuit, a determination circuit, and a latch set circuit that constitute the latch means. The latch circuit temporarily disconnects the battery while the ignition switch is off. And then the output signal is reset to the first level when the ignition switch is turned on again. The determination circuit is a circuit for determining the logic level of the output signal of the storage circuit and inputting the determination signal to be the initial activation signal to the microprocessor, and the latch set circuit is A circuit for supplying a set signal to the latch circuit according to a set command signal generated by the microprocessor to generate an output signal of the second level, wherein the first volatile memory initialization means is the latch circuit; The initialization of the volatile memory is performed based on the initial activation signal input through the determination circuit, and then the latch circuit is set through the latch set circuit. In accordance with the sub power supply power supply abnormality signal generated by the sub power supply power supply abnormality signal generating means, when the microprocessor determines that it is a sub power supply power supply abnormality signal, In the initial operation immediately after the ignition switch is turned on, the second volatile memory initialization means is valid, and when the sub power supply power supply abnormality signal is generated with the ignition switch turned on, the second volatile memory initialization means is activated. The electronic control device is characterized in that the volatile memory initialization means is not operated .

この発明では、余分なメモリ容量や時間を必要とせずに、速やかに揮発性メモリの初期化の要否を判定する。特に、揮発性メモリへ給電が開始された後の最初のイグニッションスイッチがオンされてマイクロプロセッサが動作を開始した時にのみ、揮発性メモリの初期化を行うようにしたり、また揮発性メモリへの給電状態に基づき揮発性メモリの初期化の要否を判定したことにより、揮発性メモリの初期化の効率化が図られた。 In the present invention, the necessity of initializing the volatile memory is quickly determined without requiring extra memory capacity or time. In particular, the volatile memory may be initialized only when the first ignition switch after the power supply to the volatile memory is started and the microprocessor starts to operate, or the power supply to the volatile memory. By determining the necessity of initialization of the volatile memory based on the state, the initialization of the volatile memory was made more efficient.

実施の形態１．
図１はこの発明による電子制御装置を設けた内燃機関の制御系の概略構成図である。内燃機関１において、吸気管１３１を介して吸入される空気はエアークリーナ１３０により浄化され、スロットル１３２により空気量が調整される。この吸入される空気量は吸気管１３１内に設置された圧力センサ１１２によって検出される。また、スロットル１３２の開度を検出するスロットル開度センサ１１３と、内燃機関１の回転角を検出する内燃機関回転角検出センサ１１４と、圧力センサ１１２との検出信号が電子制御装置１００に入力され、内燃機関１の状態を認識し、内燃機関１に供給する燃料噴射量を調整する燃料噴射用インジェクタ１２０や点火装置１２１が制御される。 Embodiment 1 FIG.
FIG. 1 is a schematic configuration diagram of a control system of an internal combustion engine provided with an electronic control device according to the present invention. In the internal combustion engine 1, the air sucked through the intake pipe 131 is purified by the air cleaner 130 and the air amount is adjusted by the throttle 132. The amount of air sucked is detected by a pressure sensor 112 installed in the intake pipe 131. Detection signals from a throttle opening sensor 113 that detects the opening of the throttle 132, an internal combustion engine rotation angle detection sensor 114 that detects the rotation angle of the internal combustion engine 1, and a pressure sensor 112 are input to the electronic control unit 100. The fuel injection injector 120 and the ignition device 121 that recognize the state of the internal combustion engine 1 and adjust the fuel injection amount supplied to the internal combustion engine 1 are controlled.

電子制御装置１００は内燃機関１の制御ばらつきを押さえるため、予め記憶しているデータを基に制御ばらつき量の補正データを記憶する機能を有する。また、電子制御装置１００は内燃機関１の状態や、圧力センサ１１２やスロットル開度センサ１１３等のセンサの故障の判定も行なっており、その故障情報や内燃機関１の状態を警告装置１２７やサービス用テスタ１２８を介して外部のユーザ等に伝達する。補正データや故障情報は電子制御装置１００内に保持される。さらに電子制御装置１００は電源リレー１０３やイグニッションスイッチ１０４を介してバッテリ１０１より給電される。電子制御装置１００の符号を付けた各端子は図２のものに対応する。 The electronic control device 100 has a function of storing correction data for the amount of control variation based on data stored in advance in order to suppress control variation of the internal combustion engine 1. The electronic control device 100 also determines the state of the internal combustion engine 1 and the failure of sensors such as the pressure sensor 112 and the throttle opening sensor 113, and the failure information and the state of the internal combustion engine 1 are notified to the warning device 127 and service. This is transmitted to an external user or the like via the tester 128. Correction data and failure information are held in the electronic control unit 100. Further, the electronic control unit 100 is supplied with power from the battery 101 via the power relay 103 and the ignition switch 104. Each terminal which attached | subjected the code | symbol of the electronic controller 100 respond | corresponds to the thing of FIG.

図２は電子制御装置１００の構成の一例を示すものである。電子制御装置１００にはバッテリ１０１が、このバッテリ１０１から常時給電される副電源端子１０２において接続され、副電源端子１０２は副電源回路１２４とダイオード１２５を介してマイクロプロセッサ２００のＲＡＭ保持電源端子３１１に接続されている。 FIG. 2 shows an example of the configuration of the electronic control device 100. A battery 101 is connected to the electronic control unit 100 at a secondary power supply terminal 102 that is constantly supplied with power from the battery 101. The secondary power supply terminal 102 is connected to a RAM holding power supply terminal 311 of the microprocessor 200 via a secondary power supply circuit 124 and a diode 125. It is connected to the.

電子制御装置１００にはまた、バッテリ１０１がイグニッションスイッチ１０４を介して端子４０１において接続され、端子４０１は電流制限抵抗１１１とダイオード１０６とを介してトランジスタ１０９のベースに接続され、トランジスタ１０９のコレクタは端子１０５ａを介して電源リレー１０３の電磁コイル１０３ａの一端に接続されていて、電磁コイル１０３ａの他端はバッテリ１０１に接続されている。トランジスタ１０９のエミッタは接地されている。イグニッションスイッチ１０４をオンすることによりトランジスタ１０９のベースに給電が行われると、電磁コイル１０３ａからトランジスタ１０９のコレクタに電流が流れて、電源リレー１０３の開閉素子１０３ｂはオン(閉じる)する。開閉素子１０３ｂは一端がバッテリ１０１、他端が主電源端子１０５に接続され、主電源端子１０５は主電源回路１２２を介してマイクロプロセッサ２００のＶｃｃ端子に接続され、開閉素子１０３ｂがオンすることでバッテリ１０１からマイクロプロセッサ２００に給電されてマイクロプロセッサ２００は動作を開始する。 The electronic control device 100 is also connected to the battery 101 at the terminal 401 via the ignition switch 104. The terminal 401 is connected to the base of the transistor 109 via the current limiting resistor 111 and the diode 106, and the collector of the transistor 109 is The terminal 105 a is connected to one end of the electromagnetic coil 103 a of the power relay 103, and the other end of the electromagnetic coil 103 a is connected to the battery 101. The emitter of the transistor 109 is grounded. When power is supplied to the base of the transistor 109 by turning on the ignition switch 104, a current flows from the electromagnetic coil 103a to the collector of the transistor 109, and the switching element 103b of the power supply relay 103 is turned on (closed). The open / close element 103b has one end connected to the battery 101 and the other end connected to the main power supply terminal 105. The main power supply terminal 105 is connected to the Vcc terminal of the microprocessor 200 via the main power supply circuit 122, and the open / close element 103b is turned on. Power is supplied from the battery 101 to the microprocessor 200, and the microprocessor 200 starts its operation.

また、マイクロプロセッサ２００が正しく動作している時に端子３１２より発生するＷＤ信号により、ウォッチドッグタイマ(ＷＤＴ)回路１０７は”Ｈｉ(Ｈ)”レベルを出力し(OUTE信号)、電流制限抵抗１１０とダイオード１０８を介してトランジスタ１０９のベースに”Ｈｉ”レベル信号が供給される。従って電磁コイル１０３ａからトランジスタ１０９のコレクタに電流が流れて、電源リレー１０３の開閉素子１０３ｂはオンする。従ってマイクロプロセッサ２００が正しく動作していればイグニッションスイッチ１０４がオフされてもマイクロプロセッサ２００への給電は維持される。そしてイグニッションスイッチ１０４がオフになったことを示すイグニッションスイッチ信号がデジタル入力Ｉ／Ｆ(インターフェイス)１１５を介してマイクロプロセッサ２００の端子３１３に入力されると、マイクロプロセッサ２００はイグニッションスイッチ１０４がオフになったことを認識する。そしてマイクロプロセッサ２００のＣＰＵ２００ｃは動作停止処理を行い、動作停止処理終了時にＷＤ信号が停止されてウォッチドッグタイマ(ＷＤＴ)回路１０７の出力が”Ｌｏ(Ｌ)”レベルになると、開閉素子１０３ｂはオフ(開放)して、主電源端子１０５を介しての給電は停止される。 Also, the watchdog timer (WDT) circuit 107 outputs a “Hi (H)” level (OUTE signal) by the WD signal generated from the terminal 312 when the microprocessor 200 is operating correctly, and the current limiting resistor 110 and A “Hi” level signal is supplied to the base of the transistor 109 via the diode 108. Therefore, a current flows from the electromagnetic coil 103a to the collector of the transistor 109, and the switching element 103b of the power supply relay 103 is turned on. Therefore, if the microprocessor 200 is operating correctly, the power supply to the microprocessor 200 is maintained even when the ignition switch 104 is turned off. When an ignition switch signal indicating that the ignition switch 104 is turned off is input to the terminal 313 of the microprocessor 200 via the digital input I / F (interface) 115, the microprocessor 200 turns off the ignition switch 104. Recognize that Then, the CPU 200c of the microprocessor 200 performs an operation stop process, and when the operation stop process ends, when the WD signal is stopped and the output of the watchdog timer (WDT) circuit 107 becomes the "Lo (L)" level, the switching element 103b is turned off. (Open), and power supply via the main power supply terminal 105 is stopped.

電子制御装置１００はバッテリ１０１とこれにより常時給電される副電源端子１０２でも接続されて、副電源回路１２４とダイオード１２５を介してマイクロプロセッサ２００のＲＡＭ保持電源端子３１１に給電がされていれば、開閉素子１０３ｂの状態に関わらず、補正データや故障情報のような更新される回数の多いデータがマイクロプロセッサ２００内の揮発性メモリとしての例えばＲＡＭ２００ｂに一時記憶される。 The electronic control unit 100 is also connected to the battery 101 and the secondary power supply terminal 102 that is constantly supplied with power, and if power is supplied to the RAM holding power supply terminal 311 of the microprocessor 200 via the secondary power supply circuit 124 and the diode 125, Regardless of the state of the open / close element 103b, data that is frequently updated, such as correction data and failure information, is temporarily stored in, for example, the RAM 200b as a volatile memory in the microprocessor 200.

主電源回路１２２からマイクロプロセッサ２００のＶｃｃ端子に給電されている場合は、ダイオード１２３を介してＲＡＭ保持電源端子３１１にも給電される。尚、ダイオード１２３、１２５はトランジスタの論理回路などを用いて構成してもよい。また、マイクロプロセッサ２００の内部に示されているＲＡＭ２００ｂは、ＲＡＭ保持電源端子３１１と同様の端子を有するＲＡＭ(破線で示す)をマイクロプロセッサ２００の外部に接続するようにしてもよい。 When power is supplied from the main power supply circuit 122 to the Vcc terminal of the microprocessor 200, power is also supplied to the RAM holding power supply terminal 311 via the diode 123. The diodes 123 and 125 may be configured using a logic circuit of a transistor. The RAM 200b shown inside the microprocessor 200 may connect a RAM (shown by a broken line) having the same terminal as the RAM holding power supply terminal 311 to the outside of the microprocessor 200.

ラッチ回路２０１(２０１ａ〜２０１ｄ、３００を含む)において、副電源端子１０２に接続された電流制限抵抗２０１ａはトランジスタ２０１ｂのエミッタに接続され、トランジスタ２０１ｂのベースはトランジスタ２０１ｄのコレクタに接続され、トランジスタ２０１ｂのコレクタはトランジスタ２０１ｄのベースに接続され、トランジスタ２０１ｄのベースにはさらに電流制限抵抗２０１ｃが接続され、トランジスタ２０１ｄのエミッタは接地されている。そして電流制限抵抗２０１ｃに給電が行われれば、電流制限抵抗２０１ｃへの給電停止後も、トランジスタ２０１ｂと２０１ｄはオン状態となり、電流制限抵抗２０１ａを介してトランジスタ２０１ｂのエミッタに流れる電流が遮断するまで、トランジスタ２０１ｂとトランジスタ２０１ｄのオン状態を維持し、ラッチポイント３００が”Ｌｏ”レベルに保持される。 In the latch circuit 201 (including 201a to 201d and 300), the current limiting resistor 201a connected to the sub power supply terminal 102 is connected to the emitter of the transistor 201b, the base of the transistor 201b is connected to the collector of the transistor 201d, and the transistor 201b The collector of the transistor 201d is connected to the base of the transistor 201d, the current limiting resistor 201c is further connected to the base of the transistor 201d, and the emitter of the transistor 201d is grounded. If power is supplied to the current limiting resistor 201c, the transistors 201b and 201d are turned on even after the power supply to the current limiting resistor 201c is stopped until the current flowing through the emitter of the transistor 201b through the current limiting resistor 201a is cut off. The transistor 201b and the transistor 201d are kept on, and the latch point 300 is held at the “Lo” level.

ラッチセット回路２０３(２０３ａ〜２０３ｄを含む)において、マイクロプロセッサ２００の端子３１４から出力Ａ３０３が電流制限抵抗２０３ｄを介してトランジスタ２０３ｃのベースに接続され、トランジスタ２０３ｃのコレクタが電流制限抵抗２０３ｂを介してトランジスタ２０３ａのベースに接続され、トランジスタ２０３ｃのエミッタは接地されている。トランジスタ２０３ａのコレクタはラッチ回路２０１の電流制限抵抗２０１ｃに接続され、トランジスタ２０３ａのエミッタは主電源回路１２２に接続されている。マイクロプロセッサ２００の端子３１４からの出力Ａ３０３が”Ｈｉ”レベルを示すとトランジスタ２０３ｃと２０３ａは共にオンし、これにより主電源回路１２２からラッチ回路２０１の電流制限抵抗２０１ｃに給電を行う。 In the latch set circuit 203 (including 203a to 203d), the output A303 from the terminal 314 of the microprocessor 200 is connected to the base of the transistor 203c via the current limiting resistor 203d, and the collector of the transistor 203c is connected via the current limiting resistor 203b. It is connected to the base of the transistor 203a, and the emitter of the transistor 203c is grounded. The collector of the transistor 203 a is connected to the current limiting resistor 201 c of the latch circuit 201, and the emitter of the transistor 203 a is connected to the main power supply circuit 122. When the output A303 from the terminal 314 of the microprocessor 200 indicates the “Hi” level, the transistors 203c and 203a are both turned on, thereby supplying power from the main power supply circuit 122 to the current limiting resistor 201c of the latch circuit 201.

ラッチ回路２０１のトランジスタ２０１ｂのエミッタであるラッチポイント３００は、副電源端子１０２から給電されている時にラッチセット回路２０３により”Ｌｏ”レベルにされれば、副電源端子１０２から給電されている限り”Ｌｏ”レベルを維持する。 The latch point 300, which is the emitter of the transistor 201b of the latch circuit 201, is set to “Lo” level by the latch set circuit 203 when power is supplied from the sub power supply terminal 102, so long as power is supplied from the sub power supply terminal 102. Maintain the Lo ”level.

判定回路２０２(２０２ａ〜２０２ｄを含む)において、トランジスタ２０２ｃのベースには電流制限抵抗２０２ａを介してラッチ回路２０１のラッチポイント３００が接続され、またトランジスタ２０２ｃのベース−エミッタ間には電圧分圧抵抗２０２ｂが接続され、さらにトランジスタ２０２ｃのエミッタは接地されている。トランジスタ２０２ｃのコレクタは電位固定抵抗２０２ｄの一端およびマイクロプロセッサ２００の入力Ａ３０１の端子３１５に接続されている。また電位固定抵抗２０２ｄの他端は主電源回路１２２に接続されている。そして主電源回路１２２が給電状態でラッチポイント３００が”Ｌｏ”であれば、マイクロプロセッサ２００の入力Ａ３０１は”Ｈｉ”レベルとなり、ラッチポイント３００が”Ｈｉ”であればマイクロプロセッサ２００の入力Ａ３０１は”Ｌｏ”レベルとなる。 In the determination circuit 202 (including 202a to 202d), the latch point 300 of the latch circuit 201 is connected to the base of the transistor 202c via the current limiting resistor 202a, and the voltage dividing resistor is connected between the base and emitter of the transistor 202c. 202b is connected, and the emitter of the transistor 202c is grounded. The collector of the transistor 202c is connected to one end of the potential fixing resistor 202d and the terminal 315 of the input A301 of the microprocessor 200. The other end of the potential fixing resistor 202d is connected to the main power supply circuit 122. If the main power supply circuit 122 is in a power supply state and the latch point 300 is “Lo”, the input A301 of the microprocessor 200 is at “Hi” level, and if the latch point 300 is “Hi”, the input A301 of the microprocessor 200 is “Lo” level.

バッテリ配線断線検出回路２０４(２０４ａ〜２０４ｃを含む)において、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａの一端に接続され、電流制限抵抗２０４ａの他端はトランジスタ２０４ｃのベースに接続され、トランジスタ２０４ｃのコレクタはマイクロプロセッサ２００の入力Ｂ３０２が入力される端子３１６と電位固定抵抗２０４ｂの一端とに接続され、電位固定抵抗２０４ｂの他端は主電源回路１２２に接続される。イグニッションスイッチ１０４をオンして主電源回路１２２が給電をしている状態で、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電している時は、マイクロプロセッサ２００の入力Ｂ３０２は”Ｌｏ”となり、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電していない時はマイクロプロセッサ２００の入力Ｂ３０２は”Ｈｉ”となり、副電源供給異常が判定できるようになっている。尚、電流制限抵抗２０４ａの接続元は副電源回路１２４とダイオード１２５の間でもかまわない。 In the battery wiring disconnection detection circuit 204 (including 204a to 204c), the battery 101 is connected to one end of the current limiting resistor 204a via the sub power supply terminal 102, and the other end of the current limiting resistor 204a is connected to the base of the transistor 204c. The collector of the transistor 204c is connected to the terminal 316 to which the input B302 of the microprocessor 200 is input and one end of the potential fixing resistor 204b, and the other end of the potential fixing resistor 204b is connected to the main power supply circuit 122. When the ignition switch 104 is turned on and the main power supply circuit 122 is supplying power and the battery 101 is supplying power to the current limiting resistor 204a via the sub power supply terminal 102, the input B302 of the microprocessor 200 is " When the battery 101 is not supplying power to the current limiting resistor 204a via the sub power supply terminal 102, the input B302 of the microprocessor 200 is set to "Hi" so that the sub power supply abnormality can be determined. The connection source of the current limiting resistor 204a may be between the sub power supply circuit 124 and the diode 125.

さらに外部のスロットル開度センサ１１３、圧力センサ１１２、内燃機関回転角検出センサ１１４が、電子制御装置１００の端子４０２〜４０４、アナログ入力Ｉ／Ｆ１１６、１１７、デジタル入力Ｉ／Ｆ１１８を介してマイクロプロセッサ２００の端子３１７〜３１９にそれぞれに接続され、スロットル開度センサ信号、圧力センサ信号、内燃機関回転角検出センサ信号を入力する(アナログ信号はマイクロプロセッサ２００内でＡ／Ｄ変換されて使用される)。また、外部の燃料噴射用インジェクタ１２０、点火装置１２１、警告装置１２７を、マイクロプロセッサ２００の端子３２０〜３２２からのインジェクション信号出力３０４、点火信号出力３０５、警告信号出力３０６によりそれぞれ、電流制限抵抗１２０ａ、１２１ａ、１２７ａ、トランジスタ１２０ｂ、１２１ｂ、１２７ｂ、電子制御装置１００の端子４０６〜４０８を介して制御する。また、マイクロプロセッサ２００の端子３２３と電子制御装置１００の端子４０９間の通信Ｉ／Ｆ１２８ａを介してサービス用テスタ１２８と通信を行い、さらにマイクロプロセッサ２００の端子３２４には書き換え可能なＲＯＭ１２６が接続されている。 Further, an external throttle opening sensor 113, a pressure sensor 112, and an internal combustion engine rotation angle detection sensor 114 are connected to the microprocessor via terminals 402 to 404, analog input I / Fs 116 and 117, and digital input I / F 118 of the electronic control unit 100. 200 is connected to terminals 317 to 319, respectively, and inputs a throttle opening sensor signal, a pressure sensor signal, and an internal combustion engine rotation angle detection sensor signal (analog signals are used after being A / D converted in the microprocessor 200) ). The external fuel injector 120, the ignition device 121, and the warning device 127 are connected to the current limiting resistor 120a by the injection signal output 304, the ignition signal output 305, and the warning signal output 306 from the terminals 320 to 322 of the microprocessor 200, respectively. , 121a, 127a, transistors 120b, 121b, 127b, and terminals 406 to 408 of the electronic control device 100. Further, communication is performed with the service tester 128 via a communication I / F 128 a between the terminal 323 of the microprocessor 200 and the terminal 409 of the electronic control device 100, and a rewritable ROM 126 is connected to the terminal 324 of the microprocessor 200. ing.

この発明は、バッテリ１０１からイグニッションスイッチ１０４によって応動する開閉素子１０３ｂと主電源回路１２２を介して給電されて動作するマイクロプロセッサ２００と、バッテリ１０１から副電源回路１２４を介して常時給電され、更新される回数の多いデータを一時記憶する不揮発性のＲＡＭ２００ｂとを備え、主電源回路１２２から給電されていない状態であっても副電源回路１２４からの給電によってＲＡＭ２００ｂのデータが保持される電子制御装置１００に関するものである。このような構成の装置の場合、バッテリ１０１が取り外されてしまうと、その間はＲＡＭ２００ｂにおける消去が不十分な状態となることが起こり得る。このような不十分なデータの消去はデータを不確定なものにする。そこでこのような不確定なＲＡＭ２００ｂのデータを制御に用いないようにするために、バッテリ１０１を副電源回路１２４に接続し、ＲＡＭ２００ｂに給電が行われた後のイグニッションスイッチ１０４の１回目のオンと２回目以降のオンとを判別するための初回起動信号(１回目のオンを示す)を発生するようにし、マイクロプロセッサ２００の起動時に、ＲＡＭの初期化を行なうか否かの判定を行うためにこの初回起動信号を用いるようにした。そしてマイクロプロセッサ２００は、ＲＡＭ２００ｂに給電が行われた後のイグニッションスイッチ１０４の１回目のオンであれば、ＲＡＭの初期化を行なうようにした。 In the present invention, the switching element 103b that is actuated by the ignition switch 104 from the battery 101 and the microprocessor 200 that is powered and operated via the main power circuit 122, and the battery 101 that is constantly powered and updated via the sub power circuit 124 are updated. The electronic control device 100 includes a nonvolatile RAM 200b that temporarily stores data with a large number of times, and holds data in the RAM 200b by power supply from the sub power circuit 124 even when power is not supplied from the main power circuit 122. It is about. In the case of an apparatus having such a configuration, if the battery 101 is removed, the erasure in the RAM 200b may be insufficient during that time. Such insufficient erasure of data makes the data indeterminate. Therefore, in order not to use such uncertain data in the RAM 200b for control, the battery 101 is connected to the sub power supply circuit 124, and the ignition switch 104 is turned on for the first time after the power is supplied to the RAM 200b. In order to determine whether or not to initialize the RAM when the microprocessor 200 is started so as to generate an initial activation signal (indicating the first on) for determining whether or not the second and subsequent times are on. This initial activation signal is used. The microprocessor 200 initializes the RAM if the ignition switch 104 is turned on for the first time after power is supplied to the RAM 200b.

初回起動信号の発生に関し、バッテリ１０１が副電源端子１０２に接続されて副電源回路１２４から給電が行われるようになってからイグニッションスイッチ１０４の１回目のオンでは、マイクロプロセッサ２００の入力Ａ３０１は”Ｌｏ”レベルであり、イグニッションスイッチ１０４の１回目のオンの時にマイクロプロセッサ２００によりラッチポイント３００を”Ｌｏ”レベルにさせた後のイグニッションスイッチ１０４の２回目以降のオンでは、マイクロプロセッサ２００の入力Ａ３０１は”Ｈｉ”レベルになり、マイクロプロセッサ２００が、副電源端子１０２からバッテリ１０１により給電が行われてからイグニッションスイッチ１０４の１回目のオンか２回目以降のオンかを、マイクロプロセッサ２００への入力Ａ３０１(初回起動信号)のレベルが異なることにより認識できるようにしたものである。１回目のオンを示す初回起動信号は、入力Ａ３０１が”Ｌｏ”レベルの信号となる。 Regarding the generation of the initial activation signal, when the ignition switch 104 is turned on for the first time after the battery 101 is connected to the sub power terminal 102 and power is supplied from the sub power circuit 124, the input A301 of the microprocessor 200 is " When the ignition switch 104 is at the “Lo” level, and the ignition switch 104 is turned on for the first time after the latch point 300 is set to the “Lo” level when the ignition switch 104 is turned on for the first time, the input A301 of the microprocessor 200 is turned on. Becomes “Hi” level, and the microprocessor 200 inputs to the microprocessor 200 whether the ignition switch 104 is turned on for the first time or after the second time after the power is supplied from the sub power supply terminal 102 by the battery 101. A301 (first time It can be recognized when the level of the activation signal is different. The initial activation signal indicating the first ON is a signal whose input A301 is at the “Lo” level.

またこの発明は、イグニッションスイッチ１０４がオンされてマイクロプロセッサ２００に主電源回路１２２から給電がある状態で、バッテリ１０１から副電源回路１２４を介して給電されていない状態(副電源回路１２４にバッテリ１０１が接続されていない状態)を示す副電源給電異常信号を発生するようにし、これに従ってＲＡＭの初期化を行なったり、警告の発生を行ったりする。 In the present invention, the ignition switch 104 is turned on and the microprocessor 200 is supplied with power from the main power supply circuit 122, but is not supplied with power from the battery 101 via the sub power supply circuit 124 (the battery 101 is connected to the sub power supply circuit 124). A sub-power supply power supply abnormality signal indicating that is not connected) is generated, and the RAM is initialized or a warning is generated accordingly.

副電源給電異常信号の発生に関し、イグニッションスイッチ１０４がオンされて主電源回路１２２が給電をしている状態で、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電している時(副電源回路１２４にバッテリ１０１が接続された状態)は、マイクロプロセッサ２００の入力Ｂ３０２は”Ｌｏ”レベルとなり、バッテリ１０１が副電源端子１０２を介して電流制限抵抗２０４ａに給電していない時(副電源回路１２４にバッテリ１０１が接続されていない状態)はマイクロプロセッサ２００の入力Ｂ３０２は”Ｈｉ”レベルとなる。副電源回路１２４を介して給電されていない状態(副電源回路１２４にバッテリ１０１が接続されていない状態)を示す副電源給電異常信号は、入力Ｂ３０２が”Ｈｉ”レベルの信号となる。 Regarding the generation of the sub power supply abnormality signal, when the battery 101 is supplying power to the current limiting resistor 204a via the sub power terminal 102 in a state where the ignition switch 104 is turned on and the main power supply circuit 122 is supplying power ( When the battery 101 is connected to the sub power circuit 124), the input B302 of the microprocessor 200 is at the “Lo” level, and the battery 101 is not supplying power to the current limiting resistor 204a via the sub power terminal 102 (sub power). In a state where the battery 101 is not connected to the power supply circuit 124), the input B302 of the microprocessor 200 is at the “Hi” level. A sub power supply power supply abnormality signal indicating a state in which power is not supplied through the sub power circuit 124 (a state in which the battery 101 is not connected to the sub power circuit 124) is a signal whose input B302 is at a “Hi” level.

また初回起動信号は、バッテリ１０１が副電源端子１０２に接続されたことを前提として、その後のイグニッションスイッチ１０４の１回目のオンと２回目以降のオンで異なるレベルの信号となるが、バッテリ１０１が副電源端子１０２に接続されていない状態では判定回路２０２のトランジスタ２０２ｃはオフとなり、マイクロプロセッサ２００の入力Ａ３０１は”Ｈｉ”レベルとなり、２回目以降のオンと判定してしまう。そこで上述の副電源給電異常信号により、バッテリ１０１が副電源端子１０２に接続されていないことがマイクロプロセッサ２００の入力Ｂ３０２の状態により判定できるようにしたため、副電源給電異常と判定した場合は初回起動信号による判定は無効にしてＲＡＭの初期化を行なうようにマイクロプロセッサ２００が判断するようにする。 The initial activation signal is a signal at a different level depending on whether the ignition switch 104 is turned on for the first time and the second and subsequent times on the assumption that the battery 101 is connected to the sub power supply terminal 102. When not connected to the sub power supply terminal 102, the transistor 202c of the determination circuit 202 is turned off, and the input A301 of the microprocessor 200 is at the “Hi” level, and it is determined that the transistor is turned on for the second time and thereafter. In view of this, since the sub-power supply abnormality signal described above allows the determination that the battery 101 is not connected to the sub-power supply terminal 102 based on the state of the input B302 of the microprocessor 200, the first activation is performed when it is determined that the sub-power supply abnormality has occurred. The microprocessor 200 determines that the determination based on the signal is invalid and the RAM is initialized.

また副電源給電異常警告は、マイクロプロセッサ２００の警告信号出力３０６と電流制限抵抗１２７ａとトランジスタ１２７ｂにより行われ、マイクロプロセッサ２００が副電源給電異常を判定したとき、電子制御装置１００の外部に設置された警告装置１２７に信号を送り、ユーザに警告を促したり、また、マイクロプロセッサ２００の端子３２４に接続された書き換え可能なＲＯＭ(又は不揮発性ＲＡＭであってもよい)１２６に記憶して、通信Ｉ／Ｆ１２８ａを介して外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送する。ＲＯＭ(又は不揮発性ＲＡＭ)１２６は副電源端子１０２に給電されていない状態でもデータを記憶可能なメモリである。 The sub power supply power supply abnormality warning is issued by the warning signal output 306 of the microprocessor 200, the current limiting resistor 127a, and the transistor 127b. When the microprocessor 200 determines the sub power supply power supply abnormality, the sub power supply power supply abnormality warning is installed outside the electronic control device 100. A signal is sent to the warning device 127 to alert the user, or stored in a rewritable ROM (or a non-volatile RAM) 126 connected to the terminal 324 of the microprocessor 200 for communication. A code indicating that the sub power supply power supply is abnormal is transferred to the external service tester 128 via the I / F 128a. The ROM (or nonvolatile RAM) 126 is a memory capable of storing data even when power is not supplied to the sub power supply terminal 102.

なお、初回起動信号発生手段がラッチ回路２０１と判定回路２０２とラッチセット回路２０３とマイクロプロセッサ２００(ＣＰＵ２００ｃ)で構成され、副電源給電異常信号発生手段がバッテリ配線断線検出回路２０４とマイクロプロセッサ２００(ＣＰＵ２００ｃ)とで構成され、揮発性メモリ初期化手段および第２の揮発性メモリ初期化手段がマイクロプロセッサ２００(ＣＰＵ２００ｃ)で構成され、副電源給電異常警告手段がマイクロプロセッサ２００(ＣＰＵ２００ｃ)と電流制限抵抗１２７ａとトランジスタ１２７ｂと警告装置１２７で構成され、副電源給電異常記憶手段がマイクロプロセッサ２００(ＣＰＵ２００ｃ)とＲＯＭ(又は不揮発性ＲＡＭ)１２６で構成される。 Note that the initial activation signal generating means includes a latch circuit 201, a determination circuit 202, a latch set circuit 203, and a microprocessor 200 (CPU 200c), and an auxiliary power supply abnormality signal generating means includes a battery wiring disconnection detection circuit 204 and a microprocessor 200 ( CPU 200c), the volatile memory initialization means and the second volatile memory initialization means are constituted by the microprocessor 200 (CPU 200c), and the sub power supply power supply abnormality warning means is the microprocessor 200 (CPU 200c) and the current limit. A resistor 127a, a transistor 127b, and a warning device 127 are included. A sub-power supply abnormality storage unit is configured by a microprocessor 200 (CPU 200c) and a ROM (or nonvolatile RAM) 126.

図３はこの発明における電子制御装置のマイクロプロセッサの処理を示すフローチャートであり、イグニッションスイッチ１０４がオフからオンになってマイクロプロセッサ２００にバッテリ１０１から主電源回路１２２を介して給電があり、マイクロプロセッサ２００が動作を開始した以降に実行される処理である。 FIG. 3 is a flowchart showing the processing of the microprocessor of the electronic control device according to the present invention. The ignition switch 104 is turned on from off, and power is supplied to the microprocessor 200 from the battery 101 via the main power supply circuit 122. 200 is a process executed after the operation starts.

ステップＳ１においてマイクロプロセッサ２００の動作開始又は継続動作が判定され、ステップＳ２でマイクロプロセッサ２００の入力Ｂ３０２のレベルが”Ｈｉ”レベルと判定された場合には、ステップＳ３でバッテリ１０１から副電源端子１０２に給電されておらず副電源給電異常と判定して、ステップＳ４でＲＡＭ２００ｂの初期化の処理を行う。尚、ステップＳ４の処理後にも、後述のステップＳ８の出力Ａ３０３のレベルを”Ｈｉ”レベルにする処理を実施してもよい。 If it is determined in step S1 that the microprocessor 200 starts or continues to operate, and if the level of the input B302 of the microprocessor 200 is determined to be "Hi" level in step S2, the sub-power supply terminal 102 from the battery 101 is determined in step S3. In step S4, the RAM 200b is initialized. Even after the process of step S4, a process of setting the level of output A303 in step S8 described later to the “Hi” level may be performed.

ステップＳ２において、マイクロプロセッサ２００の入力Ｂ３０２のレベルが”Ｌｏ”レベルと判定された場合には、バッテリ１０１から副電源端子１０２に給電されていると判定して、ステップＳ５に進み、ステップＳ５でマイクロプロセッサ２００の入力Ａ３０１の状態を確認する処理を行い、マイクロプロセッサ２００の入力Ａ３０１のレベルが”Ｌｏ”レベルの場合には、ステップＳ６でイグニッションスイッチ１０４の１回目のオンかつバッテリ１０１から副電源端子１０２に給電されていると判定し、マイクロプロセッサ２００はステップＳ７のＲＡＭ２００ｂの初期化の処理を行なってからステップＳ８に進み、出力Ａ３０３のレベルを”Ｈｉ”レベルにする。また、ステップＳ５でマイクロプロセッサ２００の入力Ａ３０１のレベルが”Ｈｉ”レベルの場合には、ステップＳ９でイグニッションスイッチ１０４の２回目以降のオンかつバッテリ１０１から副電源端子１０２に給電されていると判定する。尚、ステップＳ９の処理後に、ステップＳ８の出力Ａ３０３のレベルを”Ｈｉ”にする処理を実施してもよい。 If it is determined in step S2 that the level of the input B302 of the microprocessor 200 is the “Lo” level, it is determined that power is being supplied from the battery 101 to the sub power supply terminal 102, and the process proceeds to step S5. Processing for confirming the state of the input A301 of the microprocessor 200 is performed. If the level of the input A301 of the microprocessor 200 is "Lo" level, the ignition switch 104 is turned on for the first time and the sub-power supply from the battery 101 in step S6. The microprocessor 200 determines that power is being supplied to the terminal 102, the microprocessor 200 performs the initialization process of the RAM 200b in step S7, and then proceeds to step S8, where the level of the output A303 is set to the “Hi” level. If the level of the input A301 of the microprocessor 200 is "Hi" level in step S5, it is determined in step S9 that the ignition switch 104 is turned on for the second time or later and the battery 101 supplies power to the sub power supply terminal 102. To do. In addition, after the process of step S9, you may implement the process which sets the level of the output A303 of step S8 to "Hi".

そしてその後、マイクロプロセッサ２００に主電源回路１２２から給電がある通常の制御時において、ステップＳ１２でイグニッションスイッチ１０４のオン／オフ状態を判定して、オフであれば処理を終了する。ステップＳ１０でマイクロプロセッサ２００の入力Ｂ３０２のレベルが”Ｈｉ”レベルと判定され、バッテリ１０１から副電源端子１０２に給電されていないと判定された場合には、ＲＡＭの初期化は行わずに、ステップＳ１１で副電源給電異常と判定して、警告や異常の記憶を行い、その後に例えば処理を終了する。動作終了後は、マイクロプロセッサは他の制御プログラムを実行し、所定時間後には再度ステップＳ１〜Ｓ１１を実行する。 After that, during normal control in which power is supplied from the main power supply circuit 122 to the microprocessor 200, the on / off state of the ignition switch 104 is determined in step S12. If it is determined in step S10 that the level of the input B302 of the microprocessor 200 is the “Hi” level and it is determined that the battery 101 does not supply power to the sub power supply terminal 102, the RAM is not initialized and the step is performed. In step S11, it is determined that the sub power supply power supply is abnormal, a warning or abnormality is stored, and then the process ends, for example. After the operation is completed, the microprocessor executes another control program, and after a predetermined time, executes the steps S1 to S11 again.

図４にはバッテリからの給電開始時からの電子制御装置の動作タイミングチャート、図５にはＴ４〜Ｔ５，Ｔ８〜Ｔ９，およびＴ１０，Ｔ１３時点でのそれぞれの各信号とマイクロプロセッサの動作の関係図を示す。図４において、給電前、副電源端子１０２および主電源端子１０５は”Ｌｏ”レベル(無給電状態)にあり、マイクロプロセッサ２００は非動作状態、ラッチポイント３００、マイクロプロセッサ２００の入力Ａ３０１、入力Ｂ３０２、出力Ａ３０３はそれぞれ”Ｌｏ”レベルにある。時点Ｔ１は、バッテリ１０１の接続による副電源端子１０２への給電(電圧供給)が開始された状態を示す。これにより副電源端子１０２は”Ｈｉ”レベル(給電状態)になり、これに接続されたラッチポイント３００も”Ｈｉ”レベルになる。 FIG. 4 is an operation timing chart of the electronic control device from the start of power supply from the battery, and FIG. 5 is a relationship between each signal and the operation of the microprocessor at time T4 to T5, T8 to T9, and T10 and T13. The figure is shown. In FIG. 4, before power feeding, the sub power terminal 102 and the main power terminal 105 are at the “Lo” level (non-powered state), the microprocessor 200 is in the non-operating state, the latch point 300, the input A301 and the input B302 of the microprocessor 200. The outputs A303 are each at the “Lo” level. Time T1 indicates a state in which power supply (voltage supply) to the sub power supply terminal 102 by connection of the battery 101 is started. As a result, the sub power supply terminal 102 is set to the “Hi” level (power supply state), and the latch point 300 connected thereto is also set to the “Hi” level.

時点Ｔ２は、イグニッションスイッチ１０４がオンされることにより、トランジスタ１０９がオン状態になり電源リレー１０３の開閉素子１０３ｂが閉じ、主電源端子１０５への給電が開始された状態を示す。これにより主電源端子１０５は”Ｈｉ”レベル(給電状態)になる。時点Ｔ３は、主電源回路１２２を介してマイクロプロセッサ２００に給電が行われ、マイクロプロセッサ２００が動作を開始した状態を示す。時点Ｔ４は、マイクロプロセッサ２００の入力Ａ３０１、入力Ｂ３０２が共に”Ｌｏ”レベルであることから、マイクロプロセッサ２００が副電源端子１０２への給電開始後のイグニッションスイッチ１０４の１回目のオンと判定した状態を示す。副電源端子１０２からの”Ｈｉ”レベル信号によりトランジスタ２０２ｃ、２０４ｃが共にオン状態になるため入力Ａ３０１、入力Ｂ３０２は共に”Ｌｏ”レベルのままとなる。 Time T2 indicates a state in which, by turning on the ignition switch 104, the transistor 109 is turned on, the switching element 103b of the power supply relay 103 is closed, and power supply to the main power supply terminal 105 is started. As a result, the main power supply terminal 105 is set to the “Hi” level (power supply state). Time T3 indicates a state in which power is supplied to the microprocessor 200 via the main power supply circuit 122 and the microprocessor 200 starts operating. At time T4, since both the input A301 and the input B302 of the microprocessor 200 are at the “Lo” level, the microprocessor 200 determines that the ignition switch 104 is turned on for the first time after the power supply to the sub power supply terminal 102 is started. Indicates. Since the transistors 202c and 204c are both turned on by the “Hi” level signal from the sub power supply terminal 102, both the input A301 and the input B302 remain at the “Lo” level.

時点Ｔ５は、マイクロプロセッサ２００のＲＡＭ２００ｂを初期化し、マイクロプロセッサ２００の出力Ａ３０３が”Ｈｉ”レベルに設定され、ラッチポイント３００を”Ｌｏ”レベルにすることにより、マイクロプロセッサ２００の入力Ａ３０１が”Ｈｉ”レベルにされる状態を示す。ここでは、マイクロプロセッサ２００は図３のフローチャートのステップＳ２、Ｓ５〜Ｓ８に従い、入力Ｂ３０２、入力Ａ３０１が共に”Ｌｏ”レベルなので、ＲＡＭ２００ｂの初期化、出力Ａ３０３の”Ｈｉ”レベルへの設定を行う。これによりトランジスタ２０３ｃ、２０３ａ、２０１ｄ、２０１ｂかオン状態になり、ラッチポイント３００が”Ｌｏ”レベルにされる。そしてラッチポイント３００が”Ｌｏ”レベルにされたことによりトランジスタ２０２ｃはオフ状態になり入力Ａ３０１が”Ｈｉ”レベルにされる。なおトランジスタ２０１ｂ、２０１ｄによりラッチポイント３００の”Ｌｏ”レベルは副電源端子１０２への給電がなくなるまで保持される。 At time T5, the RAM 200b of the microprocessor 200 is initialized, the output A303 of the microprocessor 200 is set to the “Hi” level, and the latch point 300 is set to the “Lo” level, whereby the input A301 of the microprocessor 200 is set to “Hi”. "Indicates the state to be set to the level. Here, the microprocessor 200 initializes the RAM 200b and sets the output A303 to the “Hi” level because the input B302 and the input A301 are both at the “Lo” level in accordance with steps S2 and S5 to S8 in the flowchart of FIG. . As a result, the transistors 203c, 203a, 201d, and 201b are turned on, and the latch point 300 is set to the “Lo” level. When the latch point 300 is set to the “Lo” level, the transistor 202c is turned off and the input A301 is set to the “Hi” level. Note that the “Lo” level of the latch point 300 is held by the transistors 201b and 201d until power is not supplied to the sub power supply terminal 102.

時点Ｔ６は、イグニッションスイッチ１０４がオフされたことにより開閉素子１０３ｂが開放され主電源端子１０５への給電が停止された状態を示す。ここでは、イグニッションスイッチ１０４がオフされたことにより、このことを示すイグニッションスイッチ信号がデジタル入力Ｉ／Ｆ(インターフェイス)１１５を介してマイクロプロセッサ２００の端子３１３に入力され、マイクロプロセッサ２００がイグニッションスイッチ１０４がオフになったことを認識するとＣＰＵ２００ｃは動作停止処理を行い、動作停止処理終了時にＷＤ信号が停止されてＷＤＴ回路１０７の出力が”Ｌｏ”レベルになるとトランジスタ１０９がオフ状態になり電磁コイル１０３ａの電流が停止され、開閉素子１０３ｂは開放されて主電源端子１０５を介しての給電は停止される。これにより主電源端子１０５は”Ｌｏ”レベル(無給電状態)、マイクロプロセッサ２００は非動作状態、主電源端子１０５に接続された入力Ａ３０１は”Ｌｏ”レベルとなり、出力Ａ３０３も”Ｌｏ”レベルに戻される(図３のステップＳ１２参照)。 Time T6 indicates a state in which the opening / closing element 103b is opened and power supply to the main power supply terminal 105 is stopped due to the ignition switch 104 being turned off. Here, when the ignition switch 104 is turned off, an ignition switch signal indicating this is input to the terminal 313 of the microprocessor 200 via the digital input I / F (interface) 115, and the microprocessor 200 is connected to the ignition switch 104. When the CPU 200c recognizes that the transistor is turned off, the CPU 200c performs an operation stop process. When the WD signal is stopped at the end of the operation stop process and the output of the WDT circuit 107 becomes the "Lo" level, the transistor 109 is turned off and the electromagnetic coil 103a is turned off. Current is stopped, the open / close element 103b is opened, and power supply via the main power supply terminal 105 is stopped. As a result, the main power supply terminal 105 is at the “Lo” level (no power supply state), the microprocessor 200 is in the non-operating state, the input A301 connected to the main power supply terminal 105 is at the “Lo” level, and the output A303 is also at the “Lo” level. Returned (see step S12 in FIG. 3).

時点Ｔ７は、イグニッションスイッチ１０４が再度オンにされ開閉素子１０３ｂが閉じて主電源端子１０５への給電が開始された状態を示す。これにより主電源端子１０５は”Ｈｉ”レベル(給電状態)になり、ラッチポイント３００が”Ｌｏ”レベルなのでトランジスタ２０２ｃはオフ状態にあるため、主電源回路１２２を介して主電源端子１０５に接続された入力Ａ３０１は”Ｈｉ”レベルにされる。時点Ｔ８は、主電源回路１２２を介してマイクロプロセッサ２００が給電されているため、マイクロプロセッサ２００が動作を開始した状態を示す。時点Ｔ９は、マイクロプロセッサ２００の入力Ａ３０１が”Ｈｉ”レベル、入力Ｂ３０２が”Ｌｏ”レベルにあることから、マイクロプロセッサ２００が副電源端子１０２への給電開始後のイグニッションスイッチ１０４の２回目以降のオンと判定した状態を示す。マイクロプロセッサ２００は図３のフローチャートのステップＳ２、Ｓ５、Ｓ９に従い、入力Ａ３０１が”Ｈｉ”レベル、入力Ｂ３０２が”Ｌｏ”レベルなのでＲＡＭ２００ｂの初期化等は行わない。 Time T7 shows a state in which the ignition switch 104 is turned on again, the switching element 103b is closed, and power supply to the main power supply terminal 105 is started. As a result, the main power supply terminal 105 is set to the “Hi” level (power supply state), and the latch point 300 is set to the “Lo” level, so that the transistor 202c is in the off state. The input A301 is set to the “Hi” level. Time T8 indicates a state in which the microprocessor 200 starts operating because the microprocessor 200 is supplied with power through the main power supply circuit 122. At time T9, since the input A301 of the microprocessor 200 is at the “Hi” level and the input B302 is at the “Lo” level, the microprocessor 200 starts the power supply to the sub power supply terminal 102 for the second and subsequent ignition switches 104. Indicates the state determined to be on. The microprocessor 200 does not initialize the RAM 200b in accordance with steps S2, S5, and S9 in the flowchart of FIG. 3 because the input A301 is at the “Hi” level and the input B302 is at the “Lo” level.

時点Ｔ１０は、通常の制御中にバッテリ配線の断線等の理由により副電源端子１０２への給電が停止してしまった状態を示す。これにより、副電源端子１０２は”Ｌｏ”レベル(無給電状態)になりトランジスタ２０４ｃがオフ状態になったことにより、入力Ａ３０１、入力Ｂ３０２が共に”Ｈｉ”レベルになり、マイクロプロセッサ２００は副電源給電異常と判定する。但しこの時は、ＲＡＭ初期化判定の後なのでＲＡＭの初期化は行わずに、上述の電子制御装置１００の外部に設置された警告装置１２７に警告信号出力３０６を送り、ユーザに警告を促したり、また、マイクロプロセッサ２００の端子３２４に接続された書き換え可能なＲＯＭ(又は不揮発性ＲＡＭ)１２６に副電源給電異常のデータを記憶して、例えば通信Ｉ／Ｆ１２８ａを介して外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送する(図３のステップＳ１０〜Ｓ１１参照)。そして時点Ｔ１１は、イグニッションスイッチ１０４がオフされ開閉素子１０３ｂが開放され主電源端子１０５への給電が停止した状態を示す。これにより副電源端子１０２及び主電源端子１０５が共に”Ｌｏ”レベル(無給電状態)になり、マイクロプロセッサ２００は非動作状態となり、入力Ａ３０１、入力Ｂ３０２及び出力Ａ３０３が全て”Ｌｏ”レベルとなる。 Time T10 indicates a state in which power supply to the sub power supply terminal 102 is stopped during normal control due to disconnection of the battery wiring or the like. As a result, the sub power supply terminal 102 is set to the “Lo” level (non-powered state) and the transistor 204c is turned off, so that both the input A301 and the input B302 are set to the “Hi” level. It is determined that the power supply is abnormal. However, at this time, since the RAM initialization determination is performed, the initialization of the RAM is not performed, and the warning signal output 306 is sent to the warning device 127 installed outside the electronic control device 100 to prompt the user to give a warning. Further, sub-power supply abnormality data is stored in a rewritable ROM (or non-volatile RAM) 126 connected to the terminal 324 of the microprocessor 200, and an external service tester 128, for example, via the communication I / F 128a. A code indicating that the sub power supply is abnormal is transferred to (see steps S10 to S11 in FIG. 3). At time T11, the ignition switch 104 is turned off, the open / close element 103b is opened, and power supply to the main power supply terminal 105 is stopped. As a result, both the sub power supply terminal 102 and the main power supply terminal 105 are set to the “Lo” level (non-powered state), the microprocessor 200 is set to the non-operating state, and the input A301, the input B302 and the output A303 are all set to the “Lo” level. .

時点Ｔ１２は、イグニッションスイッチ１０４が再びオンされて開閉素子１０３ｂが閉じて主電源端子１０５への給電が開始される状態を示す。副電源端子１０２への給電がなくトランジスタ２０２ｃ、２０４ｃが共にオフ状態なので入力Ａ３０１及び入力Ｂ３０２は共に”Ｈｉ”レベルとなる。そして時点Ｔ１３は、イグニッションスイッチ１０４がオンされてマイクロプロセッサ２００が動作開始したマイクロプロセッサ２００のＲＡＭ初期化判定時なので、マイクロプロセッサ２００が判定を行い、入力Ａ３０１及び入力Ｂ３０２が共に”Ｈｉ”レベルであるので、副電源給電異常と判定しさらにＲＡＭを初期化する状態を示す(図３のステップＳ３〜Ｓ４参照)。 Time T12 indicates a state in which the ignition switch 104 is turned on again, the switching element 103b is closed, and power supply to the main power supply terminal 105 is started. Since there is no power supply to the sub power supply terminal 102 and the transistors 202c and 204c are both off, the input A301 and the input B302 are both at the “Hi” level. At time T13, the microprocessor 200 makes a RAM initialization determination when the ignition switch 104 is turned on and the microprocessor 200 starts to operate. Therefore, the microprocessor 200 makes a determination, and both the input A301 and the input B302 are at the “Hi” level. Therefore, it is determined that the sub power supply is abnormal and the RAM is initialized (see steps S3 to S4 in FIG. 3).

なお図３のステップＳ３においてＲＡＭの初期化と同時に、図３のステップＳ１１と同様に、上述の副電源給電異常に関する警告信号出力３０６を送り、ユーザに警告を促したり、また、ＲＯＭ(又は不揮発性ＲＡＭ)１２６に副電源給電異常のデータを記憶して、外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送するようにしてもよい。また、副電源給電異常と判定し、ＲＡＭの初期化を行ったことを、警告信号出力３０６として送り、ユーザに警告を促したり、また、ＲＯＭ(又は不揮発性ＲＡＭ)１２６に副電源給電異常のデータとして記憶して、外部のサービス用テスタ１２８に副電源給電異常であることが判るコードを転送するようにしてもよい。 At the same time as the initialization of the RAM in step S3 in FIG. 3, as in step S11 in FIG. 3, the warning signal output 306 regarding the above-described sub power supply power supply abnormality is sent to alert the user, or the ROM (or nonvolatile memory) The auxiliary power supply abnormality data may be stored in the RAM 126 and a code indicating that the auxiliary power supply abnormality is detected may be transferred to the external service tester 128. Further, it is determined that the sub power supply power supply is abnormal and the initialization of the RAM is sent as a warning signal output 306 to alert the user, or the ROM (or nonvolatile RAM) 126 has a sub power supply power supply abnormality. Data stored as data may be transferred to an external service tester 128 that indicates a sub power supply power supply abnormality.

このように構成することにより、バッテリ１０１を接続した後のイグニッションスイッチ１０４が１回目のオンと２回目以降のオンを速やかに判定して、必要な時にＲＡＭを初期化することができる。また、主電源端子１０５への給電がある時に、副電源端子１０２に給電されているか否かを確実に検出することができる。さらに、イグニッションスイッチ１０４をオンした後に副電源端子１０２に給電されていないときは、イグニッションスイッチ１０４が１回目のオンであるか否かの判定を無効にしてＲＡＭの初期化を行うことで、不定値となったＲＡＭの制御データを使用せずに内燃機関を制御できる。 By configuring in this way, the ignition switch 104 after the battery 101 is connected can quickly determine whether the switch is turned on for the first time and on after the second time, and the RAM can be initialized when necessary. In addition, when power is supplied to the main power supply terminal 105, it is possible to reliably detect whether power is supplied to the sub power supply terminal 102. Further, when power is not supplied to the sub power supply terminal 102 after the ignition switch 104 is turned on, the initialization of the RAM is performed by invalidating the determination as to whether or not the ignition switch 104 is turned on for the first time. The internal combustion engine can be controlled without using the RAM control data.

また、副電源端子１０２に給電されていないことを検知した場合に、副電源端子１０２に給電されていないことによる不確定な誤差補正データや故障データを記憶しているＲＡＭがイグニッションスイッチ１０４をオンする度に初期化されることを異常としてユーザに警告することができる。 In addition, when it is detected that power is not supplied to the sub power supply terminal 102, the RAM that stores indefinite error correction data and failure data due to the fact that power is not supplied to the sub power supply terminal 102 turns on the ignition switch 104. It is possible to warn the user that it is initialized every time it is done.

また、副電源端子１０２に給電されていないことを検知した場合に、副電源端子１０２に給電されていないことを、給電されていない状態でもデータを記憶するＲＯＭや不揮発性ＲＡＭに記憶させることにより、サービス用テスタなどを介して外部に副電源給電異常を知らせることができる。 Further, when it is detected that power is not supplied to the sub power supply terminal 102, the fact that the power is not supplied to the sub power supply terminal 102 is stored in a ROM or nonvolatile RAM that stores data even in a state where power is not supplied. The sub power supply power supply abnormality can be notified to the outside through a service tester or the like.

この発明による電子制御装置を設けた内燃機関の制御系の概略構成図である。1 is a schematic configuration diagram of a control system of an internal combustion engine provided with an electronic control device according to the present invention. 図１の電子制御装置の構成の一例を示す図である。It is a figure which shows an example of a structure of the electronic controller of FIG. この発明による電子制御装置のマイクロプロセッサの処理を示すフローチャートである。It is a flowchart which shows the process of the microprocessor of the electronic controller by this invention. この発明におけるバッテリからの給電開始時からの電子制御装置の動作タイミングチャートである。It is an operation | movement timing chart of the electronic control apparatus from the time of the electric power feeding start from the battery in this invention. 図４の所定の時点でのそれぞれの各信号とマイクロプロセッサの動作の関係を示す図である。FIG. 5 is a diagram showing the relationship between each signal and the operation of the microprocessor at a predetermined time in FIG. 4.

Explanation of symbols

１内燃機関、１００電子制御装置、１０１バッテリ、１０２副電源端子、１０３電源リレー、１０３ａ電磁コイル、１０３ｂ開閉素子、１０４イグニッションスイッチ、１０５主電源端子、１０６，１０８，１２３，１２５ダイオード、１０７ウォッチドッグタイマ回路、１０９，１２０ｂ，１２１ｂ，１２７ｂ，２０１ｂ，２０１ｄ，２０２ｃ，２０３ａ，２０３ｃ，２０４ｃトランジスタ、１１０，１１１，１２０ａ，１２７ａ，２０１ａ，２０１ｃ，２０２ａ，２０３ｂ，２０３ｄ，２０４ａ電流制限抵抗、１１２圧力センサ、１１３スロットル開度センサ、１１４内燃機関回転角検出センサ、１１５，１１８デジタル入力Ｉ／Ｆ、１１６，１１７アナログ入力Ｉ／Ｆ、１２０燃料噴射用インジェクタ、１２１点火装置、１２２主電源回路、１２４副電源回路、１２６書換え可能なＲＯＭ、１２７警告装置、１２８サービス用テスタ、１２８ａ通信インターフェイス、１３０エアークリーナ、１３１吸気管、１３２スロットル、２００マイクロプロセッサ、２００ａＲＯＭ、２００ｂＲＡＭ、２００ｃＣＰＵ、２０１ラッチ回路、２０２判定回路、２０２ｂ電圧分圧抵抗、２０２ｄ，２０４ｂ電位固定抵抗、２０３ラッチセット回路、２０４バッテリ配線断線検出回路、３００ラッチポイント、３０１入力Ａ、３０２入力Ｂ、３０３出力Ａ、３０４インジェクション信号出力、３０５点火信号出力、３０６警告信号出力、３１１ＲＡＭ保持電源端子、３１２〜３２４，４０１〜４０９端子。 DESCRIPTION OF SYMBOLS 1 Internal combustion engine, 100 Electronic controller, 101 Battery, 102 Sub power terminal, 103 Power relay, 103a Electromagnetic coil, 103b Open / close element, 104 Ignition switch, 105 Main power terminal, 106, 108, 123, 125 Diode, 107 Watchdog Timer circuit 109, 120b, 121b, 127b, 201b, 201d, 202c, 203a, 203c, 204c Transistor, 110, 111, 120a, 127a, 201a, 201c, 202a, 203b, 203d, 204a Current limiting resistor, 112 Pressure sensor , 113 Throttle opening sensor, 114 Internal combustion engine rotation angle detection sensor, 115, 118 Digital input I / F, 116, 117 Analog input I / F, 120 Fuel injector 1 DESCRIPTION OF SYMBOLS 1 Ignition device, 122 Main power supply circuit, 124 Sub power supply circuit, 126 Rewritable ROM, 127 Warning device, 128 Service tester, 128a Communication interface, 130 Air cleaner, 131 Intake pipe, 132 Throttle, 200 Microprocessor, 200a ROM , 200b RAM, 200c CPU, 201 latch circuit, 202 determination circuit, 202b voltage dividing resistor, 202d, 204b fixed potential resistor, 203 latch set circuit, 204 battery wire disconnection detection circuit, 300 latch point, 301 input A, 302 input B, 303 output A, 304 injection signal output, 305 ignition signal output, 306 warning signal output, 311 RAM holding power supply terminal, 312 to 324, 401 to 409 terminal.

Claims

An open / close element that is actuated by an ignition switch from a battery and a microprocessor that is powered and operated via a main power supply circuit, and that is powered via the main power supply circuit and constantly powered from the battery via a secondary power supply circuit. An electronic control device comprising: a volatile memory that temporarily stores data to be updated by holding data by power supply from the sub power circuit even in a state where power is not supplied from the power circuit;
An initial activation signal generating means for generating an initial activation signal indicating that the ignition switch is turned on for the first time after power is supplied from the battery to the volatile memory via the sub power supply circuit;
A battery wiring disconnection detection circuit is provided at a connection point between the battery and the sub power circuit, and the ignition switch is turned on and power is supplied from the main power circuit to the microprocessor. Sub power supply power supply abnormality signal generating means for generating a sub power supply power supply abnormality signal when it is detected through the battery wiring disconnection detection circuit that power supply to the volatile memory is not performed via
First volatile memory initialization means for initializing the volatile memory when the ignition switch is turned on for the first time after power is supplied to the volatile memory in accordance with the initial activation signal;
When the ignition switch is turned on and the power supply to the microprocessor is started from the main power supply circuit, if the sub power supply power supply abnormality signal is generated, the state of the initial activation signal is ignored and the volatile memory is ignored. Second volatile memory initialization means for performing initialization of
Sub power supply power supply abnormality warning means for generating a warning to the user based on the sub power supply power supply abnormality signal,
With
The first activation signal generating means is 1 by a first level indicating that the power supply of the sub power source is once turned off and then reconnected in a state where the ignition switch is turned off, and then the ignition switch is turned on again. It is memorized that it is on for the first time, and after that, based on this memory, a signal to be the first activation signal is generated in the microprocessor, and the first level is set to the second level, so that it can be judged as the second time or later. Latch means for operating, the first volatile memory initialization means initializes the volatile memory based on the initial activation signal,
In a state where the ignition switch is on, when the microprocessor determines that the sub power supply power supply abnormality is in accordance with the sub power supply power supply abnormality signal generated by the sub power supply power supply abnormality signal generating means, the second volatile property is generated. Further comprising an initialization prohibiting means for not operating the memory initializing means,
Even when the sub power supply power supply abnormality warning means does not operate the second volatile memory initialization means by the initialization prohibiting means, the sub power supply power supply abnormality signal in the state where the ignition switch is turned on. To warn the user ,
The initial activation signal generating means includes a latch circuit, a determination circuit, and a latch set circuit that constitute the latch means,
The latch circuit is in a state where the ignition switch is turned off, the battery is once disconnected and then reconnected, and then the output signal is reset to the first level when the ignition switch is turned on again. Memory circuit
The determination circuit is a circuit for determining a logic level of an output signal of the memory circuit and inputting a determination signal to be the initial activation signal to the microprocessor.
The latch set circuit is a circuit that supplies a set signal to the latch circuit according to a set command signal generated by the microprocessor to generate the second level output signal.
The first volatile memory initialization means initializes the volatile memory based on the initial activation signal input via the latch circuit and the determination circuit, and then performs the above-described via the latch set circuit. Set the latch circuit,
In the initial operation immediately after the ignition switch is turned on when the microprocessor determines that the sub power supply power supply abnormality signal is generated according to the sub power supply power supply abnormality signal generated by the sub power supply power supply abnormality signal generation means. The second volatile memory initialization unit is not activated when the second volatile memory initialization unit is enabled and the sub power supply power supply abnormality signal is generated with the ignition switch turned on. An electronic control device.

2. The electronic control unit according to claim 1 , further comprising sub power supply power supply abnormality storage means for storing a sub power supply power supply abnormality signal according to the sub power supply power supply abnormality signal when the microprocessor determines that the sub power supply power supply abnormality has occurred.