Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4360112B2 - 積層セラミック電子部品の製造方法 - Google Patents
[go: Go Back, main page]

JP4360112B2 - 積層セラミック電子部品の製造方法 - Google Patents

積層セラミック電子部品の製造方法 Download PDF

Info

Publication number
JP4360112B2
JP4360112B2 JP2003101043A JP2003101043A JP4360112B2 JP 4360112 B2 JP4360112 B2 JP 4360112B2 JP 2003101043 A JP2003101043 A JP 2003101043A JP 2003101043 A JP2003101043 A JP 2003101043A JP 4360112 B2 JP4360112 B2 JP 4360112B2
Authority
JP
Japan
Prior art keywords
multilayer ceramic
electrode
atmosphere
electrode paste
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2003101043A
Other languages
English (en)
Other versions
JP2004311605A (ja
Inventor
裕司 宇熊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2003101043A priority Critical patent/JP4360112B2/ja
Publication of JP2004311605A publication Critical patent/JP2004311605A/ja
Application granted granted Critical
Publication of JP4360112B2 publication Critical patent/JP4360112B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は積層セラミック電子部品の製造方法に関し、特に内部電極を有するセラミック素子の表面に内部電極に電気的に接続されるCu外部電極を形成するためにCuを含む電極ペーストを焼付ける工程を有する、たとえば積層セラミックコンデンサなどの積層セラミック電子部品を製造する積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術】
この発明の背景となる従来のセラミック電子部品のための熱処理方法が、特開平7−106191号公報に開示されている。特開平7−106191号公報に開示されているセラミック電子部品のための熱処理方法は、電極ペーストの焼付けなどのように、セラミック電子部品の製造に際して付与される熱処理方法であって、雰囲気中に水蒸気を導入しながら行う熱処理方法である(特許文献1参照)。
上述のように電極ペーストを焼付けるための雰囲気中に水蒸気を入れれば、電極ペースト中のガラスのぬれ性がよくなり、電極ペースト中の金属の焼結性がよくなる。
そのため、上述のように電極ペーストを焼付けることによって外部電極が形成される積層セラミック電子部品では、外部電極の緻密性がよく、外部電極の表面にめっき膜を形成する際に、めっき液が外部電極の内側に浸入しにくく、めっき液によって電気的な特性が劣化されにくい。
【0003】
【特許文献1】
特開平7−106191号公報
【0004】
【発明が解決しようとする課題】
ところが、上述の従来の技術では、電極ペーストを焼付けるための雰囲気中に最初から最後まで水蒸気を入れているので、電極ペーストを焼付ける初期の段階において電極ペースト中の金属が酸化されてしまう。
そのため、上述の従来の技術で外部電極が形成される積層セラミック電子部品では、外部電極と内部電極との電気的な接合性が悪く、製造される積層セラミック電子部品が積層セラミックコンデンサである場合には十分な大きさの静電容量が得られない場合がある。
一方、電極ペーストを焼付けるための雰囲気中に水蒸気を入れない場合には、電極ペースト中の金属が酸化されることが防止されるが、電極ペースト中の金属が焼結しにくくなって、外部電極の緻密性が悪くなり、外部電極にポアが生じやすい。そのため、外部電極の表面にめっき膜を形成する際に、めっき液が外部電極の内側に浸入し、製造される積層セラミック電子部品が積層セラミックコンデンサである場合には絶縁抵抗(IR)が不良になる場合がある。
上述のように、電極ペーストを焼付けることによって外部電極が形成される積層セラミック電子部品の製造方法では、外部電極の緻密性と外部電極および内部電極の電気的な接合性とを両立することが困難であった。
【0005】
それゆえに、この発明の主たる目的は、外部電極の緻密性がよくしかも外部電極と内部電極との電気的な接合性がよい積層セラミック電子部品を製造することができる積層セラミック電子部品の製造方法を提供することである。
【0006】
【課題を解決するための手段】
この発明にかかる積層セラミック電子部品の製造方法は、内部電極を有するセラミック素子の表面に内部電極に電気的に接続されるCu外部電極を形成するために、セラミック素子の表面にCuおよびバインダを含む電極ペーストを所定の雰囲気で焼付ける工程を有する積層セラミック電子部品の製造方法において、電極ペーストを焼付ける工程は、電極ペースト中のバインダを除去する脱バインダ部および脱バインダ部の後段である電極ペースト中のCuを焼結する焼結部を含み、焼結部は、電極ペースト中のCuの焼結開始温度から最高温度まで上昇させる前半部と、最高温度に達したとき以降である後半部とからなり、脱バインダ部と焼結部の前半部とを除いた焼結部の後半部において、N 2 のみからなる酸素濃度5ppm以下の雰囲気中に水蒸気を入れることを特徴とする、積層セラミック電子部品の製造方法である。
この発明にかかる積層セラミック電子部品の製造方法では、最高温度に達したとき以降である焼成部の後半部において雰囲気中に水蒸気を入れるので、電極ペースト中のCuが酸化されることが防止されてCu外部電極と内部電極との電気的な接続性が確保されるとともに、電極ペースト中のCuが焼結してCu外部電極の緻密性が確保される。
【0007】
さらに、この発明にかかる積層セラミック電子部品の製造方法では、焼結部の後半部において、N 2 のみからなる酸素濃度5ppm以下の雰囲気中に水蒸気を入れるので、電極ペースト中のCuが酸化されることがさらに防止され、製造される積層セラミック電子部品が積層セラミックコンデンサである場合には静電容量が小さくなることがさらに防止される。
【0008】
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【0009】
【発明の実施の形態】
図1はこの発明が適用される積層セラミックコンデンサの一例を示す図解図である。図1に示す積層セラミックコンデンサ10は、直方体状のセラミック素子12を含む。セラミック素子12は、誘電体からなる多数のセラミック層14を含む。これらのセラミック層14は積層される。セラミック層14間には、Niを用いた内部電極16aおよび16bが交互に形成される。この場合、内部電極16aは一端部がセラミック素子12の一端部に延びて形成され、内部電極16bは一端部がセラミック素子12の他端部に延びて形成される。また、内部電極16aおよび16bは、中間部および他端部がセラミック層14を介して重なり合うように形成される。
【0010】
セラミック素子12の一端面には、Cuを用いた外部電極18aが内部電極16aに接続されるように形成される。同様に、セラミック素子12の他端面には、Cuを用いた外部電極18bが内部電極16bに接続されるように形成される。
【0011】
また、外部電極18aおよび18bの表面には、はんだ食われを防止するためにNiを用いた第1のめっき膜20aおよび20bがそれぞれ形成される。さらに、第1のめっき膜20aおよび20bの表面には、はんだ付け性をよくするためにSnを用いた第2のめっき膜22aおよび22bがそれぞれ形成される。
【0012】
次に、図1に示す積層セラミックコンデンサ10の製造方法について説明する。
【0013】
(実験例1)
図1に示す積層セラミックコンデンサ10を製造するためには、まず、セラミック素子12が通常の方法で形成される。すなわち、多数の誘電体セラミックグリーンシートが形成される。誘電体セラミックグリーンシートの所定のものの一方主面上には、Niを用いた内部電極材料を印刷することによって内部電極材料層が形成される。そして、それらの誘電体セラミックグリーンシートは、積層され、圧着され、所定の大きさにカットされ、焼成される。それによって、多数のセラミック層14間に内部電極16aおよび16bを有するセラミック素子12が形成される。
【0014】
そして、セラミック素子12の両側面には、電極ペーストを焼付けることによって、外部電極18aおよび18bがそれぞれ形成される。
この場合、電極ペーストとしては、金属(Cu)60〜80wt%、ガラス10〜30wt%およびバインダとしてのワニス10〜20wt%含有するものが用いられる。
また、上述のように電極ペーストを焼付けるためには、セラミック素子12の両側面に電極ペーストが塗布され、塗布された電極ペーストがベルト式連続焼付け炉で焼成される。
【0015】
このようにして電極ペーストを焼成するゾーンは、その焼成プロファイルを図2に示すように、電極ペースト中のバインダを除去する脱バインダ部と脱バインダ部の後段である電極ペースト中の金属を焼結する焼結部との2つのゾーンに分割される。
【0016】
前段の脱バインダ部の前半部は、室温から約400℃であり、そのときの雰囲気の酸素濃度は、200〜500ppmとされる。
脱バインダ部の後半部は、約400℃から約750℃であり、そのときの雰囲気の酸素濃度は、50〜300ppmとされる。
後段の焼結部の前半部は、約750℃から最高温度(約820℃)であり、そのときの雰囲気の酸素濃度は、5ppm以下(N2 のみ)とされる。
焼結部の後半部は、最高温度(約820℃)に達したとき以降であり、本実験例においては最高温度(約820℃)で一時保持され、その後、その最高温度から降温されて約600℃になるまでである。そのときの雰囲気の酸素濃度は、5ppm以下(N2 のみ)とされる。
【0017】
また、実験例1では、雰囲気に水蒸気を添加する範囲については、水蒸気を添加する範囲が「なし」である場合と、「脱バインダ部の前半部」である場合と、「脱バインダ部の後半部」である場合と、「焼結開始温度以降」(電極ペーストにCuを含む本実験例1の場合は約750℃以降の焼結部の前半部)である場合と、「最高温度以降」(本実験例1の場合は約820℃以降の焼結部の後半部)である場合と、「全体」(脱バインダ部および焼結部)である場合との6通りの場合とされる。この場合、水蒸気を添加した雰囲気は、上述のそれぞれの酸素濃度の雰囲気に10vol%の水蒸気が添加された雰囲気とされる。たとえば、雰囲気に水蒸気を添加する範囲が「最高温度以降」(焼結部の後半部)である場合の雰囲気は、酸素濃度が5ppm以下(N2 のみ)の雰囲気に10vol%の水蒸気が添加された雰囲気とされる。
【0018】
上述の条件で形成された外部電極18aおよび18bの表面には、めっき液中でNiをめっきすることによって、第1のめっき膜20aおよび20bがそれぞれ形成される。
【0019】
そして、第1のめっき膜20aおよび20bの表面には、めっき液中でSnをめっきすることによって、第2のめっき膜22aおよび22bがそれぞれ形成される。それによって、積層セラミックコンデンサ10が製造される。
【0020】
上述の条件で製造された積層セラミックコンデンサ10(試験数量n=70個)について、静電容量(μF)および信頼性試験でのIR不良数(個)を評価し、その結果を表1に示した。なお、表1には、静電容量(μF)については、70個の積層セラミックコンデンサ10の平均値を示した。また、表1には、信頼性試験でのIR不良数(個)については、耐湿負荷試験として、70個の積層セラミックコンデンサ10を85℃および相対湿度85%の環境に置き、それらの積層セラミックコンデンサ10に定格電圧を印加し、それらの積層セラミックコンデンサ10を2000時間経過後に、それらの積層セラミックコンデンサ10の絶縁抵抗を測定し、絶縁抵抗が106 Ω以下となったものをIRが不良であるものとして示した。
【0021】
【表1】
Figure 0004360112
【0022】
表1に示す結果より、雰囲気に水蒸気を添加する範囲が「なし」の場合および「脱バインダ部の前半部」の場合には、信頼性試験でのIR不良が発生していることが分かる。
また、表1に示す結果より、雰囲気に水蒸気を添加する範囲が「脱バインダ部の後半部」の場合、「焼結開始温度以降」の場合および「全体」の場合には、静電容量(μF)が低下していることが分かる。
それに対して、表1に示す結果より、図2に示す焼成プロファイルの後段の焼結部において雰囲気の酸素濃度を5ppm以下とするとともに、その焼成プロファイルの「最高温度以降」(後段の焼結部の後半部)において雰囲気に水蒸気を添加した本願発明の範囲内の製造方法によれば、製造された積層セラミックコンデンサにおいて、静電容量(μF)が大きくしかもIR不良数(個)が少ないことが分かる。
【0023】
(実験例2)
実験例2では、実験例1と同様にして、セラミック素子12が形成される。
また、実験例2では、実験例1で用いられたものと同様の電極ペーストおよびベルト式連続焼付け炉が用いられる。
さらに、実験例2では、外部電極18aおよび18bを形成する電極ペーストを焼付ける焼成プロファイル、そのときの雰囲気の酸素濃度を、実験例1と同様にした。
【0024】
ただし、実験例2では、焼結部の後半部において、雰囲気に水蒸気を0vol%、0.5vol%、1vol%、5vol%、10vol%、20vol%または50vol%添加した場合の7通りの場合とした。
【0025】
上述の条件で製造された積層セラミックコンデンサ10(試験数量n=70個)について、実験例1と同様にして、静電容量(μF)および信頼性試験でのIR不良数(個)を評価し、その結果を表2に示した。
【0026】
【表2】
Figure 0004360112
【0027】
表2に示す結果より、静電容量(μF)は、雰囲気への水蒸気の添加の有無によって変化しないが、信頼性試験でのIR不良数(個)は、雰囲気への水蒸気の添加の有無によって大きく差がでていることが分かる。
これは、雰囲気に水蒸気を入れたことにより、その雰囲気の酸素濃度を上げたときよりも、金属とガラスの濡れ性が改善され、Cuの焼結が進むと同時に外部電極中の空隙にガラスが移動しやすくなるために、外部電極の緻密性が向上し、信頼性試験でのIR不良数(個)も減少すると考えられる。
さらに、表2に示す結果より、焼成プロファイルの後段の焼結部において雰囲気の酸素濃度を5ppm以下とするとともに、その焼成プロファイルの後段の焼結部の後半部において雰囲気に水蒸気を添加した本願発明の範囲内の製造方法によれば、製造された積層セラミックコンデンサにおいて、静電容量(μF)が大きくしかもIR不良数(個)が少ないことが分かる。
【0028】
(実験例3)
実験例3では、実験例1と同様にして、セラミック素子12が形成される。
また、実験例3では、実験例1で用いられたものと同様の電極ペーストおよびベルト式連続焼付け炉が用いられる。
【0029】
ただし、実験例3では、前段の脱バインダ部において、室温から約750℃に上昇され、そのときの雰囲気の酸素濃度は、200〜500ppmとされる。
また、後段の焼結部では、約750℃から最高温度(約820℃)に上昇され、その最高温度で一時保持され、その後、その最高温度から約600℃に下降され、そのときの雰囲気の酸素濃度は、5ppm以下(N2 のみ)と、50ppmと、100ppmとの3通りの酸素濃度とされる。
さらに、後段の焼結部の後半部では、雰囲気に水蒸気を添加しない場合と、雰囲気に水蒸気を5vol%添加した場合との2通りの場合とされる。
【0030】
上記の条件で製造された積層セラミックコンデンサ10(試験数量n=70個)について、実験例1と同様にして、静電容量(μF)および信頼性試験でのIR不良数(個)を評価し、その結果を表3に示した。
【0031】
【表3】
Figure 0004360112
【0032】
表3に示す結果より、静電容量(μF)は、雰囲気の酸素濃度によって影響を受けていることが分かる。
また、表3に示す結果より、信頼性試験でのIR不良数(個)は、雰囲気への水蒸気の添加の有無に影響を受けていることが分かる。
さらに、表3に示す結果より、後段の焼結部において雰囲気の酸素濃度を5ppm以下とするとともに、後段の焼結部の後半部において雰囲気に水蒸気を添加した本願発明の範囲内の製造方法によれば、製造された積層セラミックコンデンサにおいて、静電容量(μF)が大きくしかもIR不良数(個)が少ないことが分かる。
【0033】
なお、上述の各実験例では、内部電極16aおよび16bにNiが用いられ、第1のめっき膜20aおよび20bにNiが用いられ、第2のめっき膜22aおよび22bにSnが用いられているが、この発明では、それらには他の材料が用いられてもよい
【0034】
また、上述の各実験例では、第1のめっき膜20aおよび20bと第2のめっき膜22aおよび22bとの2層のめっき膜を有するが、この発明は、1層または3層以上のめっき膜を有する積層セラミックコンデンサあるいはめっき膜を有しない積層セラミックコンデンサにも適用され得る。
【0035】
さらに、上述の各実験例では積層セラミックコンデンサの製造方法を例にとって説明したが、この発明は、積層セラミックコンデンサの他に、積層セラミックバリスタ、積層セラミックインダクタ、積層セラミックサーミスタなど、内部電極およびそれに接続される外部電極を有する種々の積層セラミック電子部品の製造方法に適用することが可能である。
【0036】
さらに、上述の各実験例では複数の内部電極が用いられているが、積層セラミックコンデンサ、積層セラミックバリスタ、積層セラミックサーミスタにおいては2枚以上の内部電極が用いられてもよく、また、積層セラミックインダクタにおいては1枚以上の内部電極が用いられてもよい。
【0037】
【発明の効果】
この発明によれば、Cu外部電極の緻密性がよくしかもCu外部電極と内部電極との電気的な接合性がよい積層セラミックコンデンサなどの積層セラミック電子部品を製造することができる。そのため、この発明にかかる積層セラミック電子部品の製造方法で積層セラミックコンデンサを製造する場合には、静電容量の減少およびIRの不良を防止することができる。
さらに、この発明にかかる積層セラミック電子部品の製造方法では、焼結部の後半部において、N 2 のみからなる酸素濃度5ppm以下の雰囲気中に水蒸気を入れるので、電極ペースト中のCuが酸化されることがさらに防止され、製造される積層セラミック電子部品が積層セラミックコンデンサである場合には静電容量が小さくなることがさらに防止される。
【図面の簡単な説明】
【図1】この発明が適用される積層セラミックコンデンサの一例を示す図解図である。
【図2】実験例1において電極ペーストを焼成する焼成プロファイルを示す図解図である。
【符号の説明】
10 積層セラミックコンデンサ
12 セラミック素子
14 セラミック層
16a、16b 内部電極
18a、18b 外部電極
20a、20b 第1のめっき膜
22a、22b 第2のめっき膜

Claims (1)

  1. 内部電極を有するセラミック素子の表面に前記内部電極に電気的に接続されるCu外部電極を形成するために、前記セラミック素子の表面にCuおよびバインダを含む電極ペーストを所定の雰囲気で焼付ける工程を有する積層セラミック電子部品の製造方法において、
    前記電極ペーストを焼付ける工程は、前記電極ペースト中のバインダを除去する脱バインダ部および前記脱バインダ部の後段である前記電極ペースト中のCuを焼結する焼結部を含み、
    前記焼結部は、前記電極ペースト中のCuの焼結開始温度から最高温度まで上昇させる前半部と、最高温度に達したとき以降である後半部とからなり、
    前記脱バインダ部と前記焼結部の前半部とを除いた前記焼結部の後半部において、N 2 のみからなる酸素濃度5ppm以下の雰囲気中に水蒸気を入れることを特徴とする、積層セラミック電子部品の製造方法。
JP2003101043A 2003-04-04 2003-04-04 積層セラミック電子部品の製造方法 Expired - Lifetime JP4360112B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003101043A JP4360112B2 (ja) 2003-04-04 2003-04-04 積層セラミック電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003101043A JP4360112B2 (ja) 2003-04-04 2003-04-04 積層セラミック電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2004311605A JP2004311605A (ja) 2004-11-04
JP4360112B2 true JP4360112B2 (ja) 2009-11-11

Family

ID=33464964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003101043A Expired - Lifetime JP4360112B2 (ja) 2003-04-04 2003-04-04 積層セラミック電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP4360112B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6597008B2 (ja) * 2015-07-16 2019-10-30 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JPWO2024166468A1 (ja) * 2023-02-10 2024-08-15

Also Published As

Publication number Publication date
JP2004311605A (ja) 2004-11-04

Similar Documents

Publication Publication Date Title
JP6679964B2 (ja) 積層セラミックコンデンサ
US20160284474A1 (en) Laminated ceramic electronic component
JP2006339536A (ja) 電子部品および電子部品の製造方法
JP2012004480A (ja) 電子部品の製造方法及び電子部品
JP3359522B2 (ja) 積層セラミックコンデンサの製造方法
JP2943380B2 (ja) 積層セラミックコンデンサとその製造方法
JP5668429B2 (ja) 積層セラミック電子部品
JPH04320017A (ja) 積層セラミックコンデンサとその製造方法およびそれに用いる外部電極用ペースト
JPH11243029A (ja) 端子用導電性ペーストおよび積層セラミックコンデンサ
JP3716746B2 (ja) 積層セラミック電子部品及びその製造方法
JP4360112B2 (ja) 積層セラミック電子部品の製造方法
JP5251589B2 (ja) セラミックコンデンサの製造方法
JP4300770B2 (ja) 電子部品の製造方法
JP2000077260A (ja) 積層セラミック電子部品及びその製造方法
JP3554957B2 (ja) 積層セラミック電子部品及びその製造方法
JP3965953B2 (ja) 積層セラミック電子部品の焼成方法
JP4581584B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP3531794B2 (ja) セラミック電子部品の端子電極形成方法
JPH07201637A (ja) 積層セラミック電子部品
JPH10284338A (ja) 積層セラミック電子部品およびその製造方法
JP2004235375A (ja) セラミック電子部品
JPH10144559A (ja) 端子電極ペースト、積層電子部品、およびその製造方法
JPH08273970A (ja) 積層セラミック電子部品
JP4207458B2 (ja) 積層セラミックコンデンサの製造方法
JP4568965B2 (ja) 積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051128

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080829

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080930

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081028

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090721

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090803

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4360112

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120821

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130821

Year of fee payment: 4

EXPY Cancellation because of completion of term