JP4361666B2

JP4361666B2 - 表示装置及びその駆動回路

Info

Publication number: JP4361666B2
Application number: JP2000181451A
Authority: JP
Inventors: 一弥木下; 忠己前田
Original assignee: Noritake Itron Corp
Current assignee: Noritake Itron Corp
Priority date: 2000-06-16
Filing date: 2000-06-16
Publication date: 2009-11-11
Anticipated expiration: 2020-06-16
Also published as: JP2001356727A

Description

【０００１】
【発明の属する技術分野】
この発明は、複数の表示画素を有する表示装置とその駆動回路に関し、特に表示画素の階調表示を行う表示装置とその駆動回路に関する。
【０００２】
【従来の技術】
複数の表示画素を有する表示装置の１つとして、蛍光表示管がある。蛍光表示管は、一方が透明な真空容器（外囲器）の中でカソードから放出される電子を複数のアノード上に塗布された蛍光体に衝突発光させて所望のパターンを表示する電子管である。図６は、従来の一般的な蛍光表示管とその駆動回路の構成を示すブロック図である。同図において、蛍光表示管１は、真空排気された外囲器２内に蛍光体３が塗布された複数のアノード４と、アノード４から離間して配置されたカソード５と、アノード４とカソード５の間に配置されてカソード５から放出される電子を制御するグリッド６とを備えている。
【０００３】
ここで、カソード５は電子放出材料が塗布されたフィラメントであり、センタータップ付きトランス７を介して交流電源８に接続されるとともに、トランス７のセンタータップを通してグランドと直流電源９のマイナス側とに接続されている。グリッド６はメッシュ状であり、直流電源９のプラス側に接続されている。各アノード４は駆動回路６０のドライバ回路６２に接続されている。
【０００４】
従来の駆動回路６０は、入力された表示データを所定の表示周期の間保持するメモリ部６１と、メモリ部６１から出力された表示データに基づいて個々のアノード４に印加する正電圧をＯＮ／ＯＦＦするドライバ回路６２とを備えている。メモリ部６１のデータ入力端子にはシリアル信号線２０が接続されており、データ入力端子にシリアル入力された表示データはメモリ６１においてパラレルデータに変換されて保持され、図示しない読み出し信号に応じてデータ出力端子からパラレルデータとして出力される。ドライバ回路６２は、メモリ部６１から出力されたパラレルデータに基づいて表示する画素のアノード４を駆動し、アノード４上の蛍光体３を発光させる。
【０００５】
【発明が解決しようとする課題】
このように構成された従来の表示装置において、画素の輝度を変更するためには、人間の目に残像が発生する時間内で画素の発光時間と消光時間の比を変えて見かけの輝度を変更する方法が用いられていた。蛍光表示管に限れば、グリッド６やアノード４に印加する電圧を変化させる方法もあるが、これらの方法はいずれも画面全体の輝度を変更するものであり、個々の画素を階調表示するものではなかった。
この発明の目的は、個々の画素を階調表示することが可能な表示装置を提供することである。
【０００６】
【課題を解決するための手段】
上述した課題を解決するために、この発明の表示装置に用いる駆動回路は、表示画素ごとに２ビットで表される画素情報を受信し格納するメモリと、パルス幅の異なる高々２ ² 個のパルス信号を出力するパルス発生回路と、メモリに格納された画素情報とパルス発生回路から出力される高々２ ² 個のパルス信号とを入力とし、画素情報に基づいてパルス信号の１つを表示画素ごとに選択して出力するパルス信号選択回路と、所定の表示期間においてパルス信号選択回路から出力されるパルス信号のパルス幅に対応した期間、各表示画素を駆動するドライバ回路とを備え、パルス発生回路から出力されるパルス信号のパルス幅は、外部からパルス発生回路に入力されるパルス幅設定信号及び表示画素の表示モードを階調表示モードと画素情報の１ビット目のデータで作る画面及び画素情報の２ビット目のデータで作る画面を演算した結果を表示する画面合成モードとに切り換える表示モード信号の組み合わせにより設定されることによって特徴づけられる。
【０００８】
この発明の表示装置の一構成例は、外囲器内に、蛍光体が塗布された複数のアノードと、これらアノードの上方に離間して設けられたグリッドと、グリッドの上方に離間して設けられたカソードとを有する蛍光表示管と、蛍光体が塗布された複数のアノードから構成される複数の表示画素を点灯駆動する駆動回路とを備えており、駆動回路に前述した駆動回路を用いている。また、この発明の表示装置の一例は、外囲器内に、蛍光体が塗布された複数のアノードと、これらアノードの上方に離間して設けられたグリッドと、グリッドの上方に離間して設けられたカソードとを有する蛍光表示管と、蛍光体が塗布された複数のアノードから構成される複数の表示画素を点灯駆動する駆動回路とを備えており、駆動回路は、表示画素ごとに２ ² ビットで表される画素情報と表示画素の表示モードを階調表示モードと画素情報の１ビット目のデータで作る画面及び画素情報の２ビット目のデータで作る画面を演算した結果を表示する画面合成モードとに切り換える表示モード信号とが入力され、所定の表示周期中において異なる点灯期間を示す高々２ ² 個のパルス幅の中から画素情報と表示モード信号との組み合わせによって選択されたパルス幅の期間、表示画素を点灯することにより各表示画素を２ ² 階調又は２画面の合成で表示するように構成されている。
【０００９】
【発明の実施の形態】
以下に図を用いて発明の実施の形態を説明する。
はじめに、この発明の実施の形態の前段となる参考例について説明する。
図１は、この発明の参考例を示すブロック図であり、前述した図６と同一部分には同一符号を付してある。この参考例の駆動回路１０が前述した図６の駆動回路６０と異なる点は、メモリ部１１を表示画素ごとにｎビット（ｎは２以上の整数）で表される各画素の輝度を示す画素情報を格納可能に構成したことと、パルス幅の異なる高々２n個のパルス信号を出力するパルス発生回路１３及びメモリ部１１に格納された画素情報とパルス発生回路１３から出力される高々２n個のパルス信号とを入力とし、画素情報に基づいてパルス信号の１つを表示画素ごとに選択して出力するパルス信号選択回路１４を備えるようにしたことである。
【００１０】
この駆動回路１０は、メモリ部１１と、パルス発生回路１３と、パルス信号選択回路１４と、ドライバ回路１５とを備えており、表示画素ごとの画素情報のビット数ｎを２ビットとし、駆動出力点数を１４４点としている。この場合、メモリ部１１は、それぞれ１４４ビットの情報を記憶するメモリＡ１１ａとメモリＢ１１ｂとから構成されており、これらのメモリ１１ａ，１１ｂはそれぞれ１つのデータ入力端子と１４４点のデータ出力端子を備えている。
【００１１】
ここで、メモリＡ１１ａのデータ入力端子には画素情報の１ビット目のデータ（画素情報１）をシリアル入力する信号線２１が接続され、メモリＢ１１ｂのデータ入力端子には画素情報の２ビット目（画素情報２）のデータをシリアル入力する信号線２２が接続されている。これらのメモリ１１ａ，１１ｂにおいて、データ入力端子に入力された１４４ビットのシリアルデータはパラレルデータに変換されて保持され、図示しない読み出し信号に応じてデータ出力端子から１４４ビットのパラレルデータとして出力されるように構成されている。なお、このようなメモリ１１ａ，１１ｂは、例えば、シフトレジスタとラッチを用いた周知の技術で容易に実現できる。
【００１２】
パルス発生回路１３は、２つの入力端子と４つの出力端子を備えており、一方の入力端子にパルス幅設定信号を入力する信号線２３が接続され、他方の入力端子に表示周期信号を入力する信号線２４が接続されている。ここで、パルス幅設定信号は、図２の（ａ）に示すような表示周期中に２つのパルスが出力される信号であり、１つ目のパルスは表示周期開始からの時間がｔ１となったときに立ち下がるようにｔ１の直近で出力され、２つ目のパルスは表示周期開始からの時間がｔ２となったときに立ち下がるようにｔ２の直近で出力される。表示周期信号は、図２の（ｂ）に示すような表示周期Ｔの開始時にパルスが出力される信号である。
【００１３】
このパルス発生回路１３は、表示周期中における画素の点灯時間を定める図２の（ｃ）〜（ｆ）に示す４種類のパルス信号を生成して４つの出力端子から出力する。ここで、（ｃ）は表示周期中画素を消灯したままとする少なくとも表示周期中の出力が”Ｌ”の信号（以後、階調信号１と記す）であり、（ｆ）は表示周期中画素を点灯したままとする少なくとも表示周期中の出力が”Ｈ”の信号（以後、階調信号４と記す）である。また、（ｄ）と（ｅ）は、パルス幅設定信号と表示周期信号によってパルス幅が設定される信号である。
【００１４】
この場合、パルス発生回路１３は、（ｅ）に示すように表示周期信号のパルスの立ち上がりを捉えて出力を”Ｈ”から”Ｌ”とし、パルス幅設定信号の１つ目のパルスの立ち下がりを捉えて出力を”Ｌ”から”Ｈ”とする信号（以後、階調信号３と記す）と、（ｄ）に示すように表示周期信号のパルスの立ち上がりを捉えて出力を”Ｈ”から”Ｌ”とし、パルス幅設定信号の２つ目のパルスの立ち下がりを捉えて出力を”Ｌ”から”Ｈ”とする信号（以後、階調信号２と記す）とを生成し、階調信号１及び４とともに出力する。
【００１５】
パルス信号選択回路１４は、パルス発生回路１３が出力する４つのパルス信号と、メモリＡ１１ａ及びメモリＢ１１ｂの出力する各表示画素の画素情報とが入力され、画素情報に基づいて表示画素ごとにパルス信号の１つを選択して出力するように構成されている。この場合、メモリＡ１１ａ及びメモリＢ１１ｂから入力される画素情報とパルス信号選択回路１４の出力信号の関係は、図３に示すように、メモリＡ１１ａとメモリＢ１１ｂが共に０のときは階調信号１が、メモリＡ１１ａが１でメモリＢ１１ｂが０のときは階調信号２が、メモリＡ１１ａが０でメモリＢ１１ｂが１のときは階調信号３が、メモリＡ１１ａとメモリＢ１１ｂが共に１のときは階調信号４が、それぞれ出力されるように構成されている。
【００１６】
このようなパルス信号選択回路１４は、例えば、周知のマルチプレクサを１４４個配置することで容易に実現できる。この場合、４つの入力を有する１４４個のマルチプレクサにパルス発生回路１３が出力する４つのパルス信号を分配するとともに、メモリＡ１１ａ及びメモリＢ１１ｂの出力する１４４ビットのパラレルデータをそれぞれ１ビットずつ割り当てて、各マルチプレクサの２つの選択信号入力に入力するようにすればよい。このようにすることにより、画素情報によって選択されたパルス信号が１４４点出力される。
【００１７】
ドライバ回路１５は、パルス信号選択回路１４から出力されるパルス信号のパルス幅に対応した期間、蛍光表示管１のアノード４を駆動するように構成されている。この場合、ドライバ回路１５は１４４点の入力と、これらの入力と１対１で対応する１４４点の出力を備えており、１４４点の入力はパルス信号選択回路１４の１４４点の出力と１対１で接続されている。また、１４４点の出力は蛍光表示管１のアノード４と１対１で接続されている。ここで、蛍光表示管１は、図５で説明したものと同じものであるので説明を省略する。また、カソード５への交流電源８の接続やグリッド６への直流電源９の接続も図５と同じであるので説明を省略する。
【００１８】
次にこの参考例による駆動回路の動作を説明する。
図１において、メモリ部１１に外部から２ビットの画素情報が１４４画素分入力され保持される。この場合、画素情報の１ビット目はメモリＡ１１ａに入力され、画素情報の２ビット目はメモリＢ１１ｂに入力される。メモリ部１１に保持された１４４画素分の画素情報は、図示しない読み出し信号によって１４４画素分同時に出力され、パルス信号選択回路１４に入力される。
【００１９】
一方、パルス発生回路１３に外部からパルス幅設定信号と表示周期信号が入力されると階調信号１〜４が生成され、パルス信号選択回路１４に入力される。パルス信号選択回路１４に入力された階調信号１〜４は、先に入力された画素情報によって画素ごとに選択されて１４４画素分同時に出力され、ドライバ回路１５に入力される。ドライバ回路１５は、入力された１４４画素分の階調信号に応じて対応するアノード４をそれぞれの階調信号のパルス幅に対応した期間、独立に駆動する。
【００２０】
この参考例によれば、蛍光表示管１の表示画素に対応するアノード４の駆動時間を表示画素ごとに２ビットの画素情報を入力することにより、４つから選択することができる。蛍光表示管の輝度は、グリッドやアノードに印加する電圧が一定の場合、表示周期中の点灯時間に比例するので、この駆動回路は表示画素ごとに輝度を４階調で表示することができる。例えば、パルス幅設定信号のパルスを等間隔とすれば、輝度を０％、３３％、６７％、１００％とすることができる。
【００２１】
このように、パルス幅設定信号によって階調信号のパルス幅を決定しているので、パルス幅設定信号におけるｔ１、ｔ２をパラメータとして任意の階調を実現することができる。すなわち、４つの階調信号の内、最大輝度と輝度０を示す信号を除く２つの信号は、外部から入力されるパルス幅設定信号により表示周期中の点灯時間を設定することができる。これにより、輝度変化を等間隔とするだけでなく、輝度の高い領域又は低い領域の輝度分解能を上げるようにすることが可能である。例えば、低い領域の輝度分解能を上げるため、輝度を０％、１０％、２０％、１００％のようにすることができる。また、パルス幅設定信号のパルス数をカウントすることにより点灯時間を設定する階調信号を識別するようにしたので、パルス幅設定信号の信号線は最小限でよい。
【００２２】
この参考例では、駆動出力点数を１４４点として説明したが、これに限られるものではない。
【００２３】
次に、この発明の実施の形態について、図４を参照して説明する。図４は、この発明の実施の形態を示すブロック図であり、前述した図１と同一部分には同一符号を付してある。この実施の形態の駆動回路４０が前述した図１の駆動回路１０と異なる点は、階調表示と画面合成の切換が可能なことである。この場合、画面合成は画素情報の１ビット目と２ビット目をそれぞれ１画面とし、１ビット目のデータで作る画面（以後、画面１と記す）と２ビット目のデータで作る画面（以後、画面２と記す）を演算した結果を表示するものである。合成画面としては、画面１のみ、画面２のみ、画面１と画面２の論理和、画面１と画面２の論理積及び画面１と画面２の排他的論理和の表示が可能である。
【００２４】
この駆動回路４０は、パルス発生回路４３が図１のパルス発生回路１３と異なることと、外部からパルス発生回路４３へ表示モード信号を入力する信号線２５が接続されている以外は、図１の駆動回路１０と同じである。ここで、パルス発生回路４３は、表示モード信号によって４つの出力端子に出力する階調信号を切り換えるように構成されている。図５は、このパルス発生回路４３における表示モード信号と４つの出力端子に出力する階調信号との関係を示し、このパルス発生回路４３は、パルス信号選択回路１４において画素情報”００”（メモリＡ＝０，メモリＢ＝０）の時に選択される入力端子に接続された出力端子に対し階調表示、画面１のみ、画面２のみ、画面１と画面２の論理和（以後、ＯＲと記す）、画面１と画面２の論理積（以後、ＡＮＤと記す）及び画面１と画面２の排他的論理和（以後、ＥＸＯＲと記す）のすべての場合に階調信号１を出力する。
【００２５】
また、画素情報”０１”（メモリＡ＝１，メモリＢ＝０）の時に選択される入力端子に接続された出力端子に対し、階調表示のとき階調信号２を、画面１のみとＯＲとＥＸＯＲのとき階調信号４を、画面２のみとＡＮＤのとき階調信号１を出力する。画素情報”１０”（メモリＡ＝０，メモリＢ＝１）の時に選択される入力端子に接続された出力端子に対し、階調表示のとき階調信号３を、画面１のみとＯＲのとき階調信号１を、画面２のみとＡＮＤとＥＸＯＲのとき階調信号４を出力する。画素情報”１１”（メモリＡ＝１，メモリＢ＝１）の時に選択される入力端子に接続された出力端子に対し、階調表示と画面１のみと画面２のみとＯＲとＡＮＤのとき階調信号４を、ＥＸＯＲのとき階調信号１を出力する。
【００２６】
この実施の形態によれば、蛍光表示管の階調表示と画面合成の切換が可能となるので、蛍光表示管の表現力を大きく向上することができる。また、画面合成を駆動回路で行うので、外部で画面合成の演算を行う必要がなく、処理が簡単になるという効果がある。
【００２７】
この発明の実施の形態では、ドライバ回路１５の駆動出力とアノード４を１対１で接続した場合について説明したが、これに限られるものでなく、例えばドライバ回路１５の駆動出力に複数のアノード４を接続し、複数設けたグリッドのスキャンに対応してドライバ回路１５の出力データを切り換えることにより表示画素数を増やすことのできるダイナミック駆動にも使用可能である。この場合は、パルス幅設定信号と表示周期信号をグリッドスキャン周期に合わせるようにすればよい。
【００２８】
また、この駆動回路を１個の半導体集積回路で構成し、この半導体集積回路を形成した半導体チップを蛍光表示管の内部に配置するようにしてもよい。この場合、駆動回路を外付けする必要がなくなるので、表示装置の簡素化や小型が図れる効果が得られる。なお、この発明の駆動回路が適用可能な表示装置は、蛍光表示管に限られるものではなく、人間の目の残像現象を利用して、残像が発生する時間内での発光時間と消光時間の比を変えて輝度を変更する表示装置であれば何でもよい。
【００２９】
【発明の効果】
以上説明したように、この発明の表示装置は、表示画素ごとに２ビットで表される画素情報を受信し格納するメモリと、パルス幅の異なる高々２ ² 個のパルス信号を出力するパルス発生回路と、メモリに格納された画素情報とパルス発生回路から出力される高々２ ² 個のパルス信号とを入力とし、画素情報に基づいてパルス信号の１つを表示画素ごとに選択して出力するパルス信号選択回路と、所定の表示期間においてパルス信号選択回路から出力されるパルス信号のパルス幅に対応した期間、各表示画素を駆動するドライバ回路とを備え、パルス発生回路から出力されるパルス信号のパルス幅は、外部からパルス発生回路に入力されるパルス幅設定信号及び表示画素の表示モードを階調表示モードと画素情報の１ビット目のデータで作る画面及び画素情報の２ビット目のデータで作る画面を演算した結果を表示する画面合成モードとに切り換える表示モード信号の組み合わせにより設定されるものとしたので、個々の画素を２ ² 階調の輝度で表示できるとともに、階調表示と画面合成の切換が可能となり、表示装置の表現力を大きく向上することができる。また、画面合成を駆動回路で行うので、外部で画面合成の演算を行う必要がなく、処理が簡単になるという効果がある。
【図面の簡単な説明】
【図１】この発明の参考例を示すブロック図である。
【図２】図１のパルス発生回路における入出力信号の波形図である。
【図３】図１のパルス信号選択回路における画素情報と出力信号の関係を示す表である。
【図４】この発明の実施の形態を示すブロック図である。
【図５】図４のパルス発生回路における表示モードと出力信号の関係を示す表である。
【図６】従来の一般的な蛍光表示管とその駆動回路の構成を示すブロック図である。
【符号の説明】
１…蛍光表示管、２…外囲器、３…蛍光体、４…アノード、５…カソード、６…グリッド、７…トランス、８…交流電源、９…直流電源、１０，４０，６０…駆動回路、１１…メモリ部、１１ａ，１１ｂ，６１…メモリ、１３，４３…パルス発生回路、１４…パルス信号選択回路、１５，６２…ドライバ回路、２０，２１，２２，２３，２４，２５…信号線。

Claims

複数の表示画素を有する表示装置の駆動回路であって、
前記表示画素ごとに２ビットで表される画素情報を受信し格納するメモリと、
パルス幅の異なる高々２ ² 個のパルス信号を出力するパルス発生回路と、
前記メモリに格納された前記画素情報と前記パルス発生回路から出力される高々２ ² 個の前記パルス信号とを入力とし、前記画素情報に基づいて前記パルス信号の１つを前記表示画素ごとに選択して出力するパルス信号選択回路と、
所定の表示期間において前記パルス信号選択回路から出力される前記パルス信号のパルス幅に対応した期間、各表示画素を駆動するドライバ回路とを備え、
前記パルス発生回路から出力される前記パルス信号のパルス幅は、外部から前記パルス発生回路に入力されるパルス幅設定信号及び前記表示画素の表示モードを階調表示モードと前記画素情報の１ビット目のデータで作る画面及び前記画素情報の２ビット目のデータで作る画面を演算した結果を表示する画面合成モードとに切り換える表示モード信号の組み合わせにより設定される
ことを特徴とする表示装置の駆動回路。
外囲器内に、蛍光体が塗布された複数のアノードと、これらアノードの上方に離間して設けられたグリッドと、このグリッドの上方に離間して設けられたカソードとを有する蛍光表示管と、
前記蛍光体が塗布された複数のアノードから構成される複数の表示画素を点灯駆動する駆動回路とを備えた表示装置において、
前記駆動回路は、請求項１に記載された駆動回路であることを特徴とする表示装置。
外囲器内に、蛍光体が塗布された複数のアノードと、これらアノードの上方に離間して設けられたグリッドと、このグリッドの上方に離間して設けられたカソードとを有する蛍光表示管と、
前記蛍光体が塗布された複数のアノードから構成される複数の表示画素を点灯駆動する駆動回路とを備えた表示装置であって、
前記表示画素ごとに２ ² ビットで表される画素情報と前記表示画素の表示モードを階調表示モードと前記画素情報の１ビット目のデータで作る画面及び前記画素情報の２ビット目のデータで作る画面を演算した結果を表示する画面合成モードとに切り換える表示モード信号とが入力され、所定の表示周期中において異なる点灯期間を示す高々２ ² 個のパルス幅の中から前記画素情報と前記表示モード信号との組み合わせによって選択されたパルス幅の期間、前記表示画素を点灯することにより前記各表示画素を２ ² 階調又は２画面の合成で表示する駆動回路を備えたことを特徴とする表示装置。