JP4362425B2 - データスライス回路 - Google Patents
データスライス回路 Download PDFInfo
- Publication number
- JP4362425B2 JP4362425B2 JP2004266515A JP2004266515A JP4362425B2 JP 4362425 B2 JP4362425 B2 JP 4362425B2 JP 2004266515 A JP2004266515 A JP 2004266515A JP 2004266515 A JP2004266515 A JP 2004266515A JP 4362425 B2 JP4362425 B2 JP 4362425B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- demodulated signal
- value
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
- H04L25/062—Setting decision thresholds using feedforward techniques only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Dc Digital Transmission (AREA)
Description
この発明は、無線デジタルデータ通信分野に於ける受信回路で使用される復調された信号を二値化する為のデータスライス回路に関する。
従来の一般的なデータスライス回路としては、図２に示すようなローパスフィルタを使用したもの（ローパスフィルタ型）や、図３に示すようなピークホールド回路を使用したもの（ピークホールド型）があった。以下、これらの回路について説明する。
図２は、ローパスフィルタを使用したデータスライス回路の例を示す概略ブロック図であり、この回路２０は、復調回路２１，ローパスフィルタ回路２２，コンパレータ２３を備えている。復調回路２１から出力されるアナログ高周波信号は、ローパスフィルタ回路２２に供給されて、アナログ復調信号中の高周波成分が除去され低周波成分のみがコンパレータ２３の一方の端子に閾値信号として入力される。一方、コンパレータ２３の他方の入力端子には、復調回路２２からのアナログ高周波信号が入力され、この高周波信号が閾値信号と比較されてコンパレータ２３により出力される。
図３は、ピークホールド回路を使用したデータスライス回路の例を示す概略ブロック図であり、この回路３０は、復調回路３１、ピークホールド回路３２、ＤＣオフセット発生回路３３、コンパレータ３４を備えている。復調回路３１から出力されるアナログ高周波信号は、ピークホールド回路３２において、その振幅の最大値が検出され、この値がＤＣオフセット発生回路３３に入力される。ＤＣオフセット発生回路３３は、入力されたピークホールド値から信号中に含まれるＤＣオフセット値を抽出してその値をコンパレータ３４に一方の端子に閾値信号として入力する。一方コンパレータ３４の他方の端子には、復調回路３１からの高周波信号が入力されており、この高周波信号を閾値で比較することにより二値化された信号が出力される。
尚、ローパスフィルタ型のスライス回路としては、例えば、下記特許文献１に開示されたものがあり、またピークホールド型の回路としては、例えば、下記特許文献２に開示されたものが知られている。
特開２００１−３１９４２２号公報
特開２００１−３５８７８０号公報
図２，及び図３に記載した従来の回路では、信号の伝送環境の変動などにより、図４に示すＡＳＫ変調方式の復調波形にみられるような、Ｈｉｇｈレベルは一定であるが、Ｌｏｗレベルが復調信号周波数により一定とならないような状況が発生することがあり、このような復調波形が入力されると、予め最適なスライスレベルを決定することが困難で、誤ったデータを受信する可能性があるという問題が有った。
この発明の課題は、伝送路品質の低下などにより復調信号のＬｏｗレベルが変動するような場合にも安定してデータの受信を行うことが出来るデータスライス回路を提供することにある。
上記課題を解決するために、本発明に係るデータスライス回路においては、復調信号のピーク値を検出するピークホールド回路と、復調信号のボトム値を検出するボトムホールド回路と、ピーク値とボトム値の間の中間電位を複数発生する中間電位発生回路と、複数の中間電位と復調信号とを比較して複数の出力信号を出力する複数のコンパレータと、
を備えており、複数の出力信号と、復調信号の先頭部分に含まれる特定のパタンとを比較して、最も一致度の高い出力信号を選択するように構成している。
を備えており、複数の出力信号と、復調信号の先頭部分に含まれる特定のパタンとを比較して、最も一致度の高い出力信号を選択するように構成している。
本発明に係るスライス回路では、復調信号のピーク値とボトム値を検出し、これらの値に基づいて、ピークとボトムの間の中間電位を複数発生し、これらの複数の中間電位を閾値として復調信号と比較し、その結果得られた複数の出力信号を、復調信号の先頭部分に含まれる特定のデータと比較することにより、最も一致度の高い出力信号を選択するようにしたので、伝送路品質の低下などにより復調信号のＬｏｗレベルが変動するような場合にも安定してデータの受信を行うことが出来る。
以下、図面を参照して、本発明の実施例について詳細に説明する。
図１は、この発明によるデータスライス回路の実施例を示すブロック図であり、この回路１０は、復調回路１１、ピークホールド回路１２、ボトムホールド回路１３，中間電位発生回路１４，第一コンパレータ１５、第二コンパレータ１６を備えている。
図１は、この発明によるデータスライス回路の実施例を示すブロック図であり、この回路１０は、復調回路１１、ピークホールド回路１２、ボトムホールド回路１３，中間電位発生回路１４，第一コンパレータ１５、第二コンパレータ１６を備えている。
復調回路１１からの復調信号は、ピークホールド回路１２とボトムホールド回路１３及び第一及び第二のコンパレータ１５，１６の一方の入力端子に接続される。ピークホールド回路１２及びボトムホールド回路１３の出力信号は、中間電位発生回路１４に供給される。中間電位発生回路１４は、入力されたピークホールド値Ｖｐ及びボトムホールド値Ｖｂとから、例えば抵抗分割回路などを使用して、ＶｐとＶｂのレベルを三等分したような閾値電圧を生成する。
この中間電位発生回路１４から出力される閾値電圧は、例えば、低い方からＶｔｈ１＝（Ｖｐ−Ｖｂ）／３＋Ｖｂ＝Ｖｐ／３ー２／３＊Ｖｐ、Ｖｔｈ２＝２＊（Ｖｐ−Ｖｂ）／３＋Ｖｂ＝２／３＊Ｖｐー１／３＊Ｖｐで与えられ、ピークホールド電圧Ｖｐとボトムホールド電圧Ｖｂの間の三分の一の電圧に相当する第一の閾値電圧と三分の二の電圧に相当する第二の閾値電圧を与える。これらの閾値電圧はそれぞれ、第一及び第二のコンパレータ１５、１６の他方の入力端子に供給される。
第一のコンパレータ１５では、第一の閾値電圧Ｖｔｈ１と復調信号とが比較されて第一の出力信号１７が生成され、また、第二のコンパレータ１６では、第二の閾値電圧Ｖｔｈ２と復調信号とが比較されて第二の出力信号１８が生成される。
第一及び第二の出力信号１７，１８は図示しないベースバンド信号処理部に供給される。ベースバンド信号処理部ではこれらの信号とデジタルデータのパケットの先頭部分を認識するための３２ビットや６４ビットで構成される特定のパタンとの一致度を比較し、一致度が高い方の信号を用いてデジタルデータの処理を行う。具体的には、ベースバンド信号処理部では、伝送データのビット伝送レートよりも５〜１０倍程度大きなレートで復調信号をオーバーサンプリング処理し、各サンプリングポイント列で特定のデジタルパタンとの一致度を観察する。一致するサンプリングポイント列の数が少ない場合は、一致度が低いと判定し、一致するサンプリングポイント列の数が多い場合は一致度が高いと判定する。
このため、伝送路の状況が悪化して復調信号のＬｏｗレベルが変動した場合でも誤りの少ない安定したデータを受信出来るシステムを構築することが可能となる。
上述の実施例においては、ピークホールド回路１２で検出したピーク値Ｖｐとボトムホールド回路１３で検出したボトム値Ｖｂの間のレベルを３等分して閾値Ｖｔｈ１とＶｔｈ２を生成した例について説明したが、分割数を増やして、より細かく閾値レベルを設定することも可能である。
１０ データスライス回路
１１ 復調回路
１２ ピークホールド回路
１３ ボトムホールド回路
１４ 中間電位発生回路
１５ 第一のコンパレータ
１６ 第二のコンパレータ
１７ 第一の出力信号
１８ 第二の出力信号
１１ 復調回路
１２ ピークホールド回路
１３ ボトムホールド回路
１４ 中間電位発生回路
１５ 第一のコンパレータ
１６ 第二のコンパレータ
１７ 第一の出力信号
１８ 第二の出力信号
Claims (1)
- 復調信号のピーク値を検出するピークホールド回路と、
復調信号のボトム値を検出するボトムホールド回路と、
前記ピーク値とボトム値の間の中間電位を複数発生する中間電位発生回路と、
前記複数の中間電位と前記復調信号とを比較して複数の出力信号を出力する複数のコンパレータと、
を備えており、
前記複数の出力信号と、復調信号の先頭部分に含まれる特定のパタンとを比較して、最も一致度の高い出力信号を選択することを特徴とするデータスライス回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004266515A JP4362425B2 (ja) | 2004-09-14 | 2004-09-14 | データスライス回路 |
| US11/215,013 US7515654B2 (en) | 2004-09-14 | 2005-08-31 | Data slicing circuit using multiple thresholds |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004266515A JP4362425B2 (ja) | 2004-09-14 | 2004-09-14 | データスライス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006086571A JP2006086571A (ja) | 2006-03-30 |
| JP4362425B2 true JP4362425B2 (ja) | 2009-11-11 |
Family
ID=36145164
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004266515A Expired - Fee Related JP4362425B2 (ja) | 2004-09-14 | 2004-09-14 | データスライス回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7515654B2 (ja) |
| JP (1) | JP4362425B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4766002B2 (ja) * | 2007-05-29 | 2011-09-07 | 株式会社デンソー | Ａｓｋ受信回路 |
| US8068559B1 (en) | 2008-06-09 | 2011-11-29 | Adtran, Inc. | Pulse width modulation (PWM) clock and data receiver and method for recovering information from received data signals |
| WO2018148263A1 (en) * | 2017-02-08 | 2018-08-16 | The Alfred E. Mann Foundation For Scientific Research | Multiple implant communications with adjustable load modulation based on received signal amplitudes |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6324225B1 (en) * | 1997-12-22 | 2001-11-27 | Stmicroelectronics, Inc. | Timing recovery for data sampling of a detector |
| US6396953B1 (en) * | 1999-02-23 | 2002-05-28 | Rockwell Collins, Inc. | Data pattern correlator |
| JP3674753B2 (ja) * | 1999-03-09 | 2005-07-20 | 富士通株式会社 | バースト信号検出回路 |
| US6735260B1 (en) * | 2000-04-17 | 2004-05-11 | Texas Instruments Incorporated | Adaptive data slicer |
| JP3655805B2 (ja) | 2000-05-10 | 2005-06-02 | 松下電器産業株式会社 | データスライス回路 |
| US7606297B2 (en) * | 2002-03-15 | 2009-10-20 | Synthesys Research, Inc. | Method and system for creating an eye diagram using a binary data bit decision mechanism |
| US20030198302A1 (en) * | 2002-04-17 | 2003-10-23 | Wireless Interface Technologies, Inc. | DC-tolerant bit slicer and method |
| US20060020412A1 (en) * | 2004-07-23 | 2006-01-26 | Bruensteiner Matthew M | Analog waveform information from binary sampled measurements |
-
2004
- 2004-09-14 JP JP2004266515A patent/JP4362425B2/ja not_active Expired - Fee Related
-
2005
- 2005-08-31 US US11/215,013 patent/US7515654B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060077850A1 (en) | 2006-04-13 |
| JP2006086571A (ja) | 2006-03-30 |
| US7515654B2 (en) | 2009-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11233627B2 (en) | System and method for providing fast-settling quadrature detection and correction | |
| US9893771B2 (en) | Wireless charger using frequency aliasing FSK demodulation | |
| JPH1093641A (ja) | 多値ｆｓｋ復調ウィンドウコンパレータ | |
| CN1167202C (zh) | 数据限幅器和利用其的射频接收机 | |
| US7286616B2 (en) | Data transmission system | |
| JP4362425B2 (ja) | データスライス回路 | |
| CN1272035A (zh) | 无线接收装置的解调电路及解调方法 | |
| JP5213580B2 (ja) | キャリアオフセットの検出回路および検出方法、情報通信機器 | |
| US6194965B1 (en) | Differential signal detection circuit | |
| US8130883B2 (en) | Pulse signal reception device, pulsed QPSK signal reception device, and pulse signal reception method | |
| US7286615B2 (en) | FSK signal detector | |
| US9648273B2 (en) | Transmission system for transmitting high-resolution video signal by performing multi-value transmission changing in amplitude direction | |
| US9148187B2 (en) | Methods and systems for self-referencing single-ended signals | |
| KR100313677B1 (ko) | 4레벨 디지털 신호의 데이터 복원장치 | |
| US6933775B2 (en) | Circuit for detecting and correcting central level of FSK demodulation signal | |
| EP1413110A2 (en) | Demodulation of psk signals | |
| JP3082811B2 (ja) | パルス検出装置 | |
| CN101953168B (zh) | 用于解调的方法和接收机 | |
| US7298202B2 (en) | FSK demodulator | |
| KR100297788B1 (ko) | 데이터 복조장치 | |
| JP3860022B2 (ja) | ２値信号復号回路 | |
| JP5402496B2 (ja) | 受信回路、信号伝送回路、集積回路、及び信号伝送方法 | |
| JP2006261779A (ja) | データスライス回路 | |
| JP5115472B2 (ja) | Ａｓｋ復調回路 | |
| JP2000295193A (ja) | 同期検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070206 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081126 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090514 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090526 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| R155 | Notification before disposition of declining of application |
Free format text: JAPANESE INTERMEDIATE CODE: R155 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120821 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130821 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |