JP4366805B2 - Embedding method - Google Patents
Embedding method Download PDFInfo
- Publication number
- JP4366805B2 JP4366805B2 JP2000015043A JP2000015043A JP4366805B2 JP 4366805 B2 JP4366805 B2 JP 4366805B2 JP 2000015043 A JP2000015043 A JP 2000015043A JP 2000015043 A JP2000015043 A JP 2000015043A JP 4366805 B2 JP4366805 B2 JP 4366805B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- gas
- etching
- metal film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、シリコン基板などの表面に形成されているチタン金属を選択的に除去するようにした埋め込み方法に関する。
【0002】
【従来の技術】
一般に、半導体集積回路を製造するためには、半導体ウエハ等のシリコン基板に対して、成膜とパターンエッチング等を繰り返し行なって、多数の所望の素子を形成するようになっている。
ところで、各素子間を接続する配線、各素子に対する電気的コンタクトを図る配線層の下層には、基板のSiと配線材料との相互拡散を抑制する目的で、或いは下地層との剥離を防止する目的でバリヤメタルが用いられるが、このバリヤメタルとしては、電気抵抗が低いことは勿論のこと、耐腐食性に優れた材料を用いなければならない。このような要請に対応できるバリヤメタルの材料として、特に、TiN膜が多用される傾向にある。
【0003】
TiN膜のバリヤメタルを形成するには、一般的には非常に薄いTi膜をプラズマCVDにより成膜し、これを窒化処理して、更にTiN膜を熱CVDで成膜するようになっている。上記Ti膜は、原料ガスとしてTiCl4 (四塩化チタン)ガスと水素ガスを用いてプラズマCVD(Chemical Vapor Deposition)により成膜される。
ここで、シリコン基板表面の素子にコンタクトを図る時の工程と、いわゆるサリサイドプロセスの工程の従来の方法について説明する。
【0004】
図5はシリコン基板の表面のトランジスタのソース領域或いはドレイン領域等へのコンタクト部分を示す拡大断面図である。図中、Wは例えばシリコン基板よりなる被処理体であり、このシリコン面の表面に部分的に例えばリンドープの拡散層2が形成されており、トランジスタのドレインやソースなどが多数形成されている。図示例においては、代表的に1つのみ記す。
シリコン基板Wの全面には、例えばSiO2 よりなる層間絶縁膜4が形成されており、この層間絶縁膜4の、上記拡散層2に対応する部分にコンタクトホール5を形成し、このホール5を導電性材料により埋め込むことにより拡散層2との電気的接続を図るようになっている(図5(A))。
【0005】
具体的には、まず、図5(B)に示すようにこのコンタクトホール5内の底面を含めて基板表面全面に、TiCl4 ガスとH2 ガスの存在下にて非常に薄いTi(チタン)金属膜6をプラズマCVDにより形成する。この時のプロセス温度は、例えば580〜620℃程度、プロセス圧力は例えば665Pa(≒5Torr)程度である。
この場合、コンタクトホール5の底面に堆積したTi金属膜は、下地の拡散層2のシリコンと直ちに反応してTiSix(チタンシリサイド)膜8となり、目的とするTiSix膜8を形成することができる。
【0006】
次に、図5(C)に示すように、アンモニアガスと水素ガスの存在下において、プラズマにより上記Ti金属膜6を窒化処理し、TiN膜9に変える。この処理の目的は、Ti金属膜6を窒化することにより、この膜を剥がれ難くするためである。この時のプロセス温度は、例えば580〜620℃程度、プロセス圧力は665Pa(≒5Torr)程度である。次に、図5(D)に示すようにTiCl4 ガスとアンモニアガスの存在下にて熱CVDにより上記コンタクトホール5内の側壁も含めて全面にバリヤメタルとして第2のTiN膜10を形成する。この時のプロセス温度は、例えば580℃程度、プロセス圧力は、例えば40Pa(≒300mTorr)程度である。またTiCl4 の流量は30sccm程度、NH3 ガスの流量は400sccm程度である。
【0007】
そして、次に、図5(E)に示すように、例えばタングステンよりなる導電性材料によりコンタクトホール5内を埋め込んで全面に配線層12を形成することになる。尚、この配線層12は、その後、パターンエッチングされる。
また、図6は一般的なサリサイド工程を説明する説明図である。このサリサイド工程は、ゲート電極とソース領域とドレイン領域のバリヤメタルの一部を同時に形成する方法である。図6(A)に示すようにシリコン基板Wの表面には例えばリンドープされたポリシリコンのソース領域20とドレイン領域22とが形成されており、このソース領域20とドレイン領域22との間には、SiO2 よりなるゲート酸化膜24を介して、例えばリンドープのポリシリコン膜よりなるゲート電極26が層間絶縁膜28に囲まれて設けられている。
【0008】
まず、図6(B)に示すように、基板表面全面に、TiCl4 ガスとH2 ガスの存在下にて非常に薄いTi金属膜30をプラズマCVDにより形成する。この時のプロセス条件は、図5(B)にて説明したと同様に、プロセス温度は例えば580〜620℃程度、プロセス圧力は例えば665Pa(≒5Torr)程度である。
この場合、ゲート電極26上、ソース領域20上及びドレイン領域22上に堆積したチタン金属膜は、下地のポリシリコン層中のシリコンと直ちに反応してTiSix膜32となる。
次に、図6(C)に示すように、アンモニアガスと水素ガスの存在下においてプラズマにより上記Ti膜30を窒化処理し、TiN膜34に変える。この時のプロセス条件は、先の図5(C)の場合と同様に、プロセス温度は例えば580〜620℃程度、プロセス圧力は例えば665Pa(≒5Torr)程度である。
【0009】
次に、図6(D)に示すように、アンモニア過酸化水素水を用いてウェットエッチングを行ない、先に反応して形成されたTiSix膜32を残してTiN膜34のみを選択的に除去する。
次に、図6(E)に示すようにシリコン基板の表面全体に例えばSiO2 よりなる絶縁層37を表面全体が埋まるように形成する。次に、図6(F)に示すようにソース領域20、ドレイン領域22及びゲート電極領域に対応して設けたそれぞれのTiSix膜32に向けて、上記絶縁層37を選択的にエッチングしてコンタクトホール38を形成する。
そして、次に、図6(G)に示すように、TiCl4 ガスとアンモニアガスの存在下にて熱CVDにより基板の表面全体にバリヤメタルとしての第2のTiN膜35を形成する。この場合、上記各コンタクトホール38の内側面及び底面にも第2のTiN膜35を堆積させる。この時のプロセス条件は、先の図5(D)と同様に、プロセス温度は例えば580℃程度、プロセス圧力は例えば40Pa(≒300mTorr)程度である。
そして、次に図6(G)に示すように、例えばタングステンよりなる導電性材料により全面に配線層36を形成する。この時、同時に上記各コンタクトホール38内も埋め込まれる。尚、この配線層36やTiN膜35はその後、パターンエッチングされる。
【0010】
【発明が解決しようとする課題】
ところで、図5に示す工程にあっては、図5(B)及び図5(C)に示すようにTi膜6を窒化処理することによりTiN膜9に変えて、剥がれなどが生じ難いようにこの部分の密着性を向上させているが、コンタクトホール5の底面に所望の厚さのTiSix膜8を堆積させるためには成膜時間が長くなってこのTi膜6がかなり厚くなる傾向にある。このような状況下において、膜剥離を防止する上からは上記Ti膜6を完全に窒化する必要があるが、上述のようにこのTi膜6が厚くなり過ぎると、例えば完全窒化するにはTi膜の厚さの略2乗に比例して時間がかかることから完全窒化するまでに多大な時間がかかり、スループットを低下させる、という問題があった。
【0011】
また、高微細化及び高集積化が推進されて、今日のように集積回路設計上のデザインルールがより厳しくなると、例えばコンタクトホール5の開口幅もより小さくなってきている。このような状況下において、図5(B)に示すようにTi膜6を形成した場合、コンタクトホール5の開口部にせり出してくるような形状で、Ti膜6のオーバーハング部6Aが発生してこれが開口面積を挟めるように作用してしまう。この結果、後工程で行なわれる配線層12の形成時にコンタクトホール5の埋め込み部分に、図5(E)に示すようにボイド14が発生する、といった問題もあった。
また、図6に示すサリサイド工程の場合には、全体として工程数をかなり要してしまうといった問題もある。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、チタン金属をドライエッチングにより選択的に除去することにより、スループットの向上を図ることができる埋め込み方法を提供することにある。
【0012】
【課題を解決するための手段】
本発明の関連技術は、被処理体の表面に形成されているチタン金属をエッチングにより選択的に除去するエッチング方法において、チタン塩化物ガスをエッチングガスとして用いる。これにより、チタン金属を効率的に選択的にドライエッチングすることが可能となる。
この場合、前記チタン塩化物は、TiCl4 を用いることができる。
【0013】
請求項1に規定する発明は、シリコン基板よりなる被処理体の表面に形成されている溝を含むホールを埋め込む埋め込み方法において、前記被処理体の表面にチタン金属膜を形成するチタン膜形成工程と、前記チタン金属膜の表面を、チタン塩化物ガスをエッチングガスとして下地と化合した部分を除いて前記チタン金属膜が残留するように所定の厚さだけ略均一に除去するエッチング工程と、前記エッチング工程の後に、残留する前記チタン金属膜を窒化処理する窒化工程と、を有するようにしたものである。
このように、チタン金属膜を、下地と化合した部分を除いて所定の厚さだけ略均一にドライエッチングにより除去してその後に残留するチタン金属膜を窒化処理するようにしたので、例えば残留するチタン金属膜を所望する厚さまで薄くすることができる。従って、この残留するチタン金属膜を完全に窒化処理するための時間を大幅に短くでき、従って、埋め込み工程全体のスループットを向上させることが可能となる。
この場合、例えば更に請求項2に規定するように、前記被処理体の表面にチタン窒化膜を形成するチタン窒化膜形成工程と、前記被処理体の表面に、前記ホール内を埋め込むようにして配線層を形成する配線層形成工程とを有する。
また、例えば請求項3に規定するように、前記チタン窒化膜形成工程は熱CVDで行われる。
また、例えば請求項4に規定するように、前記チタン膜形成工程はプラズマCVDで行われる。
また、例えば請求項5に規定するように、前記チタン膜形成工程と前記エッチング工程は、同一の処理装置で行われる。
【0014】
本発明の関連技術は、シリコン基板よりなる被処理体の表面に形成されている溝を含むホールを埋め込む埋め込み方法において、前記被処理体の表面にチタン金属膜を形成するチタン膜形成工程と、前記チタン金属膜の表面を、チタン塩化物ガスをエッチングガスとして下地と化合した部分を除いて全て除去するエッチング工程とを有するようにしたものである。
これによれば、チタン金属膜を、下地と化合した部分を除いて全てドライエッチングにより除去するようにしたので、後工程のチタン膜の窒化処理を行なう必要がなくなって、その分、スループットを向上させることができるのみならず、特に、配線用の溝等を含むホールの径が小さくても、この径がチタン金属膜のオーバーハング部分によってより小さくなることを防止することもできる。
この場合、前記エッチング工程の後に、前記被処理体の表面にチタン窒化膜を形成するチタン窒化膜形成工程と、前記被処理体の表面に、前記ホール内を埋め込むようにして配線層を形成する配線層形成工程とを有するようにしてもよい。
【0015】
本発明の関連技術は、表面にゲート電極とソース領域とドレイン領域が形成されている被処理体に配線層を形成する配線層形成方法において、前記被処理体の表面にチタン金属膜を形成するチタン膜形成工程と、前記チタン金属膜の表面を、チタン塩化物ガスをエッチングガスとして下地と化合した部分を除いて全て除去するエッチング工程とを有するようにしたものである。
このように、チタン金属膜を、この下地と化合した部分を除いて完全に除去するようにしたので、その後の窒化処理を不要にでき、その分、スループットを向上させることが可能となる。
この場合、前記エッチング工程の後に、前記被処理体の表面に絶縁層を形成する絶縁層形成工程と、前記絶縁層の所定の位置にコンタクトホールを形成するコンタクトホール形成工程と、前記被処理体の表面にチタン窒化膜を形成するチタン窒化膜形成工程と、前記被処理体の表面に配線層を形成する配線層形成工程とを有するようにしてもよい。
【0016】
【発明の実施の形態】
以下に、本発明に係る埋め込み方法の一実施例を添付図面に基づいて詳述する。
本発明のエッチング方法は、例えばシリコン基板等の被処理体の表面に形成されているチタン金属をエッチングにより選択的に除去するエッチング方法において、チタン塩化物ガスをエッチングガスとして用いた点にある。この場合、チタン塩化物としては、例えばTiCl4 を用いることができる。
また、本発明の特徴は、チタン金属(膜)の成膜とこのエッチングを例えば同一の処理装置内で連続的に行なうようにした点である。また、必要に応じて、この処理装置内において熱CVDによりTiN膜(チタンナイトライド膜)も成膜することができる。
【0017】
まず、チタン金属膜の成膜とこのエッチングを連続的に行なう処理装置について説明する。
図1は本発明方法の全部或いは一部を実施する処理装置を示す構成図である。図示するように、処理装置40は、例えばステンレススチール等により円筒体状に成形された処理容器42を有しており、この処理容器42は接地されている。この処理容器42の底部44には、容器内の雰囲気を排出するための排気口46が設けられており、この排気口46には真空引きポンプ48を介設した排気系50が接続されて、処理容器42内を底部周辺部から均一に真空引きできるようになっている。
【0018】
この処理容器42内には、導電性材料よりなる支柱52を介して円板状の載置台54が設けられており、この上に被処理体として例えばシリコン基板Wを載置し得るようになっている。具体的には、この載置台54は、下部電極を兼用するものであり、支柱52に直接支持される下台54Aと、この上面に接合される上台54Bとよりなり、これらの接合面に抵抗加熱ヒータ56が挟み込まれている。この下台54Aと上台54Bは、その接合面にて例えば溶着により接合される。
【0019】
処理容器42の天井部には、上部電極と兼用されるシャワーヘッド58が一体的に設けられた天井板60が容器側壁に対して絶縁材62を介して気密に取り付けられている。このシャワーヘッド58は、上記載置台54の上面の略全面を覆うように対向させて設けられており、載置台54との間に処理空間Sを形成している。このシャワーヘッド58は、処理空間Sに各種のガスをシャワー状に導入するものであり、シャワーヘッド58の下面の噴射面64にはガスを噴射するための多数の噴射孔66が形成される。
【0020】
そして、このシャワーヘッド58の上部には、ヘッド内にガスを導入するガス導入ポート68が設けられており、このガス導入ポート68にはガスを流す供給通路70が接続されている。
この供給通路70には、複数の分岐管72が接続され、各分岐管72には、成膜用ガスとエッチングガスとを兼用するガスとして、例えばTiCl4 ガスを貯留するTiCl4 ガス源74、H2 ガスを貯留するH2 ガス源76、プラズマガスとして例えばArガスを貯留するArガス源78、アンモニアを貯留するNH3 ガス源80及びN2 ガス源82がそれぞれ接続されている。そして、各ガスの流量は、それぞれの分岐管に介設した流量制御器、例えばマスフローコントローラ84により制御される。また、各分岐管72には、必要に応じて上記各ガスの供給及び供給停止を行なう開閉弁86が介設されている。尚、ここでは、各ガスを1つの供給通路70内を混合状態で供給する場合を示しているが、これに限定されず、一部のガス或いは全てのガスを個別に異なる通路内に供給し、シャワーヘッド58内、或いは処理空間Sにて混合させる、いわゆるポストミックスのガス搬送形態を用いるようにしてもよい。
【0021】
また、天井板60には、Ti膜成膜時のプラズマを形成するために、リード線88を介してマッチング回路90及び例えば450KHzのプラズマ用の高周波電源92が接続されている。そして、このリード線88には、必要に応じて高周波電源の供給を断つ開閉スイッチ94が介設されている。
また、処理容器42の側壁には、基板Wの搬入・搬出時に気密に開閉可能になされたゲートバルブ96が設けられる。
【0022】
次に、以上のように構成された装置を用いて行なわれる成膜方法及びエッチング方法について概略的に説明する。
まず、Ti膜の成膜時には、処理容器42内へ、開放されたゲートバルブ96を介してシリコン基板Wを導入し、これを載置台54上に載置して処理容器42内を密閉する。シリコン基板Wの表面には、例えば前工程において、基板上のトランジスタとのコンタクトをとるためのコンタクトホール等がすでに形成されている。
処理容器42内を密閉したならば、成膜用ガスとしてTiCl4 ガスと、H2 ガスを、プラズマ用ガスとしてArガスを、それぞれシャワーヘッド58から所定の流量で処理容器42内に導入し、且つ真空引きポンプ48により処理容器42内を真空引きし、所定の圧力に維持する。
【0023】
これと同時に、高周波電源92より、450KHzの高周波を上部電極であるシャワーヘッド58に印加して、シャワーヘッド58と下部電極としての載置台54との間に高周波電界を加える。これにより、Arガスがプラズマ化されて、TiCl4 ガスとH2 ガスとの還元反応を推進し、基板表面にTi膜が成膜されることになる。基板Wの温度は、載置台54に埋め込んだ抵抗加熱ヒータ56により所定の温度により加熱維持される。
【0024】
この時のプロセス条件は、例えば8インチ基板を処理する場合には、基板温度(載置台温度)が、例えば580〜620℃程度、プロセス圧力は665Pa(≒5Torr)程度である。また、TiCl4 ガスは5sccm程度、H2 ガスは1500sccm程度、Arガスは300sccm程度である。また、成膜時間は、60秒程度で、Ti膜の膜厚は200Å程度である。このTi成膜に関しては、もしプラズマを用いない場合にはプロセス温度を900℃程度の高温にしなければならないが、このようにプラズマを用いることによりプロセス温度を600℃程度まで低下させることができる。
【0025】
このように、所定の膜厚のチタン金属膜を成膜したならば、この下地のシリコン層のシリコン原子と化合した部分を除いて、引き続いてこの処理装置内にてチタン金属或いはチタン金属膜のエッチング処理を行なう。
このエッチング処理では、開閉スイッチ94を開いて高周波電源の供給を断つことによりプラズマを用いず、エッチングガスとしてはTiCl4 ガスのみを処理容器42内へ供給する。この時のプロセス条件は、例えばプロセス温度が580〜620℃の範囲内、プロセス圧力が665Pa(≒5Torr)程度、TiCl4 ガスの流量は最大30sccm程度である。これにより、下地と反応したTiSix膜を除くチタン金属或いはチタン金属膜をエッチングして除去することが可能となる。
【0026】
次に、上記したチタン膜形成工程とチタン金属膜のエッチング工程を含む本発明の埋め込み方法について説明する。
図2は本発明の埋め込み方法の一例を示す工程図であり、図5に示す構成部分と同一構成部分については同一の参照符号を付して説明する。
図中、Wは例えばシリコン基板よりなる被処理体であり、このシリコン面の表面に部分的に例えばリンドープの拡散層2が形成されており、トランジスタのドレインやソースなどが多数形成されている。図示例においては、代表的に1つのみ記す。
シリコン基板Wの全面には、例えばSiO2 よりなる層間絶縁膜4が形成されており、この層間絶縁膜4の、上記拡散層2に対応する部分にコンタクトホール5を形成し、このホール5を導電性材料により埋め込むことにより拡散層2との電気的接続を図るようになっている(図2(A))。尚、コンタクトホールに代えて、スルホール、配線用の溝等の埋め込みの場合にも本発明方法を適用できる。
【0027】
具体的には、まず、図2(B)に示すようにこのコンタクトホール5内の底面を含めて基板表面全面に、TiCl4 ガスとH2 ガスの存在下にて非常に薄いTi(チタン)金属膜6をプラズマCVDにより形成する。この時、プラズマガスとしてArガスを加える。このチタン膜形成工程は、前述したように図1に示した処理装置40内で行なう。この時のプロセス温度は、前述したように例えば580〜620℃程度、プロセス圧力は例えば665Pa(≒5Torr)程度である。
この場合、コンタクトホール5の底面に堆積したTi金属膜6は、下地の拡散層2のシリコンと直ちに反応してTiSix(チタンシリサイド)膜8となる。次に、引き続いて、この処理装置40内において、エッチングガスとしてTiCl4 ガスのみを流すことにより、図2(C)に示すように上記TiSix膜8を除く、チタン金属膜6の表面を所定の厚さだけエッチングして除去するエッチング工程を行なう。このエッチング工程では、高周波電源を印加しないでプラズマを立てないようにする。
【0028】
前述したように、この時のプロセス条件は、前述したように例えばプロセス温度が580〜620℃の範囲内、プロセス圧力が665Pa(≒5Torr)程度、TiCl4 ガスの流量は最大30sccm程度である。これにより、下地と反応したTiSix膜8を除くチタン金属或いはチタン金属膜6を所定の厚さだけエッチングして除去することが可能となる。
これにより、厚さがt1のチタン金属膜6を厚さt2まで薄くできる。この厚さt2は例えば100Å程度であり、この後工程における窒化工程が短時間で実施できるような厚さとする。このように、エッチング工程が終了したならば、次に窒化工程へ移行する。
【0029】
この窒化工程では、図2(D)に示すように、アンモニアガスと水素ガスの存在下において、プラズマにより上記Ti金属膜6を窒化処理し、TiN膜9に変える。この時のプロセス温度は、例えば580〜620℃程度、プロセス圧力は665Pa(≒5Torr)程度である。この場合、上述のようにTi金属膜6の厚さt2は非常に薄くなっているので、非常に短時間でTi金属膜6を完全に窒化処理することができる。尚、この窒化処理も図1に示した処理装置40内で行なうことができる。次に、図2(E)に示すようにTiCl4 ガスとアンモニアガスの存在下にて熱CVDにより上記コンタクトホール5内の側壁も含めて全面にバリヤメタルとして第2のTiN膜10を形成する。チタン窒化膜形成工程も、図1に示す処理装置40内で行なうことができ、この時のプロセス温度は、例えば580℃程度、プロセス圧力は、例えば40Pa(≒300mTorr)程度である。
【0030】
そして、次に、図2(F)に示すように、例えばタングステンよりなる導電性材料によりコンタクトホール5内を埋め込んで全面に配線層12を形成する配線層形成工程を行なうことになる。尚、この配線層12は、その後、パターンエッチングされる。
この図2に示す本発明方法においては、図5に示す工程と比較して、エッチング工程を加えることによって工程数が増加しているが、前述したようにチタン金属膜6の膜厚が厚さt2に薄くなった分、窒化工程に要する時間が大幅に短くなり、その分、全体の処理時間が短くなってスループットを向上させることが可能となる。
【0031】
尚、上記実施例では、図2(C)に示すエッチング工程で、チタン金属膜6を厚さt2だけ残すようにしているが、これに代えて、図3に示すように、チタン金属膜6を何ら残すことなくTiCl4 ガスによるエッチング処理で全て除去するようにしてもよい。これによれば、コンタクトホール5の開口部にせり出しているチタン金属膜6のオーバーハング部6A(図2(B)参照)も併せてなくなるので、特にデザインルールが厳しくてホール径が非常に小さくなった場合には、実質的なホール径が狭くならずに済むので、後工程におけるホール埋め込みが十分に行なわれ、ここにボイド(図5(E)参照)が発生することも防ぐことができる。
また、この場合には、図2(D)に示した窒化工程を省くことができ、いきなり図2(E)に示すチタン窒化膜形成工程へ移行することが可能なので、全体の処理時間もその分少なくでき、更にスループットを向上させることが可能となる。
【0032】
次に、前述したチタン膜形成工程とチタン金属膜のエッチング工程を含む本発明の配線層形成方法について説明する。
図4は本発明の配線層形成方法の一例を示す工程図であり、図6に示す構成部分と同一部分については同一参照符号を付して説明する。
この配線層形成工程は、前述したサリサイド工程を含み、このサリサイド工程は、ゲート電極とソース領域とドレイン領域のバリヤメタルの一部を同時に形成する方法である。図4(A)に示すようにシリコン基板Wの表面には例えばリンドープされたポリシリコンのソース領域20とドレイン領域22とが形成されており、このソース領域20とドレイン領域22との間には、SiO2 よりなるゲート酸化膜24を介して、例えばリンドープのポリシリコン膜よりなるゲート電極26が例えばSiO2 よりなる層間絶縁膜28に囲まれて設けられている。
【0033】
まず、図4(B)に示すように、基板表面全面に、TiCl4 ガスとH2 ガスの存在下にて非常に薄いTi金属膜30をプラズマCVDにより形成する。この時、プラズマガスとしてArガスを加える。また、このチタン膜形成工程は、前述したように図1に示した処理装置40内で行なう。この時のプロセス条件は、図2(B)にて説明したと同様に、プロセス温度は例えば580〜620℃程度、プロセス圧力は例えば665Pa(≒5Torr)程度である。
この場合、ゲート電極26上、ソース領域20上及びドレイン領域22上に堆積したチタン金属膜は、下地のポリシリコン層中のシリコンと直ちに反応してTiSix膜32となる。このようにして、チタン膜形成工程を終了したならば、次に、引き続いて、この処理装置40内において、エッチングガスとしてTiCl4 ガスのみを流すことにより、図4(C)に示すように上記TiSix膜32を除く、チタン金属膜30を全てエッチングして除去するエッチング工程を行なう。このエッチング工程では、高周波電源を印加しないでプラズマを立てないようにする。
【0034】
図2(C)或いは図3にて説明したと同様に、この時のプロセス条件は、例えばプロセス温度が580〜620℃の範囲内、プロセス圧力が665Pa(≒5Torr)程度、TiCl4 ガスの流量は最大30sccm程度である。これにより、下地と反応したTiSix膜を除くチタン金属或いはチタン金属膜をエッチングして除去することが可能となる。
このように、エッチング工程が終了したならば、次に絶縁層形成工程へ移行する。この工程は、先の図6(E)に示した工程と同じ工程であり、図4(D)に示すように、シリコン基板の表面全体に例えばSiO2 よりなる絶縁層37を表面全体が埋まるように形成する。
次に、この絶縁層形成工程が終了したならば、コンタクトホール形成工程へ移行する。この工程は、先の図6(F)に示した工程と同じ工程であり、図4(E)に示すように、ソース領域20、ドレイン領域22及びゲート電極領域に対応して設けたそれぞれのTiSix膜32に向けて、上記絶縁層37を選択的にエッチングしてコンタクトホール38を形成する。
次に、このコンタクトホール形成工程が終了したならば、チタン窒化膜形成工程へ移行する。この工程は、先の図6(G)に示した工程と同じ工程であり、図4(F)に示すように、TiCl4 ガスとアンモニアガスの存在下にて熱CVDにより基板の表面全体にバリヤメタルとしての第2のTiN膜35を形成する。この時のプロセス条件は、先の図6(G)と同様に、プロセス温度は例えば580℃程度、プロセス圧力は例えば40Pa(≒300mTorr)程度である。そして、次に図4(G)に示すように、例えばタングステンよりなる導電性材料により全面に配線層36を形成する。尚、図4(G)に示す工程は、先の図6(H)に示す工程と同じであり、この配線層36やTiN膜35はその後、パターンエッチングされる。
【0035】
このように、本発明の配線層形成方法では、TiCl4 をエッチングガスとしたエッチング工程でチタン金属膜を完全に除去するようにしたので、図6(C)、(D)で示す2工程を1工程にまとめることができ、従って、全体としての工程数を少なくできるので、その分、スループットを大幅に向上させることが可能となる。
尚、上記各実施例で用いた温度や圧力やガス流量等は単に一例を示したに過ぎず、これらに限定されないのは勿論である。また、ここでは被処理体として、シリコン基板を用いて説明したが、これに限定されず、LCD基板、ガラス基板にも本発明方法を適用できるのは勿論である。
【0036】
【発明の効果】
以上説明したように、本発明の埋め込み方法によれば、次のように優れた作用効果を発揮することができる。
本発明の関連技術によれば、チタン金属を効率的に選択的にドライエッチングすることができる。
本発明によれば、チタン金属膜を、下地と化合した部分を除いて所定の厚さだけ略均一にドライエッチングにより除去してその後に残留するチタン金属膜を窒化処理するようにしたので、残留するチタン金属膜を所望する厚さまで薄くすることができる。従って、この残留するチタン金属膜を完全に窒化処理するための時間を大幅に短くでき、従って、埋め込み工程全体のスループットを向上させることができる。
本発明の関連技術によれば、チタン金属膜を、下地と化合した部分を除いて全てドライエッチングにより除去するようにしたので、後工程のチタン膜の窒化処理を行なう必要がなくなって、その分、スループットを向上させることができるのみならず、特に、配線用の溝等を含むホールの径が小さくても、この径がチタン金属膜のオーバーハング部分によってより小さくなることを防止することもできる。
本発明の関連技術によれば、チタン金属膜を、この下地と化合した部分を除いて完全に除去するようにしたので、窒化処理工程とウエットエッチング工程を1つの工程にまとめることができ、その分、スループットを向上させることができる。
【図面の簡単な説明】
【図1】本発明方法の全部或いは一部を実施する処理装置を示す構成図である。
【図2】本発明の埋め込み方法の一例を示す工程図である。
【図3】本発明の埋め込み方法の変形例を説明するための説明図である。
【図4】本発明の配線層形成方法の一例を示す工程図である。
【図5】シリコン基板の表面のトランジスタのソース領域或いはドレイン領域等へのコンタクト部分を示す拡大断面図である。
【図6】一般的なサリサイド工程を説明する説明図である。
【符号の説明】
20 ソース領域
22 ドレイン領域
24 ゲート酸化膜
26 ゲート電極
28 層間絶縁膜
30 チタン(Ti)金属膜
32 TiSix膜
35 チタンナイトライド(TiN)膜
36 配線層
37 絶縁層
38 コンタクトホール
40 処理装置
42 処理容器
54 載置台
56 抵抗加熱ヒータ
58 シャワーヘッド
92 高周波電源
94 開閉スイッチ
W シリコン基板(被処理体)[0001]
BACKGROUND OF THE INVENTION
The present invention selectively removes titanium metal formed on the surface of a silicon substrate or the like.Regarding the embed methodThe
[0002]
[Prior art]
In general, in order to manufacture a semiconductor integrated circuit, a large number of desired elements are formed by repeatedly performing film formation and pattern etching on a silicon substrate such as a semiconductor wafer.
By the way, for the purpose of suppressing interdiffusion between Si and wiring material of the substrate, or to prevent peeling from the underlying layer, the wiring connecting each element and the lower layer of the wiring layer for making electrical contact with each element are prevented. Barrier metal is used for the purpose, but as this barrier metal, it is necessary to use a material excellent in corrosion resistance as well as having low electric resistance. In particular, TiN films tend to be frequently used as barrier metal materials that can meet such demands.
[0003]
In order to form a barrier metal of a TiN film, a very thin Ti film is generally formed by plasma CVD, this is nitrided, and a TiN film is further formed by thermal CVD. The Ti film has TiCl as a source gas.Four A film is formed by plasma CVD (Chemical Vapor Deposition) using (titanium tetrachloride) gas and hydrogen gas.
Here, a conventional method of a process for making contact with an element on the surface of a silicon substrate and a so-called salicide process will be described.
[0004]
FIG. 5 is an enlarged cross-sectional view showing a contact portion to the source region or drain region of the transistor on the surface of the silicon substrate. In the figure, W is an object to be processed made of, for example, a silicon substrate. For example, a phosphorus-doped
On the entire surface of the silicon substrate W, for example, SiO2 An
[0005]
Specifically, first, as shown in FIG. 5B, the entire surface of the substrate including the bottom surface in the
In this case, the Ti metal film deposited on the bottom surface of the
[0006]
Next, as shown in FIG. 5C, the
[0007]
Then, as shown in FIG. 5E, the
Moreover, FIG. 6 is explanatory drawing explaining a general salicide process. This salicide process is a method of simultaneously forming a part of the barrier metal in the gate electrode, the source region, and the drain region. As shown in FIG. 6A, a
[0008]
First, as shown in FIG. 6B, TiCl is formed on the entire surface of the substrate.Four Gas and H2 A very thin
In this case, the titanium metal film deposited on the
Next, as shown in FIG. 6C, the
[0009]
Next, as shown in FIG. 6D, wet etching is performed using ammonia hydrogen peroxide water, and only the
Next, as shown in FIG. 6E, the entire surface of the silicon substrate is made of, for example, SiO.2 An
Then, as shown in FIG. 6 (G), TiClFour A
Then, as shown in FIG. 6G, a
[0010]
[Problems to be solved by the invention]
By the way, in the process shown in FIG. 5, the
[0011]
In addition, as high miniaturization and high integration are promoted, and the design rules for integrated circuit design become stricter as in the present day, for example, the opening width of the
Further, in the case of the salicide process shown in FIG. 6, there is a problem that the total number of processes is required.
The present invention has been devised to pay attention to the above problems and to effectively solve them. An object of the present invention is to improve throughput by selectively removing titanium metal by dry etching.Provide an embedding method that canThere is to be.
[0012]
[Means for Solving the Problems]
The related art of the present invention isIn an etching method that selectively removes titanium metal formed on the surface of the treatment body by etching, titanium chloride gas is used as an etching gas. Thereby, it becomes possible to dry-etch titanium metal efficiently and selectively.
thisIf the aboveTitanium chloride is TiCl4 Can be used.
[0013]
ContractRequirement 1The invention to be defined includes a titanium film forming step of forming a titanium metal film on the surface of the object to be processed in a method of embedding a hole including a groove formed on the surface of the object to be processed made of a silicon substrate, and the titanium Excluding the portion where the surface of the metal film is combined with the substrate using titanium chloride gas as the etching gasSo that the titanium metal film remains.Etching process that removes a uniform thickness approximately uniformlyAnd a nitriding step of nitriding the remaining titanium metal film after the etching step;It is made to have.
As described above, the titanium metal film is removed by dry etching substantially uniformly by a predetermined thickness except for the portion combined with the base.Then, the remaining titanium metal film is nitridedThus, for example, the remaining titanium metal film can be thinned to a desired thickness. Accordingly, the time for completely nitriding the remaining titanium metal film can be greatly shortened, and thus the throughput of the entire embedding process can be improved.It is possible to
In this case, for example, as defined in
For example, as defined in claim 3, the titanium nitride film forming step is performed by thermal CVD.
For example, as defined in
For example, as defined in
[0014]
The related technology of the present invention is:In a method of filling a hole including a groove formed on a surface of an object to be processed made of a silicon substrate, a titanium film forming step of forming a titanium metal film on the surface of the object to be processed; and a surface of the titanium metal film And an etching step for removing everything except the portion combined with the base using titanium chloride gas as an etching gas.
According to this, since the titanium metal film is completely removed by dry etching except for the portion combined with the base, there is no need to perform nitriding treatment of the titanium film in the subsequent process, and the throughput is improved accordingly. In particular, even if the diameter of the hole including the wiring groove is small, it is possible to prevent the diameter from becoming smaller due to the overhang portion of the titanium metal film.
thisIf theA titanium nitride film forming step of forming a titanium nitride film on the surface of the object to be processed, and a wiring layer forming step of forming a wiring layer in the surface of the object to be embedded in the hole You may make it have.
[0015]
Related techniques of the present invention are described in TableIn a wiring layer forming method for forming a wiring layer on a target object having a gate electrode, a source region, and a drain region formed on a surface, a titanium film forming step of forming a titanium metal film on a surface of the target object; And an etching process for removing the entire surface of the titanium metal film except for a portion combined with the base using a titanium chloride gas as an etching gas.
As described above, since the titanium metal film is completely removed except for the portion combined with the base, the subsequent nitriding treatment can be made unnecessary, and the throughput can be improved correspondingly.
thisIfAfter the etching step, an insulating layer forming step for forming an insulating layer on the surface of the object to be processed, a contact hole forming step for forming a contact hole at a predetermined position of the insulating layer, and titanium on the surface of the object to be processed You may make it have the titanium nitride film formation process which forms a nitride film, and the wiring layer formation process which forms a wiring layer in the surface of the said to-be-processed object.
[0016]
DETAILED DESCRIPTION OF THE INVENTION
In the following, the present inventionReality of the embedding methodExamples will be described in detail with reference to the accompanying drawings.
The etching method of the present invention is characterized in that a titanium chloride gas is used as an etching gas in an etching method for selectively removing titanium metal formed on the surface of an object to be processed such as a silicon substrate by etching. In this case, as the titanium chloride, for example, TiCl4 Can be used.
Further, the present invention is characterized in that the titanium metal (film) film formation and the etching are continuously performed in, for example, the same processing apparatus. If necessary, a TiN film (titanium nitride film) can also be formed by thermal CVD in this processing apparatus.
[0017]
First, a processing apparatus that continuously forms a titanium metal film and performs this etching will be described.
FIG. 1 is a block diagram showing a processing apparatus for carrying out all or part of the method of the present invention. As shown in the figure, the
[0018]
In this processing container 42, a disk-shaped mounting table 54 is provided via a
[0019]
A
[0020]
A
A plurality of
[0021]
In addition, a matching
A
[0022]
Next, a film forming method and an etching method performed using the apparatus configured as described above will be schematically described.
First, at the time of forming the Ti film, the silicon substrate W is introduced into the processing container 42 through the opened
If the inside of the processing container 42 is sealed, TiCl is used as a film forming gas.Four Gas and H2 Ar gas as a plasma gas is introduced into the processing vessel 42 from the shower head 58 at a predetermined flow rate, and the processing vessel 42 is evacuated by the
[0023]
At the same time, a high frequency of 450 KHz is applied from the high frequency power source 92 to the shower head 58 as the upper electrode, and a high frequency electric field is applied between the shower head 58 and the mounting table 54 as the lower electrode. As a result, Ar gas is turned into plasma, and TiClFour Gas and H2 A reduction reaction with the gas is promoted, and a Ti film is formed on the substrate surface. The temperature of the substrate W is maintained at a predetermined temperature by a resistance heater 56 embedded in the mounting table 54.
[0024]
For example, when processing an 8-inch substrate, the substrate temperature (mounting table temperature) is about 580 to 620 ° C., and the process pressure is about 665 Pa (≈5 Torr). TiClFour Gas is about 5 sccm, H2 The gas is about 1500 sccm, and the Ar gas is about 300 sccm. The film formation time is about 60 seconds, and the thickness of the Ti film is about 200 mm. Regarding the Ti film formation, if plasma is not used, the process temperature must be as high as about 900 ° C. However, by using plasma in this way, the process temperature can be lowered to about 600 ° C.
[0025]
In this way, when a titanium metal film having a predetermined thickness is formed, the titanium metal or the titanium metal film is continuously formed in the processing apparatus except for the portion combined with the silicon atom of the underlying silicon layer. Etching is performed.
In this etching process, plasma is not used by opening the open /
[0026]
Next, the embedding method of the present invention including the above-described titanium film forming step and titanium metal film etching step will be described.
FIG. 2 is a process diagram showing an example of the embedding method of the present invention. The same components as those shown in FIG. 5 will be described with the same reference numerals.
In the figure, W is an object to be processed made of, for example, a silicon substrate. For example, a phosphorus-doped
On the entire surface of the silicon substrate W, for example, SiO2 An interlayer insulating
[0027]
Specifically, first, as shown in FIG. 2B, TiCl is formed on the entire surface of the substrate including the bottom surface in the
In this case, the
[0028]
As described above, the process conditions at this time are as described above. For example, the process temperature is in the range of 580 to 620 ° C., the process pressure is about 665 Pa (≈5 Torr), TiClFour The maximum gas flow rate is about 30 sccm. As a result, the titanium metal or
Thereby, the
[0029]
In this nitriding step, as shown in FIG. 2D, the
[0030]
Then, as shown in FIG. 2F, a wiring layer forming step is performed in which the
In the method of the present invention shown in FIG. 2, the number of steps is increased by adding an etching step as compared with the step shown in FIG. 5, but the thickness of the
[0031]
In the above embodiment, the
Further, in this case, the nitriding step shown in FIG. 2D can be omitted, and the process can suddenly shift to the titanium nitride film forming step shown in FIG. It can be reduced by a small amount, and the throughput can be further improved.
[0032]
Next, the wiring layer forming method of the present invention including the above-described titanium film forming step and titanium metal film etching step will be described.
FIG. 4 is a process diagram showing an example of the wiring layer forming method of the present invention, and the same parts as those shown in FIG.
This wiring layer forming process includes the above-described salicide process, and this salicide process is a method of forming part of the barrier metal in the gate electrode, the source region, and the drain region at the same time. As shown in FIG. 4A, a
[0033]
First, as shown in FIG. 4 (B), TiCl is formed on the entire surface of the substrate.Four Gas and H2 A very thin
In this case, the titanium metal film deposited on the
[0034]
As described in FIG. 2C or FIG. 3, the process conditions at this time include, for example, a process temperature in the range of 580 to 620 ° C., a process pressure of about 665 Pa (≈5 Torr), TiClFour The maximum gas flow rate is about 30 sccm. As a result, the titanium metal or the titanium metal film excluding the TiSix film reacted with the base can be removed by etching.
When the etching process is thus completed, the process proceeds to the insulating layer forming process. This step is the same as the step shown in FIG. 6E. As shown in FIG. 4D, the entire surface of the silicon substrate is made of, for example, SiO.2 An insulating
Next, when this insulating layer forming step is completed, the process proceeds to a contact hole forming step. This step is the same as the step shown in FIG. 6F, and as shown in FIG. 4E, each of the steps provided corresponding to the
Next, when this contact hole forming step is completed, the process proceeds to a titanium nitride film forming step. This step is the same as the step shown in FIG. 6G, and as shown in FIG.Four A
[0035]
Thus, in the wiring layer forming method of the present invention, TiClFour Since the titanium metal film is completely removed by the etching process using the etching gas as the etching gas, the two processes shown in FIGS. 6C and 6D can be combined into one process. Therefore, the throughput can be greatly improved.
It should be noted that the temperature, pressure, gas flow rate, etc. used in the above embodiments are merely examples, and of course are not limited thereto. In addition, although a silicon substrate is used as an object to be processed here, the present invention is not limited to this, and it is needless to say that the method of the present invention can be applied to an LCD substrate and a glass substrate.
[0036]
【The invention's effect】
As explained above, the present inventionDepending on how to embedAs a result, the following excellent effects can be achieved.
According to the related art of the present invention,Tan metal can be efficiently and selectively dry-etched.
According to the present invention, Titanium metal film is removed by dry etching almost uniformly by a predetermined thickness, excluding the part combined with the base.And then nitride the remaining titanium metal filmThus, the remaining titanium metal film can be thinned to a desired thickness. Accordingly, the time for completely nitriding the remaining titanium metal film can be greatly shortened, and therefore the throughput of the entire embedding process can be improved.
According to the related art of the present invention,Since the titanium metal film is completely removed by dry etching except for the portion combined with the base, there is no need to perform nitriding treatment of the titanium film in the subsequent process, and the throughput can be improved accordingly. In particular, even if the diameter of the hole including the groove for wiring is small, it is possible to prevent the diameter from becoming smaller due to the overhang portion of the titanium metal film.
According to the related art of the present invention,Since the titanium metal film is completely removed except for the portion combined with the base, the nitriding process and the wet etching process can be combined into one process, and the throughput can be improved accordingly. .
[Brief description of the drawings]
FIG. 1 is a block diagram showing a processing apparatus for carrying out all or part of the method of the present invention.
FIG. 2 is a process diagram showing an example of an embedding method according to the present invention.
FIG. 3 is an explanatory diagram for explaining a modification of the embedding method of the present invention.
FIG. 4 is a process diagram showing an example of a wiring layer forming method of the present invention.
FIG. 5 is an enlarged cross-sectional view showing a contact portion to a source region or a drain region of a transistor on the surface of a silicon substrate.
FIG. 6 is an explanatory diagram for explaining a general salicide process.
[Explanation of symbols]
20 Source area
22 Drain region
24 Gate oxide film
26 Gate electrode
28 Interlayer insulation film
30 Titanium (Ti) metal film
32 TiSix film
35 Titanium nitride (TiN) film
36 Wiring layer
37 Insulation layer
38 Contact hole
40 processor
42 Processing container
54 mounting table
56 Resistance heater
58 shower head
92 High frequency power supply
94 Open / close switch
W Silicon substrate (object to be processed)
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015043A JP4366805B2 (en) | 2000-01-24 | 2000-01-24 | Embedding method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000015043A JP4366805B2 (en) | 2000-01-24 | 2000-01-24 | Embedding method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001210713A JP2001210713A (en) | 2001-08-03 |
| JP4366805B2 true JP4366805B2 (en) | 2009-11-18 |
Family
ID=18542401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000015043A Expired - Lifetime JP4366805B2 (en) | 2000-01-24 | 2000-01-24 | Embedding method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4366805B2 (en) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4650440B2 (en) * | 2007-03-07 | 2011-03-16 | 東京エレクトロン株式会社 | Deposition method |
| JP2010016136A (en) * | 2008-07-02 | 2010-01-21 | Tokyo Electron Ltd | Thin film forming method and apparatus |
| JP6507860B2 (en) * | 2015-06-01 | 2019-05-08 | 富士電機株式会社 | Semiconductor device manufacturing method |
| JP6823533B2 (en) | 2017-04-24 | 2021-02-03 | 東京エレクトロン株式会社 | Method of Forming Titanium Silicide Region |
| US11114283B2 (en) * | 2018-03-16 | 2021-09-07 | Asm Ip Holding B.V. | Reactor, system including the reactor, and methods of manufacturing and using same |
| WO2019213207A1 (en) * | 2018-05-01 | 2019-11-07 | Applied Materials, Inc. | Methods of increasing selectivity for selective etch processes |
| JP2024104938A (en) | 2023-01-25 | 2024-08-06 | 東京エレクトロン株式会社 | Film formation method |
| JP2025062309A (en) * | 2023-10-02 | 2025-04-14 | 東京エレクトロン株式会社 | Film formation method and semiconductor manufacturing apparatus |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3038875B2 (en) * | 1990-10-18 | 2000-05-08 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JPH0741948A (en) * | 1993-07-30 | 1995-02-10 | Sony Corp | Wiring formation method |
| JP3003608B2 (en) * | 1997-01-23 | 2000-01-31 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP3129232B2 (en) * | 1997-05-08 | 2001-01-29 | 日本電気株式会社 | Method for manufacturing semiconductor device |
| JP3514423B2 (en) * | 1998-10-23 | 2004-03-31 | 沖電気工業株式会社 | Method of forming TiSi2 layer |
-
2000
- 2000-01-24 JP JP2000015043A patent/JP4366805B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210713A (en) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6927163B2 (en) | Method and apparatus for manufacturing a barrier layer of semiconductor device | |
| US6841203B2 (en) | Method of forming titanium film by CVD | |
| US7122477B2 (en) | Method of plasma treatment | |
| US6051281A (en) | Method of forming a titanium film and a barrier metal film on a surface of a substrate through lamination | |
| JPH11195621A (en) | Barrier metal, method of forming the same, gate electrode and method of forming the same | |
| US6933021B2 (en) | Method of TiSiN deposition using a chemical vapor deposition (CVD) process | |
| JP3381774B2 (en) | Method of forming CVD-Ti film | |
| JP3992588B2 (en) | Deposition method | |
| US6051492A (en) | Method of manufacturing a wiring layer in semiconductor device | |
| KR101061633B1 (en) | Metal film deposition method and computer readable recording medium | |
| KR100259692B1 (en) | Manufacturing method of semiconductor device with buried contact structure | |
| JP4366805B2 (en) | Embedding method | |
| US20020192951A1 (en) | Method of manufacturing a semiconductor device | |
| KR100390669B1 (en) | Method of forming multilayered film | |
| JP3635875B2 (en) | Film forming method and film laminated structure | |
| JP3951976B2 (en) | Plasma processing method | |
| KR19990045603A (en) | Titanium film formation method | |
| US6537621B1 (en) | Method of forming a titanium film and a barrier film on a surface of a substrate through lamination | |
| JPH06349774A (en) | Method of forming embedded plug | |
| JP2008305921A (en) | Semiconductor device and manufacturing method thereof | |
| TWI687535B (en) | Methods for forming capping protection for an interconnection structure | |
| JP3767429B2 (en) | Method for continuously forming titanium film and titanium nitride film and cluster tool apparatus | |
| JP4650440B2 (en) | Deposition method | |
| JPH08162534A (en) | Semiconductor integrated circuit device, manufacturing method thereof, and manufacturing apparatus used therefor | |
| WO1999035675A1 (en) | Method for forming titanium film by cvd |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090512 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090804 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090817 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4366805 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120904 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150904 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |