JP4368628B2 - 半導体装置およびその作製方法 - Google Patents

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置や有機発光素子を有する発光表示装置を部品として搭載した電子機器に関する。

なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。

近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。

また、画像表示装置において、高品位な画像を得るために、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてＴＦＴを用いたアクティブマトリクス型液晶表示装置や、アクティブマトリクス型発光装置が注目を集めている。

このようなアクティブマトリクス型の表示装置の用途は広がっており、画面サイズの大面積化とともに高精細化や高開口率化や高信頼性の要求が高まっている。

液晶表示装置に搭載される液晶モジュールには、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素部を制御するための駆動回路が一枚の基板上に形成される。

また、液晶モジュールの画素部には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。

液晶表示装置において、凹凸を有している層間絶縁膜上に画素電極を形成した場合、層間絶縁膜の凹凸に沿って画素電極表面にも凹凸が形成されてしまう。この凹凸部が液晶の配向不良を引き起こす恐れがあった。

また、自発光型の発光素子としてＥＬ素子を有した発光装置の研究が活発化している。この発光装置は有機ＥＬディスプレイ、又は有機発光ダイオードとも呼ばれている。これらの発光装置は、動画表示に適した速い応答速度、低電圧、低消費電力駆動などの特徴を有しているため、新世代の携帯電話や携帯情報端末（ＰＤＡ）をはじめ、次世代ディスプレイとして大きく注目されている。

有機化合物を含む層を発光層とするＥＬ素子は、有機化合物を含む層（以下、ＥＬ層と記す）が陽極と、陰極との間に挟まれた構造を有し、陽極と陰極とに電界を加えることにより、ＥＬ層からルミネッセンス（Electro Luminescence）が発光する。また、ＥＬ素子からの発光は、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）とがある。

また、発光装置においても、同様に、凹凸を有している層間絶縁膜上に陽極（または陰極）を形成した場合、有機化合物を含む層が薄いため、陽極と陰極との間でショートが生じる恐れがあった。

このように、平坦化のために設ける層間絶縁膜としては、絶縁性が高く、且つ、平坦化率の高いものが要求されている。こうした層間絶縁膜の形成方法としては、ＣＶＤ法や蒸着法よりもスピンコート法で代表される塗布法を用いることが好ましい。

また、平坦性を追求する場合、形成した絶縁膜に対してＣＭＰ（化学的機械研磨）を用いて平坦化処理を行うことも考えられているが、装置コストをはじめとし、生産性の面で不利である。また、ＣＭＰ処理の際にはスラリーを用いるため、そのスラリーに含まれる成分元素が素子に影響を与える恐れがある。

また、本出願人は、平坦化膜の膜厚を厚くすることなく平坦化率の高い平坦化膜を積層する方法を特許文献１にて提案している。
特開２００１−２８４３４２

今後のさらなる微細化に伴い、配線幅がさらに細くなるため、層間絶縁膜に凹凸がある場合、断線が生じやすくなる恐れがある。

また、平坦化率の高い材料層を２層以上積層させたり、１層の厚さを厚くすればするほど平坦化率は高くなる。しかし、コンタクトホール形成時における平坦化膜のエッチングプロセスは容易、且つ、生産性が高くなければならないため、平坦化膜の膜厚を厚くすることにも限界がある。

本発明は、平坦性を有する絶縁膜において、膜厚を薄くしても十分な絶縁性を有する層間絶縁膜を提供する。

本発明は、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される層間絶縁膜の形成方法として塗布法を用い、成膜後に窒素プラズマによる窒化処理を行うことを特徴としている。

この塗布法による層間絶縁膜の形成方法は、まず、シリコン（Ｓｉ）と酸素（Ｏ）との結合を有する低分子成分（前駆体）を溶媒に溶解させたワニスと呼ばれる液状原料を基板上にスピンコート法などにより塗布する。その後、ワニスを基板とともに加熱して溶媒の揮発（蒸発）と、低分子成分の架橋反応とを進行させることによって、薄膜としての層間絶縁膜を得ることができる。また、膜厚は、スピン回転数、回転時間、ワニスの濃度および粘度によって制御する。

層間絶縁膜の材料としては、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成され、置換基に少なくとも水素を含む材料が用いられる。または置換基にフッ素、アルキル基、または芳香族炭化水素のうち少なくとも１種を有する材料を用いる。代表的には、下式１に示されるシロキサン系ポリマーを用いる。

シロキサンの構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。例えば、東レ製塗布絶縁膜材料であるPSB−K１、PSB−K31や触媒化成製塗布絶縁膜材料であるZRS-５PHがある。

ここで、PSB−K31を２５％の割合で有機溶媒（プロピレングリコールメチルエーテル（分子式：ＣＨ₃ＯＣＨ₂ＣＨ（ＯＨ）ＣＨ₃））で希釈した出発材料液を２７０℃、１時間で焼成したＳｉＯｘ膜をＦＴＩＲ測定して得られたデータを図１０に示す。図１０では、Ｓｉ−Ｏ−Ｓｉに起因するピーク（1021〜1031cm^-1付近、1090〜1093cm^-1付近）と、Ｓｉ−ＣＨ₃に起因するピーク（1260〜1270 cm^-1付近）とが確認できる。その他のピークは炭素結合に起因するピークがほとんどであると思われる。

また、図１１に成膜後に熱処理（０〜５００℃）を行った後のＴＤＳデータを示す。材料Ａは、ZRS-５PHを成膜したアルキル基を含むＳｉＯｘ膜であり、材料Ｂは、PSB−K31を成膜したアルキル基を含むＳｉＯｘ膜である。材料Ａ、Ｂにおいては脱水量が、材料Ｃ（非感光性アクリル）や材料Ｄ（ポジアクリル）と比較して少なく、有機化合物を含む発光素子に用いる層間絶縁膜として適している。

また、Ｓｉ−Ｎ結合を有するポリマー（ポリシラザン）を含む液状原料を用いてもよい。

また、窒化プラズマ処理を行うＥＣＲプラズマ装置の断面図を図２（Ａ）に示す。図２（Ａ）において、１０００は基板、１００１は基板ホルダ、１００３はマイクロ波を通過させる窓、１００４ａ、１００４ｂはリング状のマグネット、１００２はチャンバーを指している。また、リング状のマグネット１００４ｂから基板までの距離は約１１５ｍｍ、基板１００３から窓までの距離は約２６５ｍｍである。

また、窒化プラズマ処理を行う他のプラズマ装置構成を図２（Ｂ）に示す。図２（Ａ）において、１０１０は基板、１０１１は基板ホルダ、１０１２は石英からなるシールド、１０１３はラジカルラインスロットアンテナ（ＲＬＳＡ）、１０１４はシャワープレート、１０１５はチャンバーを指している。μ波はスロットアンテナ１０１３へ導かれ、シャワープレート１０１４を介してチャンバー空間に導入される。また、所定の真空雰囲気となるよう排気し、シャワープレート１０１４から供給された反応ガスにマイクロ波を照射することによってプラズマを発生させる。なお、チャンバー１０１５内は、チャンバーの底部に設けられた排気口を介して真空ポンプ（図示せず）により排気する。

上記塗布法により得られる層間絶縁膜に図２（Ａ）または図２（Ｂ）に示した装置で窒化プラズマ処理を行うと、表面近傍において、窒素ラジカルが不対結合手を有するシリコンと反応してＳｉ−Ｎ結合を形成する。従って、窒化プラズマ処理を行うと、層間絶縁膜の膜厚を薄くしても十分絶縁性の高い膜を得ることができる。

また、上記塗布法により得られる層間絶縁膜は、酸素と反応しやすい金属膜、例えばチタン膜と密着性があまり良好でないため、スパッタ法でチタン膜を積層するとピーリングが発生してしまう。そこで、上記塗布法により得られる層間絶縁膜に窒化プラズマ処理を行えば、密着性が向上し、スパッタ法でチタン膜を積層してもピーリングなどの成膜不良を抑えることができる。

また、塗布による絶縁膜形成とプラズマ窒化を繰り返して層間絶縁膜を形成してもよい。

また、層間絶縁膜の膜厚を薄くすることによって、コンタクトホール形成時に行われるエッチング時間を短縮することができる。

素子サイズの小型化により、配線幅の縮小化、多層配線化が進んでいる。レジストをマスクとして金属膜を選択的にエッチングして配線を形成する際、エッチング処理によって金属膜だけでなくレジストも後退させながら行い、仕上がり寸法をレジスト寸法よりも細くする。レジストマスク寸法Ｌは０．７μｍ以上とすることが好ましく、例えば、レジストマスク寸法Ｌ＝０．７μｍとした場合には、０．３μｍの線幅を有する配線を形成することができる。従って、０．３μｍの線幅を有するゲート配線を形成した場合、チャネル長が０．３μｍであるＴＦＴを作製することができる。

また、レジストマスク寸法Ｌが０．６μｍ未満であると、配線を形成することができない。また、レジストマスク寸法Ｌ＝０．６μｍとした場合には、配線が形成できるものの、断面形状が三角形となるためＴＦＴのゲート線などに用いるのは困難である。

このように、配線幅が小さくなればなるほど凹凸によって断線しやすくなり、層間絶縁膜の平坦性が重要となってくる。本発明は幅の狭い配線に対応することが可能な層間絶縁膜を提供することができる。

本明細書で開示する発明の構成は、
絶縁表面上に薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁表面上に半導体層を形成する工程と、
前記半導体層上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
前記半導体層の一部にｎ型またはｐ型を付与する不純物元素を添加して、ソース領域またはドレイン領域を形成する工程と、
シロキサンを含有する塗布材料を塗布および乾燥させて、前記ゲート電極により反映する凸凹形状の上に平坦性を有する絶縁膜を形成する工程と、
マイクロ波によって窒素プラズマを発生させ、前記平坦性を有する絶縁膜表面を窒化処理する工程と、
前記平坦性を有する絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成する工程と、
前記ソース領域または前記ドレイン領域に接する電極を形成する工程と、
を有することを特徴とする半導体装置の作製方法である。

また、他の発明の構成は、
絶縁表面上に薄膜トランジスタおよび発光素子を有する半導体装置の作製方法であって、
絶縁表面上にソース領域、ドレイン領域、およびその間のチャネル形成領域を有する半導体層と、ゲート絶縁膜と、ゲート電極とを有する薄膜トランジスタを形成する工程と、
シロキサンを含有する塗布材料を塗布および乾燥させて、前記薄膜トランジスタにより反映する凸凹形状の上に平坦性を有する絶縁膜を形成する工程と、
マイクロ波によって窒素プラズマを発生させ、前記平坦性を有する絶縁膜表面を窒化処理する工程と、
前記平坦性を有する絶縁膜を選択的に除去して前記ソース領域または前記ドレイン領域に達するコンタクトホールを形成する工程と、
前記ソース領域または前記ドレイン領域に達する電極または陽極を形成する工程と、
前記陽極上に有機化合物を含む層を形成する工程と、
前記有機化合物を含む層上に陰極を形成する工程と、を有することを特徴とする半導体装置の作製方法である。

また、他の発明の構成は、
絶縁表面上に薄膜トランジスタを有する半導体装置の作製方法であって、
絶縁表面上にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に半導体層を形成する工程と、
前記半導体層上にｎ型またはｐ型を付与する不純物元素を含む半導体層を積層してソース領域またはドレイン領域を形成する工程と、
前記ソース領域または前記ドレイン領域に接する電極を形成する工程と、
シロキサンを含有する塗布材料を塗布および乾燥させて、前記ゲート電極および前記電極により反映する凸凹形状の上に平坦性を有する絶縁膜を形成する工程と、
マイクロ波によって窒素プラズマを発生させ、前記平坦性を有する絶縁膜表面を窒化処理する工程と、
前記平坦性を有する絶縁膜を選択的に除去して前記電極に達するコンタクトホールを形成する工程と、
前記電極に接する画素電極を形成する工程と、を有することを特徴とする半導体装置の作製方法である。

また、上記各構成において、前記平坦性を有する絶縁膜における窒素濃度は、表面から離れるにつれて減少することを特徴としている。

また、上記各構成において、前記マイクロ波は、周波数が５００ＭＨｚ〜５ＧＨｚの範囲であることを特徴としている。

また、作製された半導体装置も本発明のひとつであり、他の発明の構成は、
基板面に設けられたトランジスタを含む半導体装置において、
前記トランジスタは、半導体で形成された活性層、該活性層に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層上方のバリア層、該バリア層上の平坦化層並びに該平坦化層上のドレイン電極を有し、
前記平坦化層およびゲート絶縁膜は、アルキル基を有するＳｉＯｘ膜であって、該ＳｉＯｘ膜の赤外線吸収スペクトルは、Ｓｉ−Ｏ−Ｓｉに基づく特性吸収ピークと、Ｓｉ−Ｃに基づく特性吸収ピークとを有していることを特徴とする半導体装置である。

また、他の発明の構成は、
基板面に設けられたトランジスタ及び該トランジスタに接続された発光素子を含む半導体装置において、
前記トランジスタは、半導体で形成された活性層、該活性層に接するゲート絶縁膜、該ゲート絶縁膜を介して前記活性層に対向するゲート電極、前記活性層上方のバリア層、該バリア層上の平坦化層並びに該平坦化層上のドレイン電極を有し、
前記発光素子は、前記平坦化層上において前記ドレイン電極の上面に接して接続された画素電極、該画素電極に接する発光体及び該発光体を介して前記画素電極に対向する対向電極を有し、
前記平坦化層は、アルキル基を有するＳｉＯｘ膜であり、該ＳｉＯｘ膜の赤外線吸収スペクトルは、Ｓｉ−Ｏ−Ｓｉに基づく特性吸収ピークと、Ｓｉ−Ｃに基づく特性吸収ピークとを有していることを特徴とする半導体装置である。

上記半導体装置の各構成において、、前記平坦化層は、スピンコートにより形成された絶縁膜であることを特徴としている。

また、ＴＦＴが設けられたガラス基板を用い、有機化合物を含む層を発光層とする発光素子を作製する際、蒸着を行う前に２００℃〜３００℃の熱処理を行うことによって信頼性が向上する。従って、耐熱性の高い層間絶縁膜であることが望ましい。上記塗布法により得られる層間絶縁膜の耐熱温度は４５０℃ぐらいまで耐熱性を有しており、十分な熱処理を行うことができる。

また、層間絶縁膜だけでなく、各画素を区切る隔壁（バンク、障壁、土手などと呼ばれる）にもシロキサン系ポリマーを用いてアルキル基を含むＳｉＯｘ膜を適用してもよい。アルキル基を含むＳｉＯｘ膜を用いた場合にも、隔壁の上端部のみに曲率半径を有する曲面を持たせることが好ましい。

また、本発明は、結晶構造を有する半導体膜（代表的にはポリシリコン膜）を活性層とするＴＦＴや、非晶質構造を有する半導体膜（代表的にはアモルファスシリコン膜）を活性層とするＴＦＴや、有機半導体膜（代表的にはペンタセン膜）を活性層とする有機ＴＦＴなどの層間絶縁膜にも適用することができる。

本発明により、今後のさらなる微細化に対応可能な層間絶縁膜、且つ、膜厚を薄くしても十分な絶縁性および平坦性を有する層間絶縁膜を得ることができる。

本発明を用い、ＣＭＯＳ回路やＮＭＯＳ回路を構成するｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの作製方法の一例を図１に示す。

まず、基板１０上に下地絶縁膜を形成する。基板としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。

また、下地絶縁膜としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜を形成する。ここでは下地膜として２層構造を用いた例を示すが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。なお、特に下地絶縁膜を形成しなくてもよい。

次いで、下地絶縁膜上に半導体層を形成する。半導体層は、非晶質構造を有する半導体膜を公知の手段（スパッタ法、ＬＰＣＶＤ法、またはプラズマＣＶＤ法等）により成膜した後、公知の結晶化処理（レーザー結晶化法、熱結晶化法、またはニッケルなどの触媒を用いた熱結晶化法等）を行って得られた結晶質半導体膜を第１のフォトマスクを用いて所望の形状にパターニングして形成する。この半導体層の厚さは２５〜８０ｎｍ（好ましくは３０〜７０ｎｍ）の厚さで形成する。結晶質半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム（ＳｉＧｅ）合金などで形成すると良い。

また、非晶質構造を有する半導体膜の結晶化処理として連続発振のレーザーを用いてもよく、非晶質半導体膜の結晶化に際し、大粒径に結晶を得るためには、連続発振が可能な固体レーザを用い、基本波の第２高調波〜第４高調波を適用するのが好ましい。代表的には、Ｎｄ:ＹＶＯ₄レーザー（基本波１０６４nm）の第２高調波（５３２nm）や第３高調波（３５５ｎｍ）を適用すればよい。連続発振のレーザーを用いる場合には、出力１０Ｗの連続発振のＹＶＯ₄レーザから射出されたレーザ光を非線形光学素子により高調波に変換する。また、共振器の中にＹＶＯ₄結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ²程度（好ましくは０．１〜１０ＭＷ／ｃｍ²）が必要である。そして、１０〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。

次いで、レジストマスクを除去した後、半導体層を覆う絶縁膜２０を形成する。絶縁膜２０はプラズマＣＶＤ法またはスパッタ法を用い、厚さを１〜１００ｎｍ、好ましくは１０ｎｍ〜５０ｎｍと薄くしてシリコンを含む絶縁膜の単層または積層構造で形成した後にマイクロ波によるプラズマを用いた表面窒化処理を行う。

このように膜厚の薄い絶縁膜をプラズマＣＶＤ法を用いる場合、成膜レートを遅くして薄い膜厚を制御性よく得る必要がある。例えば、ＲＦパワーを１００Ｗ、１０ｋＨｚ、圧力０．３Ｔｏｒｒ、Ｎ₂Ｏガス流量４００ｓｃｃｍ、ＳｉＨ₄ガス流量１ｓｃｃｍ、とすれば酸化珪素膜の成膜速度を６ｎｍ／ｍｉｎとすることができる。また、マイクロ波によるプラズマを用いた窒化処理は、図２（Ａ）に示した装置を用い、マイクロ波源（２．４５ＧＨｚ）、および反応ガスである窒素ガスを用いて行う。

なお、絶縁膜２０表面から離れるにつれて窒素濃度は減少する。これにより酸化珪素膜表面を高濃度に窒化できるだけでなく、酸化珪素膜と活性層の界面の窒素を低減し、デバイス特性の劣化を防ぐ。なお、窒化処理された表面を有する絶縁膜２０はＴＦＴのゲート絶縁膜となる。

次いで、絶縁膜２０上に膜厚１００〜６００ｎｍの導電膜を形成する。ここでは、スパッタ法を用い、ＴａＮ膜とＷ膜との積層からなる導電膜を形成する。なお、ここでは導電膜をＴａＮ膜とＷ膜との積層としたが、特に限定されず、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成してもよい。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。

次いで、第２のフォトマスクを用いてレジストマスクを形成し、ドライエッチング法またはウェットエッチング法を用いてエッチングを行う。このエッチング工程によって、導電膜をエッチングして、導電層１４、２４、４４、５０を得る。導電層１４、２４、４４、５０の幅としては、０．３μｍ〜１．５μｍとして微細化を図っている。なお、導電層１４、２４、４４、５０はＴＦＴのゲート電極となる。

次いで、レジストマスクを除去した後、第３のフォトマスクを用いてレジストマスク３６を新たに形成し、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を低濃度にドープするための第１のドーピング工程を行う。レジストマスク３６は、ｐチャネル型ＴＦＴとなる領域と、導電層４４の近傍とを覆う。この第１のドーピング工程によって絶縁膜２０を介してスルードープを行い、低濃度不純物領域２５、２６ａ、２６ｂ、２７ａ、２７ｂを形成する。（図１（Ａ））

次いで、レジストマスクを除去した後、第４のフォトマスクを用いてレジストマスク３７を新たに形成し、半導体にｐ型を付与する不純物元素（代表的にはボロン）を高濃度にドープするための第２のドーピング工程を行う。この第２のドーピング工程によって絶縁膜２０を介してスルードープを行い、高濃度不純物領域１１、１２を形成する。（図１（Ｂ））

次いで、レジストマスクを除去した後、酸化珪素膜からなる絶縁膜を形成する。次いで、エッチングを行ってゲート電極の両側壁を覆うサイドウォール２８を形成する。サイドウォール２８は両側壁を覆うが、その一方の幅は０．１７μｍ〜０．２μｍとする。

次いで、第５のフォトマスクを用いてレジストマスク３５を新たに形成し、半導体にｎ型を付与する不純物元素（代表的にはリン、またはＡｓ）を高濃度にドープするための第３のドーピング工程を行う。第３のドーピング工程におけるイオンドープ法の条件はドーズ量を１×１０¹³〜５×１０¹⁵/cm²とし、加速電圧を６０〜１００ｋｅＶとして行う。レジストマスク３５は、ｐチャネル型ＴＦＴとなる領域と、導電層２４の近傍とを覆う。この第３のドーピング工程によって絶縁膜２０を介してスルードープを行い、高濃度不純物領域１７、１８、４１、４２、４７、４８を形成する。（図１（Ｃ））なお、高濃度不純物領域４１、４２、４７、４８は、ゲート電極およびサイドウォール２８をマスクとして自己整合的に形成される。従って、低濃度不純物領域２５、２６ａ、２６ｂの幅はサイドウォール２８と同じ幅（０．１７μｍ〜０．２μｍ）となる。また、チャネル形成領域の長さＬは、ゲート電極の線幅と同じ０．３μｍ〜１．５μｍとなる。さらに斜めからドーピングを行えばチャネル形成領域の長さＬを、０．２５μｍ程度にすることもできる。

この後、レジストマスク３５を除去し、水素を含む絶縁膜２２を成膜した後、半導体層に添加された不純物元素の活性化および水素化を行う。加えて、結晶化を助長する金属元素、代表的にはニッケルを用いて半導体膜を結晶化させている場合、活性化と同時にチャネル形成領域におけるニッケルの低減を行うゲッタリングをも行うことができる。

なお、ｐチャネル型ＴＦＴ３１となる半導体層の端部にリンを添加してリンを含むゲッタリングサイトを別途形成してもよい。その場合、レジストマスク３５のみを変更して端部にリンが添加されるようにすればよい。端部のみにリンを添加するため、ｐチャネル型ＴＦＴとしての特性はほとんど変化しない。

次いで、層間絶縁膜２３を形成する。層間絶縁膜２３としては、塗布法によって得られるシリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される絶縁膜を用いる。ここでは、シロキサン系ポリマーを溶媒（プロピレングリコールモノメチルエーテル）に溶解させた液状原料に用い、スピンコートで全面塗布した後、８５℃、１０分間の熱処理によって乾燥させた後、さらに２７０℃、１時間の焼成を行う。

次いで、マイクロ波によってプラズマを生成し、生成したプラズマによって層間絶縁膜２３表面を窒化処理する。（図１（Ｄ））このマイクロ波は、周波数が５００ＭＨｚ〜５ＧＨｚの範囲であればよく、ここでは２．４５ＧＨｚのマイクロ波を用いる。

次いで、第６のマスクを用いて層間絶縁膜にコンタクトホールを形成し、導電膜を形成した後、第７のマスクを用いてエッチングを行い、電極１５、１６、２１、４５、４６、５１、５２、５３を形成する。（図１（Ｅ））

こうして、同一絶縁表面に図１（Ｅ）に示す４種類の異なる構造のＴＦＴ３１〜３４を形成することができる。これらのＴＦＴを適宜組み合わせることによって様々な回路を形成することができる。

ｎチャネル型ＴＦＴ３３においては、チャネル形成領域（オフセット領域含む）４３の一方の側に接してサイドウォールと重なる低濃度不純物領域（ＬDD領域）２５を有している。

また、ｎチャネル型ＴＦＴ３４においては、チャネル形成領域４９の両側に接してゲート電極５０と重なる低濃度不純物領域（ＬDD領域）２６ａ、２６ｂを有している。

また、ｐチャネル型ＴＦＴ３１においては、低濃度不純物領域を有していない。

また、ｎチャネル型ＴＦＴ３２においては、サイドウォールと重なる低濃度不純物領域（ＬDD領域）と、サイドウォールと重ならない低濃度不純物領域（ＬDD領域）とをチャネル形成領域１９の両側に有している。

また、得られたｎチャネル型ＴＦＴ３２とｐチャネル型ＴＦＴ３１とを相補的に組み合わせてＣＭＯＳ回路を作製することができる。また、得られたｎチャネル型ＴＦＴ３３とｎチャネル型ＴＦＴとを組み合わせてＮＭＯＳ回路を作製することができる。ＮＭＯＳ回路やＣＭＯＳ回路を作製する場合、予めチャネル形成領域となる半導体領域に対してリンまたはボロンを微量にドーピングしてデプレッション型ＴＦＴとエンハンスメント型ＴＦＴとを作り分けることが望ましい。例えば、ｎチャネル型のデプレッション型ＴＦＴではリンを微量にドープし、ｐチャネル型のデプレッション型ＴＦＴではボロンを微量にドープすればよい。

また、ここではトップゲート型ＴＦＴを例に説明を行ったが、本発明は、他のＴＦＴ構造（例えば図５に示すアモルファスシリコンＴＦＴ）にも適用することができる。

以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。

本実施例では、有機化合物を含む層を発光層とする発光素子を備えた発光装置の作製を例に示す。

図３に画素部における断面構造の一部を示す。

図３（A）において、３００は第１の基板、３０１ａ、３０１ｂ、３０１ｃは絶縁層、３０２はＴＦＴ、３０８が第１の電極、３０９は絶縁物、３１０はＥＬ層、３１１は第２の電極、３１２は透明保護層、３１３は第２のシール材、３１４は第２の基板である。

第１の基板３００上に設けられたTFT３０２（ｐチャネル型ＴＦＴ）は、発光するＥＬ層３１０に流れる電流を制御する素子であり、３０４はドレイン領域（またはソース領域）である。また、３０６は第１の電極とドレイン領域（またはソース領域）とを接続するドレイン電極（またはソース電極）である。また、ドレイン電極３０６と同じ工程で電源供給線やソース配線などの配線３０７も同時に形成される。ここでは第１電極とドレイン電極とを別々に形成する例を示したが、同一としてもよい。第１の基板３００上には下地絶縁膜（ここでは、下層を窒化絶縁膜、上層を酸化絶縁膜）となる絶縁層３０１ａがプラズマＣＶＤ法で形成されており、ゲート電極３０５と活性層との間には、ゲート絶縁膜３０１ｂが設けられている。

なお、ゲート絶縁膜３０１ｂは、シロキサン系ポリマーを用いて塗布法で形成された絶縁膜（アルキル基を含むＳｉＯｘ膜）であり、さらに表面が窒素プラズマにより窒化処理されている。

また、絶縁層３０１ｃもシロキサン系ポリマーを用いて塗布法で形成された絶縁膜（アルキル基を含むＳｉＯｘ膜）であり、さらに表面が窒素プラズマにより窒化処理されている。

また、ここでは図示しないが、一つの画素には、他にもＴＦＴ（ｎチャネル型ＴＦＴまたはｐチャネル型ＴＦＴ）を一つ、または複数設けている。また、ここでは、一つのチャネル形成領域３０３を有するＴＦＴを示したが、特に限定されず、複数のチャネルを有するＴＦＴとしてもよい。

また、３０８は、第１の電極、即ち、有機発光素子の陽極（或いは陰極）である。第１の電極３０８の材料としては、Ｔｉ、ＴｉＮ、ＴｉＳｉ_XＮ_Y、Ｎｉ、Ｗ、ＷＳｉ_X、ＷＮ_X、ＷＳｉ_XＮ_Y、ＮｂＮ、Ｍｏ、Ｃｒ、Ｐｔ、Ｚｎ、Ｓｎ、Ｉｎ、またはＭｏから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚１００ｎｍ〜８００ｎｍの範囲で用いればよい。ここでは、第１の電極３０８として窒化チタン膜を用いる。窒化チタン膜を第１の電極３０８として用いる場合、表面に紫外線照射や塩素ガスを用いたプラズマ処理を行って仕事関数を増大させることが好ましい。

また、第１の電極３０８の端部（および配線３０７）を覆う絶縁物３０９（バンク、隔壁、障壁、土手などと呼ばれる）を有している。絶縁物３０９としては、無機材料（酸化シリコン、窒化シリコン、酸化窒化シリコンなど）、感光性または非感光性の有機材料（ポリイミド、アクリル、ポリアミド、ポリイミドアミド、レジストまたはベンゾシクロブテン）、またはこれらの積層などを用いることができるが、ここでは窒化シリコン膜で覆われた感光性の有機樹脂を用いる。例えば、有機樹脂の材料としてポジ型の感光性アクリルを用いた場合、絶縁物の上端部のみに曲率半径を有する曲面を持たせることが好ましい。また、絶縁物として、感光性の光によってエッチャントに不溶解性となるネガ型、或いは光によってエッチャントに溶解性となるポジ型のいずれも使用することができる。

また、有機化合物を含む層３１０は、蒸着法または塗布法を用いて形成する。なお、信頼性を向上させるため、有機化合物を含む層３１０の形成前に真空加熱を行って脱気を行うことが好ましい。例えば、蒸着法を用いる場合、真空度が５×１０^-3Ｔｏｒｒ（０．６６５Ｐａ）以下、好ましくは１０^-4〜１０^-6Ｐａまで真空排気された成膜室で蒸着を行う。蒸着の際、予め、抵抗加熱により有機化合物は気化されており、蒸着時にシャッターが開くことにより基板の方向へ飛散する。気化された有機化合物は、上方に飛散し、メタルマスクに設けられた開口部を通って基板に蒸着される。

例えば、Ａｌｑ₃、部分的に赤色発光色素であるナイルレッドをドープしたＡｌｑ₃、Ａｌｑ₃、ｐ−ＥｔＴＡＺ、ＴＰＤ（芳香族ジアミン）を蒸着法により順次積層することで白色を得ることができる。

また、スピンコートを用いた塗布法により有機化合物を含む層を形成する場合、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ（エチレンジオキシチオフェン）／ポリ（スチレンスルホン酸）水溶液（PEDOT／PSS）を全面に塗布、焼成し、その後、発光層として作用する発光中心色素（１，１，４，４−テトラフェニル−１，３−ブタジエン（ＴＰＢ）、４−ジシアノメチレン−２−メチル−６−（ｐ−ジメチルアミノ−スチリル）−４Ｈ−ピラン（ＤＣＭ１）、ナイルレッド、クマリン６など）ドープしたポリビニルカルバゾール（ＰＶＫ）溶液を全面に塗布、焼成すればよい。なお、PEDOT／PSSは溶媒に水を用いており、有機溶剤には溶けない。従って、ＰＶＫをその上から塗布する場合にも、再溶解する心配はない。また、PEDOT／PSSとＰＶＫは溶媒が異なるため、成膜室は同一のものを使用しないことが好ましい。また、有機化合物を含む層３１０を単層とすることもでき、ホール輸送性のポリビニルカルバゾール（ＰＶＫ）に電子輸送性の１，３，４−オキサジアゾール誘導体（ＰＢＤ）を分散させてもよい。また、３０ｗｔ％のＰＢＤを電子輸送剤として分散し、４種類の色素（ＴＰＢ、クマリン６、ＤＣＭ１、ナイルレッド）を適当量分散することで白色発光が得られる。

また、３１１は、導電膜からなる第２の電極、即ち、有機発光素子の陰極（或いは陽極）である。第２の電極３１１の材料としては、ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ₂、ＣａＮなどの合金、または周期表の１族もしくは２族に属する元素とアルミニウムとを共蒸着法により形成した透光性を有する膜を用いればよい。ここでは、第２の電極を通過させて発光させる上面出射型であるので、１ｎｍ〜１０ｎｍのアルミニウム膜、もしくはＬｉを微量に含むアルミニウム膜を用いる。第２の電極３１１としてＡｌ膜を用いる構成とすると、有機化合物を含む層３１０と接する材料を酸化物以外の材料で形成することが可能となり、発光装置の信頼性を向上させることができる。また、１ｎｍ〜１０ｎｍのアルミニウム膜を形成する前に陰極バッファ層としてＣａＦ₂、ＭｇＦ₂、またはＢａＦ₂からなる透光性を有する層（膜厚１ｎｍ〜５ｎｍ）を形成してもよい。

また、陰極の低抵抗化を図るため、発光領域とならない領域の第２の電極３１１上に補助電極を設けてもよい。また、陰極形成の際には蒸着による抵抗加熱法を用い、蒸着マスクを用いて選択的に形成すればよい。

また、３１２は蒸着法により形成する透明保護層であり、金属薄膜からなる第２の電極３１１を保護する。さらに透明保護層３１２を第２のシール材３１３で覆う。第２の電極３１１は極薄い金属膜であるため、酸素に触れれば容易に酸化などが発生しやすいく、シール材に含まれる溶剤などと反応して変質する恐れがある。このような金属薄膜からなる第２の電極３１１を透明保護層３１２、例えばCaF₂、MgF₂、またはBaF₂で覆うことによって、第２の電極３１１と第２のシール材３１３に含まれる溶剤などの成分とが反応することを防ぐとともに、乾燥剤を使うことなく、酸素や水分を効果的にブロックする。また、CaF₂、MgF₂、BaF₂は、蒸着法で形成することが可能であり、連続的に陰極と透明な保護層とを蒸着法で形成することによって、不純物の混入や電極表面が大気に触れることを防ぐことができる。加えて、蒸着法を用いれば、有機化合物を含む層へダメージをほとんど与えない条件で透明保護層３１２を形成することができる。また、第２の電極３１１の上下にＣａＦ₂、ＭｇＦ₂、またはＢａＦ₂からなる透光性を有する層を設けて挟むことによって、さらに第２の電極３１１を保護してもよい。

また、第１の電極として材料自身に酸素原子のない金属（仕事関数の大きい材料）、例えば窒化チタン膜を用い、第２の電極として材料自身に酸素原子のない金属（仕事関数の小さい材料）、例えばアルミニウム薄膜を用い、さらにCaF₂、MgF₂、BaF₂で覆うことによって、第１の電極と第２の電極との間の領域を限りなくゼロに近い無酸素状態を維持できる。

また、第２のシール材３１３は、第２の基板３１４と第１の基板３００とを貼り合せている。第２のシール材３１３としては、透光性を有している材料であれば特に限定されず、代表的には紫外線硬化または熱硬化のエポキシ樹脂を用いればよい。ここでは屈折率１．５０、粘度５００ｃｐｓ、ショアＤ硬度９０、テンシル強度３０００ｐｓｉ、Ｔｇ点１５０℃、体積抵抗１×１０¹⁵Ω・ｃｍ、耐電圧４５０Ｖ／milである高耐熱のＵＶエポキシ樹脂（エレクトロライト社製：２５００Ｃｌｅａｒ）を用いる。また、第２のシール材３１３を一対の基板間に充填することによって、全体の透過率を向上させることができる。

また、図３（Ｂ）には、発光領域における積層構造を簡略化したものを示す。図３（Ｂ）に示す矢印の方向に発光が放出される。

また、金属層からなる第１の電極３０８に代えて、図３（Ｃ）に示すように透明導電膜からなる第１の電極３１８を用いた場合、上面と下面の両方に発光を放出することができる。透明導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。

また、下面のみに発光を放出する発光装置としてもよい。下面出射構造の発光装置の一例を図４に示す。

なお、図４（Ａ）は、発光装置を示す上面図、図４（Ｂ）は図４（Ａ）をＡ−Ａ’で切断した断面図である。点線で示された１２０１はソース信号線駆動回路、１２０２は画素部、１２０３はゲート信号線駆動回路である。また、１２０４は封止基板、１２０５は密閉空間の間隔を保持するためのギャップ材が含有されているシール材であり、シール材１２０５で囲まれた内側は、不活性気体（代表的には窒素）で充填されている。シール材１２０５で囲まれた内側の空間は乾燥剤１２０７によって微量な水分が除去され、十分乾燥している。

なお、１２０８はソース信号線駆動回路１２０１及びゲート信号線駆動回路１２０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１２０９からビデオ信号やクロック信号を受け取る。

次に、断面構造について図４（Ｂ）を用いて説明する。基板１２１０上には駆動回路及び画素部が形成されているが、ここでは、駆動回路としてソース信号線駆動回路１２０１と画素部１２０２が示されている。なお、ソース信号線駆動回路１２０１はｎチャネル型ＴＦＴ１２２３とｐチャネル型ＴＦＴ１２２４とを組み合わせたＣＭＯＳ回路が形成される。

また、画素部１２０２はスイッチング用ＴＦＴ１２１１と、電流制御用ＴＦＴ１２１２とそのドレインに電気的に接続された透明な導電膜からなる第１の電極（陽極）１２１３を含む複数の画素により形成される。

また、これらのＴＦＴ１２２３、１２２４、１２１１、１２１２の層間絶縁膜１２２０としては、シロキサン系ポリマーを用いて塗布法で形成された絶縁膜（アルキル基を含むＳｉＯｘ膜）であり、さらに表面が窒素プラズマにより窒化処理されている。

ここでは第１の電極１２１３が接続電極と一部重なるように形成され、第１の電極１２１３はＴＦＴのドレイン領域と接続電極を介して電気的に接続している構成となっている。第１の電極１２１３は透明性を有し、且つ、仕事関数の大きい導電膜（ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等）を用いることが望ましい。

また、第１の電極（陽極）１２１３の両端には絶縁物（バンク、隔壁、障壁、土手などと呼ばれる）１２１４が形成される。カバレッジを良好なものとするため、絶縁物１２１４の上端部または下端部に曲率を有する曲面が形成されるようにする。また、絶縁物１２１４を窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。

また、第１の電極（陽極）１２１３上には、有機化合物材料の蒸着を行い、有機化合物を含む層１２１５を選択的に形成する。

また、有機化合物材料の蒸着を行う前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で２００℃〜３００℃の加熱処理を行うことが望ましい。

本実施例では、有機化合物を含む層１２１５の成膜を蒸着装置で行い、均一な膜厚を得る。さらに、有機化合物を含む層１２１５上には第２の電極（陰極）１２１６が形成される。陰極としては、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａ、またはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ₂、またはＣａＮ）を用いればよい。こうして、第１の電極（陽極）１２１３、有機化合物を含む層１２１５、及び第２の電極（陰極）１２１６からなる発光素子１２１８が形成される。発光素子１２１８は、図４中に示した矢印方向に発光する。ここでは発光素子１２１８はＲ、Ｇ、或いはＢの単色発光が得られる発光素子の一つであり、Ｒ、Ｇ、Ｂの発光が得られる有機化合物を含む層をそれぞれ選択的に形成した３つの発光素子でフルカラーとする。

また、発光素子１２１８を封止するために保護積層１２１７を形成する。保護積層は、第１の無機絶縁膜と、応力緩和膜と、第２の無機絶縁膜との積層からなっている。

また、発光素子１２１８を封止するために不活性気体雰囲気下でシール材１２０５により封止基板１２０４を貼り合わせる。封止基板１２０４には予めサンドブラスト法などによって形成した凹部が形成されており、その凹部に乾燥剤１２０７を貼り付けている。なお、シール材１２０５としてはエポキシ系樹脂を用いるのが好ましい。また、シール材１２０５はできるだけ水分や酸素を透過しない材料であることが望ましい。

また、本実施例では凹部を有する封止基板１２０４を構成する材料として金属基板、ガラス基板や石英基板の他、ＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。また、内側に乾燥剤を貼りつけた金属缶で封止することも可能である。

また、発光素子の信頼性を向上させるために、蒸着を行う前に減圧雰囲気または不活性雰囲気で２００℃、好ましくは３００℃以上の加熱処理を行うことが望ましく、層間絶縁膜および隔壁にシロキサン系ポリマーを用いた平坦絶縁膜（アルキル基を含むＳｉＯｘ膜）とした場合には、約４５０℃まで加熱することができる。本実施例では２３０℃、１時間の熱処理により基板の脱ガスおよび脱水処理を行い、信頼性を向上させている。

本実施例では、アモルファスシリコンを活性層とする逆スタガ型ＴＦＴをスイッチング素子とした液晶表示装置の例を示す。アクティブマトリクス型の液晶表示装置の作製工程を以下に示す。

最初に、透光性有する基板６００を用いてアクティブマトリクス基板を作製する。基板サイズとしては、６００ｍｍ×７２０ｍｍ、６８０ｍｍ×８８０ｍｍ、１０００ｍｍ×１２００ｍｍ、１１００ｍｍ×１２５０ｍｍ、１１５０ｍｍ×１３００ｍｍ、１５００ｍｍ×１８００ｍｍ、１８００ｍｍ×２０００ｍｍ、２０００ｍｍ×２１００ｍｍ、２２００ｍｍ×２６００ｍｍ、または２６００ｍｍ×３１００ｍｍのような大面積基板を用い、製造コストを削減することが好ましい。用いることのできる基板として、コーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることができる。更に他の基板として、石英基板、プラスチック基板などの透光性基板を用いることもできる。

まず、スパッタ法を用いて絶縁表面を有する基板６００上に導電層を基板全面に形成した後、第１のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ゲート電極、保持容量配線、及び端子など）を形成する。なお、必要があれば、基板６００上に下地絶縁膜を形成する。

上記の配線及び電極の材料としては、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物で形成する。さらに、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄから選ばれた元素、前記元素を成分とする合金、または前記元素を成分とする窒化物から複数選択し、それを積層することもできる。

また、画面サイズが大画面化するとそれぞれの配線の長さが増加して、配線抵抗が高くなる問題が発生し、消費電力の増大を引き起こす。よって、配線抵抗を下げ、低消費電力を実現するために、上記の配線及び電極の材料としては、Ｃｕ、Ａｌ、Ａｇ、Ａｕ、Ｃｒ、Ｆｅ、Ｎｉ、Ｐｔまたはこれらの合金を用いることもできる。また、Ａｇ、Ａｕ、Ｃｕ、またはＰｄなどの金属からなる超微粒子（粒径５〜１０ｎｍ）を凝集させずに高濃度で分散した独立分散超微粒子分散液を用い、インクジェット法で上記の配線及び電極を形成してもよい。

次に、ＰＣＶＤ法によりゲート絶縁膜を全面に成膜する。ゲート絶縁膜は窒化シリコン膜と酸化シリコン膜の積層を用い、膜厚を５０〜２００ｎｍとし、好ましくは１５０ｎｍの厚さで形成する。尚、ゲート絶縁膜は積層に限定されるものではなく酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化タンタル膜などの絶縁膜を用いることもできる。

次に、ゲート絶縁膜上に、５０〜２００ｎｍ好ましくは１００〜１５０ｎｍの膜厚で第１の非晶質半導体膜を、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。代表的には非晶質シリコン（ａ−Ｓｉ）膜を１００ｎｍの膜厚で成膜する。なお、大面積基板に成膜する際、チャンバーも大型化するためチャンバー内を真空にすると処理時間がかかり、成膜ガスも大量に必要となるため、大気圧で線状のプラズマＣＶＤ装置を用いて非晶質シリコン（ａ−Ｓｉ）膜の成膜を行ってさらなる低コスト化を図ってもよい。

次に、一導電型（ｎ型またはｐ型）の不純物元素を含有する第２の非晶質半導体膜を２０〜８０ｎｍの厚さで成膜する。一導電型（ｎ型またはｐ型）を付与する不純物元素を含む第２の非晶質半導体膜は、プラズマＣＶＤ法やスパッタ法などの公知の方法で全面に成膜する。本実施例ではリンが添加されたシリコンターゲットを用いてｎ型の不純物元素を含有する第２の非晶質半導体膜を成膜する。

次に、第２のフォトリソグラフィー工程によりレジストマスクを形成し、エッチングにより不要な部分を除去して島状の第１の非晶質半導体膜、および島状の第２の非晶質半導体膜を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。

次に、島状の第２の非晶質半導体膜を覆う導電層をスパッタ法で形成した後、第３のフォトリソグラフィー工程を行い、レジストマスクを形成し、エッチングにより不要な部分を除去して配線及び電極（ソース配線、ドレイン電極、保持容量電極など）を形成する。上記の配線及び電極の材料としては、Ａｌ、Ｔｉ、Ｔａ、Ｗ、Ｍｏ、Ｃｒ、Ｎｄ、Ｃｕ、Ａｇ、Ａｕ、Ｃｒ、Ｆｅ、Ｎｉ、Ｐｔから選ばれた元素、または前記元素を成分とする合金で形成する。また、Ａｇ、Ａｕ、Ｃｕ、またはＰｄなどの金属からなる超微粒子（粒径５〜１０ｎｍ）を凝集させずに高濃度で分散した独立分散超微粒子分散液を用い、インクジェット法で上記の配線及び電極を形成してもよい。インクジェット法で上記の配線及び電極を形成すれば、フォトリソグラフィー工程が不要となり、さらなる低コスト化が実現できる。

次に、第４のフォトリソグラフィー工程によりレジストマスクを形成し、エッチングにより不要な部分を除去してソース配線、ドレイン電極、容量電極を形成する。この際のエッチング方法としてウエットエッチングまたはドライエッチングを用いる。この段階でゲート絶縁膜と同一材料からなる絶縁膜を誘電体とする保持容量が形成される。そして、ソース配線、ドレイン電極をマスクとして自己整合的に第２の非晶質半導体膜の一部を除去し、さらに第１の非晶質半導体膜の一部を薄膜化する。薄膜化された領域はＴＦＴのチャネル形成領域となる。

次に、プラズマＣＶＤ法により１５０ｎｍ厚の窒化シリコン膜からなる保護膜を形成する。なお、大面積基板に成膜する際、チャンバーも大型化するためチャンバー内を真空にすると処理時間がかかり、成膜ガスも大量に必要となるため、大気圧で線状のプラズマＣＶＤ装置を用いて窒化シリコン膜からなる保護膜の成膜を行ってさらなる低コスト化を図ってもよい。この後、水素化を行い、チャネルエッチ型のＴＦＴが作製される。

次いで、シロキサン系ポリマーを用いた塗布法により、１μｍ厚の酸化シリコン（アルキル基を含むＳｉＯｘ膜）から成る第１の層間絶縁膜を全面に成膜する。塗布法により形成して第１の層間絶縁膜の平坦性を高めたことにより、ゲート電極や半導体層に起因する凹凸部をなくし、液晶の配向不良を防止することができる。また、後のコンタクトホール形成のために第１の層間絶縁膜の膜厚を薄くすることが好ましく、成膜後にμ波によるプラズマ窒化処理を行って絶縁性を高める。

なお、本実施例ではＴＦＴ構造としてチャネルエッチ型とした例を示したが、ＴＦＴ構造は特に限定されず、チャネルストッパー型のＴＦＴ、トップゲート型のＴＦＴ、或いは順スタガ型のＴＦＴとしてもよい。

次に、第５のフォトリソグラフィー工程を行い、レジストマスクを形成して、その後ドライエッチング工程により、ドレイン電極や保持容量電極に達するコンタクトホールを形成する。また、同時にゲート配線と端子部を電気的に接続するためのコンタクトホール（図示しない）を端子部分に形成し、ゲート配線と端子部を電気的に接続する金属配線（図示しない）を形成してもよい。また、同時にソース配線に達するコンタクトホール（図示しない）を形成し、ソース配線から引き出すための金属配線を形成してもよい。これらの金属配線を形成した後にＩＴＯ等の画素電極を形成してもよいし、ＩＴＯ等の画素電極を形成した後にこれらの金属配線を形成してもよい。

次に、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ₂Ｏ₃―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等の透明電極膜を１１０ｎｍの厚さで成膜する。その後、第６のフォトリソグラフィー工程とエッチング工程を行うことにより、画素電極６０１を形成する。

以上、画素部においては、６回のフォトリソグラフィー工程により、ソース配線と、逆スタガ型の画素部のＴＦＴ及び保持容量と、端子部で構成されたアクティブマトリクス基板を作製することができる。

次いで、アクティブマトリクス基板上に配向膜６２３を形成しラビング処理を行う。なお、本実施例では配向膜６２３を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ６０２を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。

次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ６２０が設けられている。また、このカラーフィルタと遮光層とを覆う平坦化膜を設けている。次いで、平坦化膜上に透明導電膜からなる対向電極６２１を画素部と重なる位置に形成し、対向基板の全面に配向膜６２２を形成し、ラビング処理を施す。

そして、実施の形態１に従って、アクティブマトリクス基板の画素部を囲むようにシール材を描画した後、減圧下でシール材に囲まれた領域にインクジェット法で液晶を吐出する。次いで、大気にふれることなく、減圧下でアクティブマトリクス基板と対向基板とをシール材６０７で貼り合わせる。シール材６０７にはフィラー（図示しない）が混入されていて、このフィラーと柱状スペーサ６０２によって均一な間隔を持って２枚の基板が貼り合わせられる。インクジェット法で液晶を吐出する方法を用いることによって作製プロセスで使用する液晶の量を削減することができ、特に、大面積基板を用いる場合に大幅なコスト低減を実現することができる。

このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板６０３等の光学フィルムを適宜設ける。そして、公知の技術を用いてＦＰＣを貼りつける。

以上の工程によって得られた液晶モジュールに、バックライト６０４、導光板６０５を設け、カバー６０６で覆えば、図５にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置（透過型）が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板６０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。

また、本実施例は透過型の例を示したが、特に限定されず、反射型や半透過型の液晶表示装置も作製することができる。反射型の液晶表示装置を得る場合は、画素電極として光反射率の高い金属膜、代表的にはアルミニウムまたは銀を主成分とする材料膜、またはそれらの積層膜等を用いればよい。

また、アモルファスシリコンを活性層とするＴＦＴに代えて、図５（Ｃ）にその一例を示す有機半導体膜を活性層とするＴＦＴとしてもよい。

基板上に下地絶縁膜６４１を形成し、その上にゲート電極６３８を形成する。次いで、ゲート絶縁膜６３９を形成し、有機半導体膜６３０を形成する。ついで、電荷輸送層６３１を形成した後にソース電極６３５とドレイン電極６３６を形成する。

次いで、シロキサン系ポリマーを用いた塗布法により平坦絶縁膜（アルキル基を含むＳｉＯｘ膜）を成膜した後、プラズマ窒化処理を行って層間絶縁膜６４０を形成する。次いで、ドレイン電極６３６に達するコンタクトホールを形成した後、画素電極６４２を形成する。

ゲート電極６３８としては、導電材料、代表的にはスパッタ法により得られる金属または合金を用いる。

また、ゲート絶縁膜６３９としては、ＰＣＶＤ法により得られる酸化珪素、窒化珪素、または窒化酸化珪素を主成分とする材料を用いる。また、ゲート絶縁膜６３９をシロキサン系ポリマーを用いた塗布法により形成してアルキル基を含むＳｉＯｘ膜としてもよい。

有機半導体膜６３０としては、他の元素と組み合わせて一定量の炭素または炭素の同素体（ダイヤモンドを除く）からなる物質であり、室温（２０℃）で少なくとも１０^-3ｃｍ²／Ｖ・ｓの電荷キャリア移動度を示す材料、例えば、π電子共役系の芳香族化合物、鎖式化合物、有機顔料、有機珪素化合物などを用いればよい。具体的には、ペンタセン、テトラセン、チオフェンオリゴマ誘導体、フェニレン誘導体、フタロシアニン化合物、ポリアセチレン誘導体、ポリチオフェン誘導体、シアニン色素等が挙げられる。

また、電荷輸送層６３１としては、正孔輸送層として機能するトリフェニルジアミン、電子輸送層として機能するオキサジアゾールを用いればよい。

ソース電極６３５とドレイン電極６３６の材料としては、塗布法で形成可能なポリアニリン、ポリチオフェンなどの有機材料や、導電性インクを用いることができる。

塗布法により形成して層間絶縁膜６４０の平坦性を高めたことにより、ゲート電極６３８や有機半導体膜６３０やソース電極６３５やドレイン電極６３６などに起因する凹凸部をなくし、液晶の配向不良を防止することができる。

また、本実施例は、発明を実施するための最良の形態と自由に組み合わせることができる。

本実施例では、ゲート絶縁膜をシロキサン系ポリマーを用いて形成したアルキル基を含むＳｉＯｘ膜とし、多層配線を設けた例を図６に示す。

まず、基板７００上に下地絶縁膜７０１となる無機絶縁膜をＰＣＶＤ法などによって形成する。次いで結晶構造を有する半導体膜を形成し、パターニングを行う。

次いで、シロキサン系ポリマーを用いたアルキル基を含むＳｉＯｘ膜で平坦なゲート絶縁膜７１０を形成する。

次いで、ゲート電極７０５を形成し、ゲート電極をマスクとして半導体膜にｎ型またはｐ型を付与する不純物元素のドーピングを行って低濃度不純物領域７０４ａを形成する。次いで、後にエッチングストッパー膜となる窒化珪素膜７１１をＰＣＶＤ法で形成する。次いで、水素化処理または活性化処理を行う。次いで、シロキサン系ポリマーを用いてアルキル基を含むＳｉＯｘ膜の成膜を行った後、エッチバックを行ってサイドウォール７０８、７０９を形成する。

次いで、ゲート電極およびサイドウォールをマスクとしてドーピングを行い、高濃度不純物領域７０４ｂを形成する。次いで、層間絶縁膜７１２となるシロキサン系ポリマーを用いたアルキル基を含むＳｉＯｘを約１μｍの膜厚で形成する。

次いでコンタクトホールを形成する。次いで、リフローが可能な金属材料膜７０６を成膜する。ここではアルミニウムを主成分とするＡｌＧｅ膜を形成する。（図６（Ａ））

次いで、３５０℃〜４００℃の熱処理を行って金属材料膜をリフローさせて凹凸を緩和する。ここで、凹凸が緩和された金属膜７０７が形成される。（図６（Ｂ））層間絶縁膜７１２は、シロキサン系ポリマーを用いたアルキル基を含むＳｉＯｘ膜からなるため耐熱温度が高く、このリフロー処理の温度に十分耐えることができる。

次いで、金属材料膜をパターニングして配線および電極７１６を形成する。この段階でＴＦＴが完成する。その後、層間絶縁膜の形成と、コンタクトホールの形成と、金属材料膜の形成と、リフロー処理とパターニング処理とを同様に繰り返して、第２配線７１７、第３配線７１８を形成する。（図６（Ｃ））

このように多層配線を可能とすることで、さらなる素子の高集積化が可能である。

ここでは、絶縁表面を有する基板（代表的にはガラス基板、プラスチック基板）上に上記最良の形態や実施例３で得られるＴＦＴおよび回路を用い、ＣＰＵやメモリーを形成する例を図７を用いて説明する。

１００１は中央処理部（ＣＰＵとも呼ばれる）、１００２は制御部、１００３は演算部、１００４は記憶部（メモリーとも呼ばれる）、１００５は入力部、１００６は出力部（表示部など）である。

演算部１００３と制御部１００２とを合わせたものが、中央処理部１００１であり、演算部１００３は、加算、減算の算術演算やＡＮＤ、ＯＲ、ＮＯＴなどの論理演算を行う算術論理演算部（arithmetic logic unit，ＡＬＵ）、演算のデータや結果を一時格納する種々のレジスタ、入力される１の個数を数え上げるカウンタなどから成り立っている。演算部１００３を構成する回路、例えば、ＡＮＤ回路、ＯＲ回路、ＮＯＴ回路、バッファ回路、またはレジスタ回路などはＴＦＴで構成することができ、高い電界効果移動度を得るため、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。アモルファスシリコン膜に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜を加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよいし、アモルファスシリコン膜に触媒となる金属元素を添加した後、加熱してポリシリコン膜を得た後に連続発振型のレーザー光を照射してポリシリコン膜を得る方法を用いてもよい。本実施例において、演算部１００３を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃える。また、ドーピングの際、演算部１００３を構成するＴＦＴのチャネル長方向と基板の傾け方向とを合わせる。

また、制御部１００２は記憶部１００４に格納された命令を実行して、全体の動作を制御する役割を担っている。制御部１００２はプログラムカウンタ、命令レジスタ、制御信号生成部からなる。また、制御部１００２もＴＦＴで構成することができ、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製すればよい。本実施例において、制御部１００２を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃える。また、ドーピングの際、制御部１００２を構成するＴＦＴのチャネル長方向と基板の傾け方向とを合わせる。

また、記憶部１００４は、計算を行うためのデータと命令を格納する場所であり、ＣＰＵで頻繁に実行されるデータやプログラムが格納されている。記憶部１００４は、主メモリ、アドレスレジスタ、データレジスタからなる。さらに主メモリに加えてキャッシュメモリを用いてもよい。これらのメモリは、ＳＲＡＭ、ＤＲＡＭ、フラッシュメモリなどで形成すればよい。また、記憶部１００４もＴＦＴで構成する場合には、連続発振型のレーザー光を用いて結晶化を行った半導体膜をＴＦＴの活性層として作製することができる。本実施例において、記憶部１００４を構成するＴＦＴのチャネル長方向とレーザービームの走査方向とを揃えることが好ましい。

また、入力部１００５は外部からデータやプログラムを取り込む装置である。また、出力部１００６は結果を表示するための装置、代表的には表示装置である。

ＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることによってバラツキの少ないＣＰＵを絶縁基板上に作り込むことができる。また、同一基板上にＣＰＵと表示部とを作り込むことができる。表示部においても各画素に配置される複数のＴＦＴのチャネル長方向とレーザービームの走査方向を揃えることが好ましい。

また、回路設計や作製工程が複雑になるが、同一基板上にＣＰＵと表示部とメモリとを作り込むこともできる。

また、本実施例は、最良の形態または実施例３と自由に組み合わせることができる。

本実施例では、絶縁表面を有する基板上に、画素部、画素を駆動する駆動回路、及び画像処理回路とを少なくとも形成した半導体装置の構成例と、消費電力を削減する動作方法について説明する。

図８に示すのはガラス基板上に形成された表示部を有するシステムの一例であって、ガラス基板上には、画素部８０１、ソース線駆動回路８０２、ゲート線駆動回路６０３、機能の異なる３つの画像処理回路８０４〜８０６、メモリ８０７、インターフェース回路８０８、電源供給タイミング制御回路８０９が設けられている。本半導体装置は、液晶表示装置であっても、ＥＬ材料を用いた発光表示装置であっても構わない。

図８に示したブロック図において、画素部８０１は画像を表示する部分であり、ソース線駆動回路８０２、及びゲート線駆動回路８０３は、画素を駆動する駆動回路である。画像データはソース線駆動回路８０２に入力される。また、インターフェース回路８０８は外部から画像データ、あるいは画像の基となるデータを入力し、適切な内部信号に変換した後、ソース線駆動回路８０２、画像処理回路８０４〜８０６、もしくはメモリ８０７に出力する。

本半導体装置の機能として、３つの画像処理回路８０４〜８０６とメモリ８０７を用いた様々な画像処理を行う半導体装置を考えることができる。例えば、これらの画像処理回路の１つもしくは複数を用いることによって、画像の歪み補正、リサイズ、モザイク処理、スクロール、反転といった画像変換や、マルチウィンドウ処理、メモリ８０７を用いた画像生成、及びこれらの複合処理等を考えることができる。

これに対応して、様々な動作モードが考えられ、本構成の半導体装置においては、画像処理回路８０４〜８０６が有するレジスタ及びラッチ回路に、不揮発性を有するラッチ回路を適用することが有効である。つまり、不揮発性を有するラッチ回路によって、画像処理回路８０４〜８０６の論理状態が復元可能である構成が有効である。こうすることにより、画像処理回路８０４〜８０６の動作状態を保持したまま電源を遮断することが可能となり、使用しない画像処理回路の電源を遮断することが可能となる。その結果、消費電力の削減が可能となる。

また、待機時においても、システムの状態を保持したままで、電源供給を止めることができるため、待機時と動作時の高速な移行と、待機時の消費電力の削減を同時に実現することが可能となる。

動作モードの切り替え制御は、電源供給タイミング制御回路８０９によって行う。具体的には、動作モードに対応して、モードの切り替え前後に、使用しない画像処理回路に対して格納手続と復元手続を行えばよい。

なお、本実施例では、画像処理回路８０４〜８０６全体を復元可能な場合を説明したが、必ずしもこれに限定されない。画像処理回路８０４〜８０６を構成する一部の回路（例えば回路Ｃとする）の論理状態を復元可能とする構成であっても構わない。その場合、回路Ｃを使用する時のみに回路Ｃに電源を供給することが可能となり、消費電力の削減が可能となる。

なお、不揮発性を有するラッチ回路を、インターフェース回路、あるいはソース線駆動回路、ゲート線駆動回路に対して適用することも可能である。その結果、それぞれの論理回路が動作しない時には、その論理回路の電源を遮断することで消費電力を削減することが可能となる。

本実施例における様々な回路（画素部８０１、ソース線駆動回路８０２、ゲート線駆動回路６０３、機能の異なる３つの画像処理回路８０４〜８０６、メモリ８０７、インターフェース回路８０８、電源供給タイミング制御回路８０９）は、最良の形態または実施例３に従って得られる高速動作可能なＴＦＴで作製することができる。

なお、本実施例は、最良の形態、実施例１乃至４のいずれの構成とも自由に組み合わせることが可能である。

本発明を実施して得たＴＦＴを組み込むことによって様々な電子機器を作製することができる。電子機器としては、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、オーディオコンポ等）、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末（モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等）、記録媒体を備えた画像再生装置（具体的にはDigital Versatile Disc（ＤＶＤ）等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置）などが挙げられる。それらの電子機器の具体例を図９に示す。

図９（Ａ）はテレビであり、筐体２００１、支持台２００２、表示部２００３、スピーカー部２００４、ビデオ入力端子２００５等を含む。本発明は表示部２００３に適用することができる。なお、パソコン用、ＴＶ放送受信用、広告表示用などの全ての情報表示用のテレビが含まれる。

図９（Ｂ）はデジタルカメラであり、本体２１０１、表示部２１０２、受像部２１０３、操作キー２１０４、外部接続ポート２１０５、シャッター２１０６等を含む。本発明は、表示部２１０２に適用することができる。

図９（Ｃ）はノート型パーソナルコンピュータであり、本体２２０１、筐体２２０２、表示部２２０３、キーボード２２０４、外部接続ポート２２０５、ポインティングマウス２２０６等を含む。本発明は、表示部２２０３に適用することができる。

図９（Ｄ）はモバイルコンピュータであり、本体２３０１、表示部２３０２、スイッチ２３０３、操作キー２３０４、赤外線ポート２３０５等を含む。本発明は、表示部２３０２に適用することができる。

図９（Ｅ）は記録媒体を備えた携帯型の画像再生装置（具体的にはＤＶＤ再生装置）であり、本体２４０１、筐体２４０２、表示部Ａ２４０３、表示部Ｂ２４０４、記録媒体（ＤＶＤ等）読み込み部２４０５、操作キー２４０６、スピーカー部２４０７等を含む。表示部Ａ２４０３は主として画像情報を表示し、表示部Ｂ２４０４は主として文字情報を表示するが、本発明は表示部Ａ、Ｂ２４０３、２４０４に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。

図９（Ｆ）はゲーム機器であり、本体２５０１、表示部２５０５、操作スイッチ２５０４等を含む。

図９（Ｇ）はビデオカメラであり、本体２６０１、表示部２６０２、筐体２６０３、外部接続ポート２６０４、リモコン受信部２６０５、受像部２６０６、バッテリー２６０７、音声入力部２６０８、操作キー２６０９等を含む。本発明は、表示部２６０２に適用することができる。

図９（Ｈ）は携帯電話であり、本体２７０１、筐体２７０２、表示部２７０３、音声入力部２７０４、音声出力部２７０５、操作キー２７０６、外部接続ポート２７０７、アンテナ２７０８等を含む。本発明は、表示部２７０３に適用することができる。なお、表示部２７０３は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。

以上の様に、本発明を実施して得た表示装置は、あらゆる電子機器の表示部として用いても良い。なお、本実施の形態の電子機器には、最良の形態、実施例１乃至５のいずれの構成を用いて作製された半導体装置を用いても良い。

本発明は、シロキサン系ポリマーを用いた塗布膜（アルキル基を含むＳｉＯｘ膜）にプラズマ窒化処理を行うことによって、今後のＴＦＴにおけるさらなる微細化に対応可能な絶縁膜、且つ、膜厚を薄くしても十分な絶縁性および平坦性を有する絶縁膜を得ることができ、代表的には層間絶縁膜やゲート絶縁膜に用いる。また、多層配線におけるリフロー処理にも耐えうる絶縁膜を提供することができる。

また、有機化合物を含む層を発光層とする発光装置において、脱水量の少ない層間絶縁膜を提供することができ、発光装置の信頼性を向上させることができる。

ＴＦＴの作製工程を示す図である。（最良の形態） プラズマ処理装置の断面図を示す図である。 発光素子の断面図を示す図である。（実施例１） 発光素子の断面図および上面図を示す図である。（実施例１） ＴＦＴの作製工程を示す図である。（実施例２） ＴＦＴの作製工程を示す図である。（実施例３） ＣＰＵのブロック図を示す図である。（実施例４） 表示部を有するシステムブロック図を示す図である。（実施例５） 電子機器の一例を示す図。（実施例６） ＦＴＩＲのデータを示す図である。 脱水量を示すＴＤＳデータを示す図である。

符号の説明

１０：基板
２０：ゲート絶縁膜
２２：保護膜
２３：層間絶縁膜

Claims (5)

1. シロキサンを含有する材料を塗布および乾燥させて、薄膜トランジスタ上に平坦性を有する絶縁膜を形成し、
   マイクロ波によって窒素プラズマを発生させ、前記平坦性を有する絶縁膜表面を窒化処理した後、
   前記平坦性を有する絶縁膜を選択的に除去して前記薄膜トランジスタのソースまたはドレインに達するコンタクトホールを形成し、
   前記コンタクトホールにおいて、前記ソースまたは前記ドレインに接する電極を形成し、
   前記平坦性を有する絶縁膜は、アルキル基を有する酸化珪素膜であることを特徴とする半導体装置の作製方法。
2. シロキサンを含有する材料を塗布および乾燥させて、薄膜トランジスタ上に平坦性を有する絶縁膜を形成し、
   マイクロ波によって窒素プラズマを発生させ、前記平坦性を有する絶縁膜表面を窒化処理した後、
   前記平坦性を有する絶縁膜を選択的に除去して前記薄膜トランジスタのソースまたはドレインに達するコンタクトホールを形成し、
   前記コンタクトホールにおいて、前記ソースまたは前記ドレインに接する電極を形成し、
   前記電極に接する第１の電極を形成し、
   前記第１の電極上に有機化合物を含む層を形成し、
   前記有機化合物を含む層上に第２の電極を形成し、
   前記平坦性を有する絶縁膜は、アルキル基を有する酸化珪素膜であることを特徴とする半導体装置の作製方法。
3. 薄膜トランジスタと、
   前記薄膜トランジスタ上に設けられた、表面がマイクロ波によるプラズマ窒化処理され、且つシロキサンを含有する材料を塗布および乾燥させて形成された平坦性を有する絶縁膜と、
   前記窒化処理された表面上に設けられた電極とを有し、
   前記平坦性を有する絶縁膜には、前記薄膜トランジスタのソースまたはドレインに達するコンタクトホールが設けられ、
   前記電極は、前記コンタクトホールにおいて前記ソースまたは前記ドレインに接し、
   前記平坦性を有する絶縁膜は、アルキル基を有する酸化珪素膜であって、前記酸化珪素膜の赤外線吸収スペクトルは、Ｓｉ−Ｏ−Ｓｉに基づく特性吸収ピークと、Ｓｉ−Ｃに基づく特性吸収ピークとを有していることを特徴とする半導体装置。
4. 薄膜トランジスタと、
   前記薄膜トランジスタ上に設けられた、表面がマイクロ波によるプラズマ窒化処理され、且つシロキサンを含有する材料を塗布および乾燥させて形成された平坦性を有する絶縁膜と、
   前記窒化処理された表面上に設けられた第１の電極と、
   前記第１の電極上に設けられた有機化合物を含む層と、
   前記有機化合物を含む層上に設けられた第２の電極とを有し、
   前記平坦性を有する絶縁膜には、前記薄膜トランジスタのソースまたはドレインに達するコンタクトホールが設けられ、
   前記第１の電極は、前記コンタクトホールにおいて前記ソースまたは前記ドレインに接し、
   前記平坦性を有する絶縁膜は、アルキル基を有する酸化珪素膜であって、前記酸化珪素膜の赤外線吸収スペクトルは、Ｓｉ−Ｏ−Ｓｉに基づく特性吸収ピークと、Ｓｉ−Ｃに基づく特性吸収ピークとを有していることを特徴とする半導体装置。
5. 請求項３又は４において、
   前記平坦性を有する絶縁膜における窒素濃度は、前記平坦性を有する絶縁膜の表面から離れるにつれて減少することを特徴とする半導体装置。
   

Images