JP4370109B2

JP4370109B2 - Processor power control method

Info

Publication number: JP4370109B2
Application number: JP2003059641A
Authority: JP
Inventors: 丈暢谷
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-03-06
Filing date: 2003-03-06
Publication date: 2009-11-25
Anticipated expiration: 2020-12-13
Also published as: JP2003271267A

Description

【０００１】
【発明の属する技術分野】
本発明は、プロセッサの内部で消費される電力を制御するための電力制御方法に関するものである。
【０００２】
【従来の技術】
コンピュータ、マイクロプロセッサ、マイクロコントローラ、ディジタル信号処理プロセッサ（ＤＳＰ）等が知られている。ここでは、これらストアード・プログラム方式の装置を総称して「プロセッサ」という。
【０００３】
従来のプロセッサの中には、電力制御装置を備えたものがある。例えば、あるプロセッサの電力制御方法では、スタンバイモードにおいて当該プロセッサの内部クロックの周波数を特定の周波数まで下げることで、消費電力を削減する。
【０００４】
【発明が解決しようとする課題】
上記従来のプロセッサの電力制御方法では、低減されたクロック周波数を当該プロセッサのユーザが決めることはできなかった。また、特別な命令を当該プロセッサが実行することでスタンバイモードへ入るようにしていたので、プログラムが大きくなる問題もあった。
【０００５】
本発明の目的は、プロセッサの低消費電力動作をユーザがきめ細かく定義できるようにし、以てプログラミングの負担を軽減することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明は、電力制御レジスタを有したプロセッサの内部で消費される電力を制御するための電力制御方法において、比較アドレスとインデックス番号とが一対となった情報を参照することにより、実行アドレスに応じたインデックス番号を決定する条件判定を行い、前記電力制御レジスタにはあらかじめ電力制御情報が格納されており、前記電力制御情報は前記インデックス番号に応じて選択され、選択される前記電力制御情報に従って、前記プロセッサの内部で消費される電力を制御することとしたものである。複数の部分からなるプログラムを実行する、電力制御レジスタを有したプロセッサでは、実行しているプログラムの部分に応じたインデックス番号を決定する条件判定を行い、前記電力制御レジスタにはあらかじめ電力制御情報が格納されており、前記電力制御情報は前記インデックス番号に応じて選択され、選択される前記電力制御情報に従って、前記プロセッサの内部で消費される電力を制御する。
【０００７】
【発明の実施の形態】
以下、マイクロプロセッサへの本発明の適用例について、図面を参照しながら具体的に説明する。
【０００８】
（第１の実施形態）
図１は、本発明の第１の実施形態に係るマイクロプロセッサの電力制御装置を示している。当該マイクロプロセッサ１０は、プログラムカウンタ１１と、複数の回路ブロック１５とに加えて、パワーテーブル２０と、条件判定器３０と、電圧・クロックコントローラ４０とで構成された電力制御装置を備えている。
【０００９】
パワーテーブル２０は、各々電力制御情報を書き換え可能に記憶するための複数の電力制御レジスタ２１を備えている。電力制御情報の各々は、複数の回路ブロック１５のうち電力制御の対象とすべき１以上の回路ブロックを指定するためのブロック情報と、制御対象ブロックの電圧に関する情報（電圧情報）と、制御対象ブロックへ供給すべきクロックに関する情報（クロック情報）とを含んでいる。また、複数の電力制御レジスタ２１のうちのいずれか１つが、条件判定器３０から供給されるインデックス信号により選択されるようになっている。
【００１０】
電圧・クロックコントローラ４０は、インデックス信号により選択された電力制御レジスタ２１中の電力制御情報に従って制御対象回路ブロックの消費電力を制御するためのコントローラであって、ブロック情報と電圧情報とを受け取る電圧コントローラ４１と、ブロック情報とクロック情報とを受け取るクロックコントローラ４５とで構成されている。
【００１１】
条件判定器３０は、アドレステーブル３１と、比較器３２と、ラッチ３３とを備えている。アドレステーブル３１は、各々比較アドレスと、当該比較アドレスに対応付けられたインデックス番号とを書き換え可能に記憶するための複数のレジスタを備えている。比較器３２は、プログラムカウンタ１１が示すアドレスがアドレステーブル３１の中の複数の比較アドレスのいずれに一致したかを判定する。ラッチ３３は、一致判定された比較アドレスに対応付けられたインデックス番号を保持し、このインデックス番号を表す信号をパワーテーブル２０へ前記インデックス信号として供給する。
【００１２】
図２は、図１中のパワーテーブル２０の詳細構成例を示している。各電力制御レジスタ２１は、対象ブロック指定フィールドと、第１及び第２の電圧指定フィールドと、第１及び第２のクロック指定フィールドとを持つ。対象ブロック指定フィールドは、複数の回路ブロック１５のそれぞれに対応した複数のビットを持ち、例えばビット値“１”が対応回路ブロックを電力制御の対象とすべき旨を表す。この対象ブロック指定フィールドの情報は、ブロック情報（ＩＮＦＯ＿ＢＬＫ）として電圧コントローラ４１及びクロックコントローラ４５へ供給される。第１の電圧指定フィールドは、制御対象回路ブロックへ供給すべき電源電圧Ｖｃｃの大きさを表す第１の電圧情報（ＩＮＦＯ＿Ｖｃｃ）を記憶するためのフィールドである。第２の電圧指定フィールドは、制御対象回路ブロックを構成するトランジスタの閾値電圧Ｖｔを制御するための第２の電圧情報（ＩＮＦＯ＿Ｖｔ）を記憶するためのフィールドである。第１のクロック指定フィールドは、制御対象回路ブロックへ供給すべきクロックの周波数を表す第１のクロック情報（ＩＮＦＯ＿ＦＲＥＱ）を記憶するためのフィールドである。第２のクロック指定フィールドは、制御対象回路ブロックへのクロック供給を停止するか否かを表す第２のクロック情報（ＩＮＦＯ＿ＴＥＲＭ）を記憶するためのフィールドである。電圧情報は電圧コントローラ４１へ、クロック情報はクロックコントローラ４５へそれぞれ供給される。
【００１３】
図３は、図１中の電圧コントローラ４１の詳細構成例を示している。図３の電圧コントローラ４１は、ＤＣ−ＤＣコンバータ４２と、ゼロ判定器４３と、各ブロック用の論路回路４４とで構成されている。ＤＣ−ＤＣコンバータ４２は、基本電圧を第１の電圧情報（ＩＮＦＯ＿Ｖｃｃ）で指定された大きさの電圧に変換し、この変換により得た電圧を電源電圧Ｖｃｃとして出力する。ゼロ判定器４３は、第１の電圧情報（ＩＮＦＯ＿Ｖｃｃ）がゼロを指定しているか否かを調べる。論理回路４４は２個のＡＮＤゲートで構成されており、ブロック情報（ＩＮＦＯ＿ＢＬＫ）とゼロ判定器４３の出力とに基づく電源遮断信号と、ブロック情報（ＩＮＦＯ＿ＢＬＫ）と第２の電圧情報（ＩＮＦＯ＿Ｖｔ）とに基づくＶｔ選択信号とを出力する。電源遮断信号は、制御対象回路ブロックにおける電源電圧Ｖｃｃ供給スイッチの制御に用いられる。Ｖｔ選択信号は、制御対象回路ブロックを構成するトランジスタの閾値電圧Ｖｔを制御するように、例えばＭＯＳトランジスタのバックゲート電圧の選択制御に用いられる。各回路ブロックの消費電力は電源電圧Ｖｃｃの２乗に比例する。したがって、電源電圧Ｖｃｃの低減は、各回路ブロックの消費電力削減に極めて大きく寄与する。また、トランジスタ閾値電圧Ｖｔの制御は、当該トランジスタの高速動作モードと、漏れ電流が削減された非動作モードとを実現し得る。
【００１４】
図４は、図１中のクロックコントローラ４５の詳細構成例を示している。図４のクロックコントローラ４５は、ＰＬＬ４６と、分周器４７と、各ブロック用の論理回路４８とで構成されている。ＰＬＬ４６は、ある周波数を持つ通常動作のための内部クロックを基本クロックから生成する。分周器４７は、第１のクロック情報（ＩＮＦＯ＿ＦＲＥＱ）で指定されたクロック周波数に見合った分周比で、内部クロックを分周する。論理回路４８は１個のマルチプレクサと１個のＡＮＤゲートとで構成されており、ＰＬＬ４６から供給された内部クロックと分周器４７から供給された分周クロックとのいずれかをブロック情報（ＩＮＦＯ＿ＢＬＫ）に基づいて選択し、かつ当該選択したクロックの供給・停止を第２のクロック情報（ＩＮＦＯ＿ＴＥＲＭ）に応じて制御する。各回路ブロックの消費電力はクロック周波数に比例する。したがって、クロック周波数の低減は、高速動作が必要でない回路ブロックの消費電力削減に大きく寄与する。
【００１５】
図５は、図１の電力制御装置の動作例を概念的に示している。図５において、パワーテーブル２０は、各々インデックス番号０、１、２、３で識別される４個の電力制御レジスタを備えている。アドレステーブル３１は、比較アドレス１０００とインデックス番号３との組と、比較アドレス１４００とインデックス番号２との組と、比較アドレス４Ｂ００とインデックス番号０との組と、比較アドレス７０１０とインデックス番号３との組と、比較アドレスＣ６ＦＦとインデックス番号１との組と、比較アドレスＤ２００とインデックス番号２との組と、比較アドレスＤ７７０とインデックス番号１との組とを記憶しているものとする。
【００１６】
図５によれば、マイクロプロセッサ１０のプログラムフローに応じて、次のような電力制御が実現する。まず、アドレス００００からプログラムの実行が開始する。その後、アドレス１０００の命令実行時に、プログラムカウンタ１１が示すアドレスと、アドレステーブル３１の中の１番目の比較アドレスとが一致する。これにより、番号３を表すインデックス信号がパワーテーブル２０へ供給される。これを受けて、パワーテーブル２０はインデックス番号３で指定された電力制御情報を電圧・クロックコントローラ４０へ供給し、電圧・クロックコントローラ４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。続いて、プログラムの実行がアドレス１４００に到達すると、プログラムカウンタ１１が示すアドレスと、アドレステーブル３１の中の２番目の比較アドレスとが一致し、番号２を表すインデックス信号がパワーテーブル２０へ供給される。これを受けて、パワーテーブル２０はインデックス番号２で指定された電力制御情報を電圧・クロックコントローラ４０へ供給し、電圧・クロックコントローラ４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。更に、アドレスＣ６ＦＦへ分岐すべくサブルーチンコール命令が実行されると、プログラムカウンタ１１が示すアドレスと、アドレステーブル３１の中の５番目の比較アドレスとが一致し、番号１を表すインデックス信号がパワーテーブル２０へ供給される。これを受けて、パワーテーブル２０はインデックス番号１で指定された電力制御情報を電圧・クロックコントローラ４０へ供給し、電圧・クロックコントローラ４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。
【００１７】
以上のとおり、図１の電力制御装置によれば、パワーテーブル２０とアドレステーブル３１とをユーザが適宜書き換えることで、当該マイクロプロセッサ１０の低消費電力動作をユーザがきめ細かく定義できる。例えば、サブルーチン単位での電力制御や、１命令単位での頻繁な電力制御も可能である。また、特定アドレス区間の命令実行時の電力制御や、多重ループ内の一部命令のみの実行時の電力制御も可能である。しかも、これら電力制御のための特別な命令の実行は不要であるので、電力制御によりアプリケーションプログラム本体の処理効率が低下することはなく、命令メモリ容量の増加を招くこともない。更に、図１の電力制御装置によれば、アプリケーションプログラムの開発と電力制御設計とを独立に行い得る。したがって、プログラム開発の効率向上、保守性向上を図ることができる。また、既存のアプリケーションプログラムを修正することなく、詳細な電力制御を実現することができる。
【００１８】
図６は、図１中の条件判定器３０の変形例を示している。図６によれば、プログラムカウンタ１１の更新のために、インクリメンタ１２と、セレクタ１３とが配置されている。インクリメンタ１２は、プログラムカウンタ１１の出力アドレス信号を受けて、アドレスをインクリメントする。セレクタ１３は、通常はインクリメンタ１２の出力アドレスをプログラムカウンタ１１へ供給するが、ロード信号が与えられた場合には分岐アドレスをプログラムカウンタ１１へ供給するように構成されている。図６の条件判定器３０は、アドレステーブル３１と、比較器３２と、ラッチ３３とに加えて、ロード信号を受けてイネーブル信号を生成するためのアドレス不連続検出器３４を備えている。比較器３２は、このイネーブル信号により、プログラムカウンタ１１が示すアドレスの不連続変化が検出された場合にのみアドレス一致判定を実行するように制御される。その結果、条件判定器３０の内部における消費電力が、図１の場合に比べて削減される。
【００１９】
図７は、図１中の条件判定器３０の他の変形例を示している。図７の条件判定器３０は、例えばサブルーチン単位での電力制御に適したものであって、各々比較開始アドレスと、当該比較開始アドレスに対応付けられた比較終了アドレスと、当該比較開始アドレス及び比較終了アドレスに対応付けられたインデックス番号とを書き換え可能に記憶するための複数のレジスタを持つアドレステーブル３１を備え、プログラムカウンタ１１が示すアドレスが複数の比較開始アドレスと複数の比較終了アドレスとで定義される複数のアドレス範囲のいずれに属するかを判定し、この範囲判定された比較開始アドレス及び比較終了アドレスに対応付けられたインデックス番号を表す信号をパワーテーブル２０へインデックス信号として供給するようになっている。そのために、図７の条件判定器３０は、アドレステーブル３１に加えて、第１の比較器３２ａと、第２の比較器３２ｂと、ＡＮＤゲート３５と、ラッチ３３とを備えている。なお、図１中の比較器３２における一致判定をアドレス上位ビットに限定すれば、図７の場合より大まかな範囲判定を実現できる。
【００２０】
（第２の実施形態）
図８は、本発明の第２の実施形態に係る電力制御装置を備えたマイクロプロセッサを示している。図８のマイクロプロセッサ１１０は、外部ブロック１５０からのバースト的な大量データの受信を、当該外部ブロック１５０から与えられる送信開始／完了フラグに基づく割り込み処理として実行する機能を有するものであって、送信開始／完了フラグ等に応じた割り込み種別（イベント種別）を表すイベント信号を発生するためのイベント信号発生器１１１と、データ受信のための受信処理ブロック１１５と、受信データを格納するためのメモリブロック１１６と、その他の機能ブロック１１７とを備えている。更に、図８のマイクロプロセッサ１１０は、図１中のパワーテーブル２０と同様のパワーテーブル１２０と、イベント信号に応答して当該パワーテーブル１２０へインデックス信号を供給するための条件判定器１３０と、図１中の電圧・クロックコントローラ４０と同様の電圧・クロックコントローラ１４０とを備えており、これらが各回路ブロック１１５，１１６，１１７の消費電力を制御するための電力制御装置を構成している。
【００２１】
図９は、図８中の条件判定器１３０の詳細構成例を示している。図９の条件判定器１３０は、イベントテーブル１３１と、比較器１３２と、ラッチ１３３とを備えている。イベントテーブル１３１は、各々比較イベント種別と、当該比較イベント種別に対応付けられたインデックス番号とを書き換え可能に記憶するための複数のレジスタを備えている。比較器１３２は、イベント信号発生器１１１が発生したイベント信号により表されたイベントの種別がイベントテーブル１３１の中の複数の比較イベント種別のいずれに一致したかを判定する。ラッチ１３３は、一致判定された比較イベント種別に対応付けられたインデックス番号を保持し、このインデックス番号を表す信号をパワーテーブル１２０へ前記インデックス信号として供給する。
【００２２】
図１０は、図８の電力制御装置の動作例を概念的に示している。図１０において、パワーテーブル１２０は、各々インデックス番号０、１、２、３で識別される４個の電力制御レジスタを備えている。イベントテーブル１３１は、比較イベント種別１とインデックス番号３との組と、比較イベント種別２とインデックス番号２との組と、比較イベント種別３とインデックス番号０との組と、比較イベント種別４とインデックス番号３との組と、比較イベント種別５とインデックス番号１との組と、比較イベント種別６とインデックス番号２との組と、比較イベント種別７とインデックス番号１との組とを記憶している。外部ブロック１５０は、マイクロプロセッサ１１０へのデータ送信を開始する際に送信開始／完了フラグをアクティブにし、送信完了時に当該フラグをネガティブにする。これを受けて、イベント信号発生器１１１は、送信開始／完了フラグがアクティブになった時点でイベント種別４を表す信号を、当該フラグがネガティブになった時点でイベント種別５を表す信号をそれぞれ発生するものとする。
【００２３】
図１０によれば、マイクロプロセッサ１１０に生じたイベントの種別に応じて、次のような電力制御が実現する。まず、外部ブロック１５０からマイクロプロセッサ１１０へのデータ送信の開始時に送信開始／完了フラグがアクティブになると、イベント信号発生器１１１がイベント種別４を表す信号を発生するので、発生した当該イベント種別と、イベントテーブル１３１の中の４番目の比較イベント種別とが一致する。これにより、番号３を表すインデックス信号がパワーテーブル１２０へ供給される。これを受けて、パワーテーブル１２０はインデックス番号３で指定された電力制御情報を電圧・クロックコントローラ１４０へ供給し、電圧・クロックコントローラ１４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。ここで、例えば受信処理ブロック１１５へ供給する電源電圧Ｖｃｃを高くし、かつ当該ブロック１１５へ供給するクロックの周波数を高くすることができる。続いて、外部ブロック１５０からマイクロプロセッサ１１０へのデータ送信の完了時に送信開始／完了フラグがネガティブになると、イベント信号発生器１１１がイベント種別５を表す信号を発生するので、発生した当該イベント種別と、イベントテーブル１３１の中の５番目の比較イベント種別とが一致する。これにより、番号１を表すインデックス信号がパワーテーブル１２０へ供給される。これを受けて、パワーテーブル１２０はインデックス番号１で指定された電力制御情報を電圧・クロックコントローラ１４０へ供給し、電圧・クロックコントローラ１４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。ここで、例えば受信処理ブロック１１５への電源電圧を遮断し、かつ当該ブロック１１５へのクロックの供給を停止することができる。これにより、受信処理ブロック１１５を必要な期間だけ高速動作させることができる。
【００２４】
以上のとおり、図８の電力制御装置によれば、パワーテーブル１２０とイベントテーブル１３１とをユーザが適宜書き換えることで、アプリケーションプログラムと非同期に発生するイベント応じた当該マイクロプロセッサ１１０の低消費電力動作をユーザがきめ細かく定義できる。しかも、これら電力制御のための特別な命令の実行は不要であるので、電力制御によりアプリケーションプログラム本体の処理効率が低下することはなく、命令メモリ容量の増加を招くこともない。更に、図８の電力制御装置によれば、アプリケーションプログラムの開発と電力制御設計とを独立に行い得る。したがって、プログラム開発の効率向上、保守性向上を図ることができる。また、既存のアプリケーションプログラムを修正することなく、詳細な電力制御を実現することができる。
【００２５】
（第３の実施形態）
図１１は、本発明の第３の実施形態に係る電力制御装置を備えたマイクロプロセッサを示している。図１１のマイクロプロセッサ２１０は、外部ブロック２５０との間のデータ送受信を定められた時間帯に実行する機能を有するものであって、時刻を表す時刻信号を発生するためのタイマ２１１と、データ受信のための受信ブロック２１５と、データ送信のための送信ブロック２１６と、その他の機能ブロック２１７とを備えている。更に、図１１のマイクロプロセッサ２１０は、図１中のパワーテーブル２０と同様のパワーテーブル２２０と、時刻信号に応答して当該パワーテーブル２２０へインデックス信号を供給するための条件判定器２３０と、図１中の電圧・クロックコントローラ４０と同様の電圧・クロックコントローラ２４０とを備えており、これらが各回路ブロック２１５，２１６，２１７の消費電力を制御するための電力制御装置を構成している。
【００２６】
図１２は、図１１中の条件判定器２３０の詳細構成例を示している。図１２の条件判定器２３０は、タイムテーブル２３１と、比較器２３２と、ラッチ２３３とを備えている。タイムテーブル２３１は、各々比較時刻と、当該比較時刻に対応付けられたインデックス番号とを書き換え可能に記憶するための複数のレジスタを備えている。比較器２３２は、タイマ２１１が発生した時刻信号により表された時刻がイベントテーブル２３１の中の複数の比較時刻のいずれに一致したかを判定する。ラッチ２３３は、一致判定された比較時刻に対応付けられたインデックス番号を保持し、このインデックス番号を表す信号をパワーテーブル２２０へ前記インデックス信号として供給する。
【００２７】
図１３は、図１１の電力制御装置の動作例を概念的に示している。図１３において、パワーテーブル２２０は、各々インデックス番号０、１、２、３で識別される４個の電力制御レジスタを備えている。タイムテーブル２３１は、比較時刻とインデックス番号との多数の組を記憶している。図１３中のＴ０００、Ｔ０２０、Ｔ０４０、Ｔ０５０、Ｔ１００、Ｔ１２０、Ｔ１４０、Ｔ１５０は各々時刻を表している。ここでは、当該マイクロプロセッサ２１０がＴ０４０からＴ０５０までの時間範囲では送信動作を、Ｔ１００からＴ１２０までの時間範囲では受信動作をそれぞれ実行するものとする。
【００２８】
図１３によれば、時間の流れに応じて、次のような電力制御が実現する。まず、タイマ２１１の時刻信号により表された時刻がＴ０２０になると、この時刻と、タイムテーブル２３１の中の比較時刻Ｔ０２０とが一致する。これにより、番号３を表すインデックス信号がパワーテーブル２２０へ供給される。これを受けて、パワーテーブル２２０はインデックス番号３で指定された電力制御情報を電圧・クロックコントローラ２４０へ供給し、電圧・クロックコントローラ２４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。ここで、例えば受信ブロック２１５及び送信ブロック２１６への電源電圧及びクロックの供給を停止し、かつマイクロプロセッサ２１０の全体の動作周波数を低くすることで、プロセッサ全体として消費電力を削減できる。続いて、タイマ２１１の時刻信号により表された時刻がＴ０４０になると、この時刻と、タイムテーブル２３１の中の比較時刻Ｔ０４０とが一致する。これにより、番号１を表すインデックス信号がパワーテーブル２２０へ供給される。これを受けて、パワーテーブル２２０はインデックス番号３で指定された電力制御情報を電圧・クロックコントローラ２４０へ供給し、電圧・クロックコントローラ２４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。ここで、例えば受信ブロック２１５への電源電圧及びクロックの供給を停止したまま、送信ブロック２１６への電源電圧及びクロックの供給を開始し、かつマイクロプロセッサ２１０の全体の動作周波数を中程度にまで上げることができる。続いて、タイマ２１１の時刻信号により表された時刻がＴ０５０になると、この時刻と、タイムテーブル２３１の中の比較時刻Ｔ０５０とが一致する。これにより、番号３を表すインデックス信号がパワーテーブル２２０へ再び供給されることとなり、Ｔ０２０からＴ０４０までの時間範囲と同じ状態に戻る。続いて、タイマ２１１の時刻信号により表された時刻がＴ１００になると、この時刻と、タイムテーブル２３１の中の比較時刻Ｔ１００とが一致する。これにより、番号２を表すインデックス信号がパワーテーブル２２０へ供給される。これを受けて、パワーテーブル２２０はインデックス番号２で指定された電力制御情報を電圧・クロックコントローラ２４０へ供給し、電圧・クロックコントローラ２４０は当該電力制御情報に応じた電圧制御とクロック制御とを実行する。ここで、例えば送信ブロック２１６への電源電圧及びクロックの供給を停止したまま、受信ブロック２１５への電源電圧及びクロックの供給を開始し、かつマイクロプロセッサ２１０の全体の動作周波数を最大限に上げることができる。
【００２９】
以上のとおり、図１１の電力制御装置によれば、パワーテーブル２２０とタイムテーブル２３１とをユーザが適宜書き換えることで、時間の流れに沿った当該マイクロプロセッサ２１０の低消費電力動作をユーザがきめ細かく定義できる。しかも、これら電力制御のための特別な命令の実行は不要であるので、電力制御によりアプリケーションプログラム本体の処理効率が低下することはなく、命令メモリ容量の増加を招くこともない。更に、図１１の電力制御装置によれば、アプリケーションプログラムの開発と電力制御設計とを独立に行い得る。したがって、プログラム開発の効率向上、保守性向上を図ることができる。また、既存のアプリケーションプログラムを修正することなく、詳細な電力制御を実現することができる。なお、タイマ２１１を周期的にリセットするように構成すれば、タイムテーブル２３１のレジスタ数を削減できる。
【００３０】
図１４は、図１１中の条件判定器２３０の変形例を示している。図１４の条件判定器２３０は、各々比較開始時刻と、当該比較開始時刻に対応付けられた比較終了時刻と、当該比較開始時刻及び比較終了時刻に対応付けられたインデックス番号とを書き換え可能に記憶するための複数のレジスタを持つタイムテーブル２３１を備え、タイマ２１１の時刻信号が示す時刻が複数の比較開始時刻と複数の比較終了時刻とで定義される複数の時間範囲のいずれに属するかを判定し、この範囲判定された比較開始時刻及び比較終了時刻に対応付けられたインデックス番号を表す信号をパワーテーブル２２０へインデックス信号として供給するようになっている。そのために、図１４の条件判定器２３０は、タイムテーブル２３１に加えて、第１の比較器２３２ａと、第２の比較器２３２ｂと、ＡＮＤゲート２３５と、ラッチ２３３とを備えている。なお、図１２中の比較器２３２における一致判定を時刻信号の上位ビットに限定すれば、図１４の場合より大まかな範囲判定を実現できる。
【００３１】
なお、上記各実施形態において種々の変更が可能である。例えば図１の構成において、用途に応じてパワーテーブル２０とアドレステーブル３１とを一体化した１つの装置として実装してもよい。図２中の電力制御レジスタ２１は５フィールドからなるが、必ずしもこれに限る必要はない。例えば、用途によっては各電力制御レジスタ２１に電源電圧Ｖｃｃのフィールドのみを実装した構成も可能である。
【００３２】
上記各テーブルは、フリップフロップやラッチ構成に限らず、ＲＡＭやＥＥＰＲＯＭ構成、ＦＰＧＡ等のプログラマブルロジック構成等が可能である。各テーブルを命令実行により書き換えできるようにしてもよい。複数のパワーテーブルを備えた構成も可能である。
【００３３】
上記各パワーテーブルへ供給すべきインデックス信号を命令実行により更新できるようにしてもよい。例えば、サブルーチンコール命令等の分岐命令のオペランド部でパワーテーブルのインデックス番号を指定する。
【００３４】
条件判定器の入力として、命令コードや、当該マイクロプロセッサが扱うデータを採用してもよい。特定メモリ空間（例えばフラッシュメモリの空間）にデータが読み書きされることを条件判定器で検出して電源電圧制御を行うことも可能である。
【００３５】
上記各実施形態の組み合わせによる電力制御も可能である。例えば、アドレス比較により特定のサブルーチン処理時の電源電圧を低くし、かつ外部イベントの発生時にクロック周波数を上げることも可能である。
【００３６】
【発明の効果】
以上説明してきたとおり、本発明によれば、実行アドレスに応じてプロセッサ内部の消費電力を制御することとし、特に複数の部分からなるプログラムを実行するプロセッサでは、実行しているプログラムの部分に応じてプロセッサ内部の消費電力を制御することとしたので、当該プロセッサの低消費電力動作をユーザがきめ細かく定義でき、以てプログラミングの負担が軽減される。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るマイクロプロセッサの電力制御装置のブロック図である。
【図２】図１中のパワーテーブルの詳細構成例を示すブロック図である。
【図３】図１中の電圧コントローラの詳細構成例を示すブロック図である。
【図４】図１中のクロックコントローラの詳細構成例を示すブロック図である。
【図５】図１の電力制御装置の動作例を示す概念図である。
【図６】図１中の条件判定器の変形例を示すブロック図である。
【図７】図１中の条件判定器の他の変形例を示すブロック図である。
【図８】本発明の第２の実施形態に係る電力制御装置を備えたマイクロプロセッサのブロック図である。
【図９】図８中の条件判定器の詳細構成例を示すブロック図である。
【図１０】図８の電力制御装置の動作例を示す概念図である。
【図１１】本発明の第３の実施形態に係る電力制御装置を備えたマイクロプロセッサのブロック図である。
【図１２】図１１中の条件判定器の詳細構成例を示すブロック図である。
【図１３】図１１の電力制御装置の動作例を示す概念図である。
【図１４】図１１中の条件判定器の変形例を示すブロック図である。
【符号の説明】
１０マイクロプロセッサ
１１プログラムカウンタ
２０パワーテーブル
２１電力制御レジスタ
３０条件判定器
３１アドレステーブル
３２，３２ａ，３２ｂ比較器
４０電圧・クロックコントローラ
１１０マイクロプロセッサ
１１１イベント信号発生器
１２０パワーテーブル
１３０条件判定器
１３１イベントテーブル
１３２比較器
１４０電圧・クロックコントローラ
２１０マイクロプロセッサ
２１１タイマ
２２０パワーテーブル
２３０条件判定器
２３１タイムテーブル
２３２，２３２ａ，２３２ｂ比較器
２４０電圧・クロックコントローラ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a power control method for controlling power consumed in a processor.
[0002]
[Prior art]
Computers, microprocessors, microcontrollers, digital signal processors (DSPs) and the like are known. Here, these stored program type devices are collectively referred to as “processors”.
[0003]
Some conventional processors include a power control device. For example, in a power control method for a certain processor, power consumption is reduced by lowering the frequency of the internal clock of the processor to a specific frequency in the standby mode.
[0004]
[Problems to be solved by the invention]
In the above conventional processor power control method, the user of the processor cannot determine the reduced clock frequency. In addition, since the processor executes a special instruction to enter the standby mode, there is a problem that the program becomes large.
[0005]
An object of the present invention is to allow a user to finely define the low power consumption operation of a processor, thereby reducing the programming burden.
[0006]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides:Had power control registerIn a power control method for controlling power consumed inside a processor,By referring to the information in which the comparison address and the index number are paired,Depending on execution addressThe power control information is stored in advance in the power control register, the power control information is selected according to the index number, and the selected power control information is determined according to the selected power control information. Control power consumed inside the processorThat's what it meant. Run a multi-part programHad a power control registerIn the processor, depending on the part of the program that is runningThe power control information is stored in advance in the power control register, the power control information is selected according to the index number, and the selected power control information is determined according to the selected power control information. Controls the power consumed inside the processor.
[0007]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, application examples of the present invention to a microprocessor will be specifically described with reference to the drawings.
[0008]
(First embodiment)
FIG. 1 shows a power control apparatus for a microprocessor according to a first embodiment of the present invention. The microprocessor 10 includes a power control device including a power table 20, a condition determination unit 30, and a voltage / clock controller 40 in addition to the program counter 11 and the plurality of circuit blocks 15.
[0009]
The power table 20 includes a plurality of power control registers 21 for storing power control information in a rewritable manner. Each of the power control information includes block information for designating one or more circuit blocks to be subjected to power control among the plurality of circuit blocks 15, information on the voltage of the control target block (voltage information), and a control target Information on the clock to be supplied to the block (clock information). In addition, any one of the plurality of power control registers 21 is selected by an index signal supplied from the condition determination unit 30.
[0010]
The voltage / clock controller 40 is a controller for controlling the power consumption of the control target circuit block according to the power control information in the power control register 21 selected by the index signal, and receives the block information and the voltage information. 41 and a clock controller 45 that receives block information and clock information.
[0011]
The condition determiner 30 includes an address table 31, a comparator 32, and a latch 33. The address table 31 includes a plurality of registers for storing each comparison address and the index number associated with the comparison address in a rewritable manner. The comparator 32 determines which of the plurality of comparison addresses in the address table 31 matches the address indicated by the program counter 11. The latch 33 holds an index number associated with the comparison address determined to match, and supplies a signal representing the index number to the power table 20 as the index signal.
[0012]
FIG. 2 shows a detailed configuration example of the power table 20 in FIG. Each power control register 21 has a target block designation field, first and second voltage designation fields, and first and second clock designation fields. The target block designation field has a plurality of bits corresponding to each of the plurality of circuit blocks 15. For example, a bit value “1” indicates that the corresponding circuit block should be a target of power control. Information on the target block designation field is supplied to the voltage controller 41 and the clock controller 45 as block information (INFO_BLK). The first voltage designation field is a field for storing first voltage information (INFO_Vcc) indicating the magnitude of the power supply voltage Vcc to be supplied to the control target circuit block. The second voltage designation field is a field for storing second voltage information (INFO_Vt) for controlling the threshold voltage Vt of the transistors constituting the control target circuit block. The first clock designation field is a field for storing first clock information (INFO_FREQ) indicating the frequency of the clock to be supplied to the control target circuit block. The second clock designation field is a field for storing second clock information (INFO_TERM) indicating whether or not to stop the clock supply to the control target circuit block. The voltage information is supplied to the voltage controller 41, and the clock information is supplied to the clock controller 45.
[0013]
FIG. 3 shows a detailed configuration example of the voltage controller 41 in FIG. The voltage controller 41 in FIG. 3 includes a DC-DC converter 42, a zero determination unit 43, and a logical circuit 44 for each block. The DC-DC converter 42 converts the basic voltage into a voltage having a magnitude specified by the first voltage information (INFO_Vcc), and outputs the voltage obtained by this conversion as the power supply voltage Vcc. The zero determination unit 43 checks whether or not the first voltage information (INFO_Vcc) designates zero. The logic circuit 44 is composed of two AND gates, and includes a power-off signal based on block information (INFO_BLK) and the output of the zero determiner 43, block information (INFO_BLK), and second voltage information (INFO_Vt). And a Vt selection signal based on. The power cutoff signal is used to control the power supply voltage Vcc supply switch in the control target circuit block. The Vt selection signal is used, for example, for selection control of the back gate voltage of the MOS transistor so as to control the threshold voltage Vt of the transistors constituting the control target circuit block. The power consumption of each circuit block is proportional to the square of the power supply voltage Vcc. Therefore, the reduction of the power supply voltage Vcc greatly contributes to the reduction of power consumption of each circuit block. Further, the control of the transistor threshold voltage Vt can realize a high-speed operation mode of the transistor and a non-operation mode in which leakage current is reduced.
[0014]
FIG. 4 shows a detailed configuration example of the clock controller 45 in FIG. 4 includes a PLL 46, a frequency divider 47, and a logic circuit 48 for each block. The PLL 46 generates an internal clock for normal operation having a certain frequency from the basic clock. The frequency divider 47 divides the internal clock by a frequency dividing ratio corresponding to the clock frequency specified by the first clock information (INFO_FREQ). The logic circuit 48 includes one multiplexer and one AND gate. Block information (INFO_BLK) indicates either the internal clock supplied from the PLL 46 or the divided clock supplied from the frequency divider 47. And the supply / stop of the selected clock is controlled according to the second clock information (INFO_TERM). The power consumption of each circuit block is proportional to the clock frequency. Therefore, the reduction in clock frequency greatly contributes to the reduction in power consumption of circuit blocks that do not require high-speed operation.
[0015]
FIG. 5 conceptually shows an operation example of the power control apparatus of FIG. In FIG. 5, the power table 20 includes four power control registers identified by index numbers 0, 1, 2, and 3, respectively. The address table 31 includes a set of comparison address 1000 and index number 3, a set of comparison address 1400 and index number 2, a set of comparison address 4B00 and index number 0, a comparison address 7010 and index number 3. Assume that a set, a set of comparison address C6FF and index number 1, a set of comparison address D200 and index number 2, and a set of comparison address D770 and index number 1 are stored.
[0016]
According to FIG. 5, the following power control is realized according to the program flow of the microprocessor 10. First, execution of the program starts from address 0000. Thereafter, when the instruction at the address 1000 is executed, the address indicated by the program counter 11 matches the first comparison address in the address table 31. As a result, the index signal representing the number 3 is supplied to the power table 20. In response, the power table 20 supplies the power control information specified by the index number 3 to the voltage / clock controller 40, and the voltage / clock controller 40 executes voltage control and clock control according to the power control information. To do. Subsequently, when the execution of the program reaches the address 1400, the address indicated by the program counter 11 matches the second comparison address in the address table 31, and an index signal representing the number 2 is supplied to the power table 20. The In response to this, the power table 20 supplies the power control information specified by the index number 2 to the voltage / clock controller 40, and the voltage / clock controller 40 executes voltage control and clock control according to the power control information. To do. When a subroutine call instruction is executed to branch to the address C6FF, the address indicated by the program counter 11 matches the fifth comparison address in the address table 31, and the index signal indicating the number 1 is the power table. 20 is supplied. In response, the power table 20 supplies the power control information specified by the index number 1 to the voltage / clock controller 40, and the voltage / clock controller 40 executes voltage control and clock control according to the power control information. To do.
[0017]
As described above, according to the power control apparatus of FIG. 1, the user can finely define the low power consumption operation of the microprocessor 10 by appropriately rewriting the power table 20 and the address table 31. For example, power control in units of subroutines and frequent power control in units of one instruction are possible. Also, power control during execution of an instruction in a specific address section and power control during execution of only a part of instructions in a multiple loop are possible. In addition, since execution of these special instructions for power control is unnecessary, the power control does not reduce the processing efficiency of the application program main body and does not increase the instruction memory capacity. Furthermore, according to the power control apparatus of FIG. 1, application program development and power control design can be performed independently. Therefore, it is possible to improve the efficiency of program development and improve maintainability. Further, detailed power control can be realized without modifying an existing application program.
[0018]
FIG. 6 shows a modification of the condition determiner 30 in FIG. According to FIG. 6, an incrementer 12 and a selector 13 are arranged for updating the program counter 11. The incrementer 12 receives the output address signal from the program counter 11 and increments the address. The selector 13 normally supplies the output address of the incrementer 12 to the program counter 11, but is configured to supply a branch address to the program counter 11 when a load signal is given. 6 includes an address discontinuity detector 34 for receiving a load signal and generating an enable signal in addition to an address table 31, a comparator 32, and a latch 33. The comparator 32 is controlled by this enable signal so as to execute the address match determination only when the address discontinuity indicated by the program counter 11 is detected. As a result, the power consumption inside the condition determiner 30 is reduced compared to the case of FIG.
[0019]
FIG. 7 shows another modification of the condition determiner 30 in FIG. The condition determiner 30 of FIG. 7 is suitable for power control in, for example, a subroutine unit, and each includes a comparison start address, a comparison end address associated with the comparison start address, the comparison start address, and a comparison An address table 31 having a plurality of registers for rewritably storing an index number associated with an end address is provided, and an address indicated by the program counter 11 is defined by a plurality of comparison start addresses and a plurality of comparison end addresses It is determined which one of the plurality of address ranges belongs, and a signal indicating an index number associated with the comparison start address and comparison end address determined in this range is supplied to the power table 20 as an index signal. ing. For this purpose, the condition determiner 30 of FIG. 7 includes a first comparator 32 a, a second comparator 32 b, an AND gate 35, and a latch 33 in addition to the address table 31. Note that if the coincidence determination in the comparator 32 in FIG. 1 is limited to the upper address bits, a rougher range determination can be realized than in the case of FIG.
[0020]
(Second Embodiment)
FIG. 8 shows a microprocessor including a power control apparatus according to the second embodiment of the present invention. The microprocessor 110 in FIG. 8 has a function of executing reception of a bursty large amount of data from the external block 150 as an interrupt process based on a transmission start / end flag given from the external block 150. An event signal generator 111 for generating an event signal indicating an interrupt type (event type) according to a start / end flag or the like, a reception processing block 115 for receiving data, and a memory block for storing received data 116 and other functional blocks 117. Further, the microprocessor 110 in FIG. 8 includes a power table 120 similar to the power table 20 in FIG. 1, a condition determiner 130 for supplying an index signal to the power table 120 in response to an event signal, 1 and a voltage / clock controller 140 similar to the voltage / clock controller 40 in FIG. 1, and these constitute a power control device for controlling the power consumption of each circuit block 115, 116, 117.
[0021]
FIG. 9 shows a detailed configuration example of the condition determiner 130 in FIG. The condition determiner 130 of FIG. 9 includes an event table 131, a comparator 132, and a latch 133. The event table 131 includes a plurality of registers for storing each comparison event type and an index number associated with the comparison event type in a rewritable manner. The comparator 132 determines which of the plurality of comparison event types in the event table 131 matches the event type represented by the event signal generated by the event signal generator 111. The latch 133 holds an index number associated with the comparison event type determined to match, and supplies a signal representing this index number to the power table 120 as the index signal.
[0022]
FIG. 10 conceptually shows an operation example of the power control apparatus of FIG. In FIG. 10, the power table 120 includes four power control registers identified by index numbers 0, 1, 2, and 3, respectively. The event table 131 includes a set of comparison event type 1 and index number 3, a set of comparison event type 2 and index number 2, a set of comparison event type 3 and index number 0, a comparison event type 4 and an index. A set of number 3, a set of comparison event type 5 and index number 1, a set of comparison event type 6 and index number 2, and a set of comparison event type 7 and index number 1 are stored. . The external block 150 activates a transmission start / completion flag when starting data transmission to the microprocessor 110, and makes the flag negative when transmission is completed. In response to this, the event signal generator 111 generates a signal indicating the event type 4 when the transmission start / end flag becomes active, and generates a signal indicating the event type 5 when the flag becomes negative. It shall be.
[0023]
According to FIG. 10, the following power control is realized according to the type of event that has occurred in the microprocessor 110. First, when the transmission start / completion flag becomes active at the start of data transmission from the external block 150 to the microprocessor 110, the event signal generator 111 generates a signal indicating the event type 4. The fourth comparison event type in the event table 131 matches. As a result, the index signal representing the number 3 is supplied to the power table 120. In response to this, the power table 120 supplies the power control information specified by the index number 3 to the voltage / clock controller 140, and the voltage / clock controller 140 executes voltage control and clock control according to the power control information. To do. Here, for example, the power supply voltage Vcc supplied to the reception processing block 115 can be increased, and the frequency of the clock supplied to the block 115 can be increased. Subsequently, when the transmission start / completion flag becomes negative when the data transmission from the external block 150 to the microprocessor 110 is completed, the event signal generator 111 generates a signal indicating the event type 5, so that the generated event type The fifth comparison event type in the event table 131 matches. As a result, the index signal representing the number 1 is supplied to the power table 120. In response to this, the power table 120 supplies the power control information specified by the index number 1 to the voltage / clock controller 140, and the voltage / clock controller 140 executes voltage control and clock control according to the power control information. To do. Here, for example, the power supply voltage to the reception processing block 115 can be cut off and the supply of the clock to the block 115 can be stopped. As a result, the reception processing block 115 can be operated at a high speed only for a necessary period.
[0024]
As described above, according to the power control apparatus of FIG. 8, the user can rewrite the power table 120 and the event table 131 as appropriate so that the low power consumption operation of the microprocessor 110 according to the event generated asynchronously with the application program can be performed. User can define in detail. In addition, since execution of these special instructions for power control is unnecessary, the power control does not reduce the processing efficiency of the application program main body and does not increase the instruction memory capacity. Furthermore, according to the power control apparatus of FIG. 8, application program development and power control design can be performed independently. Therefore, it is possible to improve the efficiency of program development and improve maintainability. Further, detailed power control can be realized without modifying an existing application program.
[0025]
(Third embodiment)
FIG. 11 shows a microprocessor including a power control apparatus according to the third embodiment of the present invention. The microprocessor 210 in FIG. 11 has a function of executing data transmission / reception with the external block 250 in a predetermined time zone, and includes a timer 211 for generating a time signal indicating time, and data reception Reception block 215 for data transmission, transmission block 216 for data transmission, and other functional blocks 217. Furthermore, the microprocessor 210 in FIG. 11 includes a power table 220 similar to the power table 20 in FIG. 1, a condition determiner 230 for supplying an index signal to the power table 220 in response to a time signal, 1 and a voltage / clock controller 240 similar to the voltage / clock controller 40 in FIG. 1, and these constitute a power control device for controlling the power consumption of each circuit block 215, 216, 217.
[0026]
FIG. 12 shows a detailed configuration example of the condition determiner 230 in FIG. The condition determiner 230 in FIG. 12 includes a time table 231, a comparator 232, and a latch 233. The time table 231 includes a plurality of registers for storing each comparison time and an index number associated with the comparison time in a rewritable manner. The comparator 232 determines which of the plurality of comparison times in the event table 231 matches the time represented by the time signal generated by the timer 211. The latch 233 holds an index number associated with the comparison time determined to match, and supplies a signal representing the index number to the power table 220 as the index signal.
[0027]
FIG. 13 conceptually shows an operation example of the power control apparatus of FIG. In FIG. 13, the power table 220 includes four power control registers identified by index numbers 0, 1, 2, and 3, respectively. The time table 231 stores many sets of comparison times and index numbers. T000, T020, T040, T050, T100, T120, T140, and T150 in FIG. 13 each represent time. Here, it is assumed that the microprocessor 210 performs a transmission operation in the time range from T040 to T050, and a reception operation in the time range from T100 to T120.
[0028]
According to FIG. 13, the following power control is realized according to the flow of time. First, when the time represented by the time signal of the timer 211 reaches T020, this time coincides with the comparison time T020 in the time table 231. As a result, the index signal representing the number 3 is supplied to the power table 220. In response, the power table 220 supplies the power control information specified by the index number 3 to the voltage / clock controller 240, and the voltage / clock controller 240 executes voltage control and clock control according to the power control information. To do. Here, for example, by stopping the supply of the power supply voltage and the clock to the reception block 215 and the transmission block 216 and lowering the overall operating frequency of the microprocessor 210, the power consumption of the entire processor can be reduced. Subsequently, when the time represented by the time signal of the timer 211 reaches T040, this time coincides with the comparison time T040 in the time table 231. As a result, the index signal representing the number 1 is supplied to the power table 220. In response, the power table 220 supplies the power control information specified by the index number 3 to the voltage / clock controller 240, and the voltage / clock controller 240 executes voltage control and clock control according to the power control information. To do. Here, for example, supply of power supply voltage and clock to the transmission block 216 is started while supply of power supply voltage and clock to the reception block 215 is stopped, and the overall operating frequency of the microprocessor 210 is increased to a medium level. be able to. Subsequently, when the time represented by the time signal of the timer 211 reaches T050, this time coincides with the comparison time T050 in the time table 231. As a result, the index signal representing the number 3 is supplied again to the power table 220 and returns to the same state as the time range from T020 to T040. Subsequently, when the time represented by the time signal of the timer 211 reaches T100, this time coincides with the comparison time T100 in the time table 231. As a result, the index signal representing the number 2 is supplied to the power table 220. In response, the power table 220 supplies the power control information specified by the index number 2 to the voltage / clock controller 240, and the voltage / clock controller 240 executes voltage control and clock control according to the power control information. To do. Here, for example, the supply of the power supply voltage and the clock to the reception block 215 is started while the supply of the power supply voltage and the clock to the transmission block 216 is stopped, and the entire operating frequency of the microprocessor 210 is maximized. Can do.
[0029]
As described above, according to the power control apparatus of FIG. 11, the user finely defines the low power consumption operation of the microprocessor 210 in accordance with the flow of time by appropriately rewriting the power table 220 and the time table 231. it can. In addition, since execution of these special instructions for power control is unnecessary, the power control does not reduce the processing efficiency of the application program main body and does not increase the instruction memory capacity. Furthermore, according to the power control apparatus of FIG. 11, application program development and power control design can be performed independently. Therefore, it is possible to improve the efficiency of program development and improve maintainability. Further, detailed power control can be realized without modifying an existing application program. Note that if the timer 211 is configured to be periodically reset, the number of registers in the time table 231 can be reduced.
[0030]
FIG. 14 shows a modification of the condition determiner 230 in FIG. The condition determiner 230 in FIG. 14 stores the comparison start time, the comparison end time associated with the comparison start time, and the index numbers associated with the comparison start time and the comparison end time in a rewritable manner. A time table 231 having a plurality of registers to determine whether the time indicated by the time signal of the timer 211 belongs to a plurality of time ranges defined by a plurality of comparison start times and a plurality of comparison end times In addition, a signal representing an index number associated with the comparison start time and comparison end time determined as the range is supplied to the power table 220 as an index signal. For this purpose, the condition determiner 230 in FIG. 14 includes a first comparator 232 a, a second comparator 232 b, an AND gate 235, and a latch 233 in addition to the time table 231. Note that if the coincidence determination in the comparator 232 in FIG. 12 is limited to the upper bits of the time signal, a rougher range determination than in the case of FIG. 14 can be realized.
[0031]
Various modifications can be made in the above embodiments. For example, in the configuration of FIG. 1, the power table 20 and the address table 31 may be integrated as one device depending on the application. The power control register 21 in FIG. 2 includes five fields, but is not necessarily limited thereto. For example, depending on the application, a configuration in which only the field of the power supply voltage Vcc is mounted in each power control register 21 is possible.
[0032]
Each of the tables is not limited to a flip-flop or a latch configuration, but can be a RAM, an EEPROM configuration, a programmable logic configuration such as an FPGA, or the like. Each table may be rewritten by instruction execution. A configuration with a plurality of power tables is also possible.
[0033]
The index signal to be supplied to each power table may be updated by executing an instruction. For example, the index number of the power table is specified in the operand part of a branch instruction such as a subroutine call instruction.
[0034]
An instruction code or data handled by the microprocessor may be employed as an input to the condition determiner. It is also possible to perform power supply voltage control by detecting with a condition determiner that data is read and written in a specific memory space (for example, a space of a flash memory).
[0035]
Power control by combination of the above embodiments is also possible. For example, it is possible to lower the power supply voltage during specific subroutine processing by address comparison and to increase the clock frequency when an external event occurs.
[0036]
【The invention's effect】
As described above, according to the present invention, the power consumption in the processor is controlled according to the execution address, and particularly in a processor that executes a program composed of a plurality of parts, the power consumption depends on the part of the program being executed. Thus, the power consumption in the processor is controlled, so that the user can finely define the low power consumption operation of the processor, thereby reducing the programming burden.
[Brief description of the drawings]
FIG. 1 is a block diagram of a power control apparatus for a microprocessor according to a first embodiment of the present invention.
FIG. 2 is a block diagram illustrating a detailed configuration example of a power table in FIG. 1;
FIG. 3 is a block diagram illustrating a detailed configuration example of a voltage controller in FIG. 1;
4 is a block diagram illustrating a detailed configuration example of a clock controller in FIG. 1. FIG.
FIG. 5 is a conceptual diagram showing an operation example of the power control apparatus of FIG. 1;
6 is a block diagram showing a modification of the condition determiner in FIG. 1. FIG.
7 is a block diagram showing another modification of the condition determiner in FIG. 1. FIG.
FIG. 8 is a block diagram of a microprocessor including a power control device according to a second embodiment of the present invention.
9 is a block diagram illustrating a detailed configuration example of a condition determiner in FIG. 8. FIG.
10 is a conceptual diagram illustrating an operation example of the power control apparatus of FIG. 8;
FIG. 11 is a block diagram of a microprocessor including a power control device according to a third embodiment of the present invention.
12 is a block diagram illustrating a detailed configuration example of a condition determiner in FIG. 11. FIG.
13 is a conceptual diagram showing an operation example of the power control apparatus of FIG.
14 is a block diagram showing a modification of the condition determiner in FIG. 11. FIG.
[Explanation of symbols]
10 Microprocessor
11 Program counter
20 Power table
21 Power control register
30 Condition judging device
31 Address table
32, 32a, 32b comparator
40 Voltage / clock controller
110 Microprocessor
111 Event signal generator
120 power table
130 Condition determiner
131 Event table
132 Comparator
140 Voltage / Clock Controller
210 Microprocessor
211 timer
220 power table
230 Condition determiner
231 Timetable
232, 232a, 232b comparator
240 Voltage / Clock Controller

Claims

A power control method for controlling power consumed inside a processor having a power control register ,
By referring to the information in which the comparison address and the index number are paired, the condition determination for determining the index number according to the execution address is performed,
Power control information is stored in advance in the power control register, the power control information is selected according to the index number,
A power control method for controlling power consumed in the processor according to the selected power control information .

A power control method for controlling power consumed inside a processor having a power control register, which executes a program consisting of a plurality of parts,
By referring to the information in which the range of the comparison address and the index number are paired, the condition determination for determining the index number according to the part of the program being executed is performed,
Power control information is stored in advance in the power control register, the power control information is selected according to the index number,
A power control method for controlling power consumed in the processor according to the selected power control information .

3. The power control method according to claim 2, wherein the portion of the program being executed is determined according to an execution address.

The power control method according to any one of claims 1 to 3, wherein the information in which the comparison address and the index number are paired is information stored in a rewritable register. .

The power control information includes block information for designating one or more circuit blocks to be subjected to power control, and clock information indicating a frequency of a clock to be supplied to the control target circuit block. The power control method according to claim 4.

The power control information includes block information for designating one or more circuit blocks to be subjected to power control, and voltage information representing the magnitude of a power supply voltage to be supplied to the control target circuit block. The power control method according to claim 4.

The power control information includes block information for designating one or more circuit blocks to be subjected to power control, clock information indicating a frequency of a clock to be supplied to the control target circuit block, and supply to the control target circuit block. The power control method according to claim 4, further comprising voltage information indicating a magnitude of the power supply voltage to be generated.