JP4375154B2 - Method for manufacturing silicon carbide semiconductor device - Google Patents
Method for manufacturing silicon carbide semiconductor device Download PDFInfo
- Publication number
- JP4375154B2 JP4375154B2 JP2004218542A JP2004218542A JP4375154B2 JP 4375154 B2 JP4375154 B2 JP 4375154B2 JP 2004218542 A JP2004218542 A JP 2004218542A JP 2004218542 A JP2004218542 A JP 2004218542A JP 4375154 B2 JP4375154 B2 JP 4375154B2
- Authority
- JP
- Japan
- Prior art keywords
- carbon film
- silicon carbide
- impurity region
- trench
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
本発明は、炭化珪素基板にトレンチを形成した後、その内部にエピタキシャル(以下、単にエピという)層を埋め込むことによって形成した不純物領域を有する炭化珪素半導体装置の製造方法に関するものである。 The present invention relates to a method for manufacturing a silicon carbide semiconductor device having an impurity region formed by forming a trench in a silicon carbide substrate and then embedding an epitaxial (hereinafter simply referred to as epi) layer therein.
従来、特許文献1において、炭化珪素における選択埋め込みエピ技術が開示されている。具体的には、酸化膜等をマスクとしたドライエッチングにより、炭化珪素基板の表面にトレンチを形成したのち、そのマスクをそのまま選択成長マスクとして用いてエピ領域を選択的に成長させるエピ技術が開示されている。このエピ技術により、従来のイオン注入法で不純物領域を形成した場合に発生していた問題点、すなわち、低い活性化率、イオン注入残留欠陥の存在、漏れ電流の増加、不純物層の深さ制限等の問題点が解消できるとしている。
Conventionally,
また、本発明者らは、先に、特願2003−102831において、オフ角を有する炭化珪素半導体にトレンチを形成し、そのトレンチをエピで埋め込む場合、選択成長マスクであるカーボン膜をトレンチ領域以外に形成するという技術を提案している。これにより、オフ角に起因する(0001)ファセット面の形成を防止できることが記載されている。
しかしながら、特許文献1の技術では、トレンチエッチング用マスクと選択成長用マスクを兼ねるマスクとしてSiO2の使用が記載されているが、4H等のα型炭化珪素のエピタキシャル成長には1500度程度の基板加熱が必要であり、埋め込み成長前の基板昇温時にSiO2が融解してマスクパターンがなくなり易いという課題があった。
However, in the technique of
また、特願2003−102831の技術では、選択成長用マスクとしてカーボン膜の使用が記載されているが、通常の方法でエピタキシャル成長を実施した場合、トレンチの開口部端部にβ型炭化珪素(3C−SiC欠陥)が発生し、埋め込み領域に3C−SiC欠陥が混入するという課題があった。また、成長条件によっては、選択成長後の選択マスクが、熱酸化で簡単には除去できないという課題があった。 In the technique of Japanese Patent Application No. 2003-102831, the use of a carbon film is described as a selective growth mask. However, when epitaxial growth is performed by a normal method, β-type silicon carbide (3C -SiC defects) occurred, and 3C-SiC defects were mixed in the buried region. Further, depending on the growth conditions, there has been a problem that the selective mask after selective growth cannot be easily removed by thermal oxidation.
本発明は上記点に鑑みて、炭化珪素基板にトレンチを形成し、そのトレンチを埋め込んで不純物領域を形成する炭化珪素半導体装置の製造方法に関して、不純物領域に3C−SiC欠陥が混入しないようにすると共に、選択マスクを着実に除去できるようにすることを目的とする。 In view of the above points, the present invention relates to a method for manufacturing a silicon carbide semiconductor device in which a trench is formed in a silicon carbide substrate and the trench is filled to form an impurity region, so that 3C-SiC defects are not mixed in the impurity region. At the same time, it is an object to make it possible to remove the selection mask steadily.
上記目的を達成するため、請求項1に記載の発明では、不純物領域形成工程において、トレンチ(5)内に形成される不純物領域(7)の上面が、選択成長用マスクであるカーボン膜(2)の上面より、下方となるように成長することを特徴としている。 To achieve the above object, according to the first aspect of the present invention, in the impurity region forming step, the upper surface of the impurity region (7) formed in the trench (5) is a carbon film (2 It is characterized by growing so as to be lower than the upper surface of).
例えば、トレンチ内の成長層上面が、選択成長用マスクであるカーボン膜の上面を越えた場合を図9に示す。このような場合、炭化珪素基板(1)のオフ角に起因して炭化珪素基板(1)のステップ情報がない成長領域では3C−SiC欠陥が発生していることが本発明者らの実験により確認された。 For example, FIG. 9 shows a case where the upper surface of the growth layer in the trench exceeds the upper surface of the carbon film which is a selective growth mask. In such a case, according to experiments by the present inventors, 3C-SiC defects are generated in the growth region where there is no step information of the silicon carbide substrate (1) due to the off-angle of the silicon carbide substrate (1). confirmed.
このため、カーボン膜(2)の上面よりも下方となるように、トレンチ(5)内に形成される不純物領域(7)の上面を抑えることにより、不純物領域(7)の横方向の拡大を抑制することができ、横方向成長した場合に発生する3C−SiCの多形混入を防止できる。 For this reason, by suppressing the upper surface of the impurity region (7) formed in the trench (5) so as to be lower than the upper surface of the carbon film (2), the lateral expansion of the impurity region (7) is suppressed. 3C-SiC polymorphism that occurs when lateral growth occurs can be suppressed.
さらに、請求項1に記載の発明では、トレンチエッチング用マスク(3)を除去した後、炭化珪素基板(1)を不活性ガス雰囲気でエピタキシャル成長温度まで加熱する昇温工程を行った後、不活性ガス雰囲気をキャリアガスである水素に原料ガスを混入した混合ガスに切り替えて不純物領域形成工程を行うことを特徴としている。 Further, in the first aspect of the present invention, after removing the trench etching mask (3), the silicon carbide substrate (1) is heated to an epitaxial growth temperature in an inert gas atmosphere, and then deactivated. The impurity region forming step is performed by switching the gas atmosphere to a mixed gas in which a source gas is mixed with hydrogen as a carrier gas .
このように、エピタキシャル成長温度まで昇温する昇温工程を不活性ガス雰囲気とすることで、カーボン膜(2)のエッチングがなくなり、トレンチ(5)の開口端からのカーボン膜(2)の後退を無くすことができる。その結果、3C−SiC欠陥の発生を防止することができる。 Thus, by making the temperature raising step for raising the temperature to the epitaxial growth temperature an inert gas atmosphere, the etching of the carbon film (2) is eliminated, and the carbon film (2) is retracted from the opening end of the trench (5). It can be lost. As a result, generation of 3C-SiC defects can be prevented.
請求項2に記載の発明では、不活性ガスをHeとすることを特徴としている。Heは、熱伝導性が高いため、原料ガスを効率的に分解することができる。また、Heは、炭化珪素のエピタキシャル成長に用いることも可能であるガスであり、高温でもカーボン膜(2)と反応しない。そのため、トレンチ(5)の開口端からのカーボン膜(2)の後退も防止することができる。
The invention according to
請求項3に記載の発明では、不活性ガスをArとすることを特徴としている。Arは、熱伝導性がHeに劣るものの、Heに比べコスト的に有利なガスである。Arは、高温でカーボン膜(2)と反応しないため、昇温時のトレンチ(5)の開口端からのカーボン膜(2)の後退を防止することができる。
The invention according to
請求項4に記載の発明では、不純物領域形成工程において、トレンチ(7)内に形成される不純物領域(7)とカーボン膜(2)の上面に成長する3C−SiC膜(8)が接続しないように不純物領域(7)を成長させることを特徴としている。
In the invention according to
このようにすれば、不純物領域(7)とカーボン膜(2)の上面に成長する3C−Siが接続していないため、酸化種の酸素原子が、露出したカーボン膜(2)を起点として、カーボン膜(2)の全域に侵入するため、容易にカーボン膜(2)を酸化させることができ、容易にカーボン膜(2)を除去することができる。このため、それに伴いカーボン膜(2)の上面に成長した3C−SiC膜(8)も容易に炭化珪素基板(1)の上から除去することができる。 In this case, since 3C-Si grown on the upper surface of the impurity region (7) and the carbon film (2) is not connected, oxygen atoms of the oxidizing species start from the exposed carbon film (2). Since it penetrates into the entire area of the carbon film (2), the carbon film (2) can be easily oxidized, and the carbon film (2) can be easily removed. For this reason, the 3C—SiC film (8) grown on the upper surface of the carbon film (2) can be easily removed from the silicon carbide substrate (1).
請求項5に記載の発明では、選択埋め込み層形成工程において、トレンチ(5)内に形成される不純物領域(7)とトレンチ(5)の外のカーボン膜(2)の上面に成長する3C−SiC膜(8)との間の距離が、カーボン膜(2)の膜厚よりも大きくなるように不純物領域(7)を成長させることを特徴としている。 In the invention according to claim 5 , in the selective buried layer forming step, the impurity region (7) formed in the trench (5) and the 3C- grown on the upper surface of the carbon film (2) outside the trench (5). The impurity region (7) is grown so that the distance to the SiC film (8) is larger than the film thickness of the carbon film (2).
このように、不純物領域(7)とカーボン膜(2)の上面に成長する3C−SiC膜(8)との間の距離をカーボン膜(2)の膜厚より大きくすることで、酸化種の酸素原子の進入速度を低下させることなく、カーボン膜(2)の全域を容易に酸化させることができる。このため、カーボン膜(2)を容易に除去することが可能となる。 By thus greater than the distance the thickness of the carbon film (2) between the impurity regions (7) and the 3C-SiC film grown on the top surface of the carbon film (2) (8), the oxidized species The entire region of the carbon film (2) can be easily oxidized without reducing the oxygen atom entry rate. For this reason, the carbon film (2) can be easily removed.
請求項6に記載の発明では、不純物領域形成工程において、成長温度を1600℃以上、C/Si比を2以下、成長圧力を1.33×104Pa以上、成長レートを2.5μm/h以下とすることを特徴としている。 In the invention according to claim 6 , in the impurity region forming step, the growth temperature is 1600 ° C. or higher, the C / Si ratio is 2 or lower, the growth pressure is 1.33 × 10 4 Pa or higher, and the growth rate is 2.5 μm / h. It is characterized by the following.
この条件で成長すれば、カーボン膜(2)の上の原料ガスのマイグレーションが活性化され、トレンチ(5)内の不純物領域(7)とカーボン膜(2)の上面に成長する3C−SiC膜(8)が接続しないようなエピ成長を行うことができる。 When grown under these conditions, the migration of the source gas on the carbon film (2) is activated, and the 3C-SiC film grown on the impurity region (7) in the trench (5) and the upper surface of the carbon film (2). Epi growth can be performed so that (8) is not connected.
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。 In addition, the code | symbol in the bracket | parenthesis of each said means shows the correspondence with the specific means as described in embodiment mentioned later.
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. In the following embodiments, the same or equivalent parts are denoted by the same reference numerals in the drawings.
(第1実施形態)
本発明の第1実施形態における炭化珪素半導体装置の製造方法について説明する。図1(a)〜(f)に、本実施形態における炭化珪素半導体装置の製造工程図を示し、この図を参照して説明する。
(First embodiment)
A method for manufacturing a silicon carbide semiconductor device in the first embodiment of the present invention will be described. FIGS. 1A to 1F show manufacturing process diagrams of the silicon carbide semiconductor device in the present embodiment, and will be described with reference to these drawings.
〔図1(a)に示す工程〕
まず、炭化珪素基板1を用意し、その上面に有機フォトレジスト膜を3μm程度均一に塗布する。次に、炭化珪素基板1の上に形成した有機フォトレジスト膜を非酸化性雰囲気、例えばAr雰囲気で700℃以上の温度で、炭化してカーボン膜2とする。このとき、カーボン膜2の膜厚は、当初の有機フォトレジスト膜が半減して約1.5μmとなる。
[Step shown in FIG. 1 (a)]
First, a
なお、このカーボン膜2は、SiO2膜とは異なり2000℃以上の雰囲気においても、融解してマスクパターンがなくなることはなく、また、エピタキシャルにおいて炭化珪素基板1と反応することこともなく、成長後には酸化雰囲気で容易に除去できるため、選択成長マスクとして充分機能する。
Unlike the SiO 2 film, the
次に、そのカーボン膜2上にトレンチエッチング用マスクとしてのLTO膜(酸化膜)3を1.5μm形成する。
Next, an LTO film (oxide film) 3 as a trench etching mask is formed on the
〔図1(b)に示す工程〕
次に、LTO膜3とカーボン膜2を順次エッチングによってパターニングすることで、例えば、幅が約2μmとなる開口部4を形成する。このときのエッチングは、例えば、LTO膜3はCHF3プラズマ雰囲気でのドライエッチング、カーボン膜2はO2プラズマ雰囲気でのドライエッチングとしている。
[Step shown in FIG. 1B]
Next, the LTO
〔図1(c)に示す工程〕
次に、LTO膜3をマスクとして用いて、反応性ドライエッチングで炭化珪素基板1に深さが例えば4μmとなるトレンチ5を形成する。
[Step shown in FIG. 1 (c)]
Next, trench 5 having a depth of, for example, 4 μm is formed in
〔図1(d)に示す工程〕
次に、トレンチエッチングで用いたLTO膜3をHF等で完全に除去する。
[Step shown in FIG. 1 (d)]
Next, the
〔図1(e)に示す工程〕
成長装置を用いて、トレンチ5内に埋め込み層をエピ成長させることで、不純物領域7を形成する。このとき、エピ成長を図2に示す成長プロファイルにしたがって行う。
[Step shown in FIG. 1 (e)]
The
まず、成長装置内にArガスを導入してAr雰囲気とし、この状態で1600℃以上、例えば1650℃まで加熱する昇温工程を行う。そして、原料ガスを導入する前、つまり昇温工程を終了した後の基板加熱保持を行う期間までAr雰囲気とする。このように、Ar雰囲気のような不活性ガス雰囲気とすれば、水素雰囲気とは異なり、カーボン膜2の水素によるエッチングがないため、カーボン膜2のトレンチ5の開口部からの後退は発生しない。
First, Ar gas is introduced into the growth apparatus to form an Ar atmosphere, and in this state, a temperature raising process is performed in which heating is performed to 1600 ° C. or higher, for example, 1650 ° C. Then, the atmosphere of Ar is maintained until the source gas is introduced, that is, until the substrate heating and holding period after the temperature raising step is completed. Thus, if an inert gas atmosphere such as an Ar atmosphere is used, unlike the hydrogen atmosphere, the
続いて、Arガスをキャリアガスである水素に原料ガスであるプロパン(C3H8)およびシラン(SiH4)を混入した混合ガスに切り替えることで不純物領域7をエピ成長させ、トレンチ5内を不純物領域7によって埋め込む。このとき、不純物領域7をカーボン膜2の下面(下方位置)まで成長させ、トレンチ5内に成長する不純物領域7とトレンチ5の外のカーボン膜2の上面に成長する3C−SiC膜8との間の距離Lが、カーボン膜2の膜厚tよりも大きくなるように、不純物領域7をエピ成長させる。
Subsequently, the
具体的には、成長温度1600℃以上、C/Si比2以下、成長圧力100Torr以上、成長レート2.5μm/h以下とすれば、不純物領域7とカーボン膜2の上面に成長する3C−SiC膜8が接続して成長することはなく、例えば、成長温度を1600℃以上(例えば1625℃)、C/Siを2以下(例えば1.0)、成長圧力を1.33×104Pa(=100Torr)以上(例えば2.66×104Pa(=200Torr))、成長レートを2.5μm/h以下として成長すれば、トレンチ5内の不純物領域7とトレンチ5の外のカーボン膜2の上面に成長する3C−SiC膜8との間の距離Lは10μm程度となり、不純物領域7と3C−SiC膜8とが接続されないようにすることができる。
Specifically, if the growth temperature is 1600 ° C. or more, the C / Si ratio is 2 or less, the growth pressure is 100 Torr or more, and the growth rate is 2.5 μm / h or less, 3C—SiC grown on the
また、このエピ成長時に、混合ガスの流量を制御してN型、P型ドーパントとなる窒素ガスやTMAを混合ガス中に混入すれば、不純物領域7の導電型および不純物濃度を制御できる。
Further, when the epitaxial growth is performed, the conductivity type and impurity concentration of the
〔図1(f)に示す工程〕
次に、1000℃程度の熱酸化を10分程度行う。この熱酸化により、酸化種の酸素原子が、露出したカーボン膜2を起点として、カーボン膜2の全域に侵入し、カーボン膜2が容易に酸化される。このため、この酸化したカーボン膜2を除去すれば、それに伴ってカーボン膜2の上面に成長した3C−SiC膜8も容易に炭化珪素基板1の上から除去される。
[Step shown in FIG. 1 (f)]
Next, thermal oxidation at about 1000 ° C. is performed for about 10 minutes. By this thermal oxidation, oxygen atoms of the oxidizing species enter the entire area of the
以上の工程により、炭化珪素基板1に、不純物型、不純物濃度が制御された不純物領域7が形成される。
Through the above steps,
続いて、本実施形態で示した炭化珪素半導体装置の製造方法による効果について説明する。 Then, the effect by the manufacturing method of the silicon carbide semiconductor device shown by this embodiment is demonstrated.
(1)本実施形態の炭化珪素半導体装置の製造方法では、トレンチ5内に形成される不純物領域7の成長上面が選択マスクとなるカーボン膜2の下面よりも下方となるようにしている。すなわち、カーボン膜2の下面までにトレンチ5内に形成される不純物領域7の成長上面を抑えることにより、不純物領域7の横方向の拡大を抑制することができ、横方向成長した場合に発生する3C−SiCの多形混入を防止することが可能となる。
(1) In the method for manufacturing the silicon carbide semiconductor device of this embodiment, the growth upper surface of the
(2)また、本実施形態の炭化珪素半導体装置の製造方法では、不純物領域7をエピ成長させる際の原料ガスを導入する前、つまり昇温工程を終了した後の基板加熱保持を行う期間までAr雰囲気としている。
(2) Also, in the method for manufacturing the silicon carbide semiconductor device of this embodiment, before introducing the source gas for the epitaxial growth of the
一般的には、炭化珪素基板1上に不純物領域7を形成する場合、図3に示される成長プロファイルでエピ成長が実施される。すなわち、原料ガスのシラン(SiH4)、プロパン(C3H8)を流すまでの昇温工程及び基板エッチングの間、基板は水素やHCLガス雰囲気に晒されている。
In general, when
このため、図4(a)に示されるように、水素やHCLガスにより、選択成長マスクとなるカーボン膜2が一部エッチングされ、トレンチ5の開口端からカーボン膜2が後退する。その結果、次工程の不純物領域7を選択的埋め込み形成する工程において、カーボン膜2が後退した領域に、図4(b)に示されるように3C−SiC欠陥が発生することが本発明者らの実験により確認された。これは、炭化珪素基板1のオフ角に起因して炭化珪素基板1のステップ情報がないことが原因となっている。
For this reason, as shown in FIG. 4A, the
これに対し、本実施形態では、昇温工程および昇温工程後の基板加熱保持の期間中、Ar雰囲気としているため、カーボン膜2がエッチングされることがない。このため、カーボン膜2のトレンチ5の開口端からの後退を無くすことができ、その結果、3C−SiC欠陥の発生を防止することができる。
On the other hand, in this embodiment, since the Ar atmosphere is used during the temperature raising step and the substrate heating and holding period after the temperature raising step, the
(3)また、本実施形態の炭化珪素半導体装置の製造方法では、不純物領域7をエピ成長させる際に、不純物領域7が選択マスクとして用いられるカーボン膜2の上に形成される3C−SiCと接続されないようにしている。
(3) Further, in the method for manufacturing the silicon carbide semiconductor device of this embodiment, when the
もし、トレンチ5内の不純物領域7とカーボン膜2上に成長する3C−SiC膜8が接続して、カーボン膜2の露出領域がなくなると、その後に熱酸化を実施しても、カーボン膜2の全域が酸化レートの小さい炭化珪素で覆われているため、酸化種の酸素原子がカーボン膜2に到達しなくなる。このため、選択マスクとして用いたカーボン膜2を除去できなくなる。
If the
一方、トレンチ5内の不純物領域7とカーボン膜2上に成長する3C−SiC膜8が接続しないようにエピ成長させた場合には、酸化種の酸素原子が、露出したカーボン膜2を起点として、カーボン膜2の全域に侵入し、カーボン膜2が容易に酸化される。このため、カーボン膜2を用意に除去でき、それに伴いカーボン膜2の上面に成長した3C−SiC膜8を容易に炭化珪素基板1上から除去することが可能となる。
On the other hand, when the epitaxial growth is performed so that the
(4)また、本実施形態の炭化珪素半導体装置の製造方法では、トレンチ5内の不純物領域7とトレンチ5の外のカーボン膜2の上面に成長する3C−SiC膜8との間の距離が、選択マスクであるカーボン膜2の膜厚よりも大きくなるようにエピ成長を行っている。
(4) In the method for manufacturing the silicon carbide semiconductor device of the present embodiment, the distance between the
このように、不純物領域7とカーボン膜2の上面に成長する3C−SiC膜8との間の距離をカーボン膜2の膜厚より大きくすることで、酸化種の酸素原子の進入速度を低下させることなく、カーボン膜2の全域を容易に酸化させることができ、カーボン膜2を容易に除去させられる。
Thus, by making the distance between the
具体的には、エピ成長における成長温度を1600℃以上、C/Siを2以下、成長圧力を1.33×104Pa(=100Torr)以上、成長レートを2.5μm/h以下としている。このようなエピ成長とすれば、カーボン膜2上の原料ガスのマイグレーションが活性化され、トレンチ5内の不純物領域7とトレンチ5の外のカーボン膜2の上面に成長する3C−SiC膜8との間の距離は10μm程度となり、不純物領域7と3C−SiC膜8とが接続されないようにすることができる。
Specifically, the growth temperature in epi growth is 1600 ° C. or higher, C / Si is 2 or lower, the growth pressure is 1.33 × 10 4 Pa (= 100 Torr) or higher, and the growth rate is 2.5 μm / h or lower. With such epi growth, migration of the source gas on the
(他の実施形態)
上記実施形態では、埋め込み成長を行った不純物領域7の上面が、炭化珪素基板1の表面と一致する例を示したが、実際には完全に一致させることは困難であり、現実的な成長形態としては図5(a)、(b)、(c)に示されるように、トレンチ5が不純物領域7によって完全には埋め込まれていない状態となる。
(Other embodiments)
In the above embodiment, an example has been shown in which the upper surface of the
具体的には、図5(a)〜(c)は、不純物領域7によってトレンチ5が完全に埋め込まれなかった場合に、不純物領域7に残る凹みの程度を示したものである。このように、不純物領域7に残る凹みの程度は、エピ成長を行う際の成長時間に応じて調整可能であるため、炭化珪素半導体装置の用途に応じて不純物領域7の凹みの程度を調整すればよい。
Specifically, FIGS. 5A to 5C show the degree of dents remaining in the
また、上記実施形態では、不純物領域7の成長上面がカーボン膜2の下面を超えないようにすることで、3C−SiC欠陥のない不純物領域7を形成している。これは、埋め込み成長層上面がカーボン層上面を越えた場合、3C−SiC多形が混入するとともに、横方向成長が発生するためである。しかしながら、不純物領域7の成長上面がカーボン膜2の下面とカーボン膜2の上面との間に位置している場合には、不純物領域7内への3C−SiC多形混入が僅かに発生するだけであり、用途を限定すれば応用可能である。つまり、不純物領域7の成長上面が少なくともカーボン膜2の上面よりも下方に位置していれば良い。
Moreover, in the said embodiment, the
また、図6に示すようにトレンチ5の側面に比べ、底面の成長レートを大きくしたり、小さくすることも成長条件(成長温度・原料ガス濃度)により制御可能である。 Further, as shown in FIG. 6, it is possible to control the growth rate (growth temperature and source gas concentration) of the bottom surface to be larger or smaller than the side surface of the trench 5.
また、他の実施形態として、不純物領域7を2層以上で構成したり、連続的に不純物濃度を変化させた構成としても良い。図7は不純物領域7を領域7aおよび領域7bの2層で成長した場合である。このように不純物領域7を2層で構成する場合には、1層目となる領域7aを低濃度、2層目となる領域7bを高濃度となる構成とすれば、全体として抵抗が低く、リーク電流の少ないPN接合が形成できる。さらに、他の2層の例として、炭化珪素基板1をN型とした場合、1層目となる領域7aをP型、2層目となる領域7bをN型として成長すれば、炭化珪素基板1とは電気的に分離されたN型の領域7bが形成できる。
As another embodiment, the
また、図8は、不純物領域7の不純物濃度を徐々に変更した例を示したもので、図8(a)は、炭化珪素基板1の断面図、図8(b)は、図8(a)におけるA−A’断面での不純物濃度分布を示したものである。この図に示されるように、例えば、不純物領域7の成長に合わせて不純物濃度を高くしていくことで、トレンチ5の中央部において不純物領域7の不純物濃度が高く、そこから離れるにしたがって不純物領域7の不純物濃度が低くなるような構成とすることができる。この場合は、複数の層を形成した場合と同様な機能が複数層の場合よりもさらに効率的に実現されることは言うまでもない。
8 shows an example in which the impurity concentration of the
また、上記実施形態では、不活性ガスとしてArを用いた例を示しているが、Heを用いても良い。 In the above embodiment, Ar is used as the inert gas, but He may be used.
Heは、熱伝導性が高いため、原料ガスを効率的に分解することができる。また、Heは、炭化珪素のエピタキシャル成長に用いることも可能であるガスであり、高温でもカーボン膜2と反応しない。そのため、トレンチ5の開口端からのカーボン膜2の後退も防止することができる。
Since He has high thermal conductivity, the source gas can be efficiently decomposed. He is a gas that can also be used for epitaxial growth of silicon carbide, and does not react with the
ただし、上記実施形態のようにArを用いる場合、Arが熱伝導性がHeに劣るものの、Heに比べコスト的に有利なガスであることから、炭化珪素半導体装置の製造コストを抑えるという点に関しては有利である。 However, when Ar is used as in the above embodiment, although Ar is inferior in heat conductivity to He, it is a gas advantageous in terms of cost compared to He, so that the manufacturing cost of the silicon carbide semiconductor device is suppressed. Is advantageous.
また、上記実施形態では、カーボン膜2を有機フォトレジスト膜を用いて形成しているが、スパッタリング法による堆積膜やCVD法による堆積膜を用い形成しても良い。
Moreover, in the said embodiment, although the
1…炭化珪素基板、2…カーボン膜(選択成長用マスク)、
3…LTO膜(トレンチエッチング用マスク)、4…開口部、5…トレンチ、
7…不純物領域、8…3C−SiC膜。
1 ... silicon carbide substrate, 2 ... carbon film (mask for selective growth),
3 ... LTO film (mask for trench etching), 4 ... opening, 5 ... trench,
7 ... impurity region, 8 ... 3C-SiC film.
Claims (7)
前記カーボン膜(2)の上面にトレンチエッチング用マスク(3)を形成するトレンチマスク形成工程と、
前記トレンチエッチング用マスク(3)と前記カーボン膜(2)を連続してパターニングするマスクパターン工程と
前記トレンチエッチング用マスク(3)を用いてドライエッチングを行い、前記炭化珪素基板(1)にトレンチ(5)を形成するトレンチ形成工程と、
前記トレンチエッチング用マスク(3)を除去した後、前記炭化珪素基板(1)を不活性ガス雰囲気でエピタキシャル成長温度まで加熱する昇温工程と、
前記不活性ガス雰囲気をキャリアガスである水素に原料ガスを混入した混合ガスに切り替え、前記トレンチ(5)内にエピタキシャル成長法により、不純物領域(7)をその上面が前記カーボン膜(2)の上面よりも下方となるように形成する不純物領域形成工程と、
前記カーボン膜(2)を除去する選択マスク除去工程と、を有することを特徴とする炭化珪素半導体装置の製造方法。 A selective mask forming step of forming a carbon film (2) as a selective growth mask on the upper surface of the silicon carbide substrate (1);
A trench mask forming step of forming a trench etching mask (3) on the upper surface of the carbon film (2);
A mask pattern process for continuously patterning the trench etching mask (3) and the carbon film (2), and dry etching using the trench etching mask (3) to form trenches on the silicon carbide substrate (1). A trench forming step of forming (5);
A temperature raising step of heating the silicon carbide substrate (1) to an epitaxial growth temperature in an inert gas atmosphere after removing the trench etching mask (3);
The inert gas atmosphere is switched to a mixed gas in which a source gas is mixed with hydrogen as a carrier gas, and an impurity region (7) is formed in the trench (5) by an epitaxial growth method so that its upper surface is the upper surface of the carbon film (2). An impurity region forming step of forming so as to be lower than,
And a selective mask removing step for removing the carbon film (2).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004218542A JP4375154B2 (en) | 2004-07-27 | 2004-07-27 | Method for manufacturing silicon carbide semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004218542A JP4375154B2 (en) | 2004-07-27 | 2004-07-27 | Method for manufacturing silicon carbide semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006041163A JP2006041163A (en) | 2006-02-09 |
| JP4375154B2 true JP4375154B2 (en) | 2009-12-02 |
Family
ID=35905840
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004218542A Expired - Fee Related JP4375154B2 (en) | 2004-07-27 | 2004-07-27 | Method for manufacturing silicon carbide semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4375154B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5217118B2 (en) * | 2006-06-09 | 2013-06-19 | 株式会社デンソー | Method for manufacturing silicon carbide semiconductor device |
| JP5135885B2 (en) * | 2007-05-24 | 2013-02-06 | 富士電機株式会社 | Method for manufacturing silicon carbide semiconductor device |
| KR20130107628A (en) | 2012-03-22 | 2013-10-02 | 삼성디스플레이 주식회사 | Method of manufacturing trench, metal wire, and thin film transistor array panel |
-
2004
- 2004-07-27 JP JP2004218542A patent/JP4375154B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006041163A (en) | 2006-02-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100844481B1 (en) | Method for manufacturing semiconductor device | |
| US7241694B2 (en) | Method for manufacturing semiconductor device having trench in silicon carbide semiconductor substrate | |
| EP1700935B1 (en) | Nanowire structure and method of manufacturing the same | |
| JP4487656B2 (en) | Manufacturing method of semiconductor device | |
| US7977154B2 (en) | Self-aligned methods based on low-temperature selective epitaxial growth for fabricating silicon carbide devices | |
| WO2012017798A1 (en) | Semiconductor device and process for production thereof | |
| JP2008311541A (en) | Method for manufacturing silicon carbide semiconductor substrate | |
| JP2009252811A (en) | Silicon carbide semiconductor device, and method of manufacturing the same | |
| US6818537B2 (en) | Method of manufacturing a contact plug for a semiconductor device | |
| JP2009266871A (en) | Silicon carbide semiconductor device and method of manufacturing same | |
| WO2013077064A1 (en) | Silicon carbide semiconductor device and method for manufacturing same | |
| JP2013110238A5 (en) | ||
| JPH09283440A (en) | Method for forming selective epitaxial film | |
| US6069055A (en) | Fabricating method for semiconductor device | |
| JP4961633B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP6035763B2 (en) | Method for forming gate oxide film and method for manufacturing silicon carbide semiconductor device | |
| JP4375154B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP4827829B2 (en) | Method for manufacturing silicon carbide semiconductor substrate and method for manufacturing silicon carbide semiconductor device | |
| JP2014056914A (en) | Silicon carbide semiconductor device manufacturing method | |
| JP5217118B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| KR20010009810A (en) | Trench-type isolation method using Si-Ge epitaxial layer | |
| JP2005537678A (en) | Method for manufacturing a SiCOI type composite substrate including an epitaxy step | |
| JP5643140B2 (en) | Diode manufacturing method | |
| JP4438239B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP2006228763A (en) | Method for producing single crystal SiC substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060914 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090105 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090519 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090715 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090818 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090831 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120918 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130918 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |