JP4382024B2 - Manufacturing method of chip resistor - Google Patents
Manufacturing method of chip resistor Download PDFInfo
- Publication number
- JP4382024B2 JP4382024B2 JP2005294904A JP2005294904A JP4382024B2 JP 4382024 B2 JP4382024 B2 JP 4382024B2 JP 2005294904 A JP2005294904 A JP 2005294904A JP 2005294904 A JP2005294904 A JP 2005294904A JP 4382024 B2 JP4382024 B2 JP 4382024B2
- Authority
- JP
- Japan
- Prior art keywords
- forming
- slit
- substrate body
- primary
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 55
- 239000000758 substrate Substances 0.000 claims description 241
- 239000010409 thin film Substances 0.000 claims description 56
- 239000010408 film Substances 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 48
- 239000002184 metal Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 43
- 230000001681 protective effect Effects 0.000 claims description 41
- 230000015572 biosynthetic process Effects 0.000 claims description 13
- 238000000206 photolithography Methods 0.000 claims description 13
- 238000004544 sputter deposition Methods 0.000 claims description 12
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 53
- 238000007747 plating Methods 0.000 description 25
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 18
- 230000018109 developmental process Effects 0.000 description 10
- 229910052759 nickel Inorganic materials 0.000 description 9
- 239000011521 glass Substances 0.000 description 8
- 238000009966 trimming Methods 0.000 description 8
- 230000012447 hatching Effects 0.000 description 7
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 6
- 239000002003 electrode paste Substances 0.000 description 6
- 239000000126 substance Substances 0.000 description 6
- 230000000873 masking effect Effects 0.000 description 5
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 4
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000005388 borosilicate glass Substances 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 239000010410 layer Substances 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- 238000009751 slip forming Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- SWELZOZIOHGSPA-UHFFFAOYSA-N palladium silver Chemical compound [Pd].[Ag] SWELZOZIOHGSPA-UHFFFAOYSA-N 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005201 scrubbing Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Images
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本発明は、チップ抵抗器とその製造方法に関するものである。 The present invention relates to a chip resistor and a manufacturing method thereof.
従来における小型チップ抵抗器の製造方法においては、表面と裏面に一次方向と二次方向に分割スリットが入った絶縁基板を用いるものがある(特許文献1)。そして、表面と裏面に一次方向と二次方向に分割スリットが入った絶縁基板を得る方法として、スリットの形成されていない無垢の絶縁基板にレーザーによりスリットを形成する方法が従来行われている。 In a conventional method for manufacturing a small chip resistor, there is a method using an insulating substrate having split slits in a primary direction and a secondary direction on a front surface and a back surface (Patent Document 1). As a method for obtaining an insulating substrate having split slits in the primary and secondary directions on the front and back surfaces, a method of forming a slit with a laser on a solid insulating substrate in which no slit is formed is conventionally performed.
一方、小型チップ抵抗器の側面電極を形成する方法として、一次分割後の短冊を積み重ねた後にスパッタ製法により側面電極を形成する際に、保護膜へのスパッタの回り込みを防止するためにマスキングレジストを塗布する方法が行われている(特許文献1、特許文献2)。 On the other hand, as a method of forming the side electrode of the small chip resistor, when forming the side electrode by the sputtering method after stacking the strips after the primary division, a masking resist is used to prevent spattering of the protective film. The method of apply | coating is performed (patent document 1, patent document 2).
このようなマスキングレジストを塗布する方法においては、マスキングレジストを印刷により塗布するので、側面電極の端部の電極パターンを直線状にできないという問題がある。 In such a method of applying the masking resist, since the masking resist is applied by printing, there is a problem that the electrode pattern at the end of the side electrode cannot be linear.
側面電極の端部の電極パターンを直線状にできないという問題を解決する方法として、フォトリソ法によりマスキングレジストを形成する方法がある(特許文献3)。この方法においては、ポジタイプのレジストを均一に塗布した後に露光し現像することにより、マスキングレジストを形成するので、側面電極の端部の電極パターンを直線状にすることができる。
しかし、このようにスリットの形成をレーザーにより行う場合には、スリットの開口部に突堤部が発生しバリが形成されてしまうという問題がある。すなわち、レーザースクライブによりスリットを形成すると、図19に示すように、突堤部Uが形成され、スリットに沿って基板を分割した際に、突堤部がバリとなる。特に、下面電極を形成した後にレーザースクライブにより一次スリットを形成すると、この突堤部によるバリによって側面電極を正確に形成することができず、側面電極と下面電極の電気的接続を阻害する要因となっていた。 However, when the slit is formed by a laser in this way, there is a problem that a jetty is generated at the opening of the slit and a burr is formed. That is, when a slit is formed by laser scribing, a jetty portion U is formed as shown in FIG. 19, and the jetty portion becomes a burr when the substrate is divided along the slit. In particular, if the primary slit is formed by laser scribing after the bottom electrode is formed, the side electrode cannot be accurately formed by the burr due to the jetty, which becomes a factor that hinders the electrical connection between the side electrode and the bottom electrode. It was.
また、上記特許文献3のように、ポジタイプのレジストを用いたフォトリソ法の場合には、ネガタイプよりも鮮明なパターン形成が可能であるが、現像に際して露光した部分のレジストを除去するので、一次スリットの奧まで露光できないことから、レジストが残存してしまい、側面電極形成後にレジストを除去すると、その部分に側面電極が形成されないという問題が発生する。特に、一次スリットが形成されたアルミナ基板に一次スリットを跨ぐように上面電極を形成するので、上面電極を形成する際に、一次スリット内の奧にまで上面電極ペーストが至らず空間が生じた場合には、該空間内にレジストが入り込むと(特に、一次スリットにおいて上面電極が形成されない部分からレジストが回り込んで該空間内にレジストが入り込むことがある)、露光しても上面電極に遮られて露光されず、結果としてレジストが残存してしまう。そして、スパッタ法により金属薄膜を形成した後にレジストを剥離すると、残存したレジストが剥離して側面電極が部分的に形成されないことになってしまう。 In addition, in the case of a photolithographic method using a positive type resist as in the above-mentioned Patent Document 3, a clearer pattern can be formed than in the negative type, but since the exposed portion of the resist is removed during development, the primary slit is removed. Since the resist cannot be exposed up to this point, the resist remains, and if the resist is removed after the side electrode is formed, there is a problem that the side electrode is not formed in that portion. In particular, since the top electrode is formed so as to straddle the primary slit on the alumina substrate on which the primary slit is formed, when the top electrode is formed, the top electrode paste does not reach the ridges in the primary slit, resulting in a space. If the resist enters the space (especially, the resist may enter the space from the portion where the upper surface electrode is not formed in the primary slit and enter the space), it will be blocked by the upper surface electrode even if exposed. As a result, the resist remains. If the resist is peeled off after forming the metal thin film by sputtering, the remaining resist is peeled off and the side electrode is not partially formed.
そこで、本発明が解決しようとする問題点は、チップ抵抗器の製造に際して、側面電極を正確に形成することができるチップ抵抗器の製造方法を提供することであり、特に、基板の下面側の一次スリットに沿ったバリの発生を防止することができるチップ抵抗器の製造方法を提供し、さらに、基板の下面側の一次スリットに沿ったバリの発生を防止するとともに、側面電極の形成に際して、レジストを用いる場合の問題点を防止して、側面電極を正確に形成することができるチップ抵抗器の製造方法を提供することを目的とするものである。 Therefore, the problem to be solved by the present invention is to provide a chip resistor manufacturing method capable of accurately forming the side electrodes in the manufacture of the chip resistor, and in particular, on the lower surface side of the substrate. Provided is a method of manufacturing a chip resistor capable of preventing the generation of burrs along the primary slit, and further prevents the generation of burrs along the primary slit on the lower surface side of the substrate, and at the time of forming the side electrode, An object of the present invention is to provide a method of manufacturing a chip resistor that can prevent problems in the case of using a resist and can accurately form a side electrode.
本発明は上記問題点を解決するために創作されたものであって、第1には、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、基板素体の上面に、レーザースクライブにより一次スリットと二次スリットとを形成する上面側スリット形成工程と、基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、基板素体の上面側にマスクを形成するマスク形成工程と、基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、短冊状基板に対して側面電極用の金属薄膜を形成する金属薄膜形成工程と、残存しているレジストを除去するレジスト除去工程と、を有することを特徴とする。 The present invention was created to solve the above problems, and firstly, a chip resistor manufacturing method, which is a substrate body that is an element of an insulating substrate in a chip resistor, A lower electrode forming step of forming a lower electrode on the lower surface of the substrate body having at least the size of the insulating substrate; and a secondary slit formed by laser scribing without forming a primary slit on the lower surface of the substrate body. Forming a first slit and a secondary slit by laser scribing on the upper surface of the substrate body, and forming a resistor and an upper surface on the upper surface side of the substrate body. A forming member forming step for forming each forming member of the electrode and the protective film, a mask forming step for forming a mask on the upper surface side of the substrate body, and a plurality of strip-like substrates by dividing the substrate body along the primary slit A primary division step of forming a characterized by having a metal thin film forming step of forming a metal thin film for the side electrode against the strip-shaped substrate, and a resist removal step of removing the resist remaining.
この第1の構成においては、基板素体の下面においては、二次スリットのみを形成し、一次スリットを形成しないので、基板素体の下面の一次側には突堤部が形成されないため、チップ抵抗器の下面の一次側にバリが発生せず、側面電極を正確に形成することが可能となる。 In this first configuration, only the secondary slit is formed on the lower surface of the substrate element body, and the primary slit is not formed. Therefore, no pier portion is formed on the primary side of the lower surface of the substrate element body. As a result, no burrs are generated on the primary side of the lower surface of the vessel, and the side electrodes can be accurately formed.
また、第2には、上記第1の構成において、上記マスク形成工程においては、ネガタイプのレジストを用いてマスクを形成することを特徴とする。よって、ネガタイプのレジストを使用して、露光に際して光の照射されない部分を除去するので、側面電極を形成する領域におけるレジスト残りが発生せず、良好に側面電極を形成することができる。 Second, in the first configuration, in the mask forming step, a mask is formed using a negative type resist. Therefore, a negative resist is used to remove a portion that is not irradiated with light at the time of exposure, so that no resist residue is generated in the region where the side electrode is formed, and the side electrode can be formed satisfactorily.
また、第3には、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、基板素体の上面に、レーザースクライブにより二次スリットを形成する上面側二次スリット形成工程と、基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、基板素体の上面側にマスクを形成するマスク形成工程と、基板素体の上面側からレーザースクライブにより一次スリットを形成する上面側一次スリット形成工程と、基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、短冊状基板に対して側面電極用の金属薄膜を形成する金属薄膜形成工程と、レジストを除去するレジスト除去工程と、を有することを特徴とする。 A third method of manufacturing a chip resistor is a substrate element that is an element of an insulating substrate in the chip resistor. The substrate element has at least a size corresponding to a plurality of the insulating substrates. A lower surface electrode forming step for forming a lower surface electrode on the lower surface, a lower surface side slit forming step for forming only a secondary slit by laser scribing without forming a primary slit on the lower surface of the substrate body, and an upper surface of the substrate body An upper surface side secondary slit forming step of forming a secondary slit by laser scribing, a forming member forming step of forming each of the forming members of the resistor, the upper surface electrode and the protective film on the upper surface side of the substrate body, and the substrate element A mask forming process for forming a mask on the upper surface side of the body, an upper surface side primary slit forming process for forming a primary slit by laser scribing from the upper surface side of the substrate body, and a primary slit on the substrate body. A primary dividing step of dividing the substrate into a plurality of strip-shaped substrates, a metal thin film forming step of forming a metal thin film for side electrodes on the strip-shaped substrate, and a resist removing step of removing the resist. It is characterized by having.
この第3の構成においては、基板素体の下面においては、二次スリットのみを形成し、一次スリットを形成しないので、基板素体の下面の一次側には突堤部が形成されないため、チップ抵抗器の下面の一次側にバリが発生せず、側面電極を正確に形成することが可能となる。 In this third configuration, since only the secondary slit is formed on the lower surface of the substrate element body, and no primary slit is formed, no jetty is formed on the primary side of the lower surface of the substrate element body. As a result, no burrs are generated on the primary side of the lower surface of the vessel, and the side electrodes can be accurately formed.
また、第4には、上記第3の構成において、上記マスク形成工程においては、ポジタイプのレジストを用いてマスクを形成することを特徴とする。よって、ポジタイプのレジストを使用するが、一次分割前に基板素体の上面側に一次スリットを形成するので、レジスト残りが発生せず、良好に側面電極を形成することができる。つまり、レジストを塗布する際には、一次スリットは形成されていないので、一次スリットの空間内にレジストが残存することがなく、金属薄膜を形成した後に残ったレジストを除去しても、側面電極が部分的に未形成となることがなく、良好に側面電極を形成することができる。 According to a fourth aspect of the present invention, in the third configuration, in the mask formation step, a mask is formed using a positive type resist. Therefore, although a positive type resist is used, since the primary slit is formed on the upper surface side of the substrate body before the primary division, no resist residue is generated and the side electrode can be formed satisfactorily. In other words, when the resist is applied, since the primary slit is not formed, the resist does not remain in the space of the primary slit, and even if the resist remaining after the metal thin film is formed is removed, the side electrode Is not partially formed, and the side electrode can be formed satisfactorily.
また、第5には、上記第1から第4までのいずれかの構成において、上記マスク形成工程においては、フォトリソ法によりマスクを形成することを特徴とする。 According to a fifth aspect of the present invention, in any one of the first to fourth configurations, in the mask formation step, a mask is formed by a photolithography method.
また、第6には、上記第1から第5までのいずれかの構成において、上記金属薄膜形成工程においては、スパッタ法により金属薄膜を形成することを特徴とする。 Sixth, in any one of the first to fifth configurations, the metal thin film is formed by a sputtering method in the metal thin film forming step.
また、第7には、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、基板素体の上面に、レーザースクライブにより一次スリットと二次スリットとを形成する上面側スリット形成工程と、基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、基板素体の上面側にマスクを形成するマスク形成工程で、ネガタイプのレジストを用いてフォトリソ法によってマスクを形成するマスク形成工程と、基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、短冊状基板に対してスパッタ法により側面電極用の金属薄膜を形成する金属薄膜形成工程と、残存しているレジストを除去するレジスト除去工程と、を有することを特徴とする。 Seventhly, there is provided a method of manufacturing a chip resistor, wherein the substrate element is an element of an insulating substrate in the chip resistor, and the substrate element has at least a size corresponding to a plurality of the insulating substrates. A lower surface electrode forming step for forming a lower surface electrode on the lower surface, a lower surface side slit forming step for forming only a secondary slit by laser scribing without forming a primary slit on the lower surface of the substrate body, and an upper surface of the substrate body An upper surface side slit forming step of forming a primary slit and a secondary slit by laser scribing, and a forming member forming step of forming each of the forming members of the resistor, the upper surface electrode, and the protective film on the upper surface side of the substrate body, A mask forming process for forming a mask on the upper surface side of the substrate body, a mask forming process for forming a mask by a photolithography method using a negative type resist, and a primary slit for the substrate body A primary dividing step of dividing the substrate into a plurality of strip-shaped substrates, a metal thin film forming step of forming a metal thin film for side electrodes on the strip-shaped substrate by sputtering, and removing the remaining resist. And a resist removing step.
この第7の構成においては、基板素体の下面においては、二次スリットのみを形成し、一次スリットを形成しないので、基板素体の下面の一次側には突堤部が形成されないため、チップ抵抗器の下面の一次側にバリが発生せず、側面電極を正確に形成することが可能となる。また、マスク形成工程においては、ネガタイプのレジストを使用して、露光に際して光の照射されない部分を除去するので、側面電極を形成する領域におけるレジスト残りが発生せず、良好に側面電極を形成することができる。 In this seventh configuration, only the secondary slit is formed on the lower surface of the substrate element body, and the primary slit is not formed. Therefore, no pier portion is formed on the primary side of the lower surface of the substrate element body. As a result, no burrs are generated on the primary side of the lower surface of the vessel, and the side electrodes can be accurately formed. Also, in the mask formation process, a negative type resist is used to remove a portion that is not irradiated with light at the time of exposure, so that a resist residue does not occur in a region where the side electrode is formed, and the side electrode is formed satisfactorily. Can do.
また、第8には、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、基板素体の上面に、レーザースクライブにより二次スリットを形成する上面側二次スリット形成工程と、基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、基板素体の上面側にマスクを形成するマスク形成工程で、ポジタイプのレジストを用いてフォトリソ法によってマスクを形成するマスク形成工程と、基板素体の上面側からレーザースクライブにより一次スリットを形成する上面側一次スリット形成工程と、基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、短冊状基板に対してスパッタ法により側面電極用の金属薄膜を形成する金属薄膜形成工程と、レジストを除去するレジスト除去工程と、を有することを特徴とする。 Eighth, a method for manufacturing a chip resistor is a substrate element that is an element of an insulating substrate in the chip resistor, and includes a substrate element having at least a size corresponding to a plurality of the insulating substrates. A lower surface electrode forming step for forming a lower surface electrode on the lower surface, a lower surface side slit forming step for forming only a secondary slit by laser scribing without forming a primary slit on the lower surface of the substrate body, and an upper surface of the substrate body An upper surface side secondary slit forming step of forming a secondary slit by laser scribing, a forming member forming step of forming each of the forming members of the resistor, the upper surface electrode and the protective film on the upper surface side of the substrate body, and the substrate element A mask forming step of forming a mask on the upper surface side of the body, a mask forming step of forming a mask by photolithography using a positive type resist, and a laser scrubbing from the upper surface side of the substrate body. A primary slit forming step for forming a primary slit by a groove, a primary dividing step for forming a plurality of strip-shaped substrates by dividing the substrate body along the primary slit, and a side surface by sputtering for the strip-shaped substrate. It has the metal thin film formation process which forms the metal thin film for electrodes, and the resist removal process which removes a resist, It is characterized by the above-mentioned.
この第8の構成においては、基板素体の下面においては、二次スリットのみを形成し、一次スリットを形成しないので、基板素体の下面の一次側には突堤部が形成されないため、チップ抵抗器の下面の一次側にバリが発生せず、側面電極を正確に形成することが可能となる。また、マスク形成工程においては、ポジタイプのレジストを使用するが、一次分割前に基板素体の上面側に一次スリットを形成するので、レジスト残りが発生せず、良好に側面電極を形成することができる。つまり、レジストを塗布する際には、一次スリットは形成されていないので、一次スリットの空間内にレジストが残存することがなく、金属薄膜を形成した後に残ったレジストを除去しても、側面電極が部分的に未形成となることがなく、良好に側面電極を形成することができる。 In the eighth configuration, since only the secondary slit is formed on the lower surface of the substrate element body and the primary slit is not formed, no jetty is formed on the primary side of the lower surface of the substrate element body. As a result, no burrs are generated on the primary side of the lower surface of the vessel, and the side electrodes can be accurately formed. In the mask formation process, a positive type resist is used. However, since the primary slit is formed on the upper surface side of the substrate body before the primary division, no resist residue is generated and the side electrodes can be formed satisfactorily. it can. In other words, when the resist is applied, since the primary slit is not formed, the resist does not remain in the space of the primary slit, and even if the resist remaining after the metal thin film is formed is removed, the side electrode Is not partially formed, and the side electrode can be formed satisfactorily.
また、第9の構成として、以下の構成としてもよい。すなわち、上記第1から第8までのいずれかの構成において、基板素体の上面側においては、一次スリットを二次スリットよりも深く形成することを特徴とする。よって、基板素体の下面側には一次スリットが形成されないため、基板素体の上面側の一次スリットを深くすることにより、一次分割を良好に行うことができる。 The ninth configuration may be the following configuration. That is, in any one of the first to eighth configurations, the primary slit is formed deeper than the secondary slit on the upper surface side of the substrate body. Therefore, since the primary slit is not formed on the lower surface side of the substrate body, the primary division can be favorably performed by deepening the primary slit on the upper surface side of the substrate body.
また、第10の構成として以下の構成としてもよい。すなわち、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、基板素体の上面に、レーザースクライブにより一次スリットと二次スリットとを形成する上面側スリット形成工程と、基板素体の上面に抵抗体を形成する抵抗体形成工程と、抵抗体と一部が重なるように上面電極を形成する上面電極形成工程と、抵抗体を保護するための保護膜を形成する保護膜形成工程と、基板素体の上面側にマスクを形成するマスク形成工程で、ネガタイプのレジストを用いてフォトリソ法によってマスクを形成するマスク形成工程と、基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、短冊状基板に対してスパッタ法により側面電極用の金属薄膜を形成する金属薄膜形成工程と、短冊状基板を二次スリットに沿って分割して個々のチップ片を形成する二次分割工程と、チップ片に残存しているレジストを除去するレジスト除去工程と、チップ片にメッキを行なうメッキ工程と、を有することを特徴とするチップ抵抗器の製造方法とする。 Further, the following configuration may be adopted as the tenth configuration. That is, a method for manufacturing a chip resistor, which is a substrate element that is an element of an insulating substrate in a chip resistor, and a lower electrode is provided on the lower surface of the substrate element having at least a size corresponding to a plurality of the insulating substrates. The lower surface electrode forming step to be formed, the lower surface side slit forming step in which only the secondary slit is formed by laser scribe without forming the primary slit on the lower surface of the substrate body, and the primary surface by laser scribe on the upper surface of the substrate body. Upper surface side slit forming step for forming slits and secondary slits, a resistor forming step for forming resistors on the upper surface of the substrate body, and upper surface electrode formation for forming upper surface electrodes so as to partially overlap the resistors A negative type resist is used in the process, the protective film forming process for forming a protective film for protecting the resistor, and the mask forming process for forming a mask on the upper surface side of the substrate body. A mask forming process for forming a mask by photolithography, a primary dividing process for forming a plurality of strip-shaped substrates by dividing the substrate body along the primary slit, and a method for side electrodes by sputtering on the strip-shaped substrates. A metal thin film forming process for forming a metal thin film, a secondary dividing process for dividing the strip-shaped substrate along the secondary slit to form individual chip pieces, and a resist removal for removing the resist remaining on the chip pieces A chip resistor manufacturing method comprising a step and a plating step of plating a chip piece.
この第10の構成においては、基板素体の下面においては、二次スリットのみを形成し、一次スリットを形成しないので、基板素体の下面の一次側には突堤部が形成されないため、チップ抵抗器の下面の一次側にバリが発生せず、側面電極を正確に形成することが可能となる。また、マスク形成工程においては、ネガタイプのレジストを使用して、露光に際して光の照射されない部分を除去するので、側面電極を形成する領域におけるレジスト残りが発生せず、良好に側面電極を形成することができる。 In the tenth configuration, since only the secondary slit is formed on the lower surface of the substrate element body and the primary slit is not formed, no jetty is formed on the primary side of the lower surface of the substrate element body. As a result, no burrs are generated on the primary side of the lower surface of the vessel, and the side electrodes can be accurately formed. Also, in the mask formation process, a negative type resist is used to remove a portion that is not irradiated with light at the time of exposure, so that a resist residue does not occur in a region where the side electrode is formed, and the side electrode is formed satisfactorily. Can do.
また、第11の構成として、上記第2又は第7又は第10の構成において、上記マスク形成工程が、基板素体の上面側にネガタイプのレジストを塗布するレジスト形成工程と、基板素体の上面側の側面電極形成領域を被覆して露光する露光工程と、現像によりレジストにおける光が照射されない部分を除去する現像工程と、を有することを特徴とするものとしてもよい。 As an eleventh configuration, in the second, seventh, or tenth configuration, the mask forming step includes a resist forming step of applying a negative type resist to the upper surface side of the substrate body, and an upper surface of the substrate body. It may have an exposure step of covering and exposing the side electrode forming region on the side, and a development step of removing a portion of the resist that is not irradiated with light by development.
また、第12の構成として以下の構成としてもよい。すなわち、チップ抵抗器の製造方法であって、チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、基板素体の上面に、レーザースクライブにより二次スリットを形成する上面側二次スリット形成工程と、基板素体の上面に抵抗体を形成する抵抗体形成工程と、抵抗体と一部が重なるように上面電極を形成する上面電極形成工程と、抵抗体を保護するための保護膜を形成する保護膜形成工程と、基板素体の上面側にマスクを形成するマスク形成工程で、ポジタイプのレジストを用いてフォトリソ法によってマスクを形成するマスク形成工程と、基板素体の上面側からレーザースクライブにより一次スリットを形成する上面側一次スリット形成工程と、基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、短冊状基板に対してスパッタ法により側面電極用の金属薄膜を形成する金属薄膜形成工程と、短冊状基板を二次スリットに沿って分割して個々のチップ片を形成する二次分割工程と、チップ片に残存しているレジストを除去するレジスト除去工程と、チップ片にメッキを行なうメッキ工程と、を有することを特徴とするチップ抵抗器の製造方法とする。 Moreover, it is good also as the following structures as a 12th structure. That is, a method for manufacturing a chip resistor, which is a substrate element that is an element of an insulating substrate in a chip resistor, and a lower electrode is provided on the lower surface of the substrate element having at least a size corresponding to a plurality of the insulating substrates. A lower surface electrode forming step to be formed, a lower surface side slit forming step in which only a secondary slit is formed by laser scribing without forming a primary slit on the lower surface of the substrate body, and a laser scribing on the upper surface of the substrate body. An upper surface side secondary slit forming step for forming the next slit, a resistor forming step for forming a resistor on the upper surface of the substrate body, and an upper electrode forming step for forming the upper electrode so as to partially overlap the resistor. In the protective film forming step of forming a protective film for protecting the resistor and the mask forming step of forming a mask on the upper surface side of the substrate body, photolithography is performed using a positive resist. A mask forming step for forming a mask by a step, a top side primary slit forming step for forming a primary slit by laser scribing from the upper surface side of the substrate body, and a plurality of strip-shaped substrates by dividing the substrate body along the primary slit Forming a metal thin film for a side electrode by sputtering on a strip-shaped substrate, and dividing the strip-shaped substrate along the secondary slits to form individual chip pieces. A chip resistor manufacturing method comprising: a secondary dividing step to be formed; a resist removing step of removing a resist remaining on the chip piece; and a plating step of plating the chip piece.
また、第13の構成として、上記第4又は第8又は第12の構成において、上記マスク形成工程が、基板素体の上面側にポジタイプのレジストを塗布するレジスト形成工程と、基板素体の上面側の側面電極形成領域以外の領域を被覆して露光する露光工程と、現像によりレジストにおける光が照射された部分を除去する現像工程と、を有することを特徴とするものとしてもよい。 Further, as a thirteenth configuration, in the fourth, eighth, or twelfth configuration, the mask forming step includes a resist forming step of applying a positive type resist to the upper surface side of the substrate body, and an upper surface of the substrate body. It may have an exposure step of covering and exposing a region other than the side electrode forming region on the side, and a development step of removing a portion irradiated with light in the resist by development.
本発明に基づくチップ抵抗器の製造方法によれば、基板素体の下面においては、二次スリットのみを形成し、一次スリットを形成しないので、基板素体の下面の一次側には突堤部が形成されないため、チップ抵抗器の下面の一次側にバリが発生せず、側面電極を正確に形成することが可能となる。 According to the chip resistor manufacturing method according to the present invention, only the secondary slit is formed on the lower surface of the substrate element body, and the primary slit is not formed. Therefore, there is a jetty on the primary side of the lower surface of the substrate element body. Since it is not formed, burrs do not occur on the primary side of the lower surface of the chip resistor, and the side electrode can be formed accurately.
本発明においては、チップ抵抗器の製造に際して、側面電極を正確に形成することができるチップ抵抗器の製造方法を提供するという目的を以下のようにして実現した。 In the present invention, the object of providing a manufacturing method of a chip resistor capable of accurately forming a side electrode in manufacturing a chip resistor is realized as follows.
すなわち、本発明に基づく実施例におけるチップ抵抗器A1は、図1に示されるように、絶縁基板10と、抵抗体(「抵抗体層」としてもよい)(機能素子)12と、上面電極(「上面電極層」としてもよい)14と、保護膜(「保護層」としてもよい)20と、下面電極22と、側面電極24と、メッキ26と、を有している。
That is, as shown in FIG. 1, the chip resistor A1 in the embodiment according to the present invention includes an insulating
ここで、チップ抵抗器A1についてさらに詳しく説明すると、上記絶縁基板10は、含有率96%程度のアルミナにて形成された絶縁体である。この絶縁基板10は、直方体形状を呈しており、平面視すると、略長方形形状を呈している。この絶縁基板10は、上記チップ抵抗器A1の基礎部材、すなわち、基体として用いられている。
Here, the chip resistor A1 will be described in more detail. The insulating
なお、この絶縁基板10にはレーザースクライブによりスリットが形成されるので、レーザースクライブして形成したスリットを分割することにより形成された切欠部が絶縁基板10の角部に形成されていることになる。すなわち、本発明においては、絶縁基板の上面側には、一次スリットと二次スリットとを形成し、裏面側には、二次スリットのみを形成することから、図1に示す断面図においては、絶縁基板10の上面側の角部に切欠部が形成されていることになる。また、二次スリットは、上面側も下面側も形成されるので、図3におけるY1側の側面とY2側の側面においては、上面側と下面側に切欠部が形成されている。なお、絶縁基板の上面側においては、一次スリットの深さは、二次スリットの深さよりも深く形成するので、絶縁基板10の上面側の切欠部も一次スリット側の方が深くなっている。
Since slits are formed in the insulating
また、抵抗体12は、図1に示すように、上記絶縁基板10上面に設けられている。つまり、抵抗体12は、長手方向(電極間方向、通電方向としてもよい))(X1−X2方向(図1参照))に帯状に形成され、具体的には、絶縁基板10のX1側の端部からX2側の端部にまで帯状に形成されている。この抵抗体12は、具体的には、酸化ルテニウム系厚膜(例えば、酸化ルテニウム系メタルグレーズ厚膜)である。この抵抗体12は、上記チップ抵抗器A1として電気的特性を担う機能素子である。
The
また、上面電極14は、図1に示すように、主に、上記抵抗体12の上面の長手方向(X1−X2方向(図1参照))の両端部領域に一対形成されている。つまり、上面電極14は、抵抗体12の上面のX1側の端部から所定の長さに形成されているとともに、上面電極14は、抵抗体12の上面のX2側の端部から所定長さに形成されている。この上面電極14は、具体的には、銀系厚膜(銀パラジウム系メタルグレーズ厚膜)により形成されている。また、上面電極14のY1−Y2方向(このY1−Y2方向は、X1−X2方向及びZ1−Z2方向に直角な方向である。また、Z1−Z2方向は、X1−X2方向及びY1−Y2方向に直角な方向である。)の幅は、抵抗体12のY1−Y2方向の幅よりも若干大きく形成されていて、絶縁基板10のY1−Y2方向の幅よりも小さく形成されている。これにより、上面電極14は基本的には抵抗体12の上面に積層して形成されているが、上面電極14の一部(すなわち、幅方向(Y1−Y2方向)の両側)は絶縁基板10の上面に積層している。なお、この上面電極14のY1−Y2方向の幅を抵抗体12のY1−Y2方向の幅と同一としてもよい。
Further, as shown in FIG. 1, a pair of
また、保護膜20は、図1に示すように、主に、抵抗体12と上面電極14の一部の上面を被覆するように配設されている。すなわち、この保護膜20の配設位置をさらに詳しく説明すると、図2に示すように、Y1−Y2方向には、該絶縁基板10の幅と略同一(同一としてもよい)に形成され、さらに、X1−X2方向には、抵抗体12の露出部分と、両端に形成されている上記一対の上面電極14の一部を被覆するように設けられている。つまり、保護膜20は、図2のハッチング(つまり、左上から右下方向へのハッチング)に示す領域に設けられている。この保護膜20は、樹脂(エポキシ、フェノール、シリコン等)により形成されている。なお、ほう珪酸鉛ガラスにより形成してもよい。
Further, as shown in FIG. 1, the
また、下面電極22は、図1に示すように、上記絶縁基板10の下面の長手方向(X1−X2方向(図1参照))の両端部領域に一対形成されている。つまり、下面電極22は、絶縁基板10の下面のX1側の端部から所定の長さに形成されているとともに、下面電極22は、絶縁基板10の下面のX2側の端部から所定の長さに形成されている。なお、下面電極22のY1−Y2方向の幅は、絶縁基板10のY1−Y2方向の幅と略同一(同一としてもよい)に形成されている。すなわち、下面電極22は、図3のハッチング(つまり、左上から右下方向へのハッチング)に示す領域に設けられている。この下面電極22は、金系薄膜により形成されている。なお、下面電極22を銀系厚膜(例えば、銀系メタルグレーズ厚膜)により形成してもよい。
Further, as shown in FIG. 1, a pair of
また、側面電極24は、上面電極14の一部と、下面電極22の一部と、絶縁基板10の側面や下面の一部を被覆するように断面略コ字状に層状に形成されている。この側面電極24は、X1側の端部とX2側の端部にそれぞれ設けられている。この側面電極24は、薄膜により形成されている。この側面電極24の上面部分は、図2のハッチング(つまり、右上から左下方向へのハッチング)に示す領域に設けられており、また、側面電極24の下面部分は、図3のハッチング(つまり、右上から左下方向へのハッチング)に示す領域に設けられている。なお、この側面電極24は、具体的には、金属薄膜により形成されている。
Further, the
また、メッキ26は、ニッケルメッキ28と、錫メッキ30とから構成されていて、X1側の端部とX2側の端部にそれぞれ設けられている。ニッケルメッキ28は、保護層20の一部と、上面電極14の一部と、側面電極24と、下面電極22の一部とを被覆するように形成されている。つまり、上面電極14と側面電極24と下面電極22の露出部分を被覆するように形成されている。このニッケルメッキ28は、電気メッキにより略均一の膜厚で配設されている。このニッケルメッキ28は、ニッケルにて形成されており、上面電極14等の内部電極のはんだ食われを防止するために形成されている。このニッケルメッキ28は、ニッケル以外にも銅メッキが用いられる場合もある。
The
また、錫メッキ30は、ニッケルメッキ28の上面を被覆するように略均一の膜厚で配設されている。この錫メッキ30は、上記チップ抵抗器A1の配線基板へのはんだ付けを良好に行うために形成されている。なお、この錫メッキ30は、錫メッキ以外に、はんだが用いられる場合もある。
Further, the tin plating 30 is disposed with a substantially uniform film thickness so as to cover the upper surface of the
なお、上記上面電極14と、下面電極22と、側面電極24と、メッキ26とで電極部40が形成されるが、この電極部40において絶縁基板10の下面側に位置する部分が下面側電極部42となる。
The
なお、上記の構成において、保護膜20と抵抗体12の間にカバーコートを設けるようにしてもよい。つまり、抵抗体12の露出部分を被覆するようにカバーコートを設けてもよい。このカバーコートは、抵抗体へのトリミング時の熱衝撃を和らげてトリミング溝先端のマイクロクラックを防止するために形成され、ガラス、具体的には、ホウ珪酸鉛ガラス系厚膜により形成される。
In the above configuration, a cover coat may be provided between the
なお、図2は、チップ抵抗器A1を上面側から視認した場合の各部の配置を示す図であり、抵抗体12、上面電極14、保護膜20、側面電極24について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。同様に、図3は、チップ抵抗器A1を下面側から視認した場合の各部の配置を示す図であり、下面電極22、側面電極24について平面視した際に、最外郭の輪郭を図示したものである。なお、実際には隠れて見えない部分を含めて、各部とも同様に表現している。
FIG. 2 is a diagram showing the arrangement of each part when the chip resistor A1 is viewed from the upper surface side. When the
上記構成のチップ抵抗器A1の製造方法について、図4〜図11等を使用して説明する。まず、一次スリットや二次スリットが設けられていない無垢のアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものである)(基板素体)5を用意し、このアルミナ基板5の下面(裏面、底面としてもよい)に下面電極G22を形成する(図4のS11、図5のW1参照、下面電極形成工程)。つまり、下面電極用の金レジネートペーストを印刷し、乾燥・焼成(840〜860℃(好適には850℃)による焼成)する。なお、図5に示すように、この下面電極の形成に際しては、隣接するチップ抵抗器について同時に下面電極G22を形成する。つまり、X方向(このX方向は二次スリットの方向である)に隣接する2つのチップ抵抗器に対応するアルミナ基板の領域について、境界位置(つまり、一次スリット)となる位置を跨ぐように1つの印刷領域で下面電極を形成する。さらには、Y方向(このY方向は一次スリットの方向であり、X方向とは直角の方向である)には、帯状に連続して下面電極を形成する。つまり、Y方向には複数のチップ抵抗器分まとめて一連の帯状に下面電極を形成し、さらに、X方向に隣接する2つの下面電極については、その2つの下面電極をまとめて形成する。この下面電極G22は、複数分の下面電極22であるといえる。なお、図5のW1は、アルミナ基板を下面側から見た状態を示す図である。
A manufacturing method of the chip resistor A1 having the above configuration will be described with reference to FIGS. First, a solid alumina substrate having no primary slit or secondary slit (this alumina substrate is a large one having at least the size of an insulating substrate of a plurality of chip resistors) (substrate body) 5 The lower electrode G22 is prepared and formed on the lower surface (which may be the rear surface or the bottom surface) of the alumina substrate 5 (see S11 in FIG. 4, W1 in FIG. 5, lower electrode formation step). That is, the gold resinate paste for the lower surface electrode is printed and dried and fired (fired at 840 to 860 ° C. (preferably 850 ° C.)). As shown in FIG. 5, in forming the lower surface electrode, the lower surface electrode G22 is formed simultaneously for the adjacent chip resistors. That is, the area of the alumina substrate corresponding to the two chip resistors adjacent to the X direction (the X direction is the direction of the secondary slit) is 1 so as to straddle the position that becomes the boundary position (that is, the primary slit). A bottom electrode is formed in one printing area. Furthermore, in the Y direction (this Y direction is the direction of the primary slit and is the direction perpendicular to the X direction), a bottom electrode is continuously formed in a strip shape. That is, a plurality of chip resistors are collectively formed in the Y direction to form the bottom electrode in a series of strips, and two bottom electrodes adjacent to the X direction are formed together. It can be said that the lower surface electrode G22 is a plurality of
次に、アルミナ基板5の下面にレーザースクライブによって二次スリットを形成する(図4のS12、図5のW2参照、下面側スリット形成工程)。つまり、複数の二次スリットをX方向に溝状に形成する。この場合、アルミナ基板5の下面に溝状のスリットを形成するので、二次スリットを形成する際には、当然下面電極G22も切断されることになる。なお、このステップS12においては、二次スリットのみ形成し、一次スリットは形成しない。なお、アルミナ基板5の下面に形成する二次スリットは通常の深さとする。なお、図5のW2における二点鎖線は、アルミナ基板5の表側の面に形成される一次スリットJ1に対応する位置を仮想的に示すものである。
Next, a secondary slit is formed on the lower surface of the
次に、アルミナ基板5の表側の面(すなわち、上面)にレーザースクライブによって一次スリットJ1と二次スリットJ2とを形成する(図4のS13、図6のW3参照、上面側スリット形成工程)。つまり、複数の一次スリットJ1をY方向に溝状に形成するとともに、複数の二次スリットJ2をX方向に溝状に形成する。二次スリットJ2は、当然下面に形成された二次スリットJ2に対応する位置に形成されることになる。また、一次スリットJ1は、当然、複数のチップ抵抗器に分割した際にX方向に隣接するチップ抵抗器との境界位置に形成する。なお、このアルミナ基板5の表側に形成する一次スリットJ1と二次スリットJ2については、二次スリットJ2は通常の深さとするが、一次スリットJ1の深さを二次スリットJ2の深さよりも深く形成する。つまり、アルミナ基板5の下面には、一次スリットを形成しないため、一次スリットに沿ってアルミナ基板5を分割しやすくするため、二次スリットJ2よりも一次スリットJ1を深く形成する。
Next, the primary slit J1 and the secondary slit J2 are formed by laser scribing on the front side surface (that is, the upper surface) of the alumina substrate 5 (see S13 in FIG. 4, W3 in FIG. 6, upper surface side slit forming step). That is, a plurality of primary slits J1 are formed in a groove shape in the Y direction, and a plurality of secondary slits J2 are formed in a groove shape in the X direction. The secondary slit J2 is naturally formed at a position corresponding to the secondary slit J2 formed on the lower surface. Of course, the primary slit J1 is formed at a boundary position with a chip resistor adjacent in the X direction when divided into a plurality of chip resistors. As for the primary slit J1 and the secondary slit J2 formed on the front side of the
次に、該アルミナ基板の表側の面(すなわち、上面)に抵抗体を形成する(図4のS14、図6のW4参照、抵抗体形成工程)。つまり、抵抗体ペーストを印刷した後に乾燥・焼成(840〜860℃(好適には850℃)による焼成)して抵抗体G12を形成する。なお、この抵抗体ペーストは、酸化ルテニウム系ペースト(例えば、酸化ルテニウム系メタルグレーズペースト)である。この抵抗体G12は、X方向の複数の抵抗体12分の抵抗体であり、抵抗体ペーストの印刷の際、アルミナ基板においてX方向(上面電極間方向)に抵抗体ペーストを帯状に連続して印刷する。つまり、アルミナ基板において、最終的に個々のチップ抵抗器となった場合のX方向に連なる一連の絶縁基板10の領域(これを「集合領域」とする。この集合領域は、基板素体における個々のチップ抵抗器形成領域が直線状に複数連なる領域であるともいえる)において、該集合領域の一方の端部から他方の端部にまで1本の帯状に抵抗体ペーストを印刷する。つまり、X方向に複数のチップ抵抗器分まとめて一連の帯状に抵抗体ペーストを印刷する。また、Y方向には、抵抗体ペーストは、絶縁基板10のY方向の幅よりも小さい幅に形成する。なお、図6のW4に示すように、一次スリットJ1の位置においては、抵抗体に切欠き部を設けることにより、抵抗体ペーストが二次スリットJ2側になるべく流れないようにするのが好ましい。このように切欠き部を設けずに単に帯状に形成してもよい。なお、図6においては、抵抗体G12については見やすくするためにハッチングを付して示してある。また、図6、図7、図8は、アルミナ基板を上面側から見た状態を示す図である。
Next, a resistor is formed on the front surface (that is, the upper surface) of the alumina substrate (see S14 in FIG. 4, W4 in FIG. 6, resistor forming step). That is, after the resistor paste is printed, the resistor G12 is formed by drying and baking (baking by 840 to 860 ° C. (preferably 850 ° C.)). The resistor paste is a ruthenium oxide paste (for example, a ruthenium oxide metal glaze paste). The resistor G12 is a resistor corresponding to a plurality of
なお、この抵抗体の形成に際して、上記の説明では、抵抗体G12を帯状に連続して形成するとしたが、図18のW4’の状態に示すように、各チップ抵抗器ごとに抵抗体を長方形状に形成するようにしてもよい。つまり、抵抗体のX方向の長さを一次スリットJ1間の距離よりも短く形成して、抵抗体が一次スリットに至らないようにする。その場合には、当然、抵抗体のX方向の端部は、絶縁基板10のX方向の端部にまで至らないことになる。
In forming the resistor, in the above description, the resistor G12 is continuously formed in a strip shape. However, as shown in the state of W4 ′ in FIG. 18, the resistor is rectangular for each chip resistor. You may make it form in a shape. That is, the length of the resistor in the X direction is shorter than the distance between the primary slits J1, so that the resistor does not reach the primary slit. In that case, naturally, the end portion of the resistor in the X direction does not reach the end portion of the insulating
次に、抵抗体G12の上に上面電極(電極)G14を形成する(図4のS15、図6のW5参照、上面電極形成工程)。すなわち、個々のチップ抵抗器となった場合に抵抗体12となる領域の端部領域に上面電極を形成する。つまり、上面電極ペーストを印刷し、乾燥・焼成(840〜860℃(好適には850℃)による焼成)する。この場合の上面電極ペーストは、銀パラジウム系メタルグレーズペーストである。なお、銀系ペースト(例えば、銀系メタルグレーズペースト)により形成してもよい。なお、図6において、上面電極G14は、チップ抵抗器A1における上面電極14の2つ分の上面電極である。つまり、チップ抵抗器となった場合に隣接するチップ抵抗器の上面電極で互いに隣接し合う上面電極については1つの印刷領域で形成する。また、上面電極G14は、Y方向には、抵抗体G12の幅よりも若干大きく形成する。
Next, an upper surface electrode (electrode) G14 is formed on the resistor G12 (see S15 in FIG. 4, W5 in FIG. 6, upper surface electrode forming step). That is, the upper surface electrode is formed in the end region of the region that becomes the
次に、抵抗体G12をトリミングして抵抗値を調整する(図4のS16、図7のW6参照)。つまり、レーザートリミングにより抵抗体G12にトリミング溝を形成する。 Next, the resistance value is adjusted by trimming the resistor G12 (see S16 in FIG. 4 and W6 in FIG. 7). That is, a trimming groove is formed in the resistor G12 by laser trimming.
次に、抵抗体G12の露出部分を覆うように保護膜G20を形成する(図4のS17、図7のW7参照、保護膜形成工程)。つまり、Y方向に帯状に樹脂ペーストを印刷し、乾燥・硬化(190〜210℃(好適には200℃)による硬化)させる。つまり、Y方向には複数のチップ抵抗器分まとめて一連の帯状に保護膜を形成する。なお、保護膜G20は、X方向には、抵抗体G12の露出部分の幅よりも若干大きくする。この保護膜G20は、保護膜20の複数分であるといえる。
Next, the protective film G20 is formed so as to cover the exposed portion of the resistor G12 (see S17 in FIG. 4, W7 in FIG. 7, protective film forming step). That is, the resin paste is printed in a strip shape in the Y direction and dried and cured (cured at 190 to 210 ° C. (preferably 200 ° C.)). That is, a protective film is formed in a series of strips together in the Y direction for a plurality of chip resistors. Note that the protective film G20 is slightly larger than the width of the exposed portion of the resistor G12 in the X direction. It can be said that the protective film G20 corresponds to a plurality of
なお、カバーコートを形成する場合には、保護膜G20を形成する前にカバーコートを形成する。つまり、Y方向に帯状にホウ珪酸鉛ガラス系のガラスペーストを印刷し、乾燥・焼成(590〜610℃(好適には600℃)による焼成)する。つまり、Y方向には複数のチップ抵抗器分まとめて一連の帯状にカバーコートを形成する。なお、X方向には、抵抗体G12の露出部分の幅よりも若干大きくする。このように形成するカバーコートは、各チップ抵抗器におけるカバーコートの複数分であるといえる。 When forming a cover coat, the cover coat is formed before forming the protective film G20. That is, a lead borosilicate glass-based glass paste is printed in a strip shape in the Y direction and dried and fired (fired at 590 to 610 ° C. (preferably 600 ° C.)). That is, in the Y direction, the cover coat is formed in a series of strips together for a plurality of chip resistors. In the X direction, the width is slightly larger than the width of the exposed portion of the resistor G12. It can be said that the cover coat formed in this way is a plurality of cover coats in each chip resistor.
なお、上記ステップS14〜S17は、全体で上記形成部材形成工程に当たる。つまり、形成される抵抗体や上面電極や保護膜等は上記形成部材に当たる。 In addition, said step S14-S17 corresponds to the said formation member formation process as a whole. That is, the formed resistor, upper surface electrode, protective film, and the like hit the forming member.
保護膜G20を形成したら、次に、ネガタイプのレジスト50を塗布する(図4のS18、図7のW8参照)。つまり、アルミナ基板5の表側の全面にネガタイプのレジスト50を塗布する。
After the protective film G20 is formed, a negative type resist 50 is then applied (see S18 in FIG. 4 and W8 in FIG. 7). That is, the negative type resist 50 is applied to the entire front surface of the
次に、塗布したレジストを乾燥した(図4のS19)後に、露光を行う(図4のS20、図8のW9、図9のW9参照)。つまり、フォトマスク60を使用して露光を行う。このフォトマスク60は、透明なガラス62の下面にクロムによる薄膜64が形成されたものであり、この薄膜64は、図8に示すように、Y方向に帯状(具体的には、細長長方形状)に複数平行に設けられ、各チップ抵抗器において側面電極を形成すべき領域の上方に設けられる。つまり、平面視において、この薄膜64によりマスキングされた領域に側面電極における上面側が形成されることになる。つまり、平面視において、保護膜G20間の領域で、両側の一部を除いた領域の上方に薄膜64が配置される。フォトマスク60を上記の位置に配置したら、露光を行う。露光を行うことにより、レジスト50において光が照射された部分のみが硬化する。なお、図8のW9においては、平面視では実際にはガラス62が存在するが、ガラス62を省略して薄膜64の位置のみ示している。
Next, after drying the applied resist (S19 in FIG. 4), exposure is performed (see S20 in FIG. 4, W9 in FIG. 8, and W9 in FIG. 9). That is, exposure is performed using the
次に、現像を行う(図4のS21、図8のW10、図9のW10)。つまり、レジスト50において露光により光が照射されず未硬化の部分を薬品で溶解して除去する。すると、図8のW10や図9のW10に示すように、フォトマスク60の薄膜64で被覆された領域のレジストが除去される。
Next, development is performed (S21 in FIG. 4, W10 in FIG. 8, W10 in FIG. 9). That is, in the resist 50, light is not irradiated by exposure and an uncured part is dissolved and removed with a chemical. Then, as shown in W10 of FIG. 8 and W10 of FIG. 9, the resist in the region covered with the
以上のように、ネガタイプのレジストを使用してフォトリソ法によりマスクを形成する。つまり、図8のW10や図9のW10に示すように、現像後に残ったレジスト50によりマスクが形成される。なお、上記ステップS18〜S21は、上記マスク形成工程に当たる。 As described above, a mask is formed by photolithography using a negative resist. That is, as shown in W10 of FIG. 8 and W10 of FIG. 9, a mask is formed by the resist 50 remaining after development. The steps S18 to S21 correspond to the mask forming process.
次に、一次スリットJ1に沿って一次分割する(図4のS22参照、一次分割工程)。この分割に際しては、例えば、下面側を基点として、アルミナ基板を折り曲げるようにして分割する。つまり、1つのチップ抵抗器分のアルミナ基板の部分を直線状に配列してなる短冊状基板を隣接する短冊状基板に対して折り曲げるように上面側から下方に折曲させて分割する。 Next, primary division is performed along the primary slit J1 (see S22 in FIG. 4, primary division step). In this division, for example, the alumina substrate is divided with the lower surface side as a base point. That is, a strip-shaped substrate formed by linearly arranging the alumina substrate portions for one chip resistor is bent downward from the upper surface side so as to be bent with respect to the adjacent strip-shaped substrate.
次に、該短冊状基板に対して、金属薄膜を形成する(図4のS23、図10、図11参照、金属薄膜形成工程)。つまり、一次分割した短冊状基板を図10に示すように積層して、スパッタ法により金属薄膜を形成する。この金属薄膜の形成は、側面電極の形成のために行われる。金属薄膜を形成した状態は、図11に示すようになり、レジストの表面にも金属薄膜G24が形成されるが、各短冊状基板の下面における側面電極を形成しない領域は、短冊状基板を積層することによりレジストに保護されているため、金属薄膜G24は形成されない。なお、図10、図11において、5’は、一次分割したアルミナ基板を示している。 Next, a metal thin film is formed on the strip-shaped substrate (see S23 in FIG. 4, FIG. 10, and FIG. 11, a metal thin film forming step). In other words, the strip-shaped substrates that are primarily divided are stacked as shown in FIG. 10, and a metal thin film is formed by sputtering. This metal thin film is formed to form side electrodes. The state in which the metal thin film is formed is as shown in FIG. 11, and the metal thin film G24 is also formed on the resist surface, but the region where the side electrode is not formed on the lower surface of each strip substrate is laminated with strip substrates. Thus, the metal thin film G24 is not formed because it is protected by the resist. In FIG. 10 and FIG. 11, reference numeral 5 'denotes a primary divided alumina substrate.
次に、二次スリットJ2に沿って二次分割して個々のチップ片とする(図4のS24参照、二次分割工程)。そして、チップ片において残ったレジストを薬品により剥離する(図4のS25、レジスト除去工程)。つまり、主として、保護膜20の上面に残存していたレジストを薬品により剥離する。その後は、チップ片にメッキを形成して(メッキ工程)チップ抵抗器とする(図4のS26参照)。
Next, secondary chip division is performed along the secondary slit J2 to form individual chip pieces (see S24 in FIG. 4, secondary division process). Then, the resist remaining on the chip piece is peeled off by chemicals (S25 in FIG. 4, resist removing step). That is, the resist remaining on the upper surface of the
以上のように、本実施例のチップ抵抗器の製造方法においては、アルミナ基板5の下面側においては、二次スリットのみ形成し、一次スリットを形成しないので、突堤部が形成されず、チップ抵抗器A1における絶縁基板10の下面の一次側の端部にはバリが発生しない。また、アルミナ基板5の下面に一次スリットは形成しないが、アルミナ基板5の上面の一次スリットを通常よりも深く形成するので、一次分割を良好に行うことができる。
As described above, in the manufacturing method of the chip resistor of the present embodiment, only the secondary slit is formed on the lower surface side of the
また、側面電極の形成に際して、ネガタイプのレジストを使用して、露光に際して光の照射されない部分を除去するので、側面電極を形成する領域におけるレジスト残りが発生せず、良好に側面電極を形成することができる。つまり、露光に際して光の照射されない部分を除去するので、一次スリット内の奧にまで上面電極ペーストが至らず空間が生じた場合に、該空間内にレジストが入り込んでも、現像に際して該レジストが除去され、レジスト残りは発生せず、金属薄膜を形成した後に残ったレジストを除去しても、側面電極が部分的に未形成となることがなく、良好に側面電極を形成することができる。 Also, when forming the side electrode, a negative resist is used to remove the portion that is not irradiated with light during exposure, so that no resist residue is generated in the region where the side electrode is formed, and the side electrode can be formed satisfactorily. Can do. In other words, since the portion that is not irradiated with light is removed during exposure, when the top electrode paste does not reach the ridge in the primary slit and a space is created, even if the resist enters the space, the resist is removed during development. The resist residue does not occur, and even if the resist remaining after the metal thin film is formed is removed, the side electrode is not partially formed, and the side electrode can be formed satisfactorily.
以上のようにして、本実施例のチップ抵抗器の製造方法においては、チップ抵抗器の製造に際して、側面電極を良好に形成することが可能となる。 As described above, in the method of manufacturing the chip resistor according to the present embodiment, it is possible to satisfactorily form the side electrodes when manufacturing the chip resistor.
次に、実施例2について説明する。この実施例2のチップ抵抗器は、完成状態においては、実施例1と同様の構成であるが、その製造方法が異なる。 Next, Example 2 will be described. The chip resistor of the second embodiment has the same configuration as that of the first embodiment in a completed state, but the manufacturing method is different.
すなわち、実施例2におけるチップ抵抗器A2は、上記実施例1のチップ抵抗器A1と同様の構成であり、絶縁基板10と、抵抗体12と、上面電極14と、保護膜20と、下面電極22と、側面電極24と、メッキ26と、を有している。チップ抵抗器A2を構成する各部材の構成は、実施例1の場合と同様であるので、詳しい説明を省略する。
That is, the chip resistor A2 in the second embodiment has the same configuration as the chip resistor A1 in the first embodiment, and the insulating
次に上記構成のチップ抵抗器A2の製造方法について、図12〜図17等を使用して説明する。この実施例2においては、実施例1と比べると、側面電極の形成に際して、ポジタイプのレジストを用いる点と、アルミナ基板の表面側において一次スリットを形成する時期が一次分割の直前である点が異なる。 Next, a manufacturing method of the chip resistor A2 having the above configuration will be described with reference to FIGS. The second embodiment is different from the first embodiment in that a positive type resist is used when forming the side surface electrodes, and that the time when the primary slit is formed on the surface side of the alumina substrate is immediately before the primary division. .
すなわち、まず、一次スリットや二次スリットが設けられていない無垢のアルミナ基板(このアルミナ基板は、複数のチップ抵抗器の絶縁基板の大きさを少なくとも有する大判のものである)5を用意し、このアルミナ基板5の下面に下面電極G22を形成する(図12のS31、図13のW11参照、下面電極形成工程)。このステップS31の構成は、実施例1におけるステップS11と同様であるので詳しい説明を省略する。 That is, first, a solid alumina substrate (this alumina substrate is a large one having at least the size of an insulating substrate of a plurality of chip resistors) without a primary slit or a secondary slit is prepared, A lower electrode G22 is formed on the lower surface of the alumina substrate 5 (see S31 in FIG. 12, W11 in FIG. 13, lower electrode forming step). Since the configuration of step S31 is the same as that of step S11 in the first embodiment, detailed description thereof is omitted.
次に、アルミナ基板5の下面にレーザースクライブによって二次スリットを形成する(図12のS32、図13のW12参照)。つまり、複数の二次スリットをX方向に溝状に形成する。この場合、アルミナ基板5の下面に溝状のスリットを形成するので、二次スリットを形成する際には、当然下面電極G22も切断されることになる。なお、このステップS32においては、二次スリットのみ形成し、一次スリットは形成しない。なお、アルミナ基板5の下面に形成する二次スリットは通常の深さとする。なお、図13のW12における二点鎖線は、アルミナ基板5の表側の面に形成される一次スリットJ1に対応する位置を仮想的に示すものである。
Next, a secondary slit is formed on the lower surface of the
次に、アルミナ基板5の表側の面(すなわち、上面)にレーザースクライブによって二次スリットJ2を形成する(図12のS33、図14のW13参照、上面側二次スリット形成工程)。つまり、複数の二次スリットJ2をX方向に溝状に形成する。二次スリットJ2は、当然下面に形成された二次スリットJ2に対応する位置に形成されることになる。なお、このステップS33においては、アルミナ基板5の表側の面には一次スリットは形成しない。なお、図14のW13における二点鎖線は、アルミナ基板5の表側の面にステップS42において形成される一次スリットJ1の位置を仮想的に示すものである。
Next, the secondary slit J2 is formed by laser scribing on the front side surface (that is, the upper surface) of the alumina substrate 5 (S33 in FIG. 12, W13 in FIG. 14, upper surface side secondary slit forming step). That is, a plurality of secondary slits J2 are formed in a groove shape in the X direction. The secondary slit J2 is naturally formed at a position corresponding to the secondary slit J2 formed on the lower surface. In step S33, no primary slit is formed on the surface of the
次に、該アルミナ基板の表側の面(すなわち、上面)に抵抗体を形成する(図12のS34、図14のW14参照、抵抗体形成工程)。つまり、抵抗体ペーストを印刷した後に乾燥・焼成して抵抗体G12を形成する。このステップS34の工程は、実施例1におけるステップS14と同様であるので、詳しい説明は省略する。なお、実施例1と同様に、抵抗体G12を帯状に一連に形成するのではなく、各チップ抵抗器ごとに抵抗体を長方形状に形成するようにしてもよい(図18参照)。ただし、図18とは異なり、この段階では、一次スリットJ1は形成されていない。 Next, a resistor is formed on the front surface (that is, the upper surface) of the alumina substrate (see S34 in FIG. 12, W14 in FIG. 14, resistor forming step). That is, after the resistor paste is printed, the resistor G12 is formed by drying and baking. Since step S34 is the same as step S14 in the first embodiment, detailed description thereof is omitted. As in the first embodiment, the resistors G12 may be formed in a rectangular shape for each chip resistor instead of forming the resistors G12 in a series of strips (see FIG. 18). However, unlike FIG. 18, the primary slit J1 is not formed at this stage.
次に、抵抗体G12の上に上面電極(電極)G14を形成する(図12のS35、図14のW15参照、上面電極形成工程)。すなわち、個々のチップ抵抗器となった場合に抵抗体12となる領域の端部領域に上面電極を形成する。つまり、上面電極ペーストを印刷し、乾燥・焼成する。このステップS35の工程は、実施例1におけるステップS15と同様であるので、詳しい説明は省略する。
Next, an upper surface electrode (electrode) G14 is formed on the resistor G12 (see S35 in FIG. 12, W15 in FIG. 14, upper surface electrode forming step). That is, the upper surface electrode is formed in the end region of the region that becomes the
次に、抵抗体G12をトリミングして抵抗値を調整する(図12のS36、図15のW16参照)。つまり、レーザートリミングにより抵抗体G12にトリミング溝を形成する。 Next, the resistance value is adjusted by trimming the resistor G12 (see S36 in FIG. 12, W16 in FIG. 15). That is, a trimming groove is formed in the resistor G12 by laser trimming.
次に、抵抗体G12の露出部分を覆うように保護膜G20を形成する(図12のS37、図15のW17参照、保護膜形成工程)。つまり、Y方向に帯状に樹脂ペーストを印刷し、乾燥・硬化させる。このステップS37の工程は、実施例1におけるステップS17と同様であるので、詳しい説明は省略する。なお、カバーコートを形成する場合には、保護膜G20を形成する前にカバーコートを形成する点も実施例1と同様である。 Next, a protective film G20 is formed so as to cover the exposed portion of the resistor G12 (see S37 in FIG. 12, W17 in FIG. 15, protective film forming step). That is, the resin paste is printed in a strip shape in the Y direction, and dried and cured. Since step S37 is the same as step S17 in the first embodiment, detailed description thereof is omitted. In the case where the cover coat is formed, the point that the cover coat is formed before the formation of the protective film G20 is the same as that in the first embodiment.
なお、上記ステップS34〜S37は、全体で上記形成部材形成工程に当たる。つまり、形成される抵抗体や上面電極や保護膜等は上記形成部材に当たる。 Note that steps S34 to S37 correspond to the forming member forming step as a whole. That is, the formed resistor, upper surface electrode, protective film, and the like hit the forming member.
保護膜G20を形成したら、次に、ポジタイプのレジスト70を塗布する(図12のS38、図15のW18参照)。つまり、アルミナ基板5の表側の全面にポジタイプのレジスト70を塗布する。
After the protective film G20 is formed, a positive type resist 70 is then applied (see S38 in FIG. 12, W18 in FIG. 15). That is, the positive type resist 70 is applied to the entire front surface of the
次に、塗布したレジスト70を乾燥させ(図12のS39)、レジスト70を硬化させる。 Next, the applied resist 70 is dried (S39 in FIG. 12), and the resist 70 is cured.
次に、露光を行う(図12のS40、図16のW19、図17のW19参照)。つまり、図16、図17に示すように、フォトマスク80を使用して露光を行う。このフォトマスク80は、透明なガラス82の下面にクロムによる薄膜84が形成されたものであり、この薄膜84は、図16に示すように、Y方向に帯状(具体的には、細長長方形状)に複数平行に設けられ、各チップ抵抗器において側面電極を形成すべき領域以外の領域の上方に設けられる。つまり、平面視において、この薄膜84によりマスキングされた領域以外の領域に側面電極における上面側が形成されることになる。つまり、平面視において、保護膜G20間の領域で、両側の一部を除いた領域以外の領域の上方に薄膜84が配置される。フォトマスク80を上記の位置に配置したら、露光を行う。なお、図16のW19においては、平面視では実際にはガラス82が存在するが、ガラス82を省略して薄膜84の位置のみ示している。
Next, exposure is performed (see S40 in FIG. 12, W19 in FIG. 16, and W19 in FIG. 17). That is, as shown in FIGS. 16 and 17, exposure is performed using a
次に、現像を行う(図12のS41、図16のW20、図17のW20)。つまり、レジスト70において露光により光が照射された部分を薬品で溶解して除去する。すると、図16のW20や図17のW20に示すように、フォトマスク80の薄膜84で被覆された領域以外の領域のレジストが除去される。
Next, development is performed (S41 in FIG. 12, W20 in FIG. 16, W20 in FIG. 17). That is, the portion of the resist 70 irradiated with light by exposure is dissolved and removed with a chemical. Then, as shown in W20 of FIG. 16 and W20 of FIG. 17, the resist in the region other than the region covered with the
以上のように、ポジタイプのレジストを使用してフォトリソ法によりマスクを形成する。つまり、図16のW20や図17のW20に示すように、現像後に残ったレジスト70によりマスクが形成される。なお、上記ステップS38〜S41は、上記マスク形成工程に当たる。 As described above, a mask is formed by photolithography using a positive type resist. That is, as shown in W20 of FIG. 16 and W20 of FIG. 17, a mask is formed by the resist 70 remaining after development. The steps S38 to S41 correspond to the mask forming process.
次に、アルミナ基板5の表面側からレーザースクライブによって一次スリットJ1を形成する(図12のS42、図16のW21、図17のW21参照、上面側一次スリット形成工程)。つまり、複数の一次スリットJ1をY方向に溝状に形成する。つまり、複数のチップ抵抗器に分割した際にX方向に隣接するチップ抵抗器との境界位置に一次スリットJ1を形成する。なお、このアルミナ基板5の表側に形成する一次スリットJ1と二次スリットJ2については、二次スリットJ2は通常の深さとするが、一次スリットJ1の深さを二次スリットJ2の深さよりも深く形成する。つまり、アルミナ基板5の下面には、一次スリットを形成しないため、一次スリットに沿ってアルミナ基板5を分割しやすくするため、二次スリットJ2よりも一次スリットJ1を深く形成する。
Next, the primary slit J1 is formed by laser scribing from the surface side of the alumina substrate 5 (S42 in FIG. 12, W21 in FIG. 16, W21 in FIG. 17, upper surface side primary slit forming step). That is, a plurality of primary slits J1 are formed in a groove shape in the Y direction. That is, when dividing into a plurality of chip resistors, the primary slit J1 is formed at the boundary position with the chip resistors adjacent in the X direction. As for the primary slit J1 and the secondary slit J2 formed on the front side of the
次に、一次スリットJ1に沿って一次分割する(図12のS43参照、一次分割工程)。この分割に際しては、例えば、下面側を基点として、アルミナ基板を折り曲げるようにして分割する。つまり、1つのチップ抵抗器分のアルミナ基板の部分を直線状に配列してなる短冊状基板を隣接する短冊状基板に対して折り曲げるように上面側から下方に折曲させて分割する。 Next, primary division is performed along the primary slit J1 (see S43 in FIG. 12, primary division step). In this division, for example, the alumina substrate is divided with the lower surface side as a base point. That is, a strip-shaped substrate formed by linearly arranging the alumina substrate portions for one chip resistor is bent downward from the upper surface side so as to be bent with respect to the adjacent strip-shaped substrate.
次に、該短冊状基板に対して、金属薄膜を形成する(図12のS44、図10、図11参照、金属薄膜形成工程)。つまり、一次分割した短冊状基板を図10に示すように積層して、スパッタ法により金属薄膜を形成する。この金属薄膜の形成は、側面電極の形成のために行われる。金属薄膜を形成した状態は、図11に示すようになり、レジストの表面にも金属薄膜G24が形成されるが、各短冊状基板の下面における側面電極を形成しない領域は、短冊状基板を積層することによりレジストに保護されているため、金属薄膜G24は形成されない。 Next, a metal thin film is formed on the strip substrate (see S44 in FIG. 12, FIG. 10, FIG. 11, a metal thin film forming step). In other words, the strip-shaped substrates that are primarily divided are stacked as shown in FIG. 10, and a metal thin film is formed by sputtering. This metal thin film is formed to form side electrodes. The state in which the metal thin film is formed is as shown in FIG. 11, and the metal thin film G24 is also formed on the resist surface, but the region where the side electrode is not formed on the lower surface of each strip substrate is laminated with strip substrates. Thus, the metal thin film G24 is not formed because it is protected by the resist.
次に、二次スリットJ2に沿って二次分割して個々のチップ片とする(図12のS45参照、二次分割工程)。そして、チップ片において残ったレジストを薬品により剥離する(図12のS46、レジスト除去工程)。つまり、主として、保護膜20の上面に残存していたレジストを薬品により剥離する。その後は、チップ片にメッキを形成して(メッキ工程)チップ抵抗器とする(図12のS47参照)。
Next, secondary chip division is performed along the secondary slit J2 to form individual chip pieces (see S45 in FIG. 12, secondary division process). Then, the resist remaining on the chip piece is peeled off by a chemical (S46 in FIG. 12, resist removing step). That is, the resist remaining on the upper surface of the
以上のように、本実施例のチップ抵抗器の製造方法においては、アルミナ基板5の下面側においては、二次スリットのみ形成し、一次スリットとを形成しないので、突堤部が形成されず、チップ抵抗器A2における絶縁基板10の下面の一次側の端部にはバリが発生しない。また、アルミナ基板5の下面に一次スリットは形成しないが、アルミナ基板5の上面の一次スリットを通常よりも深く形成するので、一次分割を良好に行うことができる。
As described above, in the chip resistor manufacturing method of the present embodiment, only the secondary slit is formed on the lower surface side of the
また、側面電極の形成に際して、ポジタイプのレジストを使用するが、一次分割前にアルミナ基板5の表面側に一次スリットを形成するので、レジスト残りが発生せず、良好に側面電極を形成することができる。つまり、従来のポジタイプのレジストを用いたフォトリソ法の場合には、一次スリットが形成されたアルミナ基板に一次スリットを跨ぐように上面電極を形成するので、上面電極を形成する際に、一次スリット内の奧にまで上面電極ペーストが至らず空間が生じた場合には、該空間内にレジストが入り込むと、露光しても上面電極に遮られて露光されず、結果としてレジストが残存してしまうが、本実施例の場合には、レジストを塗布する際には、一次スリットは形成されていないので、一次スリットの空間内にレジストが残存することがなく、金属薄膜を形成した後に残ったレジストを除去しても、側面電極が部分的に未形成となることがなく、良好に側面電極を形成することができる。
In addition, a positive type resist is used when forming the side electrode. However, since the primary slit is formed on the surface side of the
以上のようにして、本実施例のチップ抵抗器の製造方法においては、チップ抵抗器の製造に際して、側面電極を良好に形成することが可能となる。 As described above, in the method of manufacturing the chip resistor according to the present embodiment, it is possible to satisfactorily form the side electrodes when manufacturing the chip resistor.
なお、上記実施例1及び実施例2においては、マスク部分以外のレジストの除去をフォトリソ法により行ったが、これに限られず、レーザー加工によってマスク部分以外のレジストを除去してもよい。この場合には、UVレーザーによる非熱加工が望ましい。これによれば、現像液や剥離液の廃棄物をなくすことができる。 In Examples 1 and 2, the resist other than the mask portion is removed by the photolithography method. However, the present invention is not limited to this, and the resist other than the mask portion may be removed by laser processing. In this case, non-thermal processing with a UV laser is desirable. According to this, the waste of a developing solution and stripping solution can be eliminated.
また、上記実施例1及び実施例2において、アルミナ基板5の上面の二次スリットJ2の形成工程を抵抗体形成前としたが、これに限られず、アルミナ基板5の下面の二次スリット形成工程の後で一次分割工程前であればいずれのステップでもよい。
In the first and second embodiments, the step of forming the secondary slit J2 on the upper surface of the
また、上記実施例1及び実施例2においては、抵抗体の形成後に上面電極を形成して、抵抗体の上に上面電極が積層するものとして説明したが、アルミナ基板の上面に上面電極を形成し、その後に抵抗体を形成して、上面電極の上に抵抗体が積層するものとしてもよい。 In the first and second embodiments, the upper electrode is formed after the resistor is formed and the upper electrode is stacked on the resistor. However, the upper electrode is formed on the upper surface of the alumina substrate. Then, a resistor may be formed thereafter, and the resistor may be stacked on the upper surface electrode.
なお、上記の説明において、図5〜図8、図13〜図16は、チップ抵抗器の製造工程を平面視した状態を用いて説明するものであり、図9〜図11、図17は、チップ抵抗器の製造工程を断面状態を用いて説明するものである。 In addition, in said description, FIGS. 5-8 and FIGS. 13-16 explain using the state which planarly viewed the manufacturing process of the chip resistor, FIGS. 9-11, FIG. The manufacturing process of the chip resistor will be described using a cross-sectional state.
A1、A2 チップ抵抗器
10 絶縁基板
12、G12 抵抗体
14、G14 上面電極
20、G20 保護膜
22、G22 下面電極
24 側面電極
26 メッキ
28 ニッケルメッキ
30 錫メッキ
40 電極部
42 下面側電極部
A1,
Claims (8)
チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、
基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、
基板素体の上面に、レーザースクライブにより一次スリットと二次スリットとを形成する上面側スリット形成工程と、
基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、
基板素体の上面側にマスクを形成するマスク形成工程と、
基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、
短冊状基板に対して側面電極用の金属薄膜を形成する金属薄膜形成工程と、
残存しているレジストを除去するレジスト除去工程と、
を有することを特徴とするチップ抵抗器の製造方法。 A method of manufacturing a chip resistor,
A lower surface electrode forming step of forming a lower surface electrode on a lower surface of a substrate body having at least a size corresponding to a plurality of the insulating substrates, the substrate body being an insulating substrate body in the chip resistor;
On the lower surface of the substrate body, without forming the primary slit, the lower surface side slit forming step of forming only the secondary slit by laser scribing,
On the upper surface of the substrate body, an upper surface side slit forming step of forming a primary slit and a secondary slit by laser scribing,
A forming member forming step of forming each forming member of the resistor, the upper surface electrode, and the protective film on the upper surface side of the substrate body,
A mask forming step of forming a mask on the upper surface side of the substrate body;
A primary dividing step of dividing the substrate body along the primary slit to form a plurality of strip-shaped substrates;
A metal thin film forming step of forming a metal thin film for side electrodes on a strip-shaped substrate;
A resist removal step for removing the remaining resist;
A method of manufacturing a chip resistor, comprising:
チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、
基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、
基板素体の上面に、レーザースクライブにより二次スリットを形成する上面側二次スリット形成工程と、
基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、
基板素体の上面側にマスクを形成するマスク形成工程と、
基板素体の上面側からレーザースクライブにより一次スリットを形成する上面側一次スリット形成工程と、
基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、
短冊状基板に対して側面電極用の金属薄膜を形成する金属薄膜形成工程と、
レジストを除去するレジスト除去工程と、
を有することを特徴とするチップ抵抗器の製造方法。 A method of manufacturing a chip resistor,
A lower surface electrode forming step of forming a lower surface electrode on a lower surface of a substrate body having at least a size corresponding to a plurality of the insulating substrates, the substrate body being an insulating substrate body in the chip resistor;
On the lower surface of the substrate body, without forming the primary slit, the lower surface side slit forming step of forming only the secondary slit by laser scribing,
On the upper surface of the substrate body, an upper surface side secondary slit forming step of forming a secondary slit by laser scribing,
A forming member forming step of forming each forming member of the resistor, the upper surface electrode, and the protective film on the upper surface side of the substrate body,
A mask forming step of forming a mask on the upper surface side of the substrate body;
An upper surface side primary slit forming step of forming a primary slit by laser scribing from the upper surface side of the substrate body;
A primary dividing step of dividing the substrate body along the primary slit to form a plurality of strip-shaped substrates;
A metal thin film forming step of forming a metal thin film for side electrodes on a strip-shaped substrate;
A resist removal step for removing the resist;
A method of manufacturing a chip resistor, comprising:
チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、
基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、
基板素体の上面に、レーザースクライブにより一次スリットと二次スリットとを形成する上面側スリット形成工程と、
基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、
基板素体の上面側にマスクを形成するマスク形成工程で、ネガタイプのレジストを用いてフォトリソ法によってマスクを形成するマスク形成工程と、
基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、
短冊状基板に対してスパッタ法により側面電極用の金属薄膜を形成する金属薄膜形成工程と、
残存しているレジストを除去するレジスト除去工程と、
を有することを特徴とするチップ抵抗器の製造方法。 A method of manufacturing a chip resistor,
A lower surface electrode forming step of forming a lower surface electrode on a lower surface of a substrate body having at least a size corresponding to a plurality of the insulating substrates, the substrate body being an insulating substrate body in the chip resistor;
On the lower surface of the substrate body, without forming a primary slit, a lower surface side slit forming step of forming only a secondary slit by laser scribing,
On the upper surface of the substrate body, an upper surface side slit forming step of forming a primary slit and a secondary slit by laser scribing,
A forming member forming step of forming each forming member of the resistor, the upper surface electrode, and the protective film on the upper surface side of the substrate body,
A mask forming step of forming a mask on the upper surface side of the substrate body, a mask forming step of forming a mask by a photolithography method using a negative type resist,
A primary dividing step of dividing the substrate body along the primary slit to form a plurality of strip-shaped substrates;
A metal thin film forming step of forming a metal thin film for side electrodes on a strip-shaped substrate by sputtering,
A resist removal step for removing the remaining resist;
A method of manufacturing a chip resistor, comprising:
チップ抵抗器における絶縁基板の素体となる基板素体で、該絶縁基板の複数個分の大きさを少なくとも有する基板素体の下面に下面電極を形成する下面電極形成工程と、
基板素体の下面に、一次スリットを形成せず、レーザースクライブにより二次スリットのみを形成する下面側スリット形成工程と、
基板素体の上面に、レーザースクライブにより二次スリットを形成する上面側二次スリット形成工程と、
基板素体の上面側に、抵抗体と上面電極と保護膜の各形成部材を形成する形成部材形成工程と、
基板素体の上面側にマスクを形成するマスク形成工程で、ポジタイプのレジストを用いてフォトリソ法によってマスクを形成するマスク形成工程と、
基板素体の上面側からレーザースクライブにより一次スリットを形成する上面側一次スリット形成工程と、
基板素体を一次スリットに沿って分割して複数の短冊状基板を形成する一次分割工程と、
短冊状基板に対してスパッタ法により側面電極用の金属薄膜を形成する金属薄膜形成工程と、
レジストを除去するレジスト除去工程と、
を有することを特徴とするチップ抵抗器の製造方法。
A method of manufacturing a chip resistor,
A lower surface electrode forming step of forming a lower surface electrode on a lower surface of a substrate body having at least a size corresponding to a plurality of the insulating substrates, the substrate body being an insulating substrate body in the chip resistor;
On the lower surface of the substrate body, without forming the primary slit, the lower surface side slit forming step of forming only the secondary slit by laser scribing,
On the upper surface of the substrate body, an upper surface side secondary slit forming step of forming a secondary slit by laser scribing,
A forming member forming step of forming each forming member of the resistor, the upper surface electrode, and the protective film on the upper surface side of the substrate body,
A mask forming step of forming a mask on the upper surface side of the substrate body, a mask forming step of forming a mask by a photolithography method using a positive type resist,
An upper surface side primary slit forming step of forming a primary slit by laser scribing from the upper surface side of the substrate body;
A primary dividing step of dividing the substrate body along the primary slit to form a plurality of strip-shaped substrates;
A metal thin film forming step of forming a metal thin film for side electrodes on a strip-shaped substrate by sputtering,
A resist removal step for removing the resist;
A method of manufacturing a chip resistor, comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294904A JP4382024B2 (en) | 2005-10-07 | 2005-10-07 | Manufacturing method of chip resistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005294904A JP4382024B2 (en) | 2005-10-07 | 2005-10-07 | Manufacturing method of chip resistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007103849A JP2007103849A (en) | 2007-04-19 |
| JP4382024B2 true JP4382024B2 (en) | 2009-12-09 |
Family
ID=38030459
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005294904A Expired - Fee Related JP4382024B2 (en) | 2005-10-07 | 2005-10-07 | Manufacturing method of chip resistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4382024B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107230539A (en) * | 2016-03-25 | 2017-10-03 | 昆山厚声电子工业有限公司 | Flat electrode arrangement resistor and its manufacture craft |
| JP2024147453A (en) * | 2023-04-03 | 2024-10-16 | 太陽社電気株式会社 | Manufacturing method for chip resistors |
-
2005
- 2005-10-07 JP JP2005294904A patent/JP4382024B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007103849A (en) | 2007-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6302877B2 (en) | Metal strip resistor and manufacturing method thereof | |
| CN105453192B (en) | Resistor and manufacturing method thereof | |
| JP7382451B2 (en) | chip resistor | |
| CN104813433B (en) | The manufacture method of chip fuse and chip fuse | |
| KR100309820B1 (en) | Manufacturing method of electronic component | |
| JP5481675B2 (en) | Chip resistor for built-in substrate and manufacturing method thereof | |
| JP2008041995A (en) | Printed wiring board and method for manufacturing printed wiring board | |
| JP4382024B2 (en) | Manufacturing method of chip resistor | |
| JP5663804B2 (en) | Chip resistor for built-in substrate and manufacturing method thereof | |
| JP4745027B2 (en) | Manufacturing method of chip resistor | |
| JP2009277834A (en) | Method of manufacturing chip resistor, and chip resistor | |
| JP4067923B2 (en) | Manufacturing method of chip resistor | |
| JP2002140975A (en) | Fuse element and its manufacturing method | |
| JP2005268302A (en) | Chip resistor and manufacturing method thereof | |
| JP4984855B2 (en) | Thin film chip resistor, thin film chip capacitor, and thin film chip inductor manufacturing method | |
| JP2006339589A (en) | Chip resistor and method for manufacturing same | |
| JP2002367801A (en) | Chip resistor and its manufacturing method | |
| JP2005078874A (en) | Jumper chip component and manufacturing method therefor | |
| JP2017112188A (en) | Electronic parts | |
| JP2024147453A (en) | Manufacturing method for chip resistors | |
| JP2006318896A (en) | Chip type fuse | |
| JP3077392U (en) | Printed board | |
| JP2005268300A (en) | Chip resistor and manufacturing method thereof | |
| JP2000331590A (en) | Circuit protection element and its manufacture | |
| JP6486211B2 (en) | High frequency transmission device and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151002 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |