JP4383786B2

JP4383786B2 - Monolithic high frequency amplifier

Info

Publication number: JP4383786B2
Application number: JP2003189608A
Authority: JP
Inventors: 宏治山中; 正敏中山; 浩志大塚
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2003-07-01
Filing date: 2003-07-01
Publication date: 2009-12-16
Anticipated expiration: 2023-07-01
Also published as: JP2005026972A

Description

【０００１】
【発明の属する技術分野】
この発明は、高周波トランジスタに与える定電流バイアスの省電力を実現するモノリシック高周波増幅器に関するものである。
【０００２】
【従来の技術】
最先端のデバイスプロセス技術で製造される化合物半導体高性能モノリシック高周波増幅器では、化合物半導体デバイスのプロセス条件が安定しないためにトランジスタの閾値電圧や飽和電流がロット毎、あるいは、チップ毎にばらつくことがある。
他方、このようにプロセスばらつきによるトランジスタ特性のばらつきがある場合でも、トランジスタを定電流でバイアスすれば、高周波特性のばらつきが比較的小さくなることが知られている。
【０００３】
そのため、従来は、トランジスタ毎にゲート電圧が設定できるように調整用分圧抵抗をチップ内部あるいはチップ外部に搭載するようにしている。あるいは、定電流バイアス回路を別に構成して定電流動作を実現している。
下記の特許文献１に開示されている高周波増幅器は、基準電圧発生部、ソースフォロワ定電流回路及びレベル変換回路からなるバイアス回路を搭載し、トランジスタのゲート電圧を設定するようにしている。
【０００４】
【特許文献１】
特開平９−２５２２２５号公報（段落番号［００１９］から［００２９］、図１）
【０００５】
【発明が解決しようとする課題】
従来のモノリシック高周波増幅器は以上のように構成されているので、半導体デバイスのプロセスばらつきによる閾値電圧のばらつきを補償することができるが、構成が複雑なバイアス回路を搭載する必要があるため、モノリシック形成時にチップ面積が大きくなるとともに、消費電流が大きくなる課題があった。
【０００６】
この発明は上記のような課題を解決するためになされたもので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができるモノリシック高周波増幅器を得ることを目的とする。
【０００７】
【課題を解決するための手段】
この発明に係るモノリシック高周波増幅器は、第１の高周波トランジスタよりもゲート長が長くなるように製造された第２の高周波トランジスタが定電流バイアスを第１の高周波トランジスタに与えるようにしたものである。
また、第２の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地するとともに、第２の高周波トランジスタのソース電極と自己バイアス用抵抗を介して第１の高周波トランジスタのドレイン電極を接続して、第１の高周波トランジスタのソース電極を接地する一方、第２の高周波トランジスタのドレイン電極に駆動電圧を印加して、第１の高周波トランジスタのドレイン電極と外部負電圧間に接続された分圧抵抗により第１の高周波トランジスタのゲート電位を設定するようにしたものである。
【０００８】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態１．
図１はこの発明の実施の形態１によるモノリシック高周波増幅器を示す構成図であり、図において、高周波入力端子１は高周波信号を入力し、入力整合回路２は高周波トランジスタ３に対するインピーダンス整合を実施して、その高周波信号を高周波トランジスタ３のゲート電極に出力する。化合物半導体の高周波トランジスタ３は高周波信号がゲート電極に与えられると、その高周波信号を増幅して、ドレイン電極から増幅後の高周波信号を出力する。出力整合回路４は高周波トランジスタ３に対するインピーダンス整合を実施して、高周波トランジスタ３のドレイン電極から出力された増幅後の高周波信号を高周波出力端子５に出力する。
駆動電源端子６には駆動電圧が印加されており、化合物半導体の直流動作専用トランジスタ７は高周波トランジスタ３と異なるデバイスプロセス方式により製造され、定電流バイアスを高周波トランジスタ３に与える。分圧抵抗８，９は高周波トランジスタ３のドレイン電極と外部負電圧端子１０間に接続され、高周波トランジスタ３のゲート電位を設定する。外部負電圧端子１０には負電圧が印加されている。
【０００９】
図２は高周波トランジスタ３（ＨＥＭＴ構造）の能動部分を示す概略断面図である。
高周波トランジスタ３では、その高周波性能を改善するために、電子ビーム描画装置を用いて微細な長さのゲート電極３１を形成するとともに、ゲート電極３１の直下をリセスエッチングすることにより相互コンダクタンスを上昇させている。
高周波トランジスタ３におけるゲート長は、近年では０．１μｍ以下まで高精細化しているが、これは電子ビームの電子波、あるいは、レジストの粒子径に匹敵するサイズであり、製造上のゲート長のばらつきは不可避的である。
特にデバイスプロセス開発の初期段階では、安定に微細ゲートが形成できるためのプロセスパラメータが確定できないために、ロット毎、あるいは、チップ毎のトランジスタのゲート長はばらつきを有する。このため、一般にゲート長が短くなる程、高周波特性が改善されるが、プロセスばらつきによる電気特性変動が大きくなる。
【００１０】
また、低雑音増幅器など、デバイスプロセスによる結晶層のダメージが電気特性に大きな影響を及ぼす場合には、溶解液の化学的作用を利用したウェットエッチングによりリセスエッチングが行われる。ウェットエッチングでは溶解液の濃度調整や均一な攪拌が困難であることから、ロット毎、あるいは、チップ毎のエッチング深さは不可避的にばらつきを有する。トランジスタの閾値電圧はエッチング表面から高移動度２次元電子ガス３４までの距離に大きく依存するので、このエッチングプロセスのばらつきにより、ロット毎、あるいは、チップ毎のトランジスタの閾値電圧が変動する。
なお、図２において、３０はドレイン電極、３２はソース電極、３３はエピタキシャル層である。
【００１１】
図３は直流動作専用トランジスタ７の能動部分を示す概略断面図である。
上記のようなプロセスばらつきによるトランジスタの電気特性のばらつきを鑑みて、ゲート長は紫外線露光で形成可能な程度（１μｍ程度）とし、リセスエッチングは行わない。あるいは、エッチングが必要な場合は、エッチング深さ制御が容易なドライエッチングでリセスエッチングを行ってもよい。
このような方法で製造したトランジスタは高周波特性では劣るが、プロセスばらつきによる直流電気特性のばらつきが極めて小さくなる。
【００１２】
次に動作について説明する。
直流動作専用トランジスタ７は、ゲート−ソース間が接続されているので、そのバイアス点が飽和領域に入るように十分な駆動電圧を駆動電源端子６より印加すれば、ソースフォロワの定電流源として作用する。
一方、高周波トランジスタ３は、直流動作専用トランジスタ７と直列に接続されているので、分圧抵抗８，９の抵抗値を高周波トランジスタ３の入力インピーダンスに比べて十分大きく選べば、直流動作専用トランジスタ７を流れるドレイン電流と高周波トランジスタ３を流れるドレイン電流は同一に保たれる。
【００１３】
上述したように、直流動作専用トランジスタ７は、プロセスばらつきによる閾値電圧の変化をほとんど受けないので、直流動作専用トランジスタ７，高周波トランジスタ３を流れるドレイン電流は定電流に保たれる。
この作用は、分圧抵抗８，９が直流動作専用トランジスタ７，高周波トランジスタ３を流れるドレイン電流の変化に対して負帰還制御するように作用することにより達成される。
【００１４】
以上で明らかなように、この実施の形態１によれば、高周波トランジスタ３と異なるデバイスプロセス方式により製造された直流動作専用トランジスタ７が定電流バイアスを高周波トランジスタ３に与えるように構成したので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができる効果を奏する。
即ち、少ない構成部品で高周波トランジスタ３の高周波性能の優位性を保ちつつ、無調整で高周波トランジスタ３を定電流バイアスすることができる。また、直流動作専用トランジスタ７によって構成されるソースフォロワ回路は出力インピーダンスが非常に大きいので、電源回路とのアイソレーション特性が改善されるという副次的な効果も奏する。
【００１５】
実施の形態２．
上記実施の形態１では、高周波トランジスタ３のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図４に示すように、高周波トランジスタ３のソース電極を抵抗１２と高周波短絡用キャパシタ１１からなる並列回路を介して接地することにより、高周波トランジスタ３を自己バイアスするようにしてもよい。この際、分圧抵抗９は外部負電圧の代わりに接地電位に接続されている。
【００１６】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図４の例では、抵抗１２における電位降下量が分圧抵抗９における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ３を自己バイアスすることができる。
この構成でも、高周波トランジスタ３のドレイン電流が一定に保たれる作用は上記実施の形態１と同じである。
【００１７】
この実施の形態２によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、高周波トランジスタ３のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【００１８】
実施の形態３．
上記実施の形態２では、高周波トランジスタ３を自己バイアスすることにより、外部負電圧端子１０を割愛するものについて示したが、図５に示すように、ゲート電極とドレイン電極が短絡して接地されている直流動作専用トランジスタ７がソースフォロワ回路を構成することにより、外部負電圧端子１０を割愛するようにしてもよい。
【００１９】
即ち、この実施の形態３では、直流動作専用トランジスタ７がソースフォロワ回路を構成することにより、直流動作専用トランジスタ７が定電流動作するようにして、上記実施の形態１，２と同様に、直流動作専用トランジスタ７が高周波トランジスタ３を定電流バイアスするが、更に、この実施の形態３では、高周波トランジスタ３のソース電位が適応的に変化することにより、高周波トランジスタ３のドレイン電流が定電流に保つように作用する。
【００２０】
この実施の形態３によれば、自己バイアスに用いる抵抗１２を省略することができるので、回路を更に小型化することができる効果を奏する。また、直流動作専用トランジスタ７が構成するソースフォロワ回路は、出力インピーダンスが非常に大きいので、上記実施の形態２よりも、高周波短絡用キャパシタ１１の容量を小さくすることができる副次的な効果も奏する。
【００２１】
実施の形態４．
上記実施の形態１〜３では、直流動作専用トランジスタ７と高周波トランジスタ３を直列に接続することにより、高周波トランジスタ３に対して定電流バイアスを与えるものについて示したが、図６に示すように、直流動作専用トランジスタ７と高周波トランジスタ３を並列に接続するようにしてもよい。
図６において、直流動作専用トランジスタ７のゲート電極とドレイン電極は抵抗１３を介して短絡されており、抵抗１３を設けることにより高周波トランジスタ３のドレイン電流をモニタすることができる。
図６の例では、直流動作専用トランジスタ７のゲート電極は高周波トランジスタ３のドレイン電極に接続され、直流動作専用トランジスタ７のソース電極は分圧抵抗８に接続されている。
【００２２】
次に動作について説明する。
例えば、プロセスばらつきにより高周波トランジスタ３のドレイン電流が減少するように変化すると、抵抗１３における電位降下量が減少するので、直流動作専用トランジスタ７のゲート電位が上昇して、高周波トランジスタ３を流れるドレイン電流が増大する。
分圧抵抗９を流れる電流は、高周波トランジスタ３を流れるドレイン電流と同一であるから、分圧抵抗９における電位降下量が増大し、直流動作専用トランジスタ７のゲート電位が上昇する。これにより、プロセスばらつきによる高周波トランジスタ３のドレイン電流の減少を補償するように作用する。
【００２３】
なお、図６において、直流動作専用トランジスタ７を高周波トランジスタ３と同一のプロセスで製造した場合、上記の補償効果は大幅に減滅する。
その理由は、直流動作専用トランジスタ７と高周波トランジスタ３を同一プロセスで製造すると、プロセスばらつきの類似性により直流動作専用トランジスタ７のドレイン電流が減少する際には、高周波トランジスタ３のドレイン電流も同時に減少する。これは、直流動作専用トランジスタ７のゲート電位を押し下げるように作用するので、上述した作用による直流動作専用トランジスタ７のゲート電位上昇効果を相殺してしまうからである。
【００２４】
この実施の形態４によれば、直流動作専用トランジスタ７と高周波トランジスタ３を直列に接続する必要がないので、直流動作専用トランジスタ７のゲート幅を小さく選ぶことにより、バイアス設定回路で消費される電流を大幅に低減することができる効果を奏する。
【００２５】
実施の形態５．
上記実施の形態４では、高周波トランジスタ３のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図７に示すように、高周波トランジスタ３のソース電極を抵抗１２と高周波短絡用キャパシタ１１からなる並列回路を介して接地することにより、高周波トランジスタ３を自己バイアスするようにしてもよい。この際、分圧抵抗９は外部負電圧の代わりに接地電位に接続されている。
【００２６】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図７の例では、抵抗１２における電位降下量が分圧抵抗９における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ３を自己バイアスすることができる。
この構成でも、高周波トランジスタ３のドレイン電流が一定に保たれる作用は上記実施の形態４と同じである。
【００２７】
この実施の形態５によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、高周波トランジスタ３のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【００２８】
実施の形態６．
図８はこの発明の実施の形態６によるモノリシック高周波増幅器を示す構成図であり、図において、図１と同一符号は同一または相当部分を示すので説明を省略する。
第２の高周波トランジスタ２１は第１の高周波トランジスタ３よりもゲート長が長くなるように製造され、定電流バイアスを第１の高周波トランジスタ３に与える。段間整合回路２２は第１の高周波トランジスタ３のドレイン電極と第２の高周波トランジスタ２１のゲート電極間に接続され、抵抗２３は第２の高周波トランジスタ２１を自己バイアスするために、第１の高周波トランジスタ３のドレイン電極と第２の高周波トランジスタ２１のソース電極間に接続されている。なお、第２の高周波トランジスタ２１のソース電極は高周波短絡用キャパシタ２４を介して接地されている。
【００２９】
上記実施の形態１〜５では、同一チップ内に高周波特性に優れる高周波トランジスタ３とプロセスばらつきに強い直流動作専用トランジスタ７をモノリシックに構成することにより、無調整に高周波特性トランジスタ３を定電流バイアスするものについて示したが、直流動作専用トランジスタ７の代わりに、第１の高周波トランジスタ３よりもゲート長が長い第２の高周波トランジスタ２１を用いるようにしてもよい。
【００３０】
図８の例では、第１の高周波トランジスタ３は、高周波電気特性を重視してゲート長の短い構造であるのに対して、第２の高周波トランジスタ２１は、プロセスばらつきによる電気特性のばらつきを鑑みて、第１の高周波トランジスタ３よりもゲート長が長くなるように構成されている。
これにより、第２の高周波トランジスタ２１は、ゲート長が長いので、相対的にはプロセスばらつきに強く、また、抵抗２３により自己バイアスの回路構成となっているので、プロセスばらつきによるドレイン電流の変動量が小さい。
【００３１】
したがって、第１の高周波トランジスタ３のゲートバイアスを与える分圧抵抗８，９の値を十分に大きく選べば、第１の高周波トランジスタ３のドレイン電流と第２の高周波トランジスタ２１のドレイン電流はほぼ同一となるので、分圧抵抗８，９によって与えられる第１の高周波トランジスタ３のゲート電位が、第１の高周波トランジスタ３を流れるドレイン電流の変化に対して負帰還制御するように作用することにより、第１の高周波トランジスタ３のドレイン電流の変化を補償するように作用する。
【００３２】
第２の高周波トランジスタ２１の高周波特性は、ゲート長の短い第１の高周波トランジスタ３に比べて劣るが、例えば、低雑音増幅器の雑音指数を考えると、以下に示すフリスの式から簡単に分かるように、後段の雑音指数が多段増幅器の全体の雑音指数に与える寄与は小さくなるので、第１の高周波トランジスタ３による増幅効果が十分であれば、ゲート長を長くしたことによる雑音指数の劣化は実際上問題ではなくなる。
【００３３】
【数１】

ただし、Ｆ_totalはモノリシック高周波増幅器全体の雑音指数、ｋはモノリシック高周波増幅器の段数、Ｆ_ｎはｎ段目の増幅段の雑音指数、Ｇ_ｎはｎ段目の増幅段の利得である。
【００３４】
この実施の形態６によれば、第１の高周波トランジスタ３の後段にプロセスばらつきの影響を受けにくい第２の高周波トランジスタ２１で電流変化補償回路を構成するので、第１の高周波トランジスタ３の高周波性能の優位性を損なうことなく、プロセスばらつきによるドレイン電流の変化を補償することができる効果を奏する。また、トランジスタを流れる電流は、すべて高周波増幅作用にも使用されるので、上記実施の形態１〜５と比べて電源効率が高くなる効果を奏する。
【００３５】
実施の形態７．
上記実施の形態６では、第１の高周波トランジスタ３のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図９に示すように、第１の高周波トランジスタ３のソース電極を抵抗１２と高周波短絡用キャパシタ１１からなる並列回路を介して接地することにより、高周波トランジスタ３を自己バイアスするようにしてもよい。この際、分圧抵抗９は外部負電圧の代わりに接地電位に接続されている。
【００３６】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図９の例では、抵抗１２における電位降下量が分圧抵抗９における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ３を自己バイアスすることができる。
この構成でも、高周波トランジスタ３，２１のドレイン電流が一定に保たれる作用は上記実施の形態６と同じである。
【００３７】
この実施の形態７によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、第１の高周波トランジスタ３のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【００３８】
実施の形態８．
上記実施の形態６，７では、後段の第２の高周波トランジスタ２１のソース電極から前段の第１の高周波トランジスタ３のドレイン電極に電流が流入するものについて示したが、図１０に示すように、前段の第１の高周波トランジスタ３のソース電極から後段の第２の高周波トランジスタ２１のドレイン電極に電流が流入するようにしてもよい。
なお、図１０の例では、第２の高周波トランジスタ２１のソース電極は抵抗２５と高周波短絡用キャパシタ２４からなる並列回路を介して接地され、第２の高周波トランジスタ２１のゲート電極は抵抗２６を介して直流接地されている。
また、第１の高周波トランジスタ３のソース電極は高周波遮断インダクタ２７を介して第２の高周波トランジスタ２１のドレイン電極と接続され、第１の高周波トランジスタ３のドレイン電極は直流遮断キャパシタ２８を介して段間整合回路２２と接続されている。
【００３９】
この実施の形態８では、第２の高周波トランジスタ２１のゲート長が長いので、相対的にはプロセスばらつきによる電気特性の変動が小さい。また、抵抗２５により自己バイアスの回路構成となっているので、プロセスばらつきによるドレイン電流の変動量が小さい。
第１の高周波トランジスタ３と第２の高周波トランジスタ２１は、高周波遮断インダクタ２７を介して直列接続されているので、第１の高周波トランジスタ３のドレイン電流と第２の高周波トランジスタ２１のドレイン電流は同一となる。したがって、プロセスばらつきによる第１の高周波トランジスタ３のドレイン電流の変化は、第１の高周波トランジスタ３のソース電位が変化して、第１の高周波トランジスタ３のドレイン電流と第２の高周波トランジスタ２１のドレイン電流を同一に保とうとする作用により補償される。
【００４０】
この実施の形態８によれば、外部負電圧端子１０を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、プロセスばらつきの影響が大きいトランジスタのソース電位に対して直接的に補償作用するので、大きい補償効果が得られる効果を奏する。
【００４１】
実施の形態９．
上記実施の形態１〜５では、直流動作専用トランジスタ７と高周波トランジスタ３の双方を化合物半導体基板上に結晶成長された化合物半導体エピタキシャル層３３に形成するものについて示したが、図１１に示すように、シリコン基板３５上に結晶成長された化合物半導体エピタキシャル層３３に高周波トランジスタ３を形成して、下地のシリコン基板３５内に直流動作専用トランジスタ７を形成するようにしてもよい。
【００４２】
このような構造は、シリコン基板３５上に結晶成長された化合物半導体エピタキシャル層３３に高周波トランジスタ３を形成した後に、不要部分をエッチングで除去して、イオン打ち込みと酸化膜形成プロセス・電極形成プロセスによりＭＯＳトランジスタを形成し、配線プロセスを行うことで実現することができる。即ち、この実施の形態９の回路構成は、上記実施の形態１〜５において、直流動作専用トランジスタ７を下地のシリコン基板３５上に形成したＭＯＳトランジスタで置き換えることで実施される。したがって、その作用・効果は、上記実施の形態１〜５と同一である。ただし、エンハンスメント型ＭＯＳトランジスタを用いる場合は、ゲート−ソース間電圧を正にバイアスする必要があるから、直流動作専用トランジスタ７に一定の正電圧が加わるように、適宜、分圧抵抗を追加する必要がある。
なお、図１１において、３６はＭＯＳトランジスタのドレイン電極、３７はＭＯＳトランジスタのゲート電極、３８はＭＯＳトランジスタのソース電極、３９はシリコン酸化膜、４０は配線層である。
【００４３】
この実施の形態９によれば、安価なシリコン基板３５上に形成するので、製造コストを大幅に削減することができる効果を奏する。また、一般にシリコン基板３５の熱伝導率は化合物半導体の熱伝導率よりも高いので、高周波トランジスタ３の放熱特性を改善することができる効果を奏する。
また、ＭＯＳトランジスタの製造プロセスは化合物半導体の製造プロセスよりも成熟しているので、直流動作専用トランジスタ７のプロセスばらつきが非常に小さくなり、上記実施の形態１〜５に示した高周波トランジスタ３の定電流動作の作用を最大限に享受することができる効果を奏する。
【００４４】
なお、下地のシリコン基板３５上に形成するトランジスタとして、ＭＯＳトランジスタの代わりにバイポーラトランジスタを使用しても、定電流回路をバイポーラトランジスタに適したものに変更することにより同様の効果を得ることができる。
【００４５】
【発明の効果】
以上のように、この発明によれば、第１の高周波トランジスタよりもゲート長が長くなるように製造された第２の高周波トランジスタが定電流バイアスを第１の高周波トランジスタに与えるように構成したので、第１の高周波トランジスタの高周波性能の優位性を損なうことなく、プロセスばらつきによるドレイン電流の変化を補償することができる効果がある。
また、第２の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地するとともに、第２の高周波トランジスタのソース電極と自己バイアス用抵抗を介して第１の高周波トランジスタのドレイン電極を接続して、第１の高周波トランジスタのソース電極を接地する一方、第２の高周波トランジスタのドレイン電極に駆動電圧を印加して、第１の高周波トランジスタのドレイン電極と外部負電圧間に接続された分圧抵抗により第１の高周波トランジスタのゲート電位を設定するように構成したので、第１の高周波トランジスタのプロセスばらつきの影響を更に低減することができる効果がある。
【図面の簡単な説明】
【図１】この発明の実施の形態１によるモノリシック高周波増幅器を示す構成図である。
【図２】高周波トランジスタ（ＨＥＭＴ構造）の能動部分を示す概略断面図である。
【図３】直流動作専用トランジスタの能動部分を示す概略断面図である。
【図４】この発明の実施の形態２によるモノリシック高周波増幅器を示す構成図である。
【図５】この発明の実施の形態３によるモノリシック高周波増幅器を示す構成図である。
【図６】この発明の実施の形態４によるモノリシック高周波増幅器を示す構成図である。
【図７】この発明の実施の形態５によるモノリシック高周波増幅器を示す構成図である。
【図８】この発明の実施の形態６によるモノリシック高周波増幅器を示す構成図である。
【図９】この発明の実施の形態７によるモノリシック高周波増幅器を示す構成図である。
【図１０】この発明の実施の形態８によるモノリシック高周波増幅器を示す構成図である。
【図１１】この発明の実施の形態９によるトランジスタを示す断面構成図である。
【符号の説明】
１高周波入力端子、２入力整合回路、３高周波トランジスタ（第１の高周波トランジスタ）、４出力整合回路、５高周波出力端子、６駆動電源端子、７直流動作専用トランジスタ、８，９分圧抵抗、１０外部負電圧端子、１１高周波短絡用キャパシタ、１２抵抗、１３抵抗、２１第２の高周波トランジスタ、２２段間整合回路、２３抵抗、２４高周波短絡用キャパシタ、２５抵抗、２６抵抗、２７高周波遮断インダクタ、２８直流遮断キャパシタ、３０ドレイン電極、３１ゲート電極、３２ソース電極、３３エピタキシャル層、３４高移動度２次元電子ガス、３５シリコン基板、３６ＭＯＳトランジスタのドレイン電極、３７ＭＯＳトランジスタのゲート電極、３８ＭＯＳトランジスタのソース電極、３９シリコン酸化膜、４０配線層。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a monolithic high-frequency amplifier that realizes power saving with a constant current bias applied to a high-frequency transistor.
[0002]
[Prior art]
In compound semiconductor high-performance monolithic high-frequency amplifiers manufactured with the latest device process technology, the threshold voltage and saturation current of transistors may vary from lot to lot or from chip to chip because the process conditions of compound semiconductor devices are not stable. .
On the other hand, even when there are variations in transistor characteristics due to process variations, it is known that variations in high-frequency characteristics are relatively small if the transistors are biased with a constant current.
[0003]
Therefore, conventionally, an adjustment voltage dividing resistor is mounted inside or outside the chip so that the gate voltage can be set for each transistor. Alternatively, a constant current operation is realized by separately configuring a constant current bias circuit.
A high frequency amplifier disclosed in Patent Document 1 below includes a bias circuit including a reference voltage generator, a source follower constant current circuit, and a level conversion circuit, and sets the gate voltage of the transistor.
[0004]
[Patent Document 1]
JP-A-9-252225 (paragraph numbers [0019] to [0029], FIG. 1)
[0005]
[Problems to be solved by the invention]
Since the conventional monolithic high-frequency amplifier is configured as described above, it can compensate for variations in threshold voltage due to process variations in semiconductor devices. However, since it is necessary to mount a bias circuit with a complicated configuration, monolithic formation In some cases, the chip area is increased and the current consumption is increased.
[0006]
The present invention has been made to solve the above-described problems, and it is an object of the present invention to obtain a monolithic high-frequency amplifier capable of compensating for variations in threshold voltage due to process variations without mounting a bias circuit having a complicated configuration. Objective.
[0007]
[Means for Solving the Problems]
The monolithic high-frequency amplifier according to the present invention is such that a second high-frequency transistor manufactured so as to have a gate length longer than that of the first high-frequency transistor applies a constant current bias to the first high-frequency transistor.
The source electrode of the second high-frequency transistor is grounded via a high-frequency short-circuit capacitor, and the source electrode of the second high-frequency transistor is connected to the drain electrode of the first high-frequency transistor via a self-bias resistor. The voltage dividing resistor connected between the drain electrode of the first high-frequency transistor and the external negative voltage by applying a driving voltage to the drain electrode of the second high-frequency transistor while grounding the source electrode of the first high-frequency transistor Thus, the gate potential of the first high-frequency transistor is set.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
An embodiment of the present invention will be described below.
Embodiment 1 FIG.
FIG. 1 is a block diagram showing a monolithic high-frequency amplifier according to Embodiment 1 of the present invention. In the figure, a high-frequency input terminal 1 inputs a high-frequency signal, and an input matching circuit 2 performs impedance matching on the high-frequency transistor 3. The high frequency signal is output to the gate electrode of the high frequency transistor 3. When a high-frequency signal is applied to the gate electrode, the compound semiconductor high-frequency transistor 3 amplifies the high-frequency signal and outputs the amplified high-frequency signal from the drain electrode. The output matching circuit 4 performs impedance matching for the high frequency transistor 3 and outputs the amplified high frequency signal output from the drain electrode of the high frequency transistor 3 to the high frequency output terminal 5.
A drive voltage is applied to the drive power supply terminal 6, and the compound semiconductor direct-current operation transistor 7 is manufactured by a device process method different from that of the high-frequency transistor 3, and applies a constant current bias to the high-frequency transistor 3. The voltage dividing

resistors

8 and 9 are connected between the drain electrode of the high frequency transistor 3 and the external negative voltage terminal 10 to set the gate potential of the high frequency transistor 3. A negative voltage is applied to the external negative voltage terminal 10.
[0009]
FIG. 2 is a schematic sectional view showing an active portion of the high-frequency transistor 3 (HEMT structure).
In the high-frequency transistor 3, in order to improve the high-frequency performance, the gate electrode 31 having a fine length is formed using an electron beam lithography apparatus, and the mutual conductance is increased by recess etching immediately below the gate electrode 31. ing.
In recent years, the gate length of the high-frequency transistor 3 has been increased to 0.1 μm or less, but this is a size comparable to the electron wave of an electron beam or the particle diameter of a resist, and variations in gate length in manufacturing. Is inevitable.
In particular, in the initial stage of device process development, since process parameters for stably forming a fine gate cannot be determined, the transistor gate length varies from lot to lot or from chip to chip. For this reason, generally, the shorter the gate length, the higher the high frequency characteristics, but the greater the variation in electrical characteristics due to process variations.
[0010]
Further, when the damage of the crystal layer due to the device process has a great influence on the electrical characteristics, such as a low noise amplifier, the recess etching is performed by wet etching using the chemical action of the solution. In wet etching, it is difficult to adjust the concentration of the solution and uniformly agitate, so the etching depth for each lot or for each chip inevitably varies. Since the threshold voltage of the transistor greatly depends on the distance from the etching surface to the high mobility two-dimensional electron gas 34, the threshold voltage of the transistor varies from lot to lot or from chip to chip due to variations in the etching process.
In FIG. 2, 30 is a drain electrode, 32 is a source electrode, and 33 is an epitaxial layer.
[0011]
FIG. 3 is a schematic sectional view showing an active portion of the direct-current operation dedicated transistor 7.
In consideration of the variation in the electrical characteristics of the transistor due to the above process variation, the gate length is set to such a degree that it can be formed by ultraviolet exposure (about 1 μm), and recess etching is not performed. Alternatively, when etching is necessary, the recess etching may be performed by dry etching with easy etching depth control.
A transistor manufactured by such a method is inferior in high-frequency characteristics, but variation in DC electrical characteristics due to process variations becomes extremely small.
[0012]
Next, the operation will be described.
Since the gate-source is connected, the direct-current operation transistor 7 acts as a constant current source of the source follower if a sufficient drive voltage is applied from the drive power supply terminal 6 so that the bias point enters the saturation region. To do.
On the other hand, since the high-frequency transistor 3 is connected in series with the direct-current operation transistor 7, if the resistance value of the voltage dividing

resistors

8 and 9 is selected to be sufficiently larger than the input impedance of the high-frequency transistor 3, the direct-current operation transistor 7 And the drain current flowing through the high-frequency transistor 3 are kept the same.
[0013]
As described above, the direct current operation transistor 7 hardly receives a change in the threshold voltage due to process variations, so that the drain current flowing through the direct current operation transistor 7 and the high frequency transistor 3 is maintained at a constant current.
This action is achieved by the voltage dividing

resistors

8 and 9 acting so as to perform negative feedback control with respect to changes in the drain current flowing through the DC operation dedicated transistor 7 and the high frequency transistor 3.
[0014]
As apparent from the above, according to the first embodiment, the DC operation dedicated transistor 7 manufactured by a device process method different from that of the high frequency transistor 3 is configured to apply a constant current bias to the high frequency transistor 3. However, it is possible to compensate for variations in threshold voltage due to process variations without mounting a complicated bias circuit.
That is, the high-frequency transistor 3 can be biased at a constant current without adjustment while maintaining the superiority of the high-frequency performance of the high-frequency transistor 3 with a small number of components. Further, since the source follower circuit constituted by the direct-current operation dedicated transistor 7 has a very large output impedance, there is also a secondary effect that the isolation characteristic with the power supply circuit is improved.
[0015]
Embodiment 2. FIG.
In the first embodiment, the source electrode of the high-frequency transistor 3 is grounded and a negative potential is applied to the gate electrode. However, as shown in FIG. The high-frequency transistor 3 may be self-biased by grounding through a parallel circuit including the high-frequency short-circuit capacitor 11. At this time, the voltage dividing resistor 9 is connected to the ground potential instead of the external negative voltage.
[0016]
That is, the compound semiconductor field effect transistor is normally biased so that the gate potential is negative compared to the source potential, but in the example of FIG. 4, the potential drop amount in the resistor 12 is the potential in the voltage dividing resistor 9. The high frequency transistor 3 can be self-biased by selecting the resistance value so as to be larger than the amount of drop.
Even in this configuration, the operation of keeping the drain current of the high-frequency transistor 3 constant is the same as in the first embodiment.
[0017]
According to the second embodiment, since the external negative voltage terminal 10 can be omitted, there is an effect that the external circuit can be simplified. Further, since the self-bias circuit has a self-compensation effect due to the source feedback resistance, it also has a secondary effect of further reducing the influence of process variations of the high-frequency transistor 3.
[0018]
Embodiment 3 FIG.
In the second embodiment, the high-frequency transistor 3 is self-biased to omit the external negative voltage terminal 10, but as shown in FIG. 5, the gate electrode and the drain electrode are short-circuited and grounded. The dedicated direct-current operation transistor 7 constitutes a source follower circuit, so that the external negative voltage terminal 10 may be omitted.
[0019]
That is, in the third embodiment, the direct current operation transistor 7 constitutes a source follower circuit so that the direct current operation transistor 7 operates at a constant current, and as in the first and second embodiments, The operation-dedicated transistor 7 biases the high-frequency transistor 3 at a constant current. Further, in the third embodiment, the source potential of the high-frequency transistor 3 is adaptively changed to keep the drain current of the high-frequency transistor 3 at a constant current. Acts as follows.
[0020]
According to the third embodiment, since the resistor 12 used for self-bias can be omitted, the circuit can be further reduced in size. Further, since the source follower circuit formed by the DC operation dedicated transistor 7 has a very large output impedance, there is also a secondary effect that the capacity of the high frequency short-circuit capacitor 11 can be reduced as compared with the second embodiment. Play.
[0021]
Embodiment 4 FIG.
In the first to third embodiments, the DC operation dedicated transistor 7 and the high-frequency transistor 3 are connected in series to give a constant current bias to the high-frequency transistor 3, but as shown in FIG. The direct current operation exclusive transistor 7 and the high frequency transistor 3 may be connected in parallel.
In FIG. 6, the gate electrode and the drain electrode of the direct-current operation exclusive transistor 7 are short-circuited through a resistor 13, and the drain current of the high-frequency transistor 3 can be monitored by providing the resistor 13.
In the example of FIG. 6, the gate electrode of the DC operation dedicated transistor 7 is connected to the drain electrode of the high frequency transistor 3, and the source electrode of the DC operation dedicated transistor 7 is connected to the voltage dividing resistor 8.
[0022]
Next, the operation will be described.
For example, when the drain current of the high-frequency transistor 3 changes so as to decrease due to process variations, the potential drop amount in the resistor 13 decreases, so that the gate potential of the DC operation dedicated transistor 7 rises and the drain current flowing through the high-frequency transistor 3 Will increase.
Since the current flowing through the voltage dividing resistor 9 is the same as the drain current flowing through the high frequency transistor 3, the amount of potential drop in the voltage dividing resistor 9 increases, and the gate potential of the DC operation dedicated transistor 7 increases. This acts to compensate for a decrease in the drain current of the high-frequency transistor 3 due to process variations.
[0023]
In FIG. 6, when the DC operation dedicated transistor 7 is manufactured by the same process as that of the high frequency transistor 3, the above compensation effect is greatly diminished.
The reason is that when the DC operation dedicated transistor 7 and the high frequency transistor 3 are manufactured in the same process, when the drain current of the DC operation dedicated transistor 7 decreases due to the similar process variation, the drain current of the high frequency transistor 3 also decreases at the same time. To do. This is because it acts to depress the gate potential of the DC operation-dedicated transistor 7 and cancels the effect of increasing the gate potential of the DC operation-dedicated transistor 7 due to the above-described operation.
[0024]
According to the fourth embodiment, since it is not necessary to connect the DC operation dedicated transistor 7 and the high frequency transistor 3 in series, the current consumed by the bias setting circuit can be selected by selecting a small gate width of the DC operation dedicated transistor 7. There is an effect that can be significantly reduced.
[0025]
Embodiment 5 FIG.
In the fourth embodiment, the source electrode of the high-frequency transistor 3 is grounded and a negative potential is applied to the gate electrode thereof. However, as shown in FIG. The high-frequency transistor 3 may be self-biased by grounding through a parallel circuit including the high-frequency short-circuit capacitor 11. At this time, the voltage dividing resistor 9 is connected to the ground potential instead of the external negative voltage.
[0026]
That is, the compound semiconductor field effect transistor is normally biased so that the gate potential is negative compared to the source potential, but in the example of FIG. 7, the potential drop amount in the resistor 12 is the potential in the voltage dividing resistor 9. The high frequency transistor 3 can be self-biased by selecting the resistance value so as to be larger than the amount of drop.
Even in this configuration, the operation of keeping the drain current of the high-frequency transistor 3 constant is the same as in the fourth embodiment.
[0027]
According to the fifth embodiment, since the external negative voltage terminal 10 can be omitted, there is an effect that the external circuit can be simplified. Further, since the self-bias circuit has a self-compensation effect due to the source feedback resistance, it also has a secondary effect of further reducing the influence of process variations of the high-frequency transistor 3.
[0028]
Embodiment 6 FIG.
FIG. 8 is a block diagram showing a monolithic high-frequency amplifier according to Embodiment 6 of the present invention. In the figure, the same reference numerals as those in FIG.
The second high-frequency transistor 21 is manufactured to have a gate length longer than that of the first high-frequency transistor 3, and gives a constant current bias to the first high-frequency transistor 3. The interstage matching circuit 22 is connected between the drain electrode of the first high-frequency transistor 3 and the gate electrode of the second high-frequency transistor 21, and the resistor 23 is connected to the first high-frequency transistor 21 in order to self-bias the second high-frequency transistor 21. The drain electrode of the transistor 3 and the source electrode of the second high frequency transistor 21 are connected. Note that the source electrode of the second high-frequency transistor 21 is grounded via a high-frequency short-circuit capacitor 24.
[0029]
In the first to fifth embodiments, the high frequency transistor 3 having excellent high frequency characteristics and the dedicated DC operation transistor 7 resistant to process variations are monolithically configured in the same chip, so that the high frequency characteristics transistor 3 is biased at a constant current without adjustment. As described above, the second high-frequency transistor 21 having a gate length longer than that of the first high-frequency transistor 3 may be used instead of the DC operation dedicated transistor 7.
[0030]
In the example of FIG. 8, the first high-frequency transistor 3 has a short gate length with an emphasis on high-frequency electrical characteristics, whereas the second high-frequency transistor 21 takes into account variations in electrical characteristics due to process variations. Thus, the gate length is longer than that of the first high-frequency transistor 3.
As a result, the second high-frequency transistor 21 is relatively resistant to process variations because of its long gate length, and has a self-biased circuit configuration due to the resistance 23. Therefore, the amount of fluctuation in drain current due to process variations Is small.
[0031]
Therefore, if the value of the

voltage dividing resistors

8 and 9 for providing the gate bias of the first high-frequency transistor 3 is selected to be sufficiently large, the drain current of the first high-frequency transistor 3 and the drain current of the second high-frequency transistor 21 are almost the same. Therefore, the gate potential of the first high-frequency transistor 3 provided by the

voltage dividing resistors

8 and 9 acts so as to perform negative feedback control with respect to the change of the drain current flowing through the first high-frequency transistor 3. The first high frequency transistor 3 acts to compensate for a change in drain current.
[0032]
The high-frequency characteristic of the second high-frequency transistor 21 is inferior to that of the first high-frequency transistor 3 having a short gate length. For example, when considering the noise figure of a low-noise amplifier, it can be easily understood from the Friis equation shown below. In addition, since the contribution of the subsequent noise figure to the overall noise figure of the multistage amplifier is small, if the amplification effect by the first high-frequency transistor 3 is sufficient, the deterioration of the noise figure due to the increase in the gate length is actually It is no longer a problem.
[0033]
[Expression 1]

However, F_totalIs the noise figure of the whole monolithic high frequency amplifier, k is the number of stages of the monolithic high frequency amplifier, F_nIs the noise figure of the nth amplification stage, G_nIs the gain of the nth amplification stage.
[0034]
According to the sixth embodiment, since the current change compensation circuit is configured by the second high-frequency transistor 21 that is not easily affected by process variations at the subsequent stage of the first high-frequency transistor 3, the high-frequency performance of the first high-frequency transistor 3. The effect of compensating the change in the drain current due to the process variation can be achieved without impairing the superiority of. Further, since all of the current flowing through the transistor is also used for the high frequency amplification action, there is an effect that the power supply efficiency is increased as compared with the first to fifth embodiments.
[0035]
Embodiment 7 FIG.
In the sixth embodiment, the source electrode of the first high-frequency transistor 3 is grounded and a negative potential is applied to its gate electrode. However, as shown in FIG. The high-frequency transistor 3 may be self-biased by grounding the source electrode through a parallel circuit including the resistor 12 and the high-frequency short-circuit capacitor 11. At this time, the voltage dividing resistor 9 is connected to the ground potential instead of the external negative voltage.
[0036]
That is, the compound semiconductor field effect transistor is normally biased so that the gate potential is negative compared to the source potential, but in the example of FIG. 9, the potential drop amount in the resistor 12 is the potential in the voltage dividing resistor 9. The high frequency transistor 3 can be self-biased by selecting the resistance value so as to be larger than the amount of drop.
Even in this configuration, the operation of keeping the drain current of the high-

frequency transistors

3 and 21 constant is the same as in the sixth embodiment.
[0037]
According to the seventh embodiment, since the external negative voltage terminal 10 can be omitted, there is an effect that the external circuit can be simplified. Further, since the self-bias circuit has a self-compensation effect due to the source feedback resistance, there is also a secondary effect of further reducing the influence of process variations of the first high-frequency transistor 3.
[0038]
Embodiment 8 FIG.
In the above sixth and seventh embodiments, the case where the current flows from the source electrode of the second high-frequency transistor 21 in the subsequent stage to the drain electrode of the first high-frequency transistor 3 in the previous stage is shown. As shown in FIG. A current may flow from the source electrode of the first high-frequency transistor 3 at the front stage to the drain electrode of the second high-frequency transistor 21 at the rear stage.
In the example of FIG. 10, the source electrode of the second high-frequency transistor 21 is grounded through a parallel circuit including a resistor 25 and a high-frequency short-circuit capacitor 24, and the gate electrode of the second high-frequency transistor 21 is connected via the resistor 26. DC grounded.
The source electrode of the first high-frequency transistor 3 is connected to the drain electrode of the second high-frequency transistor 21 via the high-frequency cutoff inductor 27, and the drain electrode of the first high-frequency transistor 3 is connected to the stage via the DC cutoff capacitor 28. An inter-matching circuit 22 is connected.
[0039]
In the eighth embodiment, since the gate length of the second high-frequency transistor 21 is long, the change in electrical characteristics due to process variations is relatively small. Further, since the circuit configuration is self-biased by the resistor 25, the amount of fluctuation in drain current due to process variations is small.
Since the first high-frequency transistor 3 and the second high-frequency transistor 21 are connected in series via a high-frequency cutoff inductor 27, the drain current of the first high-frequency transistor 3 and the drain current of the second high-frequency transistor 21 are the same. It becomes. Therefore, a change in the drain current of the first high-frequency transistor 3 due to process variations is caused by a change in the source potential of the first high-frequency transistor 3 and the drain current of the first high-frequency transistor 3 and the drain of the second high-frequency transistor 21. Compensated by the action of trying to keep the currents the same.
[0040]
According to the eighth embodiment, since the external negative voltage terminal 10 can be omitted, there is an effect that the external circuit can be simplified. Further, since the compensation action is directly performed on the source potential of the transistor having a large influence of the process variation, an effect of obtaining a large compensation effect is obtained.
[0041]
Embodiment 9 FIG.
In the first to fifth embodiments described above, both the direct-current operation exclusive transistor 7 and the high-frequency transistor 3 are formed on the compound semiconductor epitaxial layer 33 crystal-grown on the compound semiconductor substrate. However, as shown in FIG. Alternatively, the high-frequency transistor 3 may be formed in the compound semiconductor epitaxial layer 33 crystal-grown on the silicon substrate 35, and the direct current operation transistor 7 may be formed in the underlying silicon substrate 35.
[0042]
In such a structure, after the high-frequency transistor 3 is formed on the compound semiconductor epitaxial layer 33 crystal-grown on the silicon substrate 35, unnecessary portions are removed by etching, and ion implantation and an oxide film formation process / electrode formation process are performed. This can be realized by forming a MOS transistor and performing a wiring process. That is, the circuit configuration of the ninth embodiment is implemented by replacing the direct-current operation exclusive transistor 7 with the MOS transistor formed on the underlying silicon substrate 35 in the first to fifth embodiments. Therefore, the operation and effect are the same as those of the first to fifth embodiments. However, when an enhancement type MOS transistor is used, it is necessary to positively bias the gate-source voltage. Therefore, it is necessary to appropriately add a voltage dividing resistor so that a constant positive voltage is applied to the direct-current operation transistor 7. There is.
In FIG. 11, 36 is a drain electrode of the MOS transistor, 37 is a gate electrode of the MOS transistor, 38 is a source electrode of the MOS transistor, 39 is a silicon oxide film, and 40 is a wiring layer.
[0043]
According to the ninth embodiment, since it is formed on an inexpensive silicon substrate 35, the manufacturing cost can be greatly reduced. Moreover, since the thermal conductivity of the silicon substrate 35 is generally higher than the thermal conductivity of the compound semiconductor, the heat dissipation characteristics of the high-frequency transistor 3 can be improved.
Further, since the manufacturing process of the MOS transistor is more mature than the manufacturing process of the compound semiconductor, the process variation of the direct-current operation exclusive transistor 7 becomes very small, and the high-frequency transistor 3 shown in the first to fifth embodiments is fixed. There is an effect that the operation of the current operation can be enjoyed to the maximum.
[0044]
Even if a bipolar transistor is used instead of a MOS transistor as a transistor formed on the underlying silicon substrate 35, the same effect can be obtained by changing the constant current circuit to one suitable for the bipolar transistor. .
[0045]
【The invention's effect】
As described above, according to the present invention, the second high-frequency transistor manufactured so as to have a gate length longer than that of the first high-frequency transistor is configured to apply a constant current bias to the first high-frequency transistor. There is an effect that it is possible to compensate for a change in drain current due to process variations without impairing the superiority of the high-frequency performance of the first high-frequency transistor.
The source electrode of the second high-frequency transistor is grounded via a high-frequency short-circuit capacitor, and the source electrode of the second high-frequency transistor is connected to the drain electrode of the first high-frequency transistor via a self-bias resistor. The voltage dividing resistor connected between the drain electrode of the first high-frequency transistor and the external negative voltage by applying a driving voltage to the drain electrode of the second high-frequency transistor while grounding the source electrode of the first high-frequency transistor Thus, since the gate potential of the first high-frequency transistor is set, the effect of process variations of the first high-frequency transistor can be further reduced.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a monolithic high-frequency amplifier according to a first embodiment of the present invention.
FIG. 2 is a schematic cross-sectional view showing an active portion of a high-frequency transistor (HEMT structure).
FIG. 3 is a schematic cross-sectional view showing an active portion of a DC operation dedicated transistor.
FIG. 4 is a configuration diagram showing a monolithic high-frequency amplifier according to a second embodiment of the present invention.
FIG. 5 is a configuration diagram showing a monolithic high-frequency amplifier according to a third embodiment of the present invention.
FIG. 6 is a configuration diagram showing a monolithic high frequency amplifier according to a fourth embodiment of the present invention.
FIG. 7 is a configuration diagram showing a monolithic high-frequency amplifier according to a fifth embodiment of the present invention.
FIG. 8 is a configuration diagram showing a monolithic high-frequency amplifier according to a sixth embodiment of the present invention.
FIG. 9 is a block diagram showing a monolithic high frequency amplifier according to a seventh embodiment of the present invention.
FIG. 10 is a block diagram showing a monolithic high frequency amplifier according to an eighth embodiment of the present invention.
FIG. 11 is a sectional view showing a transistor according to a ninth embodiment of the present invention.
[Explanation of symbols]
1 high frequency input terminal, 2 input matching circuit, 3 high frequency transistor (first high frequency transistor), 4 output matching circuit, 5 high frequency output terminal, 6 drive power supply terminal, 7 DC operation dedicated transistor, 8, 9 voltage dividing resistor, 10 External negative voltage terminal, 11 High-frequency short-circuit capacitor, 12 resistors, 13 resistors, 21 Second high-frequency transistor, 22 Interstage matching circuit, 23 resistors, 24 High-frequency short-circuit capacitors, 25 resistors, 26 resistors, 27 High-frequency cutoff inductors, 28 DC blocking capacitor, 30 drain electrode, 31 gate electrode, 32 source electrode, 33 epitaxial layer, 34 high mobility two-dimensional electron gas, 35 silicon substrate, 36 MOS transistor drain electrode, 37 MOS transistor gate electrode, 38 MOS Transistor source electrode 39 silicon oxide film, 40 a wiring layer.

Claims

When a high-frequency signal is applied to the gate electrode, the first high-frequency transistor that amplifies the high-frequency signal and outputs the amplified high-frequency signal from the drain electrode, and the gate length is longer than that of the first high-frequency transistor. A monolithic high-frequency amplifier having a second high-frequency transistor that applies a constant current bias to the first high-frequency transistor, and grounds the source electrode of the second high-frequency transistor via a high-frequency short-circuit capacitor. The source electrode of the first high-frequency transistor is grounded by connecting the source electrode of the second high-frequency transistor and the drain electrode of the first high-frequency transistor via a self-bias resistor, A drive voltage is applied to the drain electrode of the high-frequency transistor, and the first Monolithic high-frequency amplifier, characterized in that the voltage dividing resistor connected between the drain electrode and an external negative voltage frequency transistor sets the gate potential of the first high-frequency transistor.

When a high-frequency signal is applied to the gate electrode, the first high-frequency transistor that amplifies the high-frequency signal and outputs the amplified high-frequency signal from the drain electrode, and the gate length is longer than that of the first high-frequency transistor. A monolithic high-frequency amplifier having a second high-frequency transistor that applies a constant current bias to the first high-frequency transistor, and grounds the source electrode of the second high-frequency transistor via a high-frequency short-circuit capacitor. The drain electrode of the first high-frequency transistor is connected to the source electrode of the second high-frequency transistor via a self-bias resistor, and the source electrode of the first high-frequency transistor is composed of a resistor and a high-frequency short-circuit capacitor. While being grounded through a parallel circuit, the second high-frequency transistor A driving voltage is applied to the drain electrode of the star, and the gate potential of the first high-frequency transistor is set by a voltage dividing resistor connected between the drain electrode of the first high-frequency transistor and the ground. High frequency amplifier.

When a high-frequency signal is applied to the gate electrode, the first high-frequency transistor that amplifies the high-frequency signal and outputs the amplified high-frequency signal from the drain electrode, and the gate length is longer than that of the first high-frequency transistor. A monolithic high-frequency amplifier comprising a second high-frequency transistor that supplies a constant current bias to the first high-frequency transistor, a parallel circuit comprising a resistor and a high-frequency short-circuit capacitor as a source electrode of the second high-frequency transistor And grounding the gate electrode of the second high-frequency transistor via DC, grounding the source electrode of the first high-frequency transistor via a high-frequency short-circuit capacitor, and the source electrode and the first high-frequency transistor. While connecting the drain electrode of the two high-frequency transistors, A driving voltage is applied to the drain electrode of the transistor, and the gate potential of the first high-frequency transistor is set by a voltage dividing resistor connected between the drain electrode of the first high-frequency transistor and the ground. High frequency amplifier.