Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4385901B2 - 半導体装置の製造方法 - Google Patents
[go: Go Back, main page]

JP4385901B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4385901B2
JP4385901B2 JP2004268104A JP2004268104A JP4385901B2 JP 4385901 B2 JP4385901 B2 JP 4385901B2 JP 2004268104 A JP2004268104 A JP 2004268104A JP 2004268104 A JP2004268104 A JP 2004268104A JP 4385901 B2 JP4385901 B2 JP 4385901B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
dicing
adhesive
groove
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004268104A
Other languages
English (en)
Other versions
JP2006086264A (ja
Inventor
武司 永坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2004268104A priority Critical patent/JP4385901B2/ja
Priority to US11/218,524 priority patent/US7497920B2/en
Priority to DE102005043550.5A priority patent/DE102005043550B4/de
Publication of JP2006086264A publication Critical patent/JP2006086264A/ja
Application granted granted Critical
Publication of JP4385901B2 publication Critical patent/JP4385901B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7402Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P54/00Cutting or separating of wafers, substrates or parts of devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/70Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
    • H10P72/74Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
    • H10P72/7416Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10S156/918Delaminating processes adapted for specified product, e.g. delaminating medical specimen slide
    • Y10S156/93Semiconductive product delaminating, e.g. delaminating emiconductive wafer from underlayer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/976Temporary protective layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1062Prior to assembly
    • Y10T156/1064Partial cutting [e.g., grooving or incising]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/10Methods of surface bonding and/or assembly therefor
    • Y10T156/1052Methods of surface bonding and/or assembly therefor with cutting, punching, tearing or severing
    • Y10T156/1082Partial cutting bonded sandwich [e.g., grooving or incising]
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11Methods of delaminating, per se; i.e., separating at bonding face

Landscapes

  • Dicing (AREA)

Description

本発明は、半導体基板に形成された多数の集積回路をチップ単位にダイシングして半導体装置を形成する半導体装置の製造方法に関するものである。
従来より、半導体装置の製造技術としてダイシングがある。この技術は、半導体基板に多数の集積回路を作り込んだのち、半導体基板をチップ単位に分割する手法である。このダイシングの時に、切断されたチップが飛び散ることがないように、予め半導体基板をテープ上に固定しておいた後で、半導体基板をダイシングによってチップ単位に切断し、それから各チップをテープからはがすという手順がとられている(例えば、特許文献1および特許文献2参照)。
特開平15−197561号公報 特開平15−318205号公報
しかしながら、上述したダイシングによると、ダイシング時に発生した切削屑、例えばシリコン屑や接着剤屑、テープ屑などの汚れがチップ上に付着してしまい、半導体装置の品質を悪化させるという問題がある。
本発明は上記点に鑑みて、ダイシング時に発生した切削屑などの汚れを除去し、半導体装置の品質の悪化を防止できるようにすることを目的とする。
上記目的を達成するため、請求項1に記載の発明では、多数の集積回路が形成される半導体基板(1)に対して、ダイシングが行われるスクライグラインに沿って溝部(1a)を形成する工程と、半導体基板(1)における溝部(1a)が形成された面に、接着剤(2a)が付けられたテープ(2)を貼り付ける工程と、半導体基板(1)をチップ単位にダイシングにより分割する工程と、ダイシング後に、半導体基板(1)におけるテープ(2)が貼り付けられた面の反対側の面から吸引を行うことで、接着剤(2a)を半導体基板(1)における溝部(1a)と接着剤(2a)との間に形成される空間(3)に入り込ませる吸引工程と、半導体基板(1)をテープ(2)から剥がしてチップに分割することで半導体装置を形成する工程と、を有していることを特徴としている。
このように、ダイシング後に、半導体基板(1)におけるテープ(2)が貼り付けられた面の反対側の面から吸引を行うことで、接着剤(2a)を半導体基板(1)における溝部(1a)と接着剤(2a)との間に形成される空間(3)に入り込ませることができる。
このため、溝部(1a)によって形成された空間(3)に残った汚れを接着剤(2a)に付着させることができ、各チップをテープ(2)から剥がすときに、各チップに付着した汚れを取り除くことが可能となる。そして、チップ単位に分割されたときに、半導体装置の品質が悪化することを防止することが可能となる。
請求項2に記載の発明では、ダイシングを行う工程では、ダイシングブレード(4)を用いてダイシングを行い、ダイシングブレード(4)の切り込み深さを、ダイシングブレード(4)が接着剤(2a)およびテープ(2)に接触する深さとすることを特徴としている。
このようにすると、ダイシングブレード(4)によって加えられる力により、テープ(2)が伸び、伸びたテープ(2)が溝部(1a)によって形成された空間(3)内に入り込み、より汚れを除去することが可能となる。
請求項3に記載の発明では、吸引工程では、吸引を行うために吸引装置を用い、該吸引装置の吸引口を構成する壁面が半導体基板における有効チップ(1c)の外側の無効チップ(1b)が配置される無効エリア内の領域(10)のみに当たるように吸引を行うことを特徴としている。
このようにすれば、有効チップ(1c)に傷などのダメージを与え難くすることが可能である。
請求項4に記載の発明では、半導体基板(1)の外縁部において空間(3)を通じて吸引を行うことにより、空間(3)内に接着剤(2a)を入り込ませるように吸引工程を行い、この後にダイシング工程を行うことを特徴としている。
このように、ダイシング工程の前に吸引工程を行うようにしても、請求項1と同様の効果を得ることができる。
このような溝部(1a)は、断面形状が長方形となるようにしても良いが、例えば、請求項5に示されるような台形、請求項6に示されるような三角形にすることができ、また、請求項7に示されるように溝部(1a)の底面と側壁とによる角部が丸められた形状、もしくは、請求項8に示されるような円弧状とすることもできる。
これらの形状とすれば、よりテープ(2)の接着剤(2b)が溝部(1a)によって形成される空間(3)内に入り込みやすくなる。このため、より汚れを除去することができ、より半導体装置の品質の悪化を防ぐことが可能となる。
また、吸引工程では、請求項9に示されるように、接着剤(2a)と共に、テープ(2)も空間(3)に入り込むようにしても良い。
請求項10に記載の発明では、上記のような溝部(1a)を形成しないで、ダイシングされた部分から吸引を行い、接着剤(2a)をダイシングされた部分に入り込ませることで、汚れを除去することを特徴としている。
このように、ダイシングされた部分から吸引を行うことで、汚れを除去することも可能である。
請求項11に記載の発明では、吸引工程を行う前、もしくは吸引工程中において、接着剤(2a)を加熱することを特徴としている。
このようにすれば、接着剤(2a)を軟化させることができるため、より接着剤(2a)が溝部(1a)によって形成された空間(3)に入り込みやすくなるようにすることができる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、図中、同一符号を付してある。
(第1実施形態)
本発明の一実施形態を適用した半導体装置の製造方法について説明する。図1は、本実施形態における半導体装置の製造工程を示した図である。ただし、この図は、半導体基板に対して多数の集積回路を形成した後、半導体基板1の一面側にテープ2を付着させたときの様子を示したものである。
まず、一般的に行われるデバイス形成工程を行った後、図1(a)に示されるように、例えば半導体基板1の裏面におけるダイシングを行う領域、すなわちスクライブラインに沿って、例えばエッチングにより溝部1aを形成する。そして、半導体基板1のうち溝部1aが形成された裏面側にテープ2を付着させる。ここでは、例えばテープ2としてUVテープを用いている。これにより、図1(a)に示される状態となり、溝部1aにより、半導体基板1とテープ2における接着剤2aとの間に空間3が形成される。
続いて、図1(b)に示されるように、ダイシングブレード4を用いて、スクライグラインに沿って半導体基板1をチップ単位に分割する。これにより、ダイシングブレード4の先端が溝部1aによって形成された空間3まで入り込み、ダイシングブレード4によっる切削屑5が空間3内に入り込む。このため、図1(c)に示されるようにダイシング後には溝部1aによって形成された空間3内に切削屑5が取り残された状態となる。
このため、本実施形態では、切削屑5を取り除くための吸引工程を行う。具体的には、図1(d)に示されるように、半導体基板1におけるテープ2を貼り付けた裏面とは反対側、つまり表面側から吸引を行う。これにより、ダイシングブレード4によって分割された部分を通じてテープ2の接着剤2aが吸引され、接着剤2aにより溝部1aによって形成された空間3が埋まり、空間3内の切削屑5が接着剤2aに付着する。
このとき、必要に応じて、テープ2における接着剤2aを軟化させるために、テープ2を加熱するようにしても構わない。
図2は、加熱温度と接着剤2aの硬さとの関係を示した図である。この図に示されるように、加熱温度が約40度を超えると接着剤2aが軟化し始め、加熱温度が約50度を超えると接着剤2aが急激に軟化する。そして、加熱温度が約60度を超えると接着剤2aが最も軟化した状態となる。このため、接着剤2aが40度以上、好ましくは60度以上となるように加熱することで、より接着剤2aが溝部1aによって形成された空間3に入り込みやすくなるようにすることができる。
次に、図1(e)に示されるように、半導体基板1、すなわち各チップをテープ2から剥がす。これにより、チップ単位に分割された半導体装置が完成する。このとき、切削屑5が接着剤2aに付着した状態となっているため、各チップに付着した切削屑5を取り除くことができる。
以上説明したように、本実施形態では、ダイシング後に、半導体基板1におけるテープ2を貼り付けた裏面とは反対側となる表面側から吸引を行うようにしている。
これにより、テープ2の接着剤2aが溝部1aによって形成された空間3に入り込むようにすることができる。このため、溝部1aによって形成された空間3に残った切削屑5を接着剤2aに付着させることができ、各チップをテープ2から剥がすときに、各チップに付着した切削屑5を取り除くことが可能となる。そして、チップ単位に分割されたときに、半導体装置の品質が悪化することを防止することが可能となる。
(第2実施形態)
本発明の第2実施形態について説明する。本実施形態は、基本的には第1実施形態と同様であるが、ダイシングブレード4による切り込み深さを第1実施形態に対して変更したものである。以下、図3を参照して、本実施形態の半導体装置の製造方法について説明する。
図3(a)は、第1実施形態でのダイシングブレード4の切り込み深さを示す断面模式図であり、図1(b)を拡大した図に相当している。図3(b)は、本実施形態におけるダイシングブレード4の切り込み深さを示す断面模式図である。
図3(a)に示されるように、第1実施形態では、ダイシングブレード4が接着剤2aに接触しないもしくは若干しか接触しない程度となるように、ダイシングブレード4の切り込み深さを浅くしている。この場合、テープ2や接着剤2aの変形がない。
これに対し、図3(b)に示されるように、本実施形態では、ダイシングブレード4が接着剤2aおよびテープ2に接触するように、ダイシングブレード4の切り込み深さを深くしている。
このようにすると、ダイシングブレード4によって加えられる力により、テープ2が図中A方向に伸び、伸びたテープ2が図中Bの場所において溝部1aによって形成された空間3内に入り込み、より切削屑5を除去することが可能となる。
(第3実施形態)
本発明の第3実施形態について説明する。本実施形態は、基本的には第1実施形態と同様であるが、半導体基板1に形成した溝部1aの形状を第1実施形態に対して変更したものである。以下、図4を参照して、本実施形態の半導体装置の製造方法について説明する。
図4(a)は、第1実施形態の溝部1aを示した断面図であり、図1(a)を拡大した図に相当している。図4(b)は、本実施形態の溝部1aを示した断面図である。
図4(a)に示されるように、第1実施形態では、溝部1aは、断面長方形とされていた。つまり、溝部1aの側壁が底面に対して垂直となるようにしていた。
これに対し、図4(b)に示されるように、本実施形態では、溝部1aは、断面台形とされている。つまり、溝部1aの側壁が底面に対して垂直とならず、テーパ形状となるようにしている。
このように、溝部1aの側壁がテーパ形状となるようにすると、よりテープ2の接着剤2bが溝部1aによって形成される空間3内に入り込みやすくなる。このため、より切削屑5を除去することができ、より半導体装置の品質の悪化を防ぐことが可能となる。
また、ここでは、溝部1aの形状が断面台形となるようにしているが、他の変形例も可能である。図5(a)〜(c)に溝部1aの形状の変形例を示す。これらに示されるように、溝部1aを断面三角形(図5(a))としても良いし、断面長方形の角部を丸めた形状(図5(b))としても良いし、円弧状(図5(c))としても良い。
なお、このように溝部1aの形状を変更するには、半導体基板1に溝部1aを形成するときの条件、例えばエッチング条件、すなわちエッチング材料やエッチング時間などを変更すれば良い。
(他の実施形態)
上記各実施形態において、吸引工程により、テープ2の接着剤2aが溝部1aによって形成された空間3内に埋め込まれるようにすることで、切削屑5が接着剤2aに付着するようにしている。このとき、空間3内すべてが完全に接着剤2aに充填されなくても良い。例えば、図6(a)に示す吸引工程を行う前の状態に対して、吸引工程後の状態が、図6(b)〜(g)に示されるように、空間3の一部が接着剤2で充填されない状態となっていても構わない。また、空間3内が完全に接着剤2aに充填され、各チップの間の隙間まで接着剤2aが入り込む状態、例えば図6(h)に示されるような状態であっても良い。
また、吸引工程により、接着剤2aのみでなく、テープ2が空間3内に入り込むような形態であっても構わない。この場合においても、例えば図7(a)に示されるように、テープ2および接着剤2aにより、空間3内がすべて充填されても良いし、図7(b)に示されるように、テープ2および接着剤2aによっても、空間3内がすべて充填されなくても良い。
また、吸引工程のとき、図8に示されるように、吸引を行う部分、つまり吸引する装置の吸引口を構成する壁面の当たる領域10が半導体基板1における無効チップ1bなどが位置する無効エリア、つまり製品となる有効チップ1cが配置された領域1dの外周に位置する領域となるようにするのが好ましい。このようにすれば、有効チップ1cに傷などのダメージを与え難くすることが可能である。
上記実施形態では、テープ2の一例として、ダイシングで一般的に使用されているUVテープを用いる場合を挙げたが、これは単なる一例であり、その他の種類のテープを用いても構わない。ただし、UVテープを用いる場合には、UV照射するだけで剥がれやすくなるため、吸引による接着剤2aの形状変化が生じても、接着剤2aがチップに残ったり、テープ2が剥がれ難くなるなどの不具合が発生し難い。
上記実施形態では、ダイシングブレードを用いた切削によるダイシングを例に挙げて説明したが、これも単なる一例である。例えば、レーザーダイシングなどに関しても、本発明を適用することが可能である。
上記実施形態で説明したダイシング後の吸引工程の際に、超音波によって半導体基板1を振動させることも可能である。このように、半導体基板1を振動させると、切削屑5が接着剤2a上に落下して、より切削屑5の除去を行うことが可能となる。
また、上記実施形態で説明した吸引工程は、1度に連続して吸引して行う連続吸引であっても、複数回に分けて吸引を行う断続吸引であっても構わない。
さらに、上記実施形態では、吸引工程をダイシング工程の後に行うようにしたが、ダイシング工程の前に予め行うようにしても良い。すなわち、溝部1aをスクライブライン全域に形成するような場合、半導体基板1の外縁部において、溝部1aによって形成される半導体基板1とテープ2との間の空間3が外部と連通した状態となる。このため、半導体基板1の外縁部から空間3内を吸引することで、接着剤2aによって空間3内が埋め込まれるようにし、その後、ダイシング工程を行うようにすれば、ダイシング時に発生した切削屑5が予め空間3内に埋められた接着剤2aに付着する。したがって、半導体基板1からテープ2を剥がすときに、切削屑5が接着剤2aに付着したままとなり、上記実施形態と同様の効果を得ることができる。
また、上記実施形態では、スクライブラインに溝部1bを備えるようにしたが、この溝部1bが無い場合であっても、吸引工程を行うことで、切削屑5の除去を行うことが可能である。
この様子を図9に示す。まず、図9(a)に示されるように、半導体基板1をチップ単位に分割する前の状態から、図9(b)に示されるように、ダイシングブレード4によってチップ単位に分割する。このとき、切削屑5が発生し、図9(c)に示されるようにダイシングカットされた部分、つまり各チップ間に切削屑5が残る。この後、図9(d)に示されるようにこのダイシングカットされた部分から吸引を行うことで接着剤2aを吸引する。これにより、接着剤2aがダイシングカットされた部分に入り込み、図9(e)に示されるように、テープ2を剥がしたときに切削屑5が除去される。
このとき、上記と同様に、接着剤2aがダイシングカットされた部分にどのような形状で入り込んでも良く、例えば、図10(a)に示されるように、接着剤2aによってダイシングカットされた部分が完全に埋め込まれても良いし、図10(b)〜(d)に示されるように、接着剤2aによってダイシングカットされた部分が完全には埋め込まれないような状態であっても良い。
本発明の第1実施形態における半導体装置の製造工程を示した断面図である。 加熱温度と接着剤の硬さとの関係を示した図である。 (a)は、第1実施形態でのダイシングブレードの切り込み深さを示す断面模式図であり、(b)は、第2実施形態におけるダイシングブレードの切り込み深さを示す断面模式図である。 (a)は、第1実施形態の溝部を示した断面図であり、(b)は、第3実施形態の溝部を示した断面図である。 第3実施形態の変形例における溝部を示した断面図である。 (a)は、吸引工程前の接着剤の様子を示した図であり、(b)〜(h)は、吸引工程後の接着剤の様子を示した図である。 接着剤と共にテープが溝部に形成された空間内に入り込む場合の模式図である。 吸引工程のときの吸引装置の吸引口を構成する壁面が当たる領域を示した模式図である。 他の実施形態で示す溝部を形成しない場合の吸引工程の様子を示した断面図である。 図9に示す吸引工程による接着剤の様子を示した断面図である。
符号の説明
1…半導体基板、1a…溝部、2…テープ、2a…接着剤、3…空間、
4…ダイシングブレード、5…切削屑、10…領域。

Claims (11)

  1. 半導体基板(1)に多数の集積回路を形成したのち、前記半導体基板(1)をチップ単位にダイシングにより分割することで半導体装置を形成する半導体装置の製造方法において、
    前記多数の集積回路が形成される前記半導体基板(1)に対して、前記ダイシングが行われるスクライグラインに沿って溝部(1a)を形成する工程と、
    前記半導体基板(1)における前記溝部(1a)が形成された面に、接着剤(2a)が付けられたテープ(2)を貼り付ける工程と、
    前記半導体基板(1)をチップ単位にダイシングにより分割する工程と、
    前記ダイシング後に、前記半導体基板(1)における前記テープ(2)が貼り付けられた面の反対側の面から吸引を行うことで、前記接着剤(2a)を前記半導体基板(1)における前記溝部(1a)と前記接着剤(2a)との間に形成される空間(3)に入り込ませる吸引工程と、
    前記半導体基板(1)を前記テープ(2)から剥がしてチップに分割することで前記半導体装置を形成する工程と、を有していることを特徴とする半導体装置の製造方法。
  2. 前記ダイシングを行う工程では、ダイシングブレード(4)を用いて前記ダイシングを行うようになっていると共に、該ダイシングブレード(4)の切り込み深さを、該ダイシングブレード(4)が前記接着剤(2a)および前記テープ(2)に接触する深さとすることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記吸引工程では、前記吸引を行うために吸引装置を用い、該吸引装置の吸引口を構成する壁面が前記半導体基板における有効チップ(1c)の外側の無効チップ(1b)が配置される無効エリア内の領域(10)のみに当たるように吸引を行うことを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 半導体基板(1)に多数の集積回路を形成したのち、前記半導体基板(1)をチップ単位にダイシングにより分割することで半導体装置を形成する半導体装置の製造方法において、
    前記多数の集積回路が形成される前記半導体基板(1)に対して、前記ダイシングが行われるスクライグラインに沿って溝部(1a)を形成する工程と、
    前記半導体基板(1)における前記溝部(1a)が形成された面に、接着剤(2a)が付けられたテープ(2)を貼り付ける工程と、
    前記半導体基板(1)における外縁部から、前記溝部(1a)によって形成された前記半導体基板(1)と前記テープ(2)との間の空間(3)を通じて吸引を行うことで、該空間(3)に前記接着剤(2a)を入り込ませる吸引工程と、
    前記吸引工程後に、 前記半導体基板(1)をチップ単位にダイシングにより分割する工程と、
    前記半導体基板(1)を前記テープ(2)から剥がしてチップに分割することで前記半導体装置を形成する工程と、を有していることを特徴とする半導体装置の製造方法。
  5. 前記溝部(1a)を形成する工程では、前記溝部(1a)の断面形状が該溝部(1a)の底面に対して側壁がテーパ状となる台形となるようにすることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
  6. 前記溝部(1a)を形成する工程では、前記溝部(1a)の断面形状が三角形となるようにすることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
  7. 前記溝部(1a)を形成する工程では、前記溝部(1a)の断面形状が該溝部(1a)の底面と側壁とによる角部が丸められた形状となるようにすることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
  8. 前記溝部(1a)を形成する工程では、前記溝部(1a)の断面形状が円弧状となるようにすることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置の製造方法。
  9. 前記吸引工程では、前記接着剤(2a)と共に、前記テープ(2)も前記空間(3)に入り込むようにすることを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置の製造方法。
  10. 半導体基板(1)に多数の集積回路を形成したのち、前記半導体基板(1)をチップ単位にダイシングにより分割することで半導体装置を形成する半導体装置の製造方法において、
    前記半導体基板(1)の一面に、接着剤(2a)が付けられたテープ(2)を貼り付ける工程と、
    前記半導体基板(1)をチップ単位にダイシングにより分割する工程と、
    前記ダイシング後に、前記半導体基板(1)における前記テープ(2)が貼り付けられた面の反対側の面から吸引を行うことで、前記接着剤(2a)を前記半導体基板(1)における前記ダイシングがされた部分に入り込ませる吸引工程と、
    前記半導体基板(1)を前記テープ(2)から剥がしてチップに分割することで前記半導体装置を形成する工程と、を有していることを特徴とする半導体装置の製造方法。
  11. 前記吸引工程を行う前、もしくは前記吸引工程中において、前記接着剤(2a)を加熱する加熱工程が含まれていることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置の製造方法。
JP2004268104A 2004-09-15 2004-09-15 半導体装置の製造方法 Expired - Fee Related JP4385901B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004268104A JP4385901B2 (ja) 2004-09-15 2004-09-15 半導体装置の製造方法
US11/218,524 US7497920B2 (en) 2004-09-15 2005-09-06 Method of manufacturing semiconductor device
DE102005043550.5A DE102005043550B4 (de) 2004-09-15 2005-09-13 Verfahren zur Herstellung einer Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004268104A JP4385901B2 (ja) 2004-09-15 2004-09-15 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006086264A JP2006086264A (ja) 2006-03-30
JP4385901B2 true JP4385901B2 (ja) 2009-12-16

Family

ID=36011839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004268104A Expired - Fee Related JP4385901B2 (ja) 2004-09-15 2004-09-15 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US7497920B2 (ja)
JP (1) JP4385901B2 (ja)
DE (1) DE102005043550B4 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4843390B2 (ja) * 2006-06-29 2011-12-21 新光電気工業株式会社 半導体装置の製造方法
JP5904720B2 (ja) * 2011-05-12 2016-04-20 株式会社ディスコ ウエーハの分割方法
JP2022079241A (ja) * 2020-11-16 2022-05-26 株式会社ディスコ ウェーハの加工方法
DE102021109003B4 (de) * 2021-04-12 2022-12-08 Infineon Technologies Ag Verfahren zur Chiptrennung unterstützt von einem Rückseitengraben und einem Haftmittel darin und elektronischer Chip
JP7758607B2 (ja) * 2022-03-17 2025-10-22 株式会社ディスコ ウエーハの加工方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496347B2 (ja) * 1995-07-13 2004-02-09 株式会社デンソー 半導体装置及びその製造方法
KR100267155B1 (ko) * 1996-09-13 2000-10-16 아끼구사 나오유끼 반도체 장치의 제조 방법 및 제조 장치
JP4687838B2 (ja) * 2000-04-04 2011-05-25 株式会社ディスコ 半導体チップの製造方法
US6555417B2 (en) * 2000-12-05 2003-04-29 Analog Devices, Inc. Method and device for protecting micro electromechanical system structures during dicing of a wafer
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
JP2003197561A (ja) 2001-12-25 2003-07-11 Disco Abrasive Syst Ltd 半導体ウェーハのダイシング方法
JP2003318205A (ja) 2002-04-23 2003-11-07 Nec Electronics Corp ダイシング済みウェハのフィルム状ダイボンディング材貼付け方法
JP2004031844A (ja) * 2002-06-28 2004-01-29 Sony Corp 半導体素子の製造方法及び半導体素子の製造装置
US6828217B2 (en) * 2002-10-31 2004-12-07 Northrop Grumman Corporation Dicing process for GAAS/INP and other semiconductor materials
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation

Also Published As

Publication number Publication date
US20060054273A1 (en) 2006-03-16
US7497920B2 (en) 2009-03-03
DE102005043550A1 (de) 2006-03-30
DE102005043550B4 (de) 2017-01-12
JP2006086264A (ja) 2006-03-30

Similar Documents

Publication Publication Date Title
JP4361516B2 (ja) ウェーハ分割方法
US11264295B2 (en) Integrated circuit substrate for containing liquid adhesive bleed-out
JPH03204954A (ja) 半導体装置の製造方法
KR20010081952A (ko) 반도체 칩 제조방법
JP4385901B2 (ja) 半導体装置の製造方法
CN107634032B (zh) 晶片及晶片制造方法
TW200305261A (en) Lead frame manufacturing method
JP5923876B2 (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2019156651A (ja) ガラス基板切断装置およびこれを用いた液晶パネルの製造方法
JP2005303158A (ja) デバイスの形成方法
JPH07335815A (ja) リードフレーム及びこれを用いた半導体装置
JP7217604B2 (ja) 異物除去装置、ダイボンダ、及び異物除去方法
JP2007109822A5 (ja)
JPH0590406A (ja) 半導体ウエハのダイシング方法
JP7591856B2 (ja) 無電解めっき用シリコンウェハ
JPH11194896A (ja) タッチパネル
JPH07201784A (ja) 半導体装置の製造方法
JP2007223855A (ja) 板ガラスの切断方法
KR101898479B1 (ko) 복수 캐리어 기판을 이용한 인쇄회로기판 제조 방법
JP3061040B2 (ja) 半導体装置の製造方法
JP2005318000A (ja) 半導体ウエハの分割方法
JP2021103705A (ja) 電子部品およびその製造方法
JP2004186255A (ja) 薄膜構造体形成基板のダイシング方法
JP2005332969A (ja) ダイシングテープの固定治具及び固定方法
JP2007248720A (ja) 表示装置用基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061017

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090805

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090908

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090921

R151 Written notification of patent or utility model registration

Ref document number: 4385901

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees