JP4386213B2 - Photoelectric conversion device and pixel panel - Google Patents
Photoelectric conversion device and pixel panel Download PDFInfo
- Publication number
- JP4386213B2 JP4386213B2 JP27009098A JP27009098A JP4386213B2 JP 4386213 B2 JP4386213 B2 JP 4386213B2 JP 27009098 A JP27009098 A JP 27009098A JP 27009098 A JP27009098 A JP 27009098A JP 4386213 B2 JP4386213 B2 JP 4386213B2
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- regions
- signal
- pixels
- photoelectric conversion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Light Receiving Elements (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、マトリックス状に配列された光電変換素子を有する光電変換装置及び画素パネルに関するものである。
【０００２】
【従来の技術】
従来の光電変換装置を図７に示す。図７において、Ｐ１１〜Ｐ４４は光電変換素子（ここではフォトダイオード）、Ｔ１１〜Ｔ４４は薄膜トランジスタ（ＴＦＴ）である。図示するように、一般に各ＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜４に接続されている。各ゲートラインはＴＦＴのＯＮ、ＯＦＦを制御する。
【０００３】
また、図示するように各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続されており、Ｓｉｇ１〜４は読み出し装置に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【０００４】
【発明が解決しようとする課題】
一方、大面積化が進むに従い以下のような問題点が生じる。
【０００５】
図８に、従来の光電変換装置のＶｇ１に印加されるゲートパルスの図７に示すＡおよびＢにおける波形の概念図を示す。図７のように、ゲート駆動装置から離れるほどゲート線の抵抗Ｒおよびゲート線の寄生容量によりＢのごとくパルスにナマリが生じる。すなわちＢにおいても充分に光電変換素子で発生した電荷を転送するにはＴｏｎを長くする必要があった。
【０００６】
また素子数が多く、基板サイズが大きい場合には信号線容量すなわちＣｇｓの総和、クロス部Ｃクロス の総和が大きくなり感度が低下するという問題点があった。
【０００７】
更に画素エリア（画素領域）の大面積化が進むに従いマスクサイズも大きくなり、露光機、マスク等の精度によりパターンの微細化が困難になる。その結果、開口率が低下しこれに伴い出力が低下するという問題点が生じた。
【０００８】
すなわち従来の光電変換装置においては
１．画素エリアが大面積になればなるほどＶｇ線の抵抗が大きくなり、図８に示すようにＡとＢの入力波形は異なり、Ｂにおいて充分な電荷を転送するための時間が必要であるため、駆動速度が低下する；
２．前記と同じく画素エリアが大面積になればなるほど信号線容量が大きくなり、感度が低下する；
３．画素エリアの大面積化が進むに従い、露光機、マスク等の精度により開口率が低下する；
という問題点があった。
【０００９】
［発明の目的］
本発明の目的は、上記の問題点を除去するものであり、Ｖｇ線の抵抗が小さく、駆動速度の速い光電変換装置、およびＶｇ線とＳｉｇ線のクロス部のキャパシタンスが小さく、開口率と感度の高い光電変換装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
本発明は、一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、該画素に駆動信号を印加するための駆動線と、該駆動線と直交する方向に配線された前記画素の信号を読み出すための信号線とを有する光電変換装置において、前記複数の画素の領域は、前記駆動線と垂直方向及び／又は前記信号線に垂直方向に分割された複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有することを特徴とする。
【００１１】
また、前記分割領域の間隔を画素ピッチ以内としたことを特徴とする光電変換装置でもある。
【００１２】
また、前記配線部は、前記分割領域内の画素領域と、光の透過率および反射率が同等であることを特徴とする光電変換装置でもある。
【００１３】
また、前記配線部は、前記各画素と同様の構成からなるダミー画素であることを特徴とする光電変換装置でもある。
【００１５】
また、絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、該薄膜トランジスタの駆動線と、該薄膜トランジスタの主電極に接続される前記画素の信号線とを有する画素パネルにおいて、前記画素領域が、前記駆動線に垂直及び／又は前記信号線に垂直方向に複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有することを特徴とする画素パネルでもある。
【００１６】
また、前記駆動線が接続する回路部及び／又は前記信号線が接続する回路部を、前記分離された画素領域に隣接して配置したことを特徴とする画素パネルでもある。
【００１７】
［作用］
本発明によれば、駆動線（Ｖｇ線）と垂直方向に画素エリア（領域）を分割することにより、Ｖｇ線の抵抗を小さくすることができる。
【００１８】
また、信号線（Ｓｉｇ線）と垂直方向に画素エリアを分割することにより、Ｖｇ線とＳｉｇ線のクロス部のキャパシタンスを小さくすることができる。
【００１９】
さらに、Ｖｇ線、Ｓｉｇ線それぞれと垂直方向に画素エリアを分割することにより、ＲとＣクロス を小さくすることができる。
【００２０】
これにより、Ｖｇ線の抵抗が小さく、駆動速度の速い光電変換装置、およびＶｇ線とＳｉｇ線のクロス部のキャパシタンスが小さく、開口率と感度の高い光電変換装置を実現することができる。
【００２１】
【発明の実施の形態】
以下、本発明の実施の形態を、以下の実施形態とともに図面を参照しつつ詳細に説明する。
【００２２】
〔実施形態１〕
以下本発明の光電変換装置の第１の実施形態を図面を用いて説明する。図１は本発明の光電変換装置の第１の実施形態を説明する等価回路図である。
【００２３】
本実施形態では、一つの絶縁基板上に、マトリックス状に配列された、光電変換素子と薄膜トランジスタを有する複数の画素と、該画素の駆動信号を出力する駆動装置と、該画素から出力される信号を読み出すための読み出し装置と、前記駆動装置と各画素を接続する駆動線（ゲート線Ｖｇ１〜８）と、該駆動線と実質的に直交する方向に配線された前記読み出し装置と各画素を接続する信号線（Ｓｉｇ１〜４）と、を有する光電変換装置において、前記複数個の画素からなる画素エリアを、前記駆動線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記駆動装置に接続して構成した。
【００２４】
図１において、Ｐ１１〜４４は光電変換素子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜８に接続されている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦを制御するゲート駆動装置１に、同様にＶｇ５〜８はゲート駆動装置２に接続されている。
【００２５】
また図示するように、各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜４に接続されており、Ｓｉｇ１〜４は読み出し装置に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【００２６】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００２７】
また画素エリア（領域）の分割形成については、エリアの分割のなされたパターンマスクで一括露光により形成する。ここで、各画素エリアの間隔は１画素ピッチ以内とする。さらに、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の構成からなる配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。
【００２８】
〔実施形態２〕
以下本発明の光電変換装置の第２の実施形態を図面を用いて説明する。図２は本発明の光電変換装置の第２の実施形態を説明する等価回路図である。
【００２９】
本実施形態では、画素エリアを、前記信号線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記読み出し装置に接続して構成した。
【００３０】
図２において、Ｐ１１〜４４は光電変換素子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜４に接続されている。Ｖｇ１〜４はＴＦＴのＯＮ、ＯＦＦ制御するゲート駆動装置に接続されている。
【００３１】
また図示するように各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜８に接続されており、Ｓｉｇ１〜４は読み出し装置１に、同様にＳｉｇ５〜８は読み出し装置２に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【００３２】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００３３】
また画素エリアの分割形成については、図２において分割されている上下それぞれのパターンマスクを用いて、分割露光により形成する。ここで、各画素エリアの間隔は１画素ピッチ以内とする。さらに、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の構成からなる配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。
【００３４】
〔実施形態３〕
以下本発明の光電変換装置の第３の実施形態を図面を用いて説明する。図３は本発明の光電変換装置の第３の実施形態を説明する等価回路図である。
【００３５】
本実施形態では、前記画素エリアを、前記駆動線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記駆動装置に接続し、かつ、前記画素エリアを、前記信号線と垂直方向に、複数の領域に分割し、該分割領域ごとに、該分割領域に隣接して配置された前記読み出し装置に接続して構成した。
【００３６】
図３において、Ｐ１１〜４４は光電変換素子、Ｔ１１〜４４はＴＦＴである。図示するようにＴＦＴのゲート電極は共通のゲート線Ｖｇ１〜８に接続されている。Ｖｇ１、２はＴＦＴのＯＮ、ＯＦＦ制御するゲート駆動装置１に、同様にＶｇ３、４はゲート駆動装置２に、Ｖｇ５、６はゲート駆動装置３に、Ｖｇ７、８はゲート駆動装置４に接続されている。
【００３７】
また図示するように、各ＴＦＴのソースまたはドレイン電極は共通の信号線Ｓｉｇ１〜８に接続されている。Ｓｉｇ１、２は読み出し装置１に、同様にＳｉｇ３、４は読み出し装置２に、Ｓｉｇ５、６は読み出し装置３に、Ｓｉｇ７、８は読み出し装置４に接続されている。信号線に接続されるＴＦＴのＣｇｓおよび信号線とゲート線のクロス部容量Ｃクロス は信号線容量を形成する。入射光より光電変換素子で発生した電荷は、ゲート駆動装置により印加されるゲート駆動パルスにより信号線に転送され読み出し装置により読み出される。
【００３８】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００３９】
また画素エリアの分割形成については、図３において分割されている画素エリア１、３また画素エリア２、４をそれぞれ同じパターンマスクを用いて、分割露光により形成する。ここで、各画素エリアの間隔は、１画素ピッチ以内とする。
【００４０】
図４に、Ｓｉｇ線またはＶｇ線と同程度の幅を持ったダミー配線を設けた本実施形態の模式図を示す。図４において、分割された領域間に光の透過率および反射率を他の画素エリアと同等にする役割を果たす、光電変換素子と同様の層構成からなるダミー配線を設け、前記配線を基準電位に接続することにより、各領域間のシールド効果をもたせる。
【００４１】
［実施形態４］
以下、本発明の光電変換装置の第４の実施形態を、図面を用いて説明する。図５は、本発明の光電変換装置の第４の実施形態を説明する等価回路図、図６は、その模式的平面図である。
【００４２】
なお、光電変換素子Ｐ１１〜４４、ＴＦＴ：Ｔ１１〜４４は、一つの絶縁基板上に形成されている。
【００４３】
図６は、各領域に分割された画素エリア間の中心部の模式図を示す。同図において、ダミー画素Ｄ１〜Ｄ９は、各画素と同様の層構成、形、領域となっており、図４のダミー配線と同様の効果を持つ。ダミー画素の光電変換素子、ＴＦＴの端子は、全て基準電位に接続されている。
【００４４】
上述したように、前記分割領域間に設けられる配線部としては、ダミー画素に限ることはなく、前記分割領域内の画素エリアと、光の透過率および反射率が実質的に同等の任意の配線部を形成してもよい。
【００４５】
［他の実施形態］
以上、光電変換装置の実施形態について、説明したが、本発明は、光電変換装置に限ることはなく、一つの絶縁基板上に、薄膜トランジスタを有する画素を複数個配列した画素領域と、該薄膜トランジスタの駆動線と、該薄膜トランジスタの主電極に接続される前記画素の信号線とを有する画素パネルであれば、前記画素領域を、前記駆動線に垂直及び／又は前記信号線に垂直方向に複数の領域に分離することにより、同様の効果を得ることができる。
【００４６】
また、前記駆動線が接続する駆動回路等の回路部及び／又は前記信号線が接続する読取回路等の回路部を、前記分離された画素領域に隣接して配置することにより、同様の効果を得ることができる。
【００４７】
また、このような画素パネルにおいても、分割領域の間隔を画素ピッチ以内とすることにより、また、前記分割領域間に、前記分割領域内の画素エリアと、光の透過率および反射率が実質的に同等の配線部を形成することにより、また、前記配線部を、前記各画素と同様の構成からなるダミー画素とすることにより、また、前記配線部を基準電位に接続することにより、それぞれ、同様の効果を得ることができる。
【００４８】
【発明の効果】
以上説明したように、本発明の光電変換装置は、画素エリアを駆動線（Ｖｇ線）と垂直方向に分割することにより、駆動線（Ｖｇ線）の抵抗を小さくし駆動速度を速くする効果がある。
【００４９】
また、画素エリアを信号線（Ｓｉｇ線）と垂直方向に分割することにより、駆動線（Ｖｇ線）と信号線（Ｓｉｇ線）のクロス部のキャパシタンスを小さくし感度を上げる効果がある。
【００５０】
さらに、画素エリアの大面積化が進む際の、露光機、マスク等の精度による開口率の低下を防ぐ効果がある。
【００５１】
さらに、分割された領域間に光電変換素子と同様の構成からなる配線を設けることにより、光の透過率および反射率を他の画素エリアと同等にし、前記配線を基準電位（例えばＧＮＤ）に接続することにより、各領域間のシールド効果をもたせることができる。
【図面の簡単な説明】
【図１】本発明の光電変換装置の第１の実施形態を説明する等価回路図である。
【図２】本発明の光電変換装置の第２の実施形態を説明する等価回路図である。
【図３】本発明の光電変換装置の第３の実施形態を説明する等価回路図である。
【図４】本発明の光電変換装置の第３の実施形態において、ダミー配線を設けた等価回路図である。
【図５】本発明の光電変換装置の第４の実施形態を説明する等価回路図であり、分割された画素エリア間にダミー配線として、ダミー画素を形成した等価回路図である。
【図６】第４の実施形態において分割された画素領域とダミー画素を示す模式的平面ブロック図である。
【図７】従来の光電変換装置の回路図である。
【図８】従来の光電変換装置のＶｇ１に印加されるゲートパルスの図７に示すＡおよびＢにおける波形の概念図である。
【符号の説明】
Ｐ１１〜４４ 光電変換素子
Ｔ１１〜４４ ＴＦＴ（薄膜トランジスタ）
Ｖｇ１〜８ 共通のゲート線（駆動線）
Ｓｉｇ１〜８ 共通の信号線
Ｔｏｎ ＴＦＴのｏｎ時間
Ｃｇｓ 信号線容量
Ｃクロス 信号線とゲート線のクロス部容量[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a photoelectric conversion device and a pixel panel having photoelectric conversion elements arranged in a matrix.
[0002]
[Prior art]
A conventional photoelectric conversion device is shown in FIG. In FIG. 7, P11 to P44 are photoelectric conversion elements (here, photodiodes), and T11 to T44 are thin film transistors (TFTs). As shown, the gate electrodes of the TFTs are generally connected to common gate lines Vg1 to Vg4. Each gate line controls ON / OFF of the TFT.
[0003]
Further, as shown in the figure, the source or drain electrodes of the TFTs are connected to common signal lines Sig1 to Sig1 to Sig1 to 4 which are connected to a reading device. The Cgs of the TFT connected to the signal line and the cross capacitance C cross between the signal line and the gate line form a signal line capacitance. The electric charge generated in the photoelectric conversion element by incident light is transferred to the signal line by the gate driving pulse applied by the gate driving device and read by the reading device.
[0004]
[Problems to be solved by the invention]
On the other hand, as the area increases, the following problems arise.
[0005]
FIG. 8 is a conceptual diagram of waveforms at A and B shown in FIG. 7 of the gate pulse applied to Vg1 of the conventional photoelectric conversion device. As shown in FIG. 7, as the distance from the gate driving device increases, the pulse is distorted like B due to the resistance R of the gate line and the parasitic capacitance of the gate line. That is, Ton needs to be lengthened in order to sufficiently transfer the charge generated in the photoelectric conversion element.
[0006]
Further, when the number of elements is large and the substrate size is large, there is a problem that the signal line capacitance, that is, the total sum of Cgs and the total sum of the cross portion C- cross becomes large and the sensitivity is lowered.
[0007]
Further, as the area of the pixel area (pixel area) increases, the mask size also increases, and it becomes difficult to refine the pattern due to the accuracy of the exposure machine, the mask, and the like. As a result, there arises a problem that the aperture ratio decreases and the output decreases accordingly.
[0008]
That is, in the conventional photoelectric conversion device, 1. As the pixel area becomes larger, the resistance of the Vg line increases, the input waveforms of A and B are different as shown in FIG. 8, and it takes time to transfer sufficient charges in B. Decrease in speed;
2. As described above, the larger the pixel area, the larger the signal line capacitance and the lower the sensitivity;
3. As the pixel area increases, the aperture ratio decreases due to the accuracy of the exposure machine, mask, etc .;
There was a problem.
[0009]
[Object of invention]
An object of the present invention is to eliminate the above-described problems, a photoelectric conversion device having a low Vg line resistance and a high driving speed, and a small capacitance at the cross part of the Vg line and the Sig line, and an aperture ratio and sensitivity. An object of the present invention is to provide a photoelectric conversion device with high performance.
[0010]
[Means for Solving the Problems]
The invention, in one of the insulating substrate, which are arranged in a matrix, a plurality of pixels having a photoelectric conversion element and a thin film transistor, a drive line for applying a driving signal to the pixel, the drive lines and the Cartesian In the photoelectric conversion device having a signal line for reading the signal of the pixel wired in a direction, the plurality of pixel regions are divided in a direction perpendicular to the drive line and / or perpendicular to the signal line. A plurality of divided regions, and a wiring portion connected to a reference potential is provided between the plurality of divided regions .
[0011]
Further, the photoelectric conversion device is characterized in that the interval between the divided regions is within a pixel pitch.
[0012]
Further, the wiring part is also a photoelectric conversion device, wherein the pixel area of the divided region, the transmittance and reflectance of light is equal.
[0013]
The wiring unit may be a dummy pixel having a configuration similar to that of each of the pixels.
[0015]
In the pixel panel having a pixel region in which a plurality of pixels each having a thin film transistor are arranged on an insulating substrate, a driving line for the thin film transistor, and a signal line for the pixel connected to the main electrode of the thin film transistor, The region is separated into a plurality of regions perpendicular to the drive lines and / or perpendicular to the signal lines, and a wiring portion connected to a reference potential is provided between the separated regions. It is also a pixel panel.
[0016]
In addition, the pixel panel is characterized in that a circuit portion to which the drive line is connected and / or a circuit portion to which the signal line is connected are arranged adjacent to the separated pixel region.
[0017]
[Action]
According to the present invention, the resistance of the Vg line can be reduced by dividing the pixel area (region) in the direction perpendicular to the drive line (Vg line).
[0018]
Further, by dividing the pixel area in the direction perpendicular to the signal line (Sig line), the capacitance of the cross portion of the Vg line and the Sig line can be reduced.
[0019]
Further, the R and C crosses can be reduced by dividing the pixel area in the direction perpendicular to the Vg line and the Sig line.
[0020]
Accordingly, it is possible to realize a photoelectric conversion device with a low resistance of the Vg line and a high driving speed, and a photoelectric conversion device with a small capacitance at the cross portion between the Vg line and the Sig line and high aperture ratio and sensitivity.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
DESCRIPTION OF EMBODIMENTS Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings together with the following embodiments.
[0022]
Hereinafter, a first embodiment of a photoelectric conversion device of the present invention will be described with reference to the drawings. FIG. 1 is an equivalent circuit diagram for explaining a first embodiment of a photoelectric conversion device of the present invention.
[0023]
In the present embodiment, a plurality of pixels having photoelectric conversion elements and thin film transistors arranged in a matrix on a single insulating substrate, a driving device that outputs a driving signal for the pixel, and a signal output from the pixel A readout device for reading out data, a drive line (gate lines Vg1 to 8) for connecting each pixel to the drive device, and the readout device wired in a direction substantially perpendicular to the drive line and each pixel. In the photoelectric conversion device having the signal lines (Sig1 to Sig4), the pixel area composed of the plurality of pixels is divided into a plurality of regions in a direction perpendicular to the drive lines, and for each of the divided regions, It was configured by connecting to the driving device arranged adjacent to the divided area.
[0024]
In FIG. 1, P11 to 44 are photoelectric conversion elements, and T11 to 44 are TFTs. As shown, the gate electrodes of the TFTs are connected to common gate lines Vg1-8. Vg1 to Vg4 are connected to the
[0025]
Further, as shown in the figure, the source or drain electrodes of the TFTs are connected to common signal lines Sig1 to Sig1 to Sig1 to 4 which are connected to a reading device. The Cgs of the TFT connected to the signal line and the cross capacitance C cross between the signal line and the gate line form a signal line capacitance. The electric charge generated in the photoelectric conversion element by incident light is transferred to the signal line by the gate driving pulse applied by the gate driving device and read by the reading device.
[0026]
The photoelectric conversion elements P11 to 44 and TFTs T11 to 44 are formed on one insulating substrate.
[0027]
The pixel area (region) is divided and formed by batch exposure using a pattern mask obtained by dividing the area. Here, the interval between the pixel areas is within one pixel pitch. Further, a wiring having the same configuration as the photoelectric conversion element that plays the role of making the light transmittance and reflectance equal to those of other pixel areas is provided between the divided regions, and the wiring is connected to a reference potential. Thus, the shielding effect between each region is provided.
[0028]
[Embodiment 2]
A photoelectric conversion device according to a second embodiment of the present invention will be described below with reference to the drawings. FIG. 2 is an equivalent circuit diagram for explaining a second embodiment of the photoelectric conversion device of the present invention.
[0029]
In this embodiment, the pixel area is divided into a plurality of regions in a direction perpendicular to the signal lines, and each divided region is connected to the readout device arranged adjacent to the divided region.
[0030]
In FIG. 2, P11 to 44 are photoelectric conversion elements, and T11 to 44 are TFTs. As shown in the figure, the gate electrodes of the TFTs are connected to common gate lines Vg1 to Vg4. Vg1 to Vg4 are connected to a gate drive device for controlling ON / OFF of the TFT.
[0031]
As shown in the figure, the source or drain electrodes of the TFTs are connected to common
[0032]
The photoelectric conversion elements P11 to 44 and TFTs T11 to 44 are formed on one insulating substrate.
[0033]
The pixel area is divided and formed by dividing exposure using the upper and lower pattern masks divided in FIG. Here, the interval between the pixel areas is within one pixel pitch. Further, a wiring having the same configuration as the photoelectric conversion element that plays the role of making the light transmittance and reflectance equal to those of other pixel areas is provided between the divided regions, and the wiring is connected to a reference potential. Thus, the shielding effect between each region is provided.
[0034]
[Embodiment 3]
Hereinafter, a third embodiment of the photoelectric conversion device of the present invention will be described with reference to the drawings. FIG. 3 is an equivalent circuit diagram for explaining a third embodiment of the photoelectric conversion device of the present invention.
[0035]
In the present embodiment, the pixel area is divided into a plurality of regions in a direction perpendicular to the drive line, and each divided region is connected to the driving device disposed adjacent to the divided region; and The pixel area is divided into a plurality of areas in a direction perpendicular to the signal lines, and each divided area is connected to the readout device arranged adjacent to the divided area.
[0036]
In FIG. 3, P11 to 44 are photoelectric conversion elements, and T11 to 44 are TFTs. As shown, the gate electrodes of the TFTs are connected to common gate lines Vg1-8.
[0037]
As shown in the figure, the source or drain electrode of each TFT is connected to common signal lines Sig1 to Sig8.
[0038]
The photoelectric conversion elements P11 to 44 and TFTs T11 to 44 are formed on one insulating substrate.
[0039]
As for pixel area division,
[0040]
FIG. 4 shows a schematic diagram of this embodiment in which a dummy wiring having a width comparable to that of the Sig line or the Vg line is provided. In FIG. 4, a dummy wiring having the same layer structure as that of the photoelectric conversion element, which plays the role of making the light transmittance and reflectance equal to those of other pixel areas, is provided between the divided regions, and the wiring is set to a reference potential. By connecting to, a shielding effect between each region is provided.
[0041]
[Embodiment 4]
Hereinafter, a fourth embodiment of the photoelectric conversion device of the present invention will be described with reference to the drawings. FIG. 5 is an equivalent circuit diagram for explaining a fourth embodiment of the photoelectric conversion device of the present invention, and FIG. 6 is a schematic plan view thereof.
[0042]
The photoelectric conversion elements P11 to 44 and TFTs T11 to 44 are formed on one insulating substrate.
[0043]
FIG. 6 is a schematic diagram of a central portion between pixel areas divided into regions. In the figure, dummy pixels D1 to D9 have the same layer structure, shape, and area as each pixel, and have the same effect as the dummy wiring of FIG. The photoelectric conversion elements of the dummy pixels and the TFT terminals are all connected to the reference potential.
[0044]
As described above, the wiring portion provided between the divided regions is not limited to a dummy pixel, and any wiring having substantially the same light transmittance and reflectance as the pixel area in the divided region. A part may be formed.
[0045]
[Other Embodiments]
As mentioned above, although embodiment of the photoelectric conversion apparatus was demonstrated, this invention is not restricted to a photoelectric conversion apparatus, The pixel area | region which arranged several pixels which have a thin-film transistor on one insulating substrate, and this thin-film transistor In the case of a pixel panel having a drive line and a signal line of the pixel connected to the main electrode of the thin film transistor, the pixel region is divided into a plurality of regions perpendicular to the drive line and / or perpendicular to the signal line. Similar effects can be obtained by separating them into two.
[0046]
Further, by arranging a circuit unit such as a drive circuit to which the drive line is connected and / or a circuit unit such as a read circuit to which the signal line is connected adjacent to the separated pixel region, the same effect can be obtained. Obtainable.
[0047]
Also in such a pixel panel, by setting the interval between the divided regions to be within the pixel pitch, and between the divided regions, the pixel area in the divided region and the light transmittance and reflectance are substantially reduced. By forming a wiring portion equivalent to the above, by making the wiring portion a dummy pixel having the same configuration as each of the pixels, and by connecting the wiring portion to a reference potential, Similar effects can be obtained.
[0048]
【The invention's effect】
As described above, the photoelectric conversion device of the present invention has the effect of reducing the resistance of the drive line (Vg line) and increasing the drive speed by dividing the pixel area in the direction perpendicular to the drive line (Vg line). is there.
[0049]
Further, by dividing the pixel area in the direction perpendicular to the signal line (Sig line), there is an effect of reducing the capacitance of the cross portion of the drive line (Vg line) and the signal line (Sig line) and increasing the sensitivity.
[0050]
Furthermore, there is an effect of preventing the aperture ratio from being lowered due to the accuracy of the exposure machine, the mask, etc., when the pixel area increases.
[0051]
Further, by providing a wiring having the same structure as the photoelectric conversion element between the divided regions, the light transmittance and the reflectance are made equal to those of other pixel areas, and the wiring is connected to a reference potential (for example, GND). By doing so, the shielding effect between each area | region can be given.
[Brief description of the drawings]
FIG. 1 is an equivalent circuit diagram for explaining a first embodiment of a photoelectric conversion device of the present invention.
FIG. 2 is an equivalent circuit diagram for explaining a second embodiment of the photoelectric conversion device of the present invention.
FIG. 3 is an equivalent circuit diagram for explaining a third embodiment of the photoelectric conversion device of the present invention.
FIG. 4 is an equivalent circuit diagram in which a dummy wiring is provided in the third embodiment of the photoelectric conversion device of the present invention.
FIG. 5 is an equivalent circuit diagram for explaining a fourth embodiment of the photoelectric conversion device of the present invention, and is an equivalent circuit diagram in which dummy pixels are formed as dummy wirings between divided pixel areas.
FIG. 6 is a schematic plan block diagram showing pixel areas and dummy pixels divided in the fourth embodiment.
FIG. 7 is a circuit diagram of a conventional photoelectric conversion device.
8 is a conceptual diagram of waveforms at A and B shown in FIG. 7 of a gate pulse applied to Vg1 of a conventional photoelectric conversion device.
[Explanation of symbols]
P11-44 Photoelectric conversion elements T11-44 TFT (Thin Film Transistor)
Vg1-8 common gate line (drive line)
Sig1 to 8 Common signal line Ton TFT on time Cgs Signal line capacitance C Cross signal line and gate line cross capacitance
Claims (8)
前記複数の画素の領域は、前記駆動線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、
前記複数の駆動装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素に前記駆動信号を印加する
ことを特徴とする光電変換装置。A plurality of pixels having photoelectric conversion elements and thin film transistors arranged in a matrix on one insulating substrate, a plurality of driving devices for applying a driving signal to the pixels through the driving lines, and orthogonal to the driving lines In a photoelectric conversion device having a readout device that reads out the signal of the pixel through a signal line wired in a direction to
Region of the plurality of pixels includes a plurality of divided regions arranged in the direction parallel to the drive line, between the plurality of divided regions, have a wiring section connected to the reference potential,
The wiring portion has the same light transmittance and reflectance as the pixel region in the divided region,
Each of the plurality of driving devices is disposed adjacent to one of the plurality of divided regions, and applies the drive signal to pixels in the adjacent divided region. A featured photoelectric conversion device.
前記複数の画素の領域は、前記信号線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、 The plurality of pixel regions have a plurality of divided regions arranged in a direction parallel to the signal lines, and have a wiring portion connected to a reference potential between the plurality of divided regions,
前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、 The wiring portion has the same light transmittance and reflectance as the pixel region in the divided region,
前記複数の読み出し装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素の信号を読み出す Each of the plurality of readout devices is arranged adjacent to one of the plurality of divided regions, and reads a pixel signal in the adjacent divided region.
ことを特徴とする光電変換装置。A photoelectric conversion device characterized by that.
前記複数の画素の領域は、前記駆動線に平行な方向に並び且つ前記信号線に平行な方向に並んだ複数の分割領域を有し、前記複数の分割領域間に、基準電位に接続された配線部を有し、 The plurality of pixel regions have a plurality of divided regions arranged in a direction parallel to the drive line and in a direction parallel to the signal line, and are connected to a reference potential between the plurality of divided regions. Having a wiring section,
前記配線部は、その光の透過率および反射率が前記分割領域内の画素領域と同等であり、 The wiring portion has the same light transmittance and reflectance as the pixel region in the divided region,
前記複数の駆動装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素に前記駆動信号を印加し、 Each of the plurality of driving devices is disposed adjacent to one of the plurality of divided regions, and applies the driving signal to the pixels in the adjacent divided region,
前記複数の読み出し装置のそれぞれは、前記複数の分割領域のうちの一つの分割領域に対して隣接して配置され、隣接する分割領域内の画素の信号を読み出す Each of the plurality of readout devices is arranged adjacent to one of the plurality of divided regions, and reads a pixel signal in the adjacent divided region.
ことを特徴とする光電変換装置。A photoelectric conversion device characterized by that.
前記画素領域が、前記駆動線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、
前記複数の駆動部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素に前記駆動信号を印加する
ことを特徴とする画素パネル。A pixel region in which a plurality of pixels each having a thin film transistor are arranged on an insulating substrate, a plurality of drive units for applying a drive signal to the thin film transistor through the drive line , and a signal line connected to the main electrode of the thin film transistor In a pixel panel having a readout unit for reading out the pixel signal ,
The pixel region is separated into a plurality of regions arranged in the direction parallel to the drive line, between the separated plurality of regions, have a wiring section connected to the reference potential,
The wiring portion has light transmittance and reflectance equivalent to the pixel region in the plurality of separated regions,
Each of the plurality of driving units is disposed adjacent to one of the plurality of separated regions, and applies the driving signal to pixels in the adjacent region. Characteristic pixel panel.
前記画素領域が、前記信号線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、
前記複数の読み出し部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素の信号を読み出す
ことを特徴とする画素パネル。 A pixel region in which a plurality of pixels each having a thin film transistor are arranged on an insulating substrate, a drive unit that applies a drive signal to the thin film transistor via a drive line, and the signal line connected to the main electrode of the thin film transistor In a pixel panel having a plurality of readout units that read out pixel signals,
The pixel region is separated into a plurality of regions arranged in a direction parallel to the signal line, and has a wiring portion connected to a reference potential between the separated regions.
The wiring portion has light transmittance and reflectance equivalent to the pixel region in the plurality of separated regions,
Each of the plurality of readout units is arranged adjacent to one of the plurality of separated regions, and reads out signals of pixels in the adjacent regions.
A pixel panel characterized by that .
前記画素領域が、前記駆動線に平行な方向に並び且つ前記信号線に平行な方向に並んだ複数の領域に分離され、分離された前記複数の領域間に、基準電位に接続された配線部を有し、
前記配線部は、その光の透過率および反射率が前記分離された複数の領域内の画素領域と同等であり、
前記複数の駆動部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素に前記駆動信号を印加し、
前記複数の読み出し部のそれぞれは、前記分離された複数の領域のうちの一つの領域に対して隣接して配置され、隣接する領域内の画素の信号を読み出す
ことを特徴とする画素パネル。 A pixel region in which a plurality of pixels each having a thin film transistor are arranged on an insulating substrate, a plurality of drive units for applying a drive signal to the thin film transistor through the drive line, and a signal line connected to the main electrode of the thin film transistor In a pixel panel having a plurality of readout units that read out the signal of the pixel
The pixel region is separated into a plurality of regions arranged in a direction parallel to the drive line and in a direction parallel to the signal line, and a wiring portion connected to a reference potential between the separated regions Have
The wiring portion has light transmittance and reflectance equivalent to the pixel region in the plurality of separated regions,
Each of the plurality of driving units is disposed adjacent to one of the plurality of separated regions, and applies the driving signal to pixels in the adjacent region,
Each of the plurality of readout units is arranged adjacent to one of the plurality of separated regions, and reads out signals of pixels in the adjacent regions.
A pixel panel characterized by that .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27009098A JP4386213B2 (en) | 1998-09-24 | 1998-09-24 | Photoelectric conversion device and pixel panel |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27009098A JP4386213B2 (en) | 1998-09-24 | 1998-09-24 | Photoelectric conversion device and pixel panel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000101058A JP2000101058A (en) | 2000-04-07 |
| JP4386213B2 true JP4386213B2 (en) | 2009-12-16 |
Family
ID=17481397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27009098A Expired - Fee Related JP4386213B2 (en) | 1998-09-24 | 1998-09-24 | Photoelectric conversion device and pixel panel |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4386213B2 (en) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001026365A1 (en) * | 1999-10-02 | 2001-04-12 | Shimadzu Corporation | Imaging device and imaging element |
| JP2002217447A (en) * | 2001-01-16 | 2002-08-02 | Toshiba Corp | Semiconductor light receiving device and semiconductor receiving and transmitting system |
| JP4726176B2 (en) * | 2002-09-20 | 2011-07-20 | キヤノン株式会社 | Solid-state imaging device |
| JP5159065B2 (en) * | 2005-08-31 | 2013-03-06 | キヤノン株式会社 | Radiation detection apparatus, radiation imaging apparatus, and radiation imaging system |
| JP2008098391A (en) * | 2006-10-12 | 2008-04-24 | Fujifilm Corp | Radiation image detector |
| JP5221982B2 (en) | 2008-02-29 | 2013-06-26 | キヤノン株式会社 | Solid-state imaging device and camera |
| JP4533440B2 (en) * | 2008-03-11 | 2010-09-01 | キヤノン株式会社 | Imaging device |
| JP2014090088A (en) * | 2012-10-30 | 2014-05-15 | Renesas Electronics Corp | Semiconductor device and manufacturing method of the same |
| JP5886793B2 (en) | 2013-06-11 | 2016-03-16 | 浜松ホトニクス株式会社 | Solid-state imaging device |
| JP6274904B2 (en) * | 2014-02-25 | 2018-02-07 | キヤノン株式会社 | Solid-state imaging device and imaging system |
| JP6185098B2 (en) * | 2016-02-12 | 2017-08-23 | 浜松ホトニクス株式会社 | Solid-state imaging device |
| JP7336206B2 (en) | 2019-02-27 | 2023-08-31 | キヤノン株式会社 | Method for manufacturing photoelectric conversion device |
| CN112261322B (en) * | 2020-10-19 | 2023-05-23 | 北京思比科微电子技术股份有限公司 | Image sensor |
-
1998
- 1998-09-24 JP JP27009098A patent/JP4386213B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000101058A (en) | 2000-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4386213B2 (en) | Photoelectric conversion device and pixel panel | |
| KR100861519B1 (en) | Display device and method of manufacturing the same | |
| US4762398A (en) | Pixel transistor free of parasitic capacitance fluctuations from misalignment | |
| KR20030008981A (en) | Substrate for Liquid crystal display (LCD) panel and Method of manufacturing the same | |
| US4857751A (en) | Photoelectric conversion apparatus with separating electrodes | |
| KR20210005352A (en) | Display device | |
| US6246460B1 (en) | Active matrix liquid crystal display devices | |
| EP0527563A2 (en) | Color scan arrays | |
| US5196721A (en) | Image reading device | |
| KR20010079729A (en) | Active matrix liquid crystal device and method for producing the same | |
| US4742239A (en) | Line photosensor with crosstalk suppression | |
| JPS6179259A (en) | thin film transistor device | |
| JPH0588552B2 (en) | ||
| JP2001036060A (en) | Imaging device and method of manufacturing the same | |
| WO2023020219A1 (en) | Detection substrate and detection apparatus | |
| JPH0683335B2 (en) | Photoelectric conversion device | |
| JPH0610349Y2 (en) | Liquid crystal display element | |
| JPS6258551B2 (en) | ||
| JPS6189661A (en) | Manufacture of image sensor | |
| JPH04354372A (en) | Electronic device and its manufacturing method | |
| KR100910555B1 (en) | Mask for manufacturing color filter and manufacturing method of color substrate for display device using same | |
| JP3279094B2 (en) | Image sensor | |
| JP2864693B2 (en) | Image sensor | |
| JP2001358323A (en) | Photoelectric conversion device | |
| JPS63181369A (en) | Photoelectric conversion device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050905 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090206 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090414 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090416 |
|
| RD05 | Notification of revocation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7425 Effective date: 20090427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090713 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090918 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |