JP4386765B2 - Wiring board and electronic component mounting body - Google Patents
Wiring board and electronic component mounting body Download PDFInfo
- Publication number
- JP4386765B2 JP4386765B2 JP2004064898A JP2004064898A JP4386765B2 JP 4386765 B2 JP4386765 B2 JP 4386765B2 JP 2004064898 A JP2004064898 A JP 2004064898A JP 2004064898 A JP2004064898 A JP 2004064898A JP 4386765 B2 JP4386765 B2 JP 4386765B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- groove
- wiring
- electronic component
- component mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Structure Of Printed Boards (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
本発明は配線基板および電子部品実装体に関し、特に電子部品を搭載して液状樹脂で封止する配線基板および電子部品実装体に関するものである。 The present invention relates to a wiring board and an electronic component mounting body, and more particularly to a wiring board and an electronic component mounting body on which electronic components are mounted and sealed with a liquid resin.
近年、電子機器に内蔵する電子部品の小型化、低コスト化が急速に進展している。小型化、低コスト化のための技術として、半導体部品の実装分野では、配線基板に半導体チップを直接搭載するCOB(Chip on Board)実装技術が広く普及している。なかでも低価格、少量、多品種が要求されるモジュール部品等では、その簡略さから、ワイヤボンドによるCOB実装技術が利用されることが多い。 In recent years, downsizing and cost reduction of electronic components incorporated in electronic devices have been rapidly progressing. As a technique for downsizing and cost reduction, COB (Chip on Board) mounting technology for directly mounting a semiconductor chip on a wiring board is widely used in the semiconductor component mounting field. In particular, in the case of module parts and the like that require a low price, a small amount, and a variety of products, COB mounting technology using wire bonding is often used because of its simplicity.
一般には、まずガラスエポキシ等の配線基板に半導体チップをダイボンドし、次いで半導体チップの外部電極と配線基板の内部端子とをAu線やAl線でワイヤボンドし、最後に半導体チップとワイヤと配線基板の内部端子の存在する領域に液状の封止樹脂を滴下して各構成要素を封止する工法がとられる。 In general, a semiconductor chip is first die-bonded to a wiring substrate such as glass epoxy, then the external electrode of the semiconductor chip and the internal terminal of the wiring substrate are wire-bonded with Au wire or Al wire, and finally the semiconductor chip, wire and wiring substrate A method of sealing each component by dropping a liquid sealing resin in a region where the internal terminals are present.
この工法はポッティング工法と呼ばれ、トランスファーモールド等の他の実装工法に比べて、金型が不要であり、設備費も安価であり、また特別な部品を要さないため多様な品種に迅速に対応可能である等、多くの利点を有する。 This construction method is called potting construction method. Compared with other mounting methods such as transfer molding, it does not require a mold, has low equipment costs, and does not require special parts. It has many advantages such as being adaptable.
その反面、液状の封止樹脂の塗布領域や形状の制御が難しい。封止樹脂の塗布量および特性の変動や、配線基板の表面状態の変動や、温度等の塗布環境の変動や、塗布位置のばらつき等の機械的な変動など、多くの不確定要素によって封止樹脂の広がり形状が変動してしまうのであるが、それを樹脂特性や塗布精度のみで制御しているのが従来の手法である。 On the other hand, it is difficult to control the application region and shape of the liquid sealing resin. Sealing with many uncertain factors such as application amount and characteristics of the sealing resin, surface condition of the wiring board, application environment such as temperature, mechanical change such as application position variation The spread shape of the resin changes, but the conventional technique is controlling it only by the resin characteristics and coating accuracy.
COB実装体の更なる小型化、低コスト化を実現するには、樹脂封止領域をできる限り狭めつつ半導体チップ実装領域は完全に封止する、という相反する要求をなるべく簡略な方法で安価に実現する必要があり、大きな技術課題となっている。 In order to achieve further downsizing and cost reduction of the COB mounting body, the conflicting requirement of completely sealing the semiconductor chip mounting area while narrowing the resin sealing area as much as possible is made as cheap as possible by a simple method. It has to be realized and is a major technical issue.
近年、配線基板上の絶縁膜に半導体チップ実装領域を囲む環状の溝部を設けることにより、封止樹脂を流れ止めして、樹脂封止領域を溝部の内側に制御する樹脂封止方法が提案されている(特許文献1等参照)。以下に図面を参照しながら説明する。
In recent years, a resin sealing method has been proposed in which an insulating groove on a wiring board is provided with an annular groove that surrounds a semiconductor chip mounting region, thereby preventing the sealing resin from flowing and controlling the resin sealing region inside the groove. (Refer to
図8は配線基板の平面図である。配線基板1において、銅貼りのガラエポ基板である基材2の上に、配線パターン3(以下、配線3という)と、配線3を保護するための絶縁膜4とが形成され、各配線3の一端と他端にそれぞれ内部端子5と外部端子6とが形成され、内部端子5の近傍にダイパッド7が形成されている。また、封止樹脂を流れ止めするために、内部端子5,ダイパッド7を含んだ部品搭載領域8を囲む環状の溝部9(9a,9b)が絶縁膜4を除去することで形成されている。
FIG. 8 is a plan view of the wiring board. In the
図9は図8の配線基板に半導体素子を実装したCOB実装体の(a)平面図および(b)断面図である。このCOB実装体は、半導体チップ10を配線基板1のダイパッド7に対してダイボンド樹脂により接着し、半導体チップ10の電極(図示せず)と配線基板1の内部端子5とをワイヤ11で接続した後、液状の封止樹脂12を滴下して半導体チップ10,内部端子5,ワイヤ11を被覆することにより製造される。
9A is a plan view and FIG. 9B is a cross-sectional view of a COB mounting body in which a semiconductor element is mounted on the wiring board of FIG. In this COB mounting body, the
その際に、上記したように配線基板1に環状の溝部9が形成されているため、封止樹脂12を溝部9で流れ止めすることができ、封止樹脂12の封止領域や形状を一定に保つことが可能である。その状態で封止樹脂12を硬化させることにより、封止樹脂12の封止領域や形状の安定性に優れたCOB実装体を実現可能である。
しかしながら、従来の樹脂封止方法には以下のような問題点がある。
1)封止樹脂12の塗布量がばらついて溝部9による樹脂流れ止め制御範囲の臨界を超えた時には、封止樹脂12が溝部9の外へ一気に溢れ出してしまうことになり、どこから、どの程度はみ出すかは予測できないため、封止領域や形状の制御が不能となる。
However, the conventional resin sealing method has the following problems.
1) When the application amount of the
2)溝部9は完全に閉じた環状に形成されるため、配線6が結果的に溝部9を横切ることになり、配線6の一部は絶縁膜4で被覆されず露出してしまう。
3)上記のように配線6が溝部9を横切るため、配線6と溝部9との交差点から封止樹脂12が溝部9外にはみ出し易く、封止領域や形状の制御性が不確実である。
2) Since the
3) Since the
本発明は上記問題点を解決するもので、封止樹脂の封止領域や形状の安定性を確保できる配線基板および電子部品実装体を提供することを目的とする。 The present invention solves the above-described problems, and an object thereof is to provide a wiring board and an electronic component mounting body that can ensure the stability of the sealing region and shape of the sealing resin.
上記課題を解決するために、本発明の配線基板は、配線パターンが表面に形成された絶縁基板上に、前記配線パターンを被覆する絶縁膜が形成されるとともに、前記配線パターンの一端が配置された電子部品搭載領域の外周を螺旋状に周回する、前記絶縁膜の膜面より窪んだ溝部が形成されたことを特徴とする。前記螺旋状は、前記電子部品搭載領域を閉じない形状である。 In order to solve the above problems, the wiring board of the present invention has an insulating film covering the wiring pattern formed on the insulating substrate having the wiring pattern formed on the surface, and one end of the wiring pattern is disposed. Further , the present invention is characterized in that a groove is formed which spirals around the outer periphery of the electronic component mounting region and is recessed from the film surface of the insulating film. The spiral is a shape that does not close the electronic component mounting region .
また、配線パターンが、絶縁膜による被覆領域において溝部に沿う方向に延びて螺旋状に形成されたことを特徴とする。
溝部の複数の周回部が互いに平行に形成されたことを特徴とする。
Further, the wiring pattern is characterized in that it is formed in a spiral shape extending in the direction along the groove in the region covered with the insulating film.
A plurality of circumferential portions of the groove portion are formed in parallel to each other.
溝部の複数の周回部が、一側部に開口を有する同心形状に形成され、隣接する周回部の端部どうしを連結する連結部によって順次に繋がれたことを特徴とする。
溝部の複数の周回部が、一側部に開口を有する同心円状に形成され、隣接する周回部の端部どうしを連結する各周回部の半径方向に延びた連結部によって順次に繋がれたことを特徴とする。
A plurality of surrounding portions of the groove portion are formed in a concentric shape having an opening on one side portion, and are sequentially connected by a connecting portion that connects ends of adjacent surrounding portions.
A plurality of circular portions of the groove portion are concentrically formed with an opening on one side, and are sequentially connected by connecting portions extending in the radial direction of the respective circular portions connecting the ends of adjacent circular portions. It is characterized by.
各周回部の開口は0.5mm以下であるのが好ましい。
また本発明の電子部品実装体は、配線パターンが表面に形成された絶縁基板上に、前記配線パターンを被覆する絶縁膜が形成され、前記配線パターンの一端が配置された電子部品搭載領域の外周を螺旋状に周回する前記絶縁膜の膜面より窪んだ溝部が形成された配線基板と、前記配線基板上に搭載され、前記配線パターンの一端に形成された内部端子に対して外部端子で接続された電子部品と、前記電子部品とその前記配線基板に対する接続部とを被覆した封止樹脂とにより構成されたことを特徴とする。
It is preferable that the opening of each circulation part is 0.5 mm or less.
In the electronic component mounting body of the present invention, an insulating film covering the wiring pattern is formed on an insulating substrate having a wiring pattern formed on the surface, and an outer periphery of the electronic component mounting region in which one end of the wiring pattern is disposed. A wiring board in which a groove part recessed from the film surface of the insulating film spirally wound is formed, and an external terminal is connected to an internal terminal mounted on the wiring board and formed at one end of the wiring pattern And a sealing resin that covers the electronic component and a connection portion to the wiring board.
本発明の配線基板は、電子部品搭載領域の外周を螺旋状に周回する溝部を形成して、前記電子部品搭載領域を完全に閉じることなく囲むようにしたため、封止樹脂の塗布量が増えた時には、封止樹脂は溝部の各周回部を伝って螺旋状に広がることになり、封止樹脂の塗布量が変動しても封止領域や形状をほぼ一定に制御することが可能である。また、非常に簡略で安価な方法で製造できる。 In the wiring board of the present invention, the groove part that spirals around the outer periphery of the electronic component mounting region is formed so as to surround the electronic component mounting region without being completely closed. In some cases, the sealing resin spreads spirally along each of the circumferential portions of the groove, and the sealing region and shape can be controlled to be substantially constant even when the amount of the sealing resin applied varies. Moreover, it can be manufactured by a very simple and inexpensive method.
このような溝部を形成することは、絶縁膜による被覆領域も電子部品搭載領域の外周を螺旋状に周回する形状に残せることを意味し、この被覆領域に配線パターンを溝部に沿う方向に螺旋状に形成しておくことで、配線パターンの露出を回避できる。 Forming such a groove means that the region covered with the insulating film can be left in a shape that spirals around the outer periphery of the electronic component mounting region, and the wiring pattern is spirally formed in the direction along the groove in the covered region. By forming the wiring pattern, the exposure of the wiring pattern can be avoided.
よって、この配線基板を用いることで、封止樹脂の封止領域や形状の安定性に優れた、小型、低コストのCOB実装体を実現できる。 Therefore, by using this wiring substrate, it is possible to realize a small and low-cost COB mounting body excellent in the sealing region and shape stability of the sealing resin.
以下、本発明の実施の形態を図面を参照しながら説明する。
(第1の実施形態)
図1は本発明の第1の実施の形態における配線基板の平面図であり、図2は同配線基板を用いたCOB実装体の(a)平面図および(b)そのA−A断面図である。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a plan view of a wiring board according to a first embodiment of the present invention, and FIG. 2 is a (a) plan view and (b) a sectional view taken along line AA of a COB mounting body using the wiring board. is there.
図1において、配線基板1は、先に説明した従来のものとほぼ同様の構成を有しており、銅貼りのガラエポ基板である基材2の上に、直線状の配線パターン3(以下、配線3という)と、配線3を保護するための絶縁膜4とが形成され、各配線3の一端と他端にそれぞれ内部端子5と外部端子6とが形成され、内部端子5の近傍にダイパッド7が形成されている。また内部端子5,ダイパッド7を含んだ部品搭載領域8の外周を囲むように、液状の封止樹脂を流れ止めするための溝部9が形成されている。
In FIG. 1, a
ただし、溝部9は、従来のように環状に完全に閉じるのでなく、部品搭載領域8の外周を螺旋状に周回して形成されている。詳細には、溝部9は、封止樹脂を円形に塗布することを前提として、ダイパッド7の軸廻りにほぼ円形を描きながら周回して、複数の周回部9a,9b・・を持った螺旋形状とされている。内側の周回部9aと外側の周回部9bとは互いに平行であり、適当間隔を有している。最も外側の周回部9bも部品搭載領域8と外部端子6との間に配置されている。
However, the
この配線基板1を製造するには、まず、基材2の上にCu等で配線3を形成し、この配線3を含んだ基材2の表面の、所定部分を除いた部分にフォトリソもしくは印刷により、エポキシ樹脂等で絶縁膜4を形成する。所定部分とは、内部端子5,ダイパッド7,外部端子6、並びに螺旋状の溝部8である。その後に、内部端子3,外部端子11の表面にNi/Auメッキを施し、ルーターもしくは打ち抜き加工を行う。
In order to manufacture this
また、配線基板1を用いて図2に示すCOB実装体を組み立てるには、半導体チップ10を配線基板1のダイパッド7上にダイボンド樹脂により接着し、次いで半導体チップ10の電極(図示せず)と配線基板1の内部端子5とをワイヤ11で接続し、その後に液状の封止樹脂12を滴下して半導体チップ10,内部端子5,ワイヤ11を被覆し、硬化させる。
In order to assemble the COB mounting body shown in FIG. 2 using the
その際に、上記したように配線基板1に部品搭載領域8を囲んだ溝部9が形成されているため、封止樹脂12の塗布量が多い場合には、封止樹脂12は図3に示すように溝部9で流れ止めされる。詳細には、溝部9が部品搭載領域8を螺旋状に周回して形成されていることから、封止樹脂12は、滴下位置から放射方向への広がりは溝部9(特にその外側面)によって阻止されながら、溝部9に沿って部品搭載領域8を周回する方向へと広がる。したがって、封止樹脂12の塗布量が変動しても封止領域や形状はほぼ一定の状態に制御される。その状態で封止樹脂12を硬化させることにより、封止樹脂12の封止領域や形状の安定性に優れたCOB実装体を得ることができる。
At that time, as described above, the
なお、この第1の実施形態では、半導体チップ10をワイヤボンディングするポッティング方式に有用な配線基板とそれを用いたCOB実装体について説明したが、これら以外にも多様なCOB実装体や液状封止樹脂の封止領域や形状の制御に応用可能である。例えば、フリップチップ方式のアンダーフィルやオーバーコートの流れ制御、導電樹脂、異方導電樹脂、絶縁樹脂などの電子部品同士の接続樹脂の流れ制御、ダイボンドペーストの流れ制御などが挙げられる。
In the first embodiment, the wiring board useful for the potting method for wire bonding the
溝部9や配線3の引き回しについては多様な形態が可能である。以下に実施の形態を挙げて説明する。
(第2の実施形態)
図4は本発明の第2の実施形態における配線基板の平面図である。
Various forms of routing of the
(Second Embodiment)
FIG. 4 is a plan view of a wiring board according to the second embodiment of the present invention.
この第2の実施形態の配線基板1が第1の実施形態のものと相違するのは、溝部9が、ダイパッド7を中心とした四角形を描きながら複数回、周回した螺旋形状とされた点である。この溝部9(周回部9a,9b・・)によっても、第1の実施形態と同様にして封止樹脂12の封止領域や形状を一定に制御できる。
The
この溝部9の形状は、封止する半導体チップのサイズが非常に大きかったり、また、複数の半導体チップをまとめて封止する際などの事情で、大きな領域を一定の基板外形に納める場合に実装領域をぎりぎりまで使えるので有効である。
(第3の実施形態)
図5は本発明の第3の実施形態における配線基板の平面図である。
The shape of the
(Third embodiment)
FIG. 5 is a plan view of a wiring board according to the third embodiment of the present invention.
この第3の実施形態の配線基板1が第1の実施形態のものと相違するのは、溝部9がほぼ同心円状の螺旋形状とされた点である。すなわちこの溝部9では、第1の周回部9aはダイパッド7を中心として1周近く周回し、その終点から半径方向に外方に延伸した延伸部9cが形成され、この延伸部9cの端部を起点として第2の周回部9bが1周近く周回している。
The
この同心円状の溝部9は、表面張力の観点から、封止領域や形状が安定しやすい。ただし、各周回部における起点と終点との距離が大きいと、その周回部の外側へ封止樹脂が溢れやすくなる。ここに示した第1および第2の周回部においては、起点・終点間の開口9dの距離を0.5mm以下とすることで良好に流れ止めされることが確認された。
(第4の実施形態)
図6は本発明の第4の実施形態における配線基板の平面図である。
From the viewpoint of surface tension, the
(Fourth embodiment)
FIG. 6 is a plan view of a wiring board according to the fourth embodiment of the present invention.
この第4の実施形態の配線基板1が第1の実施形態のものと相違するのは、2本の配線3が、予め決めた内部端子5,外部端子6の形成位置に見合うように、互いに並列に、かつ、内部端子5,ダイパッド7を含んだ部品搭載領域8の外周を螺旋状に周回して形成されている点である。液状の封止樹脂を流れ止めするための溝部9は、2本の配線3が間に位置するように、ダイパッド7の軸廻りにほぼ円形を描きながら周回している。
The
この構成によれば、配線4が溝部9を横切ることがないので、封止領域や形状の安定性を第1の実施形態よりも更に高めることが可能である。つまり、第1の実施形態(第2,3の実施形態も)では、2本の配線4が溝部9を横切っていて、溝部9内に配線4の一部が露出した状態であるため、配線4と溝部9との交差点から封止樹脂12が溝部9外へはみ出す恐れがあるが、この第4の実施形態の配線基板1ではその恐れはない。
(第5の実施形態)
図7は本発明の第5の実施形態における配線基板の平面図である。
According to this configuration, since the
(Fifth embodiment)
FIG. 7 is a plan view of a wiring board according to the fifth embodiment of the present invention.
この第5の実施形態の配線基板1においては、第4の実施形態のものと同様に、配線3が部品搭載領域8の外周を螺旋状に周回して形成されている。
ただしこの配線基板1では、4本の配線3が、2本を一組として互いにほぼ並列に、かつ各組間により広い間隔を設けて、内部端子5,ダイパッド7を含んだ部品搭載領域8の外周を螺旋状に周回して形成されている。
In the
However, in this
液状の封止樹脂を流れ止めするための溝部9は2本形成されていて、互いにほぼ並列に、かつ互いの間に一組ずつの配線3が位置するように、ダイパッド7の軸廻りにほぼ円形を描きながら周回している。
Two
この構成によれば、より多数本の配線4を、溝部9と交差することなく、溝部9形成領域の内外にわたって配設することが可能である。溝部9を複数としたことで、溝部9の周回部どうしの間隔が広くなるのを抑えることができ、封止樹脂の流れ止め効果も大きい。
According to this configuration, it is possible to arrange a larger number of
本発明は、ポッティング方式による電子部品のCOB実装体を形成する方法に有用である。 The present invention is useful for a method of forming a COB package of electronic parts by a potting method.
1 配線基板
2 基材(絶縁性基板)
3 配線パターン
4 絶縁膜
5 内部端子
6 外部端子
7 ダイパッド
8 部品搭載領域
9 溝部
9a,9b 周回部
9c 延伸部
9d 開口
10 半導体チップ
11 ワイヤ
12 封止樹脂
1
3
9a, 9b Circulation part
9c Stretched part
9d opening
10 Semiconductor chip
11 wire
12 Sealing resin
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004064898A JP4386765B2 (en) | 2004-03-09 | 2004-03-09 | Wiring board and electronic component mounting body |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004064898A JP4386765B2 (en) | 2004-03-09 | 2004-03-09 | Wiring board and electronic component mounting body |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005259725A JP2005259725A (en) | 2005-09-22 |
| JP4386765B2 true JP4386765B2 (en) | 2009-12-16 |
Family
ID=35085201
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004064898A Expired - Lifetime JP4386765B2 (en) | 2004-03-09 | 2004-03-09 | Wiring board and electronic component mounting body |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4386765B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11676929B2 (en) | 2016-10-21 | 2023-06-13 | Sony Semiconductor Solutions Corporation | Electronic substrate and electronic apparatus |
| WO2018074581A1 (en) * | 2016-10-21 | 2018-04-26 | ソニーセミコンダクタソリューションズ株式会社 | Electronic substrate and electronic device |
-
2004
- 2004-03-09 JP JP2004064898A patent/JP4386765B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005259725A (en) | 2005-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6472749B1 (en) | Semiconductor device having a shortened wiring length to reduce the size of a chip | |
| US9570381B2 (en) | Semiconductor packages and related manufacturing methods | |
| JP6180801B2 (en) | Semiconductor device | |
| KR20030018204A (en) | Multi chip package having spacer | |
| KR20060079754A (en) | Lead frame with routed chip pads for semiconductor packages | |
| US20020043717A1 (en) | Semiconductor device | |
| US20120168921A1 (en) | Leadless semiconductor package with routable leads, and method of manufacture | |
| JP5405749B2 (en) | Semiconductor device wiring board, semiconductor device, electronic device and motherboard | |
| US7149091B2 (en) | Electronic circuit device | |
| CN103151274A (en) | Semiconductor element and its manufacturing method | |
| JP4386765B2 (en) | Wiring board and electronic component mounting body | |
| US8648453B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8796836B2 (en) | Land grid array semiconductor device packages | |
| KR20010070124A (en) | Chip scale package in which layout of wiring lines is improved | |
| JP2008166363A5 (en) | ||
| TWM534895U (en) | Multilayer chip package structure | |
| US11670574B2 (en) | Semiconductor device | |
| KR100470144B1 (en) | Semiconductor chip package with tape circuit board and chip size using it | |
| KR100337455B1 (en) | Semiconductor Package | |
| US7446399B1 (en) | Pad structures to improve board-level reliability of solder-on-pad BGA structures | |
| JP6487286B2 (en) | Wiring board | |
| JP2010080732A (en) | Semiconductor module and method of manufacturing the same | |
| KR200156148Y1 (en) | Semiconductor package | |
| WO2012070168A1 (en) | Semiconductor chip and semiconductor device | |
| KR100337451B1 (en) | Semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060206 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080725 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090901 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090929 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4386765 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121009 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131009 Year of fee payment: 4 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |