Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4387984B2 - Manufacturing method of semiconductor device - Google Patents
[go: Go Back, main page]

JP4387984B2 - Manufacturing method of semiconductor device - Google Patents

Manufacturing method of semiconductor device Download PDF

Info

Publication number
JP4387984B2
JP4387984B2 JP2005157194A JP2005157194A JP4387984B2 JP 4387984 B2 JP4387984 B2 JP 4387984B2 JP 2005157194 A JP2005157194 A JP 2005157194A JP 2005157194 A JP2005157194 A JP 2005157194A JP 4387984 B2 JP4387984 B2 JP 4387984B2
Authority
JP
Japan
Prior art keywords
film
element isolation
oxide film
region
oxidation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005157194A
Other languages
Japanese (ja)
Other versions
JP2005294862A (en
Inventor
正志 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Lapis Semiconductor Co Ltd
Original Assignee
Oki Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Semiconductor Co Ltd filed Critical Oki Semiconductor Co Ltd
Priority to JP2005157194A priority Critical patent/JP4387984B2/en
Publication of JP2005294862A publication Critical patent/JP2005294862A/en
Application granted granted Critical
Publication of JP4387984B2 publication Critical patent/JP4387984B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Element Separation (AREA)

Description

本発明は、LOCOS法による素子分離膜の形成を行う半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a semiconductor device in which an element isolation film is formed by a LOCOS method.

近年、半導体装置の高集積化及び高機能化にともない、メモリセルのような微細な機能素子が高い集積度で配置される内部領域では、LOCOS(Local Oxidation of Silicon)法によって形成される素子分離膜のバズビークを小さくして素子間の間隔を狭くする必要がある。ところが、電源素子のような高電圧が印加される周辺素子が配置される周辺領域では、上記素子分離膜のバーズビークをある程度の大きさに保つことで、バーズビークによる段差底部での電界の集中によるトランジスタ特性の劣化やゲート酸化膜質の劣化の発生を防止する必要がある。   In recent years, with the high integration and high functionality of semiconductor devices, element isolation formed by a LOCOS (Local Oxidation of Silicon) method in an internal region where fine functional elements such as memory cells are arranged with a high degree of integration. It is necessary to reduce the buzz beak of the film to narrow the space between elements. However, in a peripheral region where a peripheral element to which a high voltage is applied, such as a power supply element, is arranged, by maintaining the bird's beak of the element isolation film to a certain size, a transistor due to concentration of an electric field at the bottom of the step caused by the bird's beak It is necessary to prevent the deterioration of characteristics and the deterioration of gate oxide film quality.

そこで、半導体装置の製造工程では、上記のように異なる形状が要求される内部領域の素子分離膜と周辺領域の素子分離膜とをそれぞれ別工程で形成している。ここで、上記LOCOS法による素子分離膜を形成する場合には、以下のような各工程が行われる。すなわち、半導体基板上にパッド酸化膜及び酸化防止膜を成膜する工程、リソグラフィーによって形成したレジストパターンをマスクにして上記酸化防止膜及びパッド酸化膜をエッチングして酸化窓を形成する工程、及び熱酸化法によって半導体基板の表面に素子分離膜となる酸化膜を成長させる工程である。このため、上述のように機能回路の高集積化が進んだ半導体装置の製造工程では、例えば上記手順で周辺領域の素子分離膜を形成した後に、上記酸化防止膜及びパッド酸化膜を除去する工程を行い、その後新たに上記手順を繰り返すことで内部領域の素子分離膜を形成している。   Therefore, in the manufacturing process of the semiconductor device, the element isolation film in the internal region and the element isolation film in the peripheral region, which are required to have different shapes as described above, are formed in separate processes. Here, when forming the element isolation film by the LOCOS method, the following steps are performed. That is, a step of forming a pad oxide film and an anti-oxidation film on a semiconductor substrate, a step of etching the anti-oxidation film and the pad oxide film using a resist pattern formed by lithography as a mask, and forming an oxidation window, and a heat This is a step of growing an oxide film to be an element isolation film on the surface of the semiconductor substrate by an oxidation method. For this reason, in the manufacturing process of the semiconductor device in which the functional circuit has been highly integrated as described above, for example, the step of removing the antioxidant film and the pad oxide film after forming the element isolation film in the peripheral region by the above procedure. After that, the above procedure is newly repeated to form an element isolation film in the inner region.

しかし、上記半導体装置の形成方法では、上述のように内部領域の素子分離領域と周辺領域の素子分離領域とをそれぞれ完全に別工程で形成していることから、パッド酸化膜及び酸化防止膜の成膜工程や熱酸化の工程を2回ずつ行う必要があり、素子分離領域の形成工程数が多いと言う課題があった。   However, in the method of forming a semiconductor device, as described above, the element isolation region in the inner region and the element isolation region in the peripheral region are formed in completely separate processes, so that the pad oxide film and the antioxidant film are formed. The film forming process and the thermal oxidation process must be performed twice, and there is a problem that the number of process steps for forming the element isolation region is large.

上記課題を解決するための本発明の半導体装置の製造方法は、LOCOS法による素子分離領域の形成を行う半導体装置の製造方法である。 A method for manufacturing a semiconductor device of the present invention for solving the above-described problem is a method for manufacturing a semiconductor device in which an element isolation region is formed by a LOCOS method.

そして、請求項1,2の半導体装置の製造方法では、形状の異なる第1素子分離膜と第2素子分離膜とを形成する際に、各酸化窓を同一のパッド酸化膜及び酸化防止膜に形成し、かつ一方の酸化窓底面の半導体基板の表面にのみ溝を形成した後に、両方の酸化窓の底面に熱酸化を行うようにした。   In the method of manufacturing a semiconductor device according to claims 1 and 2, when forming the first element isolation film and the second element isolation film having different shapes, the respective oxidation windows are formed into the same pad oxide film and antioxidant film. After forming and forming a groove only on the surface of the semiconductor substrate on the bottom surface of one of the oxidation windows, thermal oxidation is performed on the bottom surfaces of both oxidation windows.

このような方法では、一方の酸化窓底面の半導体基板の表面にのみ溝を形成して熱酸化を行うことで、各酸化窓を同一のパッド酸化膜及び酸化防止膜に形成しても、それぞれの酸化窓にはバーズビークの異なる素子分離膜が形成される。このため、形状の異なる第1素子分離膜と第2素子分離膜とを形成する際のパッド酸化膜及び酸化防止膜の成膜工程が1回に削減される。   In such a method, even if each oxidation window is formed on the same pad oxide film and antioxidant film by forming a groove only on the surface of the semiconductor substrate at the bottom of one oxidation window and performing thermal oxidation, An isolation film having a different bird's beak is formed on the oxidation window. For this reason, the film formation process of the pad oxide film and the antioxidant film when forming the first element isolation film and the second element isolation film having different shapes is reduced to one time.

さらに、請求項3〜5に係わる半導体装置の製造方法では、形状の異なる第1素子分離膜と第2素子分離膜とを形成する際に、先ず異なる膜厚のパッド酸化膜や酸化防止膜を同一の半導体基板上に形成する。その後、これらのパッド酸化膜や酸化防止膜に設けられる第1酸化窓と第2酸化窓との形成工程と、これらの酸化窓の底面に上記各素子分離膜を形成するための熱酸化の工程とを同一工程で行うようにした。   Furthermore, in the method of manufacturing a semiconductor device according to claims 3 to 5, when forming the first element isolation film and the second element isolation film having different shapes, first, a pad oxide film and an antioxidant film having different thicknesses are formed. It is formed on the same semiconductor substrate. Thereafter, a step of forming a first oxidation window and a second oxidation window provided in the pad oxide film and the antioxidant film, and a thermal oxidation step for forming the element isolation films on the bottom surfaces of the oxidation windows In the same process.

このような方法では、パッド酸化膜の膜厚や酸化防止膜の膜厚が異なることで、各膜厚部分に形成された各酸化窓の底面に対して同一の熱酸化を行っても、それぞれの酸化窓にはバーズビークの大きさが異なる素子分離膜が形成される。このため、形状の異なる第1素子分離膜と第2素子分離膜とを形成する際の各酸化窓の形成工程及び熱酸化の工程が1回に削減される。   In such a method, since the thickness of the pad oxide film and the thickness of the antioxidant film are different, even if the same thermal oxidation is performed on the bottom surface of each oxidation window formed in each film thickness portion, In the oxidation window, element isolation films having different bird's beak sizes are formed. For this reason, the process of forming each oxidation window and the process of thermal oxidation when forming the first element isolation film and the second element isolation film having different shapes are reduced to one time.

以上説明したように、請求項1または請求項2に係わる本発明によれば、一方の酸化窓底面の半導体基板の表面にのみ溝を形成することで、同一のパッド酸化膜及び酸化防止膜に形成した第1酸化窓と第2酸化窓との底面に異なる形状の素子分離膜が形成されるようにしたので、形状の異なる素子分離膜を形成する際のパッド酸化膜及び酸化防止膜の成膜工程を1回に削減することが可能になる。   As described above, according to the first or second aspect of the present invention, the groove is formed only on the surface of the semiconductor substrate on the bottom surface of one of the oxidation windows, so that the same pad oxide film and antioxidant film can be formed. Since the element isolation films having different shapes are formed on the bottom surfaces of the formed first oxidation window and the second oxidation window, formation of the pad oxide film and the antioxidant film when forming the element isolation films having different shapes is performed. The film process can be reduced to one time.

さらに、請求項3〜請求項5に係わる本発明によれば、パッド酸化膜及び酸化防止膜の膜厚が異なる部分に各酸化窓を設けるとで、同一の熱酸化を行っても各酸化窓にバーズビークの大きさが異なる素子分離膜が形成されようにしたことで、形状の異なる第1素子分離膜と第2素子分離膜とを形成する際の各酸化窓の形成工程及び熱酸化の工程を1回に削減することが可能になる。   According to the third to fifth aspects of the present invention, each oxidation window is provided in a portion where the film thicknesses of the pad oxide film and the antioxidant film are different. Since the element isolation films having different bird's beak sizes are formed, the oxidation window forming process and the thermal oxidation process for forming the first element isolation film and the second element isolation film having different shapes Can be reduced to one time.

以上から、請求項1〜請求項5に係わる本発明によれば、半導体装置の製造工程を削減することができる。   As described above, according to the first to fifth aspects of the present invention, the manufacturing process of the semiconductor device can be reduced.

以下、本発明を適用した各実施の形態を図面に基づいて説明する。尚、各実施の形態で共通する構成要素には同一の符号を付し、重複する説明は省略する。   Embodiments to which the present invention is applied will be described below with reference to the drawings. In addition, the same code | symbol is attached | subjected to the component which is common in each embodiment, and the overlapping description is abbreviate | omitted.

(第1実施形態)
図1は、参考発明となる第1実施形態の半導体装置の製造方法を説明するための断面工程図であり、以下にこの図を用いて第1実施形態の方法を説明する。先ず、第1工程では、図1(1)に示すように、例えば単結晶シリコンからなる半導体基板11を用意する。この半導体基板11は、その表面側に第1領域11aと第2領域12bとが設けられている。そして、このような半導体基板11上に、酸化シリコンからなるパッド酸化膜12を成膜し、このパッド酸化膜12上に窒化シリコンからなる酸化防止膜13を成膜する。
(First embodiment)
FIG. 1 is a cross-sectional process diagram for explaining a method for manufacturing a semiconductor device according to a first embodiment as a reference invention. The method according to the first embodiment will be described below with reference to FIG. First, in the first step, as shown in FIG. 1A, a semiconductor substrate 11 made of, for example, single crystal silicon is prepared. The semiconductor substrate 11 is provided with a first region 11a and a second region 12b on the surface side. Then, a pad oxide film 12 made of silicon oxide is formed on the semiconductor substrate 11, and an antioxidant film 13 made of silicon nitride is formed on the pad oxide film 12.

次に、第2工程では、図1(2)に示すように、リソグラフィー技術によって酸化防止膜13上にレジストパターン14を形成する。このレジストパターン14は、第1領域11aの素子分離膜形成部分に対応する開口パターンを有するものである。次に、このレジストパターン14をマスク用いて酸化防止膜13及びパッド酸化膜12のエッチングを行い、これによって第1領域11aにおける酸化防止膜13及びパッド酸化膜12に、半導体基板11にまで達する第1酸化窓15aをパターン形成する。   Next, in the second step, as shown in FIG. 1B, a resist pattern 14 is formed on the antioxidant film 13 by lithography. The resist pattern 14 has an opening pattern corresponding to the element isolation film forming portion of the first region 11a. Next, using the resist pattern 14 as a mask, the antioxidant film 13 and the pad oxide film 12 are etched, whereby the antioxidant film 13 and the pad oxide film 12 in the first region 11 a reach the semiconductor substrate 11. A pattern of the oxidation window 15a is formed.

次いで、第3工程では、図1(3)に示すように、上記レジストパターン(14)を除去した後、熱酸化法によって第1酸化窓15aの底面に露出する半導体基板11の表面層部分を選択的に酸化させる。ここでは、酸化防止膜13をマスクにして900℃〜1100℃で熱酸化処理を行い、半導体基板11の表面層に400nm〜500nm程度の膜厚の酸化膜16を成長させる。   Next, in the third step, as shown in FIG. 1 (3), after removing the resist pattern (14), the surface layer portion of the semiconductor substrate 11 exposed on the bottom surface of the first oxidation window 15a is removed by thermal oxidation. Selectively oxidize. Here, thermal oxidation is performed at 900 ° C. to 1100 ° C. using the antioxidant film 13 as a mask, and an oxide film 16 having a thickness of about 400 nm to 500 nm is grown on the surface layer of the semiconductor substrate 11.

その後、第4工程では、図1(4)に示すように、酸化防止膜13上に新たにレジストパターン17を形成する。このレジストパターン17は、上記第1酸化窓15a内を埋め込みかつ第2領域11bの素子分離膜形成部分に対応する開口パターンを有するものである。次に、このレジストパターン17をマスク用いて酸化防止膜13及びパッド酸化膜12のエッチングを行い、これによって第2領域11bにおける酸化防止膜13及びパッド酸化膜12に、半導体基板11にまで達する第2酸化窓15bをパターン形成する。   Thereafter, in the fourth step, a resist pattern 17 is newly formed on the antioxidant film 13 as shown in FIG. The resist pattern 17 has an opening pattern that fills the first oxidation window 15a and corresponds to the element isolation film forming portion of the second region 11b. Next, the anti-oxidation film 13 and the pad oxide film 12 are etched using the resist pattern 17 as a mask, whereby the anti-oxidation film 13 and the pad oxide film 12 in the second region 11 b reach the semiconductor substrate 11. The two oxidation window 15b is patterned.

次に、第5工程では、図1(5)に示すように、上記レジストパターン(17)を除去した後、900℃〜1100℃の温度で2回目の熱酸化処理を行う。これによって、第1酸化窓15a底面の酸化膜16を450nm〜600nm程度の膜厚にまでさらに成長させ、第1領域11aにさらに成長させた酸化膜16からなる第1素子分離膜16aを形成する。これと共に、第2酸化窓15bの底面に新たに250nm〜400nm程度の膜厚の酸化膜を成長させ、第2領域11bに新たに成長させた酸化膜からなる第2素子分離膜16bを形成する。   Next, in the fifth step, as shown in FIG. 1 (5), after removing the resist pattern (17), a second thermal oxidation treatment is performed at a temperature of 900 ° C. to 1100 ° C. As a result, the oxide film 16 on the bottom surface of the first oxidation window 15a is further grown to a thickness of about 450 nm to 600 nm, and the first element isolation film 16a made of the oxide film 16 further grown in the first region 11a is formed. . Along with this, an oxide film having a thickness of about 250 nm to 400 nm is newly grown on the bottom surface of the second oxidation window 15b, and a second element isolation film 16b made of the newly grown oxide film is formed in the second region 11b. .

以上の方法によれば、第1酸化窓15aの底面に対しては2回の酸化処理が行われるのに対して、第2酸化窓15bの底面に対しては1回の酸化処理のみが行われる。このため、第1領域11aに形成される第1素子分離膜16aは、第2領域11bに形成される第2素子分離膜16bよりも膜厚が厚く、これによって第2素子分離膜16bよりもバーズビークの大きいものになる。したがって、第1領域11aには、高電圧が印加される周辺素子の分離に適するバーズビークの大きい第1素子分離膜16aが形成されることになる。一方、第2領域11bには、微細化された機能素子の高集積化を妨げることのないバーズビークの小さい第2素子分離膜16bが形成されることになる。しかも、第1領域11aに配置される第1素子分離膜16aの膜厚は、第2素子分離膜16bの膜厚よりも厚いことから、この第1素子分離膜16aは高電圧が印加される周辺素子を確実に分離するものになる。   According to the above method, the oxidation process is performed twice on the bottom surface of the first oxidation window 15a, whereas only one oxidation process is performed on the bottom surface of the second oxidation window 15b. Is called. For this reason, the first element isolation film 16a formed in the first region 11a is thicker than the second element isolation film 16b formed in the second region 11b, whereby the second element isolation film 16b is larger than the second element isolation film 16b. Become a big bird's beak. Therefore, the first element isolation film 16a having a large bird's beak suitable for isolation of peripheral elements to which a high voltage is applied is formed in the first region 11a. On the other hand, in the second region 11b, the second element isolation film 16b having a small bird's beak that does not hinder the high integration of the miniaturized functional elements is formed. In addition, since the first element isolation film 16a disposed in the first region 11a is thicker than the second element isolation film 16b, a high voltage is applied to the first element isolation film 16a. Peripheral elements are surely separated.

上記第1実施形態の方法では、第1素子分離膜16aと第2素子分離膜16bとの形成に同一のパッド酸化膜12及び酸化防止膜13が用いられている。このため、異なる形状の第1素子分離膜16aと第2素子分離膜16bとを従来方法で形成する場合と比較して、パッド酸化膜12及び酸化防止膜13の除去工程とパッド酸化膜12及び酸化防止膜13の成膜工程とを減らすことが可能になる。   In the method of the first embodiment, the same pad oxide film 12 and antioxidant film 13 are used to form the first element isolation film 16a and the second element isolation film 16b. Therefore, as compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the removal process of the pad oxide film 12 and the antioxidant film 13 and the pad oxide film 12 and It is possible to reduce the number of steps of forming the antioxidant film 13.

(第2実施形態)
図2は、もう1つの参考発明を適用した第2実施形態の半導体装置の製造方法を説明するための断面工程図であり、以下にこの図を用いて第2実施形態を説明する。ここでは、先ず上記第1実施形態と同様に図1(1)を用いて説明した第1工程から図1(4)を用いて説明した第4工程までを行い、半導体基板11の第2領域11bに第2酸化窓15bを形成する。その後、図2(1)に示すように、第2酸化窓15bの形成に用いたレジストパターン17をマスクにして、この第2酸化窓15b底面の半導体基板11の表面層をエッチングする。これによって、半導体基板11の表面に深さ100nm〜300nm程度の溝hを形成する。
(Second Embodiment)
FIG. 2 is a cross-sectional process diagram for explaining a semiconductor device manufacturing method according to a second embodiment to which another reference invention is applied. The second embodiment will be described below with reference to this drawing. Here, first, similarly to the first embodiment, the first process described with reference to FIG. 1A to the fourth process described with reference to FIG. A second oxidation window 15b is formed in 11b. Thereafter, as shown in FIG. 2A, the surface layer of the semiconductor substrate 11 on the bottom surface of the second oxidation window 15b is etched using the resist pattern 17 used for forming the second oxidation window 15b as a mask. As a result, a groove h having a depth of about 100 nm to 300 nm is formed on the surface of the semiconductor substrate 11.

そして、次の第5工程では、図2(2)に示すように、上記レジストパターン(17)を除去した後、900℃〜1100℃の温度で2回目の熱酸化処理を行う。この第5工程は、上記第1実施形態で図1(5)を用いて説明したと同様に行うこととする。   In the next fifth step, as shown in FIG. 2 (2), after removing the resist pattern (17), a second thermal oxidation process is performed at a temperature of 900 ° C. to 1100 ° C. This fifth step is performed in the same manner as described with reference to FIG. 1 (5) in the first embodiment.

以上の方法によれば、溝hが形成された半導体基板11の表面層を酸化成長させて第2素子分離膜16bが形成されることから、第1実施形態と比較して第2素子分離膜16bの表面段差が小さくなり、これによって第2素子分離膜16bのバーズビークをさらに小さく抑えることができる。しかも、上記溝hの形成は、第2酸化窓15bを形成するためのエッチングと連続して行われるため、第1実施形態に対して製造工程が特別に増加することはない。   According to the above method, since the second element isolation film 16b is formed by oxidizing and growing the surface layer of the semiconductor substrate 11 in which the groove h is formed, the second element isolation film is compared with the first embodiment. The surface level difference of 16b becomes small, and thereby, the bird's beak of the second element isolation film 16b can be further reduced. In addition, since the formation of the groove h is performed continuously with the etching for forming the second oxidation window 15b, the manufacturing process does not increase specially as compared with the first embodiment.

(第3実施形態)
図3は、請求項1記載の発明を適用した第3実施形態の半導体装置の製造方法を説明するための断面工程図であり、以下にこの図を用いて第3実施形態を説明する。ここでは、先ず第1工程から第3工程までを、上記第1実施形態で図1(1)を用いて説明した第1工程から図1(3)を用いて説明した第3工程までと同様に行い、半導体基板11における第1領域11aに酸化膜16を形成する。ただし、酸化膜16の膜厚は、100nm〜300nm程度とする。
(Third embodiment)
FIGS. 3A and 3B are cross-sectional process diagrams for explaining a semiconductor device manufacturing method according to a third embodiment to which the invention described in claim 1 is applied. The third embodiment will be described below with reference to FIGS. Here, first from the first step to the third step is the same as from the first step explained using FIG. 1 (1) to the third step explained using FIG. 1 (3) in the first embodiment. Then, an oxide film 16 is formed in the first region 11 a of the semiconductor substrate 11. However, the thickness of the oxide film 16 is about 100 nm to 300 nm.

その後、第4工程では、図3(1)に示すように、酸化防止膜13をマスクにして第1酸化窓15aの底面の酸化膜16をエッチング除去し、半導体基板11の表面に溝hを形成する。   Thereafter, in the fourth step, as shown in FIG. 3A, the oxide film 16 on the bottom surface of the first oxidation window 15a is removed by etching using the antioxidant film 13 as a mask, and a groove h is formed on the surface of the semiconductor substrate 11. Form.

次の第5工程では、図3(2)に示すように、酸化防止膜13上に新たにレジストパターン31を形成する。このレジストパターン31は、上記第1酸化窓15a内を埋め込みかつ第2領域11bの素子分離膜形成部分に対応する開口パターンを有するものである。次に、このレジストパターン31をマスク用いて酸化防止膜13及びパッド酸化膜12のエッチングを行い、これによって第2領域11bにおける酸化防止膜13及びパッド酸化膜12に、半導体基板11にまで達する第2酸化窓15bをパターン形成する。   In the next fifth step, a resist pattern 31 is newly formed on the antioxidant film 13 as shown in FIG. The resist pattern 31 has an opening pattern that fills the first oxidation window 15a and corresponds to the element isolation film forming portion of the second region 11b. Next, the anti-oxidation film 13 and the pad oxide film 12 are etched using the resist pattern 31 as a mask, whereby the anti-oxidation film 13 and the pad oxide film 12 in the second region 11 b reach the semiconductor substrate 11. The two oxidation window 15b is patterned.

その後、第6工程では、図3(3)に示すように、上記レジストパターン(31)を除去した後、900℃〜1100℃の温度で2回目の熱酸化処理を行う。これによって、第1酸化窓15a及び第2酸化窓15bの底面層を酸化させ、第1領域11aに酸化膜からなる第1素子分離膜16aを形成すると共に、第2領域11bに酸化膜からなる第2素子分離膜16bを形成する。これらの素子分離膜16a,16bの膜厚は、400nm〜600nm程度に成長させる。   Thereafter, in the sixth step, as shown in FIG. 3 (3), after removing the resist pattern (31), a second thermal oxidation process is performed at a temperature of 900 ° C. to 1100 ° C. As a result, the bottom layers of the first oxidation window 15a and the second oxidation window 15b are oxidized to form the first element isolation film 16a made of an oxide film in the first region 11a and the oxide film in the second region 11b. A second element isolation film 16b is formed. These element isolation films 16a and 16b are grown to a thickness of about 400 nm to 600 nm.

以上の方法によれば、溝hが形成された半導体基板11の表面層を酸化成長させて第1素子分離膜16aが形成されることから、第2素子分離膜16bよりも第1素子分離膜16aの表面段差が小さくなり、これによって第2素子分離膜16bよりもバーズビークが小さく抑えられた第1素子分離膜16aが得られる。このため、第1領域11aには、微細化された機能素子の高集積化を妨げることのないバーズビークの小さい第1素子分離膜16aが形成されることになる。一方、第2領域11bには、高電圧が印加される周辺素子の分離に適するバーズビークの大きい第2素子分離膜16bが形成されることになる。   According to the above method, since the first element isolation film 16a is formed by oxidizing and growing the surface layer of the semiconductor substrate 11 in which the groove h is formed, the first element isolation film is more than the second element isolation film 16b. The step difference of the surface of 16a is reduced, whereby the first element isolation film 16a in which the bird's beak is suppressed smaller than the second element isolation film 16b is obtained. For this reason, the first element isolation film 16a having a small bird's beak is formed in the first region 11a without hindering the high integration of the miniaturized functional elements. On the other hand, the second element isolation film 16b having a large bird's beak suitable for isolation of peripheral elements to which a high voltage is applied is formed in the second region 11b.

上記第3実施形態の方法では、上記第1実施形態と同様に、第1素子分離膜16aと第2素子分離膜16bとの形成に同一のパッド酸化膜12及び酸化防止膜13が用いられている。このため、異なる形状の第1素子分離膜16aと第2素子分離膜16bと従来方法で形成する場合と比較して、パッド酸化膜12及び酸化防止膜13の除去工程とパッド酸化膜12及び酸化防止膜13の成膜工程とを減らすことが可能になる。   In the method of the third embodiment, as in the first embodiment, the same pad oxide film 12 and antioxidant film 13 are used to form the first element isolation film 16a and the second element isolation film 16b. Yes. Therefore, as compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the removal process of the pad oxide film 12 and the antioxidant film 13 and the pad oxide film 12 and the oxide film are oxidized. It is possible to reduce the number of steps of forming the prevention film 13.

しかも、上記溝hの形成は、半導体基板11の表面層に成長させた酸化膜16のエッチング除去によって行われるため、第2実施形態と比較して溝hの深さの制御を酸化膜16の成膜膜厚によって高精度に行うことができる。さらに、溝hのエッジが滑らかになるため、第1素子分離膜16aのエッジが滑らかになり、この部分に生じる応力を小さく抑えることができる。また、第1素子分離膜16a及び第2素子分離膜16bともに1回の熱酸化で形成されることから、膜厚の制御が容易になる。   In addition, since the formation of the groove h is performed by etching and removing the oxide film 16 grown on the surface layer of the semiconductor substrate 11, the depth of the groove h is controlled as compared with the second embodiment. It can be performed with high accuracy by the film thickness. Furthermore, since the edge of the groove h becomes smooth, the edge of the first element isolation film 16a becomes smooth, and the stress generated in this portion can be kept small. In addition, since both the first element isolation film 16a and the second element isolation film 16b are formed by one thermal oxidation, the film thickness can be easily controlled.

(第4実施形態)
図4は、請求項2記載の発明を適用した半導体装置の製造方法を説明するための断面工程図であり、以下にこの図を用いて第4実施形態を説明する。先ず、第1工程では、図4(1)に示すように、半導体基板11上にパッド酸化膜12及び酸化防止膜13を成膜する。この工程は、第1実施形態の第1工程と同様に行う。
(Fourth embodiment)
FIG. 4 is a cross-sectional process diagram for explaining a method of manufacturing a semiconductor device to which the invention according to claim 2 is applied. The fourth embodiment will be described below with reference to FIG. First, in the first step, as shown in FIG. 4A, a pad oxide film 12 and an antioxidant film 13 are formed on the semiconductor substrate 11. This step is performed in the same manner as the first step of the first embodiment.

次に、第2工程では、図4(2)に示すように、リソグラフィー技術によって酸化防止膜13上にレジストパターン41を形成する。このレジストパターン41は、第1領域11a及び第2領域11bの素子分離膜形成部分に対応する開口パターンを有するものである。次いで、このレジストパターン41をマスク用いて酸化防止膜13及びパッド酸化膜12のエッチングを行い、これによって第1領域11aにおける酸化防止膜13及びパッド酸化膜12に半導体基板11にまで達する第1酸化窓15aを形成し、これと同時に第2領域11bにおける酸化防止膜13及びパッド酸化膜12に半導体基板11にまで達する第2酸化窓15bを形成する。   Next, in the second step, as shown in FIG. 4B, a resist pattern 41 is formed on the antioxidant film 13 by lithography. The resist pattern 41 has an opening pattern corresponding to the element isolation film forming portions of the first region 11a and the second region 11b. Next, the antioxidant film 13 and the pad oxide film 12 are etched using the resist pattern 41 as a mask, thereby the first oxidation reaching the semiconductor substrate 11 to the antioxidant film 13 and the pad oxide film 12 in the first region 11a. A window 15a is formed, and at the same time, a second oxidation window 15b reaching the semiconductor substrate 11 is formed in the antioxidant film 13 and the pad oxide film 12 in the second region 11b.

その後、第3工程では、図4(3)に示すように、上記レジストパターン(41)を除去した後、900℃〜1100℃で熱酸化処理を行うことによって、第1酸化窓15a及び第2酸化窓15bの底面層に膜厚400nm〜500nmの酸化膜16を成長させる。   Thereafter, in the third step, as shown in FIG. 4 (3), after removing the resist pattern (41), thermal oxidation is performed at 900 ° C. to 1100 ° C. An oxide film 16 having a thickness of 400 nm to 500 nm is grown on the bottom layer of the oxidation window 15b.

次に、第4工程では、図4(4)に示すように、第1領域11a上を覆うレジストパターン42を半導体基板11上に形成する。そして、このレジストパターン42及び酸化防止膜13をマスクに用いて、第2領域11bの第2酸化窓15b底面における酸化膜16のみをエッチング除去する。これによって、第2酸化窓15b底面における半導体基板11表面に溝hを形成する。 Next, in the fourth step, as shown in FIG. 4 (4), a resist pattern 42 covering the first region 11 a is formed on the semiconductor substrate 11. Then, using the resist pattern 42 and the antioxidant film 13 as a mask, only the oxide film 16 on the bottom surface of the second oxidation window 15b in the second region 11b is removed by etching. Thus, a groove h is formed on the surface of the semiconductor substrate 11 on the bottom surface of the second oxidation window 15b.

その後、第5工程では、図4(5)に示すように、上記レジストパターン(42)を除去した後、900℃〜1100℃の温度で2回目の熱酸化処理を行う。これによって、第1酸化窓15a底面の酸化膜16を450nm〜600nm程度の膜厚にまでさらに成長させ、第1領域11aにさらに成長させた酸化膜16からなる第1素子分離膜16aを形成する。これと共に、第2酸化窓15bの底面に新たに250nm〜400nm程度の膜厚の酸化膜を成長させ、第2領域11bに新たに成長させた酸化膜からなる第2素子分離膜16bを形成する。   Thereafter, in the fifth step, as shown in FIG. 4 (5), after removing the resist pattern (42), a second thermal oxidation treatment is performed at a temperature of 900 ° C. to 1100 ° C. As a result, the oxide film 16 on the bottom surface of the first oxidation window 15a is further grown to a thickness of about 450 nm to 600 nm, and the first element isolation film 16a made of the oxide film 16 further grown in the first region 11a is formed. . Along with this, an oxide film having a thickness of about 250 nm to 400 nm is newly grown on the bottom surface of the second oxidation window 15b, and a second element isolation film 16b made of the newly grown oxide film is formed in the second region 11b. .

以上のようにして、第1領域11aには2回の熱酸化によって第1素子分離膜16aが形成され、第2領域11bには1回の熱酸化によって第1素子分離膜16aよりも薄い膜厚の第2素子分離膜16bが形成される。しかも、第2素子分離膜16bは、溝hが形成された半導体基板11の表面層を酸化成長させて形成したものであることから、この第2素子分離膜16bは、第1実施形態で形成した第2素子分離膜16bよりもさらにバーズビークの小さいものになる。このため、第1領域11aには、高電圧が印加される周辺素子の分離に適するバーズビークの大きい第1素子分離膜16aが形成され、第2領域11bには、微細化された機能素子の高集積化を妨げないようなバーズビークの小さい第2素子分離膜16bが形成されることになる。しかも、第1領域11aに配置される第1素子分離膜16aの膜厚は、第2素子分離膜16bの膜厚よりも厚いことから、この第1素子分離膜16aは高電圧が印加される周辺素子を確実に分離するものになる。   As described above, the first element isolation film 16a is formed in the first region 11a by two thermal oxidations, and the second region 11b is a film thinner than the first element isolation film 16a by one thermal oxidation. A thick second element isolation film 16b is formed. Moreover, since the second element isolation film 16b is formed by oxidizing and growing the surface layer of the semiconductor substrate 11 in which the groove h is formed, the second element isolation film 16b is formed in the first embodiment. The bird's beak is smaller than the second element isolation film 16b. For this reason, a first element isolation film 16a having a large bird's beak suitable for isolation of peripheral elements to which a high voltage is applied is formed in the first area 11a, and a highly functional element having a high density is formed in the second area 11b. The second element isolation film 16b having a small bird's beak that does not hinder integration is formed. In addition, since the first element isolation film 16a disposed in the first region 11a is thicker than the second element isolation film 16b, a high voltage is applied to the first element isolation film 16a. Peripheral elements are surely separated.

上記第4実施形態の方法では、第1素子分離膜16aと第2素子分離膜16bとの形成に同一のパッド酸化膜12及び酸化防止膜13が用いられている。しかも、高い合わせ精度が要求される第1酸化窓15aの形成と第2酸化窓15bの形成とが同一工程で行われる。このため、異なる形状の第1素子分離膜16aと第2素子分離膜16bと従来方法で形成する場合と比較して、パッド酸化膜12及び酸化防止膜13の除去工程とパッド酸化膜12及び酸化防止膜13の成膜工程と酸化窓の形成工程とを削減することができる。   In the method of the fourth embodiment, the same pad oxide film 12 and antioxidant film 13 are used to form the first element isolation film 16a and the second element isolation film 16b. In addition, the formation of the first oxidation window 15a and the formation of the second oxidation window 15b, which require high alignment accuracy, are performed in the same process. Therefore, as compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the removal process of the pad oxide film 12 and the antioxidant film 13 and the pad oxide film 12 and the oxide film are oxidized. It is possible to reduce the step of forming the prevention film 13 and the step of forming the oxidation window.

さらに、上記溝hの形成は、半導体基板11の表面層に成長させた酸化膜16のエッチング除去によって行われるため、第3実施形態と同様に溝hの深さの制御が高精度になると共に、第2素子分離膜16bのエッジが滑らかになってこの部分に生じる応力を小さく抑えることができる。   Furthermore, since the formation of the groove h is performed by removing the oxide film 16 grown on the surface layer of the semiconductor substrate 11, the depth of the groove h can be controlled with high precision as in the third embodiment. The edge of the second element isolation film 16b becomes smooth and the stress generated in this portion can be kept small.

(第5実施形態)
図5は、請求項3記載の発明を適用した第5実施形態の半導体装置の製造方法を説明するための断面工程図であり、以下にこの図を用いて第5実施形態を説明する。先ず、第1工程では、図5(1)に示すように、半導体基板11上にパッド酸化膜12を成膜する。その後、第1領域11aのパッド酸化膜12を覆う形状のレジストパターン(図示省略)を形成し、このレジストパターンをマスクに用いて第2領域11bのパッド酸化膜12を全面エッチング除去する。ここでは、エッチングによるダメージが第2領域11bにおける半導体基板11のアクティブ領域に加わることを防止するために、フッ化水素水をエッチング溶液に用いたウェットエッチングを行うこととする。
(Fifth embodiment)
FIGS. 5A and 5B are cross-sectional process diagrams for explaining a semiconductor device manufacturing method according to a fifth embodiment to which the invention described in claim 3 is applied. The fifth embodiment will be described below with reference to FIGS. First, in the first step, a pad oxide film 12 is formed on the semiconductor substrate 11 as shown in FIG. Thereafter, a resist pattern (not shown) is formed so as to cover the pad oxide film 12 in the first region 11a, and the pad oxide film 12 in the second region 11b is removed by etching using the resist pattern as a mask. Here, in order to prevent damage due to etching from being applied to the active region of the semiconductor substrate 11 in the second region 11b, wet etching using hydrogen fluoride water as an etching solution is performed.

次に、上記レジストパターンを除去した後、図5(2)に示すように、熱酸化処理を行うことによって、第1領域11aのパッド酸化膜12をさらに成長させて第1パッド酸化膜12aを形成すると共に、第2領域11bの半導体基板11の表面層に新たに酸化膜を成長させてこれを第2パッド酸化膜12bとする。以上によって、エッチングによる損傷を生じさせることなく、第1パッド酸化膜12aとこれよりも膜厚の薄い第2パッド酸化膜12bとを形成する。   Next, after removing the resist pattern, as shown in FIG. 5B, the pad oxide film 12 in the first region 11a is further grown by performing a thermal oxidation process to form the first pad oxide film 12a. At the same time, an oxide film is newly grown on the surface layer of the semiconductor substrate 11 in the second region 11b to form a second pad oxide film 12b. Thus, the first pad oxide film 12a and the second pad oxide film 12b having a smaller thickness are formed without causing damage due to etching.

尚、各パッド酸化膜12a,12bにエッチングによる損傷が生じた場合には、以降の素子分離膜を形成する工程でこの損傷を通して酸化防止膜から半導体基板に窒素が侵入して窒化物が形成され、この窒化物が素子の劣化原因となる。しかし、これらの不具合を考慮する必要のない場合には、半導体基板11上に酸化シリコン膜を成膜し、第2領域11bにおける酸化シリコン膜部分のみを所定深さに全面エッチバックすることで、第1領域11aと第2領域11bとに膜厚の異なるパッド酸化膜を形成しても良い。   If the pad oxide films 12a and 12b are damaged by etching, nitrogen is intruded from the antioxidant film into the semiconductor substrate through the damage in the subsequent element isolation film forming process. This nitride causes deterioration of the device. However, when it is not necessary to consider these problems, a silicon oxide film is formed on the semiconductor substrate 11, and only the silicon oxide film portion in the second region 11b is etched back to a predetermined depth. Pad oxide films having different film thicknesses may be formed in the first region 11a and the second region 11b.

その後、第2工程では、図5(3)に示すように、第1パッド酸化膜12a上及び第2パッド酸化膜12b上に酸化防止膜13を成膜する。   Thereafter, in the second step, as shown in FIG. 5C, an antioxidant film 13 is formed on the first pad oxide film 12a and the second pad oxide film 12b.

次に、第3工程では、図5(4)に示すように、リソグラフィー技術によって酸化防止膜13上にレジストパターン51を形成する。このレジストパターン51は、第1領域11a及び第2領域11bの素子分離膜形成部分に対応する開口パターンを有するものである。その後、このレジストパターン51をマスク用いて酸化防止膜13、第1パッド酸化膜12a及び第2パッド酸化膜12bのエッチングを行う。これによって、第1領域11aにおける酸化防止膜13及び第1パッド酸化膜12aに半導体基板11にまで達する第1酸化窓15aを形成し、これと同時に第2領域11bにおける酸化防止膜13及び第2パッド酸化膜12bに半導体基板11にまで達する第2酸化窓15bを形成する。   Next, in the third step, as shown in FIG. 5 (4), a resist pattern 51 is formed on the antioxidant film 13 by lithography. The resist pattern 51 has an opening pattern corresponding to the element isolation film forming portions of the first region 11a and the second region 11b. Thereafter, the antioxidant film 13, the first pad oxide film 12a, and the second pad oxide film 12b are etched using the resist pattern 51 as a mask. Thus, a first oxidation window 15a reaching the semiconductor substrate 11 is formed in the antioxidant film 13 and the first pad oxide film 12a in the first region 11a, and at the same time, the antioxidant film 13 and the second film in the second region 11b. A second oxidation window 15b reaching the semiconductor substrate 11 is formed in the pad oxide film 12b.

その後、第4工程では、図5(5)に示すように、上記レジストパターン(51)を除去した後、900℃〜1100℃で熱酸化処理を行うことによって、第1酸化窓15a及び第2酸化窓15bの底面層に膜厚400nm〜600nmの酸化膜を成長させ、第1領域11aに上記酸化膜からなる第1素子分離膜16aを形成し、第2領域11bに上記酸化膜からなる第2素子分離膜16bを形成する。   Thereafter, in the fourth step, as shown in FIG. 5 (5), after removing the resist pattern (51), a thermal oxidation process is performed at 900 ° C. to 1100 ° C., whereby the first oxidation window 15a and the second oxidation window 15a. An oxide film having a film thickness of 400 nm to 600 nm is grown on the bottom layer of the oxidation window 15b, the first element isolation film 16a made of the oxide film is formed in the first region 11a, and the oxide film made of the oxide film is formed in the second region 11b. A two-element isolation film 16b is formed.

上記第5実施形態の製造方法では、第1パッド酸化膜12aが形成された第1領域11aに第1素子分離膜16aが形成され、第1パッド酸化膜12aよりも膜厚の薄い第2パッド酸化膜12bが形成された第2領域11bに第2素子分離膜16bが形成される。このため、第1素子分離膜16aは、第2素子分離膜16bよりもバーズビークの大きいものになる。したがって、第1領域11aには、高電圧が印加される周辺素子の分離に適するバーズビークの大きい第1素子分離膜16aが形成され、一方、第2領域11bには、微細化された機能素子の高集積化を妨げることのないバーズビークの小さい第2素子分離膜16bが形成されることになる。   In the manufacturing method of the fifth embodiment, the first element isolation film 16a is formed in the first region 11a where the first pad oxide film 12a is formed, and the second pad is thinner than the first pad oxide film 12a. A second element isolation film 16b is formed in the second region 11b where the oxide film 12b is formed. For this reason, the first element isolation film 16a is larger in bird's beak than the second element isolation film 16b. Accordingly, the first element isolation film 16a having a large bird's beak suitable for isolation of peripheral elements to which a high voltage is applied is formed in the first area 11a, while the miniaturized functional element is formed in the second area 11b. The second element isolation film 16b having a small bird's beak that does not hinder high integration is formed.

上記第1素子分離膜16aと第2素子分離膜16bとは、同一の熱酸化処理によって形成されたものである。しかも、高い合わせ精度が要求される第1酸化窓15aの形成と第2酸化窓15bの形成とが同一工程で行われる。このことから、異なる形状の第1素子分離膜16aと第2素子分離膜16bとを従来方法で形成する場合と比較して、素子分離膜を形成するための熱酸化処理の工程と酸化窓の形成工程とを1回に削減することが可能になる。   The first element isolation film 16a and the second element isolation film 16b are formed by the same thermal oxidation process. In addition, the formation of the first oxidation window 15a and the formation of the second oxidation window 15b, which require high alignment accuracy, are performed in the same process. Therefore, compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the thermal oxidation process for forming the element isolation film and the oxidation window are formed. It is possible to reduce the number of forming steps to one.

(第6実施形態)
図6は、請求項4記載の発明を適用した第6実施形態の半導体装置の製造方法を説明するための断面工程図であり、以下にこの図を用いて第6実施形態を説明する。先ず、第1工程では、図6(1)に示すように、上記半導体基板11上にパッド酸化膜12を成膜する。
(Sixth embodiment)
FIG. 6 is a cross-sectional process diagram for explaining a method of manufacturing a semiconductor device according to a sixth embodiment to which the invention described in claim 4 is applied. The sixth embodiment will be described below with reference to this drawing. First, in the first step, a pad oxide film 12 is formed on the semiconductor substrate 11 as shown in FIG.

次に、第2工程では、図6(2)に示すように、パッド酸化膜12上に第1窒化シリコン膜61を成膜する。その後、第2領域11bの第1窒化シリコン膜61を覆う形状のレジストパターン(図示省略)を形成し、このレジストパターンをマスクに用いて第1領域11aの第1窒化シリコン膜61を全面エッチング除去する。ここでは、エッチングによるダメージが第1領域11aのパッド酸化膜12に加わり、これによって第1領域11aに素子分離膜を形成する際に半導体基板11が窒化されることを防止するために、ウェットエッチングを行うこととする。この際、エッチング溶液として熱リン酸を用いることで、パッド酸化膜12に対して良好な選択比を保って第1窒化シリコン膜61のエッチングを行い、パッド酸化膜12の膜厚を保つ。   Next, in the second step, as shown in FIG. 6B, a first silicon nitride film 61 is formed on the pad oxide film 12. Thereafter, a resist pattern (not shown) is formed so as to cover the first silicon nitride film 61 in the second region 11b, and the first silicon nitride film 61 in the first region 11a is removed by etching using the resist pattern as a mask. To do. Here, in order to prevent the semiconductor substrate 11 from being nitrided when an element isolation film is formed in the first region 11a due to etching damage applied to the pad oxide film 12 in the first region 11a, wet etching is performed. To do. At this time, by using hot phosphoric acid as an etching solution, the first silicon nitride film 61 is etched while maintaining a good selection ratio with respect to the pad oxide film 12, and the film thickness of the pad oxide film 12 is maintained.

その後、図6(3)に示すように、第1領域11aのパッド酸化膜12上及び第2領域11bの第1窒化シリコン膜61上に、第2窒化シリコン膜62を成膜する。これによって、第1領域11aには、第2窒化シリコン膜62からなる第1酸化防止膜13aを形成する。一方、第2領域11bには、第1窒化シリコン膜61と第2窒化シリコン膜62とからなる第2酸化防止膜13bを形成する。以上によって、エッチングによる損傷を生じさせることなく、かつ膜厚の制御性良く、第1酸化防止膜13aとこれよりも膜厚の厚い第2酸化防止膜13bとを形成する。   Thereafter, as shown in FIG. 6C, a second silicon nitride film 62 is formed on the pad oxide film 12 in the first region 11a and the first silicon nitride film 61 in the second region 11b. As a result, the first antioxidant film 13a made of the second silicon nitride film 62 is formed in the first region 11a. On the other hand, in the second region 11b, a second antioxidant film 13b composed of a first silicon nitride film 61 and a second silicon nitride film 62 is formed. As described above, the first antioxidant film 13a and the second antioxidant film 13b having a larger film thickness are formed without causing damage due to etching and with good controllability of the film thickness.

尚、各酸化防止膜13a,13bにエッチングによる損傷が生じた場合には、以降の素子分離膜を形成する工程で上記酸化防止膜が部分的に耐酸化性のマスクにならない場合がある。しかし、このような不具合を考慮する必要のない場合には、パッド酸化膜12上に窒化シリコン膜を成膜し、第1領域11aにおける窒化シリコン膜部分のみを所定深さに全面エッチバックすることで、この窒化シリコン膜からなる第1酸化防止膜13a及び第2酸化防止膜13bを形成しても良い。   Note that when the antioxidant films 13a and 13b are damaged by etching, the antioxidant film may not partially become an oxidation-resistant mask in the subsequent process of forming the element isolation film. However, when it is not necessary to consider such a problem, a silicon nitride film is formed on the pad oxide film 12, and only the silicon nitride film portion in the first region 11a is etched back to a predetermined depth. Thus, the first antioxidant film 13a and the second antioxidant film 13b made of this silicon nitride film may be formed.

次に、第3工程では、図6(4)に示すように、リソグラフィー技術によって第1酸化防止膜13a及び第2酸化防止膜13b上にレジストパターン63を形成する。このレジストパターン63は、第1領域11a及び第2領域11bの素子分離膜形成部分に対応する開口パターンを有するものである。その後、このレジストパターン63をマスク用いて第1酸化防止膜13a、第2酸化防止膜13b及びパッド酸化膜12のエッチングを行う。これによって、第1領域11aにおける第1酸化防止膜13a及びパッド酸化膜12に半導体基板11にまで達する第1酸化窓15aを形成し、これと同時に第2領域11bにおける第2酸化防止膜13b及びパッド酸化膜12に半導体基板11にまで達する第2酸化窓15bを形成する。   Next, in the third step, as shown in FIG. 6D, a resist pattern 63 is formed on the first antioxidant film 13a and the second antioxidant film 13b by lithography. The resist pattern 63 has an opening pattern corresponding to the element isolation film forming portions of the first region 11a and the second region 11b. Thereafter, the first antioxidant film 13a, the second antioxidant film 13b, and the pad oxide film 12 are etched using the resist pattern 63 as a mask. Thus, a first oxidation window 15a reaching the semiconductor substrate 11 is formed in the first antioxidant film 13a and the pad oxide film 12 in the first region 11a, and at the same time, the second antioxidant film 13b in the second region 11b and A second oxidation window 15 b reaching the semiconductor substrate 11 is formed in the pad oxide film 12.

その後、第4工程では、図6(5)に示すように、上記レジストパターン(63)を除去した後、900℃〜1100℃で熱酸化処理を行うことによって、第1酸化窓15a及び第2酸化窓15bの底面層に膜厚400nm〜600nmの酸化膜を成長させ、第1領域11aに上記酸化膜からなる第1素子分離膜16aを形成し、第2領域11bに上記酸化膜からなる第2素子分離膜16bを形成する。   Thereafter, in the fourth step, as shown in FIG. 6 (5), after removing the resist pattern (63), a thermal oxidation process is performed at 900 ° C. to 1100 ° C. to thereby form the first oxidation window 15a and the second oxidation window 15a. An oxide film having a film thickness of 400 nm to 600 nm is grown on the bottom layer of the oxidation window 15b, the first element isolation film 16a made of the oxide film is formed in the first region 11a, and the oxide film made of the oxide film is formed in the second region 11b. A two-element isolation film 16b is formed.

上記第6実施形態の製造方法では、第1酸化防止膜13aが形成された第1領域11aに第1素子分離膜16aが形成され、第1酸化防止膜13aよりも膜厚の厚い第2酸化防止膜13bが形成された第2領域11bに第2素子分離膜16bが形成される。このため、第1素子分離膜16aは、第2素子分離膜16bよりもバーズビークの大きいものになる。したがって、第1領域11aには、高電圧が印加される周辺素子の分離に適するバーズビークの大きい第1素子分離膜16aが形成され、一方、第2領域11bには、微細化された機能素子の高集積化を妨げることのないバーズビークの小さい第2素子分離膜16bが形成されることになる。   In the manufacturing method of the sixth embodiment, the first element isolation film 16a is formed in the first region 11a where the first antioxidant film 13a is formed, and the second oxidation film having a thickness larger than that of the first antioxidant film 13a. A second element isolation film 16b is formed in the second region 11b where the prevention film 13b is formed. For this reason, the first element isolation film 16a is larger in bird's beak than the second element isolation film 16b. Accordingly, the first element isolation film 16a having a large bird's beak suitable for isolation of peripheral elements to which a high voltage is applied is formed in the first area 11a, while the miniaturized functional element is formed in the second area 11b. The second element isolation film 16b having a small bird's beak that does not hinder high integration is formed.

ここでは、上記第5実施形態と同様に、第1素子分離膜16aと第2素子分離膜16bとは、同一の熱酸化処理によって形成され、しかも第1酸化窓15aの形成と第2酸化窓15bの形成とが同一工程で行われる。このことから、異なる形状の第1素子分離膜16aと第2素子分離膜16bとを従来方法で形成する場合と比較して、素子分離膜を形成するための熱酸化処理の工程と酸化窓の形成工程とを1回に削減することが可能になる。   Here, as in the fifth embodiment, the first element isolation film 16a and the second element isolation film 16b are formed by the same thermal oxidation treatment, and the first oxidation window 15a and the second oxidation window are formed. The formation of 15b is performed in the same process. Therefore, compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the thermal oxidation process for forming the element isolation film and the oxidation window are formed. It is possible to reduce the number of forming steps to one.

(第7実施形態)
図7は、請求項5記載の発明を適用した半導体装置の製造方法を説明するための断面工程図であり、以下にこの図を用いて第7実施形態を説明する。先ず、第1工程では、図7(1)に示すように、上記半導体基板11上に第1酸化シリコン膜71を成膜し、当該第1酸化シリコン膜71上に第1窒化シリコン膜72を成膜する。その後、第2領域11bの第1窒化シリコン膜72を覆う形状のレジストパターン(図示省略)を形成し、このレジストパターンをマスクに用いて第1領域11aの第1窒化シリコン膜72及び第1酸化シリコン膜71を全面エッチング除去する。ここでは、熱リン酸を用いて第1窒化シリコン膜72をウェットエッチングした後、フッ化水素水を用いて第1酸化シリコン膜71をウェットエッチングすることとする。これによって、第2領域11bにおける半導体基板11上に、第1酸化シリコン膜71からなる第2パッド酸化膜12bを形成する。
(Seventh embodiment)
FIG. 7 is a cross-sectional process diagram for explaining a method of manufacturing a semiconductor device to which the invention of claim 5 is applied, and the seventh embodiment will be described below with reference to this figure. First, in the first step, as shown in FIG. 7A, a first silicon oxide film 71 is formed on the semiconductor substrate 11, and a first silicon nitride film 72 is formed on the first silicon oxide film 71. Form a film. Thereafter, a resist pattern (not shown) having a shape covering the first silicon nitride film 72 in the second region 11b is formed, and the first silicon nitride film 72 and the first oxidation in the first region 11a are formed using this resist pattern as a mask. The entire surface of the silicon film 71 is removed by etching. Here, the first silicon nitride film 72 is wet etched using hot phosphoric acid, and then the first silicon oxide film 71 is wet etched using hydrogen fluoride water. Thus, a second pad oxide film 12b made of the first silicon oxide film 71 is formed on the semiconductor substrate 11 in the second region 11b.

次に、上記レジストパターンを除去した後、図7(2)に示すように、第1窒化シリコン膜72をマスクに用いた熱酸化処理を行うことによって、第1領域11aにおける半導体基板11の表面層を酸化成長させて第1パッド酸化膜12aを形成する。この第1パッド酸化膜12aは、第2パッド酸化膜12bよりも膜厚が厚くなるように成膜する。以上のようにして、それぞれ個別の工程で膜厚の制御性良く、第1パッド酸化膜12aと第2パッド酸化膜12bとを形成する。   Next, after removing the resist pattern, as shown in FIG. 7B, the surface of the semiconductor substrate 11 in the first region 11a is performed by performing thermal oxidation using the first silicon nitride film 72 as a mask. The layer is oxidized and grown to form a first pad oxide film 12a. The first pad oxide film 12a is formed to be thicker than the second pad oxide film 12b. As described above, the first pad oxide film 12a and the second pad oxide film 12b are formed in each individual process with good film thickness controllability.

その後、第1領域11aにおける第1パッド酸化膜12a上及び第2領域11bにおける第1窒化シリコン膜72上に第2窒化シリコン膜73を成膜する。これによって、第1領域11aの第1パッド酸化膜12a上には、第2窒化シリコン膜73からなる第1酸化防止膜13aを形成する。一方、第2領域11bの第2パッド酸化膜12b上には、第1窒化シリコン膜72と第2窒化シリコン膜73とからなる第2酸化防止膜13bを形成する。この第2酸化防止膜13bは、第1酸化防止膜13aよりも膜厚の厚いものになる。   Thereafter, a second silicon nitride film 73 is formed on the first pad oxide film 12a in the first region 11a and on the first silicon nitride film 72 in the second region 11b. As a result, the first antioxidant film 13a made of the second silicon nitride film 73 is formed on the first pad oxide film 12a in the first region 11a. On the other hand, on the second pad oxide film 12b in the second region 11b, a second antioxidant film 13b composed of a first silicon nitride film 72 and a second silicon nitride film 73 is formed. The second antioxidant film 13b is thicker than the first antioxidant film 13a.

次に、第2工程では、図7(3)に示すように、リソグラフィー技術によって第1酸化防止膜13a及び第2酸化防止膜13b上にレジストパターン74を形成する。このレジストパターン74は、第1領域11a及び第2領域11bの素子分離膜形成部分に対応する開口パターンを有するものである。その後、このレジストパターン74をマスク用いて第1酸化防止膜13a、第2酸化防止膜13b、第1パッド酸化膜12a及び第2パッド酸化膜12bのエッチングを行う。これによって、第1領域11aにおける第1酸化防止膜13a及び第1パッド酸化膜12aに半導体基板11にまで達する第1酸化窓15aを形成し、これと同時に第2領域11bにおける第2酸化防止膜13b及び第2パッド酸化膜12bに半導体基板11にまで達する第2酸化窓15bを形成する。   Next, in the second step, as shown in FIG. 7C, a resist pattern 74 is formed on the first antioxidant film 13a and the second antioxidant film 13b by lithography. The resist pattern 74 has an opening pattern corresponding to the element isolation film forming portions of the first region 11a and the second region 11b. Thereafter, the first antioxidant film 13a, the second antioxidant film 13b, the first pad oxide film 12a, and the second pad oxide film 12b are etched using the resist pattern 74 as a mask. Thus, the first oxidation window 15a reaching the semiconductor substrate 11 is formed in the first antioxidant film 13a and the first pad oxide film 12a in the first region 11a, and at the same time, the second antioxidant film in the second region 11b. A second oxidation window 15b reaching the semiconductor substrate 11 is formed in 13b and the second pad oxide film 12b.

その後、第3工程では、図7(4)に示すように、上記レジストパターン(74)を除去した後、900℃〜1100℃で熱酸化処理を行うことによって、第1酸化窓15a及び第2酸化窓15bの底面層に膜厚400nm〜600nmの酸化膜を成長させ、第1領域11aに上記酸化膜からなる第1素子分離膜16aを形成し、第2領域11bに上記酸化膜からなる第2素子分離膜16bを形成する。   Thereafter, in the third step, as shown in FIG. 7 (4), after removing the resist pattern (74), a thermal oxidation process is performed at 900 ° C. to 1100 ° C., whereby the first oxidation window 15a and the second oxidation window 15a. An oxide film having a film thickness of 400 nm to 600 nm is grown on the bottom layer of the oxidation window 15b, the first element isolation film 16a made of the oxide film is formed in the first region 11a, and the oxide film made of the oxide film is formed in the second region 11b. A two-element isolation film 16b is formed.

上記第7実施形態の製造方法では、第1パッド酸化膜12a及び第1酸化防止膜13aが形成された第1領域11aに第1素子分離膜16aが形成され、第1パッド酸化膜12aよりも膜厚の薄い第2パッド酸化膜12b及び第1酸化防止膜13aよりも膜厚の厚い第2酸化防止膜13bが形成された第2領域11bに第2素子分離膜16bが形成される。このため、第1素子分離膜16aは、第2素子分離膜16bよりもバーズビークの大きいものになる。したがって、第1領域11aには、高電圧が印加される周辺素子の分離に適するバーズビークの大きい第1素子分離膜16aが形成され、一方、第2領域11bには、微細化された機能素子の高集積化を妨げることのないバーズビークの小さい第2素子分離膜16bが形成されることになる。   In the manufacturing method of the seventh embodiment, the first element isolation film 16a is formed in the first region 11a where the first pad oxide film 12a and the first anti-oxidation film 13a are formed, and more than the first pad oxide film 12a. The second element isolation film 16b is formed in the second region 11b where the second antioxidant film 13b having a larger thickness than the second pad oxide film 12b and the first antioxidant film 13a having a smaller film thickness is formed. For this reason, the first element isolation film 16a is larger in bird's beak than the second element isolation film 16b. Accordingly, the first element isolation film 16a having a large bird's beak suitable for isolation of peripheral elements to which a high voltage is applied is formed in the first area 11a, while the miniaturized functional element is formed in the second area 11b. The second element isolation film 16b having a small bird's beak that does not hinder high integration is formed.

そして、上記第5実施形態及び第6実施形態と同様に、第1素子分離膜16aと第2素子分離膜16bとは、同一の熱酸化処理によって形成され、しかも第1酸化窓15aの形成と第2酸化窓15bの形成とが同一工程で行われる。このことから、異なる形状の第1素子分離膜16aと第2素子分離膜16bとを従来方法で形成する場合と比較して、素子分離膜を形成するための熱酸化処理の工程と酸化窓の形成工程とを1回に削減することが可能になる。   As in the fifth and sixth embodiments, the first element isolation film 16a and the second element isolation film 16b are formed by the same thermal oxidation process, and the first oxidation window 15a is formed. The formation of the second oxidation window 15b is performed in the same process. Therefore, compared with the case where the first element isolation film 16a and the second element isolation film 16b having different shapes are formed by the conventional method, the thermal oxidation process for forming the element isolation film and the oxidation window are formed. It is possible to reduce the number of forming steps to one.

第1実施形態の半導体装置の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of the semiconductor device of 1st Embodiment. 第2実施形態の半導体装置の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of the semiconductor device of 2nd Embodiment. 第3実施形態の半導体装置の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of the semiconductor device of 3rd Embodiment. 第4実施形態の半導体装置の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of the semiconductor device of 4th Embodiment. 第5実施形態の半導体装置の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of the semiconductor device of 5th Embodiment. 第6実施形態の半導体装置の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of the semiconductor device of 6th Embodiment. 第7実施形態の半導体装置の製造方法を説明する断面工程図である。It is sectional process drawing explaining the manufacturing method of the semiconductor device of 7th Embodiment.

符号の説明Explanation of symbols

11 半導体基板
11a 第1領域
11b 第2領域
12 パッド酸化膜
12a 第1パッド酸化膜
12b 第2パッド酸化膜
13 酸化防止膜
13a 第1酸化防止膜
13b 第2酸化防止膜
15a 第1酸化窓
15b 第2酸化窓
16 酸化膜
16a 第1素子分離膜
16b 第2素子分離膜
h 溝
11 Semiconductor substrate 11a First region 11b Second region 12 Pad oxide film 12a First pad oxide film 12b Second pad oxide film 13 Antioxidant film 13a First antioxidant film 13b Second antioxidant film 15a First oxidation window 15b First 2 Oxidation window 16 Oxide film 16a First element isolation film 16b Second element isolation film h Groove

Claims (2)

半導体基板の第1領域上と第2領域上とにパッド酸化膜及び酸化防止膜を下層から順に成膜する第1工程と、
前記第1領域における前記パッド酸化膜及び酸化防止膜に前記半導体基板にまで達する第1酸化窓をパターン形成する第2工程と、
熱酸化法によって、前記第1酸化窓の底面層に酸化膜を成長させる第3工程と、
前記第1酸化窓底面の酸化膜をエッチングし、当該第1酸化窓底面の半導体基板の表面に溝を形成する第4工程と、
前記第2領域における前記パッド酸化膜及び酸化防止膜に前記半導体基板にまで達する第2酸化窓をパターン形成する第5工程と、
熱酸化法によって、前記第1酸化窓及び前記第2酸化窓の底面層に酸化膜を成長させ、前記第1領域に当該酸化膜からなる第1素子分離膜を形成すると共に、前記第2領域に当該酸化膜からなる第2素子分離膜を形成する第6工程と、
を行うことを特徴とする半導体装置の製造方法。
A first step of sequentially forming a pad oxide film and an antioxidant film on a first region and a second region of a semiconductor substrate in order from the lower layer;
A second step of patterning a first oxidation window reaching the semiconductor substrate on the pad oxide film and the antioxidant film in the first region;
A third step of growing an oxide film on the bottom layer of the first oxidation window by thermal oxidation;
Etching the oxide film on the bottom surface of the first oxidation window, and forming a groove on the surface of the semiconductor substrate on the bottom surface of the first oxidation window;
A fifth step of patterning a second oxidation window reaching the semiconductor substrate in the pad oxide film and the antioxidant film in the second region;
An oxide film is grown on the bottom layer of the first oxidation window and the second oxidation window by a thermal oxidation method, and a first element isolation film made of the oxide film is formed in the first area, and the second area A sixth step of forming a second element isolation film made of the oxide film,
A method of manufacturing a semiconductor device.
半導体基板の第1領域上と第2領域上とにパッド酸化膜及び酸化防止膜を下層から順に成膜する第1工程と、
前記第1領域における前記酸化防止膜及び前記パッド酸化膜に前記半導体基板にまで達する第1酸化窓をパターン形成すると共に、前記第2領域における前記酸化防止膜及び前記パッド酸化膜に前記半導体基板にまで達する第2酸化窓をパターン形成する第2工程と、
熱酸化法によって、前記第1酸化窓及び第2酸化窓の底面層に酸化膜を成長させる第3工程と、
前記第2酸化窓底面の前記酸化膜のみをエッチングして、当該第2領域の半導体基板の表面に溝を形成する第4工程と、
熱酸化法によって、前記第1酸化窓底面の前記酸化膜を成長させて第1素子分離膜を形成すると共に、前記第2領域の酸化窓の底面に新たに成長させた酸化膜からなる第2素子分離膜を形成する第5工程と、
を行うことを特徴とする半導体装置の製造方法。
A first step of sequentially forming a pad oxide film and an antioxidant film on a first region and a second region of a semiconductor substrate in order from the lower layer;
The antioxidant film and the pad oxide film in the first region are patterned to form a first oxidation window reaching the semiconductor substrate, and the antioxidant film and the pad oxide film in the second region are formed on the semiconductor substrate. A second step of patterning a second oxidation window reaching up to
A third step of growing an oxide film on a bottom layer of the first oxidation window and the second oxidation window by a thermal oxidation method;
A fourth step of etching only the oxide film on the bottom surface of the second oxide window to form a groove in the surface of the semiconductor substrate in the second region;
A first element isolation film is formed by growing the oxide film on the bottom surface of the first oxide window by a thermal oxidation method, and a second oxide film is formed on the bottom surface of the oxidation window in the second region. A fifth step of forming an element isolation film;
A method for manufacturing a semiconductor device, comprising:
JP2005157194A 2005-05-30 2005-05-30 Manufacturing method of semiconductor device Expired - Fee Related JP4387984B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005157194A JP4387984B2 (en) 2005-05-30 2005-05-30 Manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005157194A JP4387984B2 (en) 2005-05-30 2005-05-30 Manufacturing method of semiconductor device

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP20574397A Division JP3853916B2 (en) 1997-07-31 1997-07-31 Manufacturing method of semiconductor device

Publications (2)

Publication Number Publication Date
JP2005294862A JP2005294862A (en) 2005-10-20
JP4387984B2 true JP4387984B2 (en) 2009-12-24

Family

ID=35327372

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005157194A Expired - Fee Related JP4387984B2 (en) 2005-05-30 2005-05-30 Manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP4387984B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5994238B2 (en) * 2011-11-25 2016-09-21 トヨタ自動車株式会社 Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2005294862A (en) 2005-10-20

Similar Documents

Publication Publication Date Title
JP3853916B2 (en) Manufacturing method of semiconductor device
CN100481375C (en) Method and structure of double lining for isolating shallow slot
JP4387984B2 (en) Manufacturing method of semiconductor device
KR100442852B1 (en) How to form trench isolation region
JP7645729B2 (en) Method for manufacturing semiconductor device
US5858860A (en) Methods of fabricating field isolated semiconductor devices including step reducing regions
JP2000100927A (en) Method for manufacturing semiconductor device having trench device isolation region
JP3748867B2 (en) Manufacturing method of semiconductor device
KR20010107707A (en) Method for manufacturing semiconductor device having a sti structure
US20090170276A1 (en) Method of Forming Trench of Semiconductor Device
US6245643B1 (en) Method of removing polysilicon residual in a LOCOS isolation process using an etching selectivity solution
JP2006024605A (en) Manufacturing method of semiconductor integrated circuit device
JP2008016499A (en) Semiconductor device, and its fabrication process
US7585736B2 (en) Method of manufacturing semiconductor device with regard to film thickness of gate oxide film
JP5130677B2 (en) Manufacturing method of semiconductor devices
KR100801733B1 (en) Trench isolation layer formation method having sidewall oxide films of different thicknesses
KR100758494B1 (en) Isolation Regions of Semiconductor Devices and Formation Methods
JPH0210729A (en) Formation of field insulating film
KR20030052663A (en) method for isolating semiconductor device
JP4242330B2 (en) Semiconductor device and manufacturing method thereof
KR100725350B1 (en) Method for forming STI in semiconductor manufacturing process and semiconductor device
JP4905145B2 (en) Manufacturing method of semiconductor device
KR100548520B1 (en) Device Separating Method of Semiconductor Device
KR100587607B1 (en) Manufacturing method of semiconductor device
JP2009059903A (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20081203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090616

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090813

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090814

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091001

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121009

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131009

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees