JP4389625B2 - Driving method of electron source - Google Patents
Driving method of electron source Download PDFInfo
- Publication number
- JP4389625B2 JP4389625B2 JP2004093319A JP2004093319A JP4389625B2 JP 4389625 B2 JP4389625 B2 JP 4389625B2 JP 2004093319 A JP2004093319 A JP 2004093319A JP 2004093319 A JP2004093319 A JP 2004093319A JP 4389625 B2 JP4389625 B2 JP 4389625B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage period
- electron
- surface electrode
- passage layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Cold Cathode And The Manufacture (AREA)
Description
本発明は、固体である電子通過層の主表面に設けた表面電極と、表面電極とは電子通過層を介して対向する下部電極との間に表面電極を高電位側とするように電圧を印加することによって電子を放射させる電界放射型の電子源の駆動方法に関するものである。 In the present invention, a voltage is applied so that the surface electrode is on the high potential side between the surface electrode provided on the main surface of the electron passing layer that is solid and the lower electrode facing the surface electrode through the electron passing layer. The present invention relates to a driving method of a field emission type electron source that emits electrons when applied.
この種の電界放射型の電子源には各種原理のものが提案されており、たとえば図6に示すように、ガラス基板あるいはセラミック基板のような絶縁基板からなる支持基板1の上に下部電極2を配置し、下部電極2と表面電極3との間に半導体からなる電子通過層4を介在させた構造を有するものが知られている。電子通過層4には種々構造が知られており、たとえば、電子通過層4を酸化シリコンや窒化シリコンや酸化アルミニウムのような絶縁体層で形成したMIM構造の電子源や、電子通過層4に多孔質多結晶シリコンのような微細構造を持つ強電界ドリフト層を形成した電子源などが知られている。いずれの電子源も下部電極2と表面電極3との間に表面電極3が高電位となる電圧を印加し、電子通過層4に電界を作用させることによって固体である電子通過層4から表面電極3をトンネルした電子を放出させる。
Various types of field emission type electron sources have been proposed. For example, as shown in FIG. 6, a
図6に示す例は、微細構造を持つ電子通過層4を設けた電子源であって、電子通過層4は、ノンドープの多結晶シリコンに対して陽極酸化のようなナノ結晶化処理を実施することによって図7に示すような強電界ドリフト層を持つ構造に形成される。電子通過層4に形成される強電界ドリフト層は、図7に示すように、内部構造として、電子通過層4の厚み方向に延びる多結晶シリコンからなる多数本の柱状のグレイン41を有し、グレイン41の間にナノメートルオーダの多数個のシリコンの微結晶42が存在している。また、グレイン41および微結晶42の表面には、それぞれ微結晶42の粒径よりも小さい膜厚のシリコンの酸化膜が絶縁膜43,44として形成されている(たとえば、特許文献1参照)。
The example shown in FIG. 6 is an electron source provided with an
この構造の電子源は、図6に示すように、表面電極3にコレクタ電極6を対向させて用いられ、下部電極2と表面電極3との間に表面電極3を下部電極2よりも高電位とするように電源回路5から直流電圧を印加し、さらにコレクタ電極6と表面電極3との間にコレクタ電極6が表面電極3よりも高電位となるように直流電源7により直流電圧を印加する。図6の関係で電圧を印加すると、下部電極2から電子通過層4に電子が注入される。電子通過層4の内部では、絶縁膜43,44に集中的に電界が生じており絶縁膜43,44は非常に薄いから、絶縁膜43に生じる電界の電界強度がきわめて大きくなる。したがって、電子通過層4に注入された電子は、絶縁膜43,44に生じる強電界により加速され、グレイン41の間の領域を表面電極3に向かってドリフトし、表面電極3をトンネルして空中に放射される。すなわち、電子通過層4の内部において、電子は絶縁膜43,44に沿って移動するから微結晶42でほとんど散乱されることがなく、表面電極3に向かって大きな速度で移動し表面電極3を容易にトンネルする。
As shown in FIG. 6, the electron source having this structure is used with the
ところで、特許文献1には、電子通過層4の中に存在する欠陥、不純物、ダングリングボンドなどによるトラップに捕獲されている電子を電子通過層4の外に放出させるために、表面電極3を下部電極2に対して高電位とする順電圧期間(特許文献1では、順バイアスを印加する期間)のほかに、表面電極3を下部電極2に対して低電位とする逆電圧期間(特許文献1では、逆バイアス電圧を印加する期間)を設ける技術が記載されている。また、特許文献1に記載の技術では、下部電極2と表面電極3との間に印加する電圧を管理しており、順電圧期間において印加する電圧と逆電圧期間において印加する電圧との大小関係や印加時間についての規定が記載されている。
ところで、特許文献1に記載の技術では、下部電極2と表面電極3との間に印加する電圧を管理しているものであるから、絶縁膜43,44の一部に絶縁破壊が生じたような場合には、電子通過層4に過大な電流が流れ、大きなジュール熱が発生して電子通過層4の劣化を促進するおそれがある。絶縁膜43,44の絶縁破壊は、たとえば電子通過層4の内部に形成されたトラップに電子が捕獲されたり、電子通過層4が経時的に劣化したりすることによって、電子通過層4の内部において局所的に電界が集中することにより生じると考えられる。要するに、特許文献1に記載の技術は、電子通過層4への印加電圧を制御する構成であるから、電子通過層43の内部において局所的に電流が流れやすい部位が生じ抵抗値が減少しているような場合に、印加電圧を維持するために電子通過層4を通過する電流が増加し、ジュール熱によって電子通過層4の劣化が促進されるおそれを有している。
By the way, in the technique described in
本発明は上記事由に鑑みて為されたものであり、その目的は、順電圧期間と逆電圧期間とにかかわらず電子通過層を過電流が通過しないようにし、電子通過層の劣化を抑制した電子源の駆動方法を提供することにある。 The present invention has been made in view of the above reasons, and its purpose is to prevent overcurrent from passing through the electron passage layer regardless of the forward voltage period and the reverse voltage period, and to suppress deterioration of the electron passage layer. It is to provide a driving method of an electron source.
請求項1の発明は、電子通過層の主表面に設けた表面電極と表面電極と対向する下部電極との間に表面電極を下部電極よりも高電位とするように電圧を印加し電子通過層に電界を作用させることにより電子通過層から表面電極をトンネルする電子を放射する電子源の駆動方法であって、表面電極と下部電極との間に表面電極を下部電極よりも高電位とした電圧を印加する順電圧期間と、表面電極と下部電極との間に表面電極を下部電極よりも低電位とした電圧を印加する逆電圧期間とを設け、順電圧期間および逆電圧期間において電子通過層を通過する電流を設定値に保ち、かつ逆電圧期間において電子通過層に流れる電流の電流密度が、順電圧期間において電子通過層に流れる電流の電流密度以下になるように電子通過層に流れる電流の振幅を設定していることを特徴とする。 According to the first aspect of the present invention, a voltage is applied between the surface electrode provided on the main surface of the electron passage layer and the lower electrode facing the surface electrode so that the surface electrode has a higher potential than the lower electrode, and the electron passage layer A method of driving an electron source that emits electrons that tunnel through the surface electrode from the electron passage layer by applying an electric field to the surface, and the voltage between the surface electrode and the lower electrode is higher than the lower electrode. And a reverse voltage period for applying a voltage at which the surface electrode has a lower potential than the lower electrode is provided between the surface electrode and the lower electrode, and the electron passage layer is provided in the forward voltage period and the reverse voltage period. Current flowing through the electron passage layer so that the current density of the current flowing through the electron passage layer during the reverse voltage period is equal to or lower than the current density of the current flowing through the electron passage layer during the forward voltage period. Swing Characterized in that it sets the.
この方法によれば、電子通過層を通過する電流を設定値に保っているから、順電圧期間と逆電圧期間とにかかわらず電子通過層を過電流が通過することがなく、電子通過層の劣化を抑制することができる。すなわち、電子通過層の一部に絶縁破壊が生じていても、逆電圧期間における絶縁破壊の進行を抑制することができる。 According to this method, since the current passing through the electron passage layer is maintained at a set value, overcurrent does not pass through the electron passage layer regardless of the forward voltage period and the reverse voltage period, and Deterioration can be suppressed. That is, even if dielectric breakdown occurs in part of the electron passage layer, the progress of dielectric breakdown during the reverse voltage period can be suppressed.
請求項2の発明は、電子通過層の主表面に設けた表面電極と表面電極と対向する下部電極との間に表面電極を下部電極よりも高電位とするように電圧を印加し電子通過層に電界を作用させることにより電子通過層から表面電極をトンネルする電子を放射する電子源の駆動方法であって、表面電極と下部電極との間に表面電極を下部電極よりも高電位とした電圧を印加する順電圧期間と、表面電極と下部電極との間に表面電極を下部電極よりも低電位とした電圧を印加する逆電圧期間とを設け、順電圧期間および逆電圧期間において電子通過層を通過する電流を設定値に保ち、かつ逆電圧期間において電子通過層を移動する電荷量が、順電圧期間において電子通過層を移動する電荷量以下になるように電子通過層に流れる電流の振幅と電流を流す時間とを設定していることを特徴とする。 According to a second aspect of the present invention, a voltage is applied between the surface electrode provided on the main surface of the electron passage layer and the lower electrode facing the surface electrode so that the surface electrode has a higher potential than the lower electrode, and the electron passage layer. A method of driving an electron source that emits electrons that tunnel through the surface electrode from the electron passage layer by applying an electric field to the surface, and the voltage between the surface electrode and the lower electrode is higher than the lower electrode. And a reverse voltage period for applying a voltage at which the surface electrode has a lower potential than the lower electrode is provided between the surface electrode and the lower electrode, and the electron passage layer is provided in the forward voltage period and the reverse voltage period. The amplitude of the current flowing through the electron passage layer so that the amount of charge moving through the electron passage layer during the reverse voltage period is equal to or less than the amount of charge moving through the electron passage layer during the forward voltage period. And current flow Characterized in that it sets the time and.
この方法によれば、電子通過層を通過する電流を設定値に保っているから、順電圧期間と逆電圧期間とにかかわらず電子通過層を過電流が通過することがなく、電子通過層の劣化を抑制することができる。すなわち、電子通過層の一部に絶縁破壊が生じていても、逆電圧期間における絶縁破壊の進行を抑制することができる。しかも、順電圧期間と逆電圧期間との電荷量を規定することによって、順電圧期間に電子通過層の内部のトラップに捕獲された電子を解放するのに過不足が生じないように逆電圧期間における電荷量を調節することによって、逆電圧期間において電子源に対する損傷を与えることなくトラップに捕獲された電子を解放することができる。また、電子通過層を移動する電荷量は、電子通過層を通過する電流の振幅と時間との関数であるから、時間を長くすることによって振幅を小さくすることができ、結果的に電子通過層に印加する電圧が低下し、逆電圧期間における電子通過層へのストレスを小さくすることができる。 According to this method, since the current passing through the electron passage layer is maintained at a set value, overcurrent does not pass through the electron passage layer regardless of the forward voltage period and the reverse voltage period, and Deterioration can be suppressed. That is, even if dielectric breakdown occurs in part of the electron passage layer, the progress of dielectric breakdown during the reverse voltage period can be suppressed. In addition, by defining the amount of charge between the forward voltage period and the reverse voltage period, the reverse voltage period prevents the electrons trapped in the trap inside the electron passage layer from being excessive or insufficient during the forward voltage period. By adjusting the charge amount at, electrons trapped in the trap can be released without damaging the electron source during the reverse voltage period. In addition, since the amount of charge moving through the electron passage layer is a function of the amplitude of the current passing through the electron passage layer and time, the amplitude can be reduced by increasing the time, resulting in the electron passage layer. The voltage applied to the voltage decreases, and the stress on the electron passage layer during the reverse voltage period can be reduced.
請求項3の発明は、請求項2の発明において、前記順電圧期間と前記逆電圧期間とに前記電子通過層に流す電流をそれぞれ矩形波のパルス電流としたことを特徴とする。 According to a third aspect of the present invention, in the second aspect of the present invention, the current that flows through the electron passage layer during the forward voltage period and the reverse voltage period is a rectangular wave pulse current.
この方法によれば、順電圧期間と逆電圧期間とにおいて矩形波のパルス電流を流しているから、電荷量を電流値とパルス幅との積で決定でき電荷量の管理が容易である。 According to this method, since a rectangular wave pulse current flows in the forward voltage period and the reverse voltage period, the charge amount can be determined by the product of the current value and the pulse width, and the charge amount can be easily managed.
請求項4の発明は、請求項3の発明において、前記逆電圧期間には複数個のパルス電流を前記電子通過層に間欠的に流すことを特徴とする。 According to a fourth aspect of the present invention, in the third aspect of the present invention, a plurality of pulse currents are intermittently passed through the electron passage layer during the reverse voltage period.
この方法によれば、逆電圧期間において電子通過層に電流を間欠的に流すから、電子通過層の温度上昇が抑制され、温度上昇に伴う劣化が抑制される。 According to this method, since current is intermittently passed through the electron passage layer during the reverse voltage period, the temperature increase of the electron passage layer is suppressed, and deterioration due to the temperature increase is suppressed.
請求項5の発明では、請求項3または請求項4の発明において、前記逆電圧期間における1個のパルス電流のオン期間は、前記順電圧期間における1個のパルス電流のオン期間以下に設定されていることを特徴とする。 According to a fifth aspect of the present invention, in the third or fourth aspect of the invention, the ON period of one pulse current in the reverse voltage period is set to be less than or equal to the ON period of one pulse current in the forward voltage period. It is characterized by.
この方法によれば、逆電圧期間におけるパルス電流の振幅が順電圧期間におけるパルス電流の振幅と等しい場合でも、逆電圧期間の電荷量を順電圧期間よりも小さくすることになるから、逆電圧期間の発熱量を抑制することができる。 According to this method, even when the amplitude of the pulse current in the reverse voltage period is equal to the amplitude of the pulse current in the forward voltage period, the charge amount in the reverse voltage period is made smaller than that in the forward voltage period. The amount of heat generated can be suppressed.
請求項6の発明は、請求項1ないし請求項5の発明において、前記順電圧期間と前記逆電圧期間とにおいて前記下部電極と前記表面電極との間に電圧を印加する電源回路の出力電流を電流センサにより監視し、順電圧期間と逆電圧期間とに関してあらかじめ設定された電流値に保たれるように電源回路の出力をフィードバック制御することを特徴とする。 According to a sixth aspect of the present invention, in the first to fifth aspects of the present invention, an output current of a power supply circuit that applies a voltage between the lower electrode and the surface electrode during the forward voltage period and the reverse voltage period. Monitoring is performed by a current sensor, and feedback control is performed on the output of the power supply circuit so as to maintain a preset current value for the forward voltage period and the reverse voltage period.
この方法によれば、電子通過層に流す電流をフィードバック制御することによって、電子通過層に流す電流を精度よく制御することができる。 According to this method, the current flowing through the electron passage layer can be accurately controlled by feedback control of the current flowing through the electron passage layer.
請求項7の発明は、請求項1ないし請求項5の発明において、前記順電圧期間と前記逆電圧期間とにおいて電源回路から互いに逆並列に接続された一対の定電流ダイオードの一方を通して前記下部電極と前記表面電極との間に電圧を印加し、順電圧期間と逆電圧期間とに関してあらかじめ設定された電流値が流れるように各定電流ダイオードが選定されていることを特徴とする。 According to a seventh aspect of the present invention, in the first to fifth aspects of the present invention, the lower electrode passes through one of a pair of constant current diodes connected in reverse parallel to each other from a power supply circuit in the forward voltage period and the reverse voltage period. Each of the constant current diodes is selected such that a voltage is applied between the electrode and the surface electrode, and a preset current value flows in the forward voltage period and the reverse voltage period.
この方法によれば、電子通過層に流す電流を設定値に保ちながらもオープン制御になるから、フィードバック制御を行う場合に比較すると電子通過層に電流を流すための構成が簡単になる。 According to this method, open control is performed while the current flowing through the electron passage layer is maintained at a set value, so that the configuration for flowing current through the electron passage layer becomes simpler than when feedback control is performed.
請求項8の発明では、請求項1ないし請求項7の発明において、前記順電圧期間と前記逆電圧期間とを複数回繰り返した後に、順電圧期間において前記電子通過層を通して流れる電流値を求め、当該電流値が得られるように決定された電圧を順電圧期間において前記下部電極と前記表面電極との間に印加し、前記電流値に対して規定した割合である電流値を逆電圧期間における電流値に用いることを特徴とする。
In the invention of
この方法によれば、電子源に対していわゆるエージングを行うから、電子源に付着していた不純物や吸着ガスなどを電子放出面から脱離して電子放出面が清浄化された状態で順電圧期間および逆電圧期間の電流値を決定することができる。 According to this method, so-called aging is performed on the electron source, so that the forward voltage period is maintained while the electron emission surface is cleaned by detaching impurities, adsorbed gas, etc. adhering to the electron source from the electron emission surface. In addition, the current value in the reverse voltage period can be determined.
請求項1に係る発明の方法によれば、電子通過層を通過する電流を設定値に保っているから、順電圧期間と逆電圧期間とにかかわらず電子通過層を過電流が通過することがなく、電子通過層の劣化を抑制することができる。すなわち、電子通過層の一部に絶縁破壊が生じていても、逆電圧期間における絶縁破壊の進行を抑制することができるという利点がある。
According to the method of the invention of
請求項2に係る発明の方法によれば、電子通過層を通過する電流を設定値に保っているから、順電圧期間と逆電圧期間とにかかわらず電子通過層を過電流が通過することがなく、電子通過層の劣化を抑制することができるという利点がある。すなわち、電子通過層の一部に絶縁破壊が生じていても、逆電圧期間における絶縁破壊の進行を抑制することができる。しかも、順電圧期間と逆電圧期間との電荷量を規定することによって、順電圧期間に電子通過層の内部のトラップに捕獲された電子を解放するのに過不足が生じないように逆電圧期間における電荷量を調節することによって、逆電圧期間において電子源に対する損傷を与えることなくトラップに捕獲された電子を解放することができる。また、電子通過層を移動する電荷量は、電子通過層を通過する電流の振幅と時間との関数であるから、時間を長くすることによって振幅を小さくすることができ、結果的に電子通過層に印加する電圧が低下し、逆電圧期間における電子通過層へのストレスを小さくすることができるという利点がある。
According to the method of the invention of
以下に説明する実施形態では、図6、図7に示した従来構成と同様の電界放射型の電子源を用いる場合を想定して説明するが、本発明の技術思想は、下部電極2と表面電極3との間に電子通過層4を備え、下部電極2と表面電極3との間に電圧を印加することによって電子通過層4から表面電極3をトンネルして電子が放射される構造の電子源であって、下部電極2と表面電極3との間で電子通過層4を沿う方向に電流が通過するものであれば、電子通過層4の構造を問わず適用することができる。
In the embodiments described below, the explanation will be made on the assumption that a field emission type electron source similar to the conventional configuration shown in FIGS. 6 and 7 is used. An electron having a structure in which an
図6、図7に示した構造の電子源における電子通過層4は、下部電極2と表面電極3との間で双方向に電流を流すことができる。したがって、電子を放出させるために、下部電極2と表面電極3との間に、表面電極3を下部電極2に対して高電位とするように電圧を印加するときには、表面電極3から電子通過層4を通して下部電極2に向かって電流が流れ、表面電極3を下部電極2に対して低電位とするように電圧を印加すると、下部電極2から電子通過層4を通して表面電極3に向かって電流が流れる。以下では、順電圧期間T1を電子を放出させるように電圧の印加を開始した時点から逆極性で電圧を印加するまでの期間とし、逆電圧期間T2を順電圧期間T1とは逆極性の電圧の印加を開始した時点から順電圧期間T1の開始までの期間とする(図1(b)参照)。順電圧期間T1と逆電圧期間T2とにはそれぞれ電圧を印加しない期間が存在していてもよい。図1(a)に示すように、下部電極2と表面電極3との間には電流源を備える電源回路5によって電圧が印加される。後述するように、本実施形態の電源回路5は、電子通過層4の通過電流の電流密度をあらかじめ設定した目標値に保つとともに、電流密度の上限を制限する機能を有している。
The
以下では、下部電極2と表面電極3との間で電子通過層4を通して流れる電流をダイオード電流と呼ぶ。ダイオード電流は、下部電極2と表面電極3との間で電源回路5を通る経路で流れる電流として検出することができる。ダイオード電流は、上述したように双方向に流すことができるから、向きを区別する必要があるときには、表面電極3から電子を放出させる極性の電圧を印加しているときのダイオード電流を順方向ダイオード電流Idと呼び、逆極性の電圧を印加しているときのダイオード電流を逆方向ダイオード電流−Idと呼ぶ。
Hereinafter, the current flowing through the
図示例では、表面電極3に対向してコレクタ電極6を設けてあり、表面電極3とコレクタ電極6との間にはコレクタ電極6を表面電極3よりも高電位とするように直流電源7から電圧が印加している。以下では、表面電極3から放射された電子によって表面電極3とコレクタ電極6との間を流れる電流をエミッション電流Ieと呼ぶ。エミッション電流Ieは、表面電極3とコレクタ電極6との間で直流電源7を通る経路で流れる電流として検出することができる。
In the illustrated example, a
図2に順方向ダイオード電流Idと逆方向ダイオード電流−Idとエミッション電流Ieとについて、下部電極2の電位を基準電位としたときの表面電極3の電位との関係を示す。すなわち、図示例では電位が0Vであるときに、表面電極3の電位が下部電極2の電位と等しいことを示し、電位が正である領域において表面電極3から電子が放射されてエミッション電流Ieが流れるとともに順方向ダイオード電流Idが流れ、電位が負である領域では電子が放射されずに逆方向ダイオード電流−Idのみが流れることを示している。また、順方向ダイオード電流Idと逆方向ダイオード電流−Idとエミッション電流Ieとのいずれについても表面電極3と下部電極2との電位差が大きいほど大きくなっている。
FIG. 2 shows the relationship of the forward diode current Id, the reverse diode current −Id, and the emission current Ie with the potential of the
図2に示す電位と電流との関係を示す特性を計測するには、表面電極3の電位を下部電極2の電位との差が時間とともに広がるように下部電極2の電位に対して高電位側で変化させた後、表面電極3の電位を下部電極2の電位との差が時間とともに広がるように下部電極2の電位に対して低電位側で変化させるという一連の動作を3回繰り返し、3回目の動作時に、順方向ダイオード電流Id、逆方向ダイオード電流−Id、エミッション電流Ieを計測する。3回目の動作時に計測しているのは、電子源をエージングするためである。なお、エージングのために順電圧期間T1と逆電圧期間T2とを繰り返す回数は2回ずつに限定されるものではなく、3回以上繰り返すようにしてもよい。
In order to measure the characteristic indicating the relationship between the potential and the current shown in FIG. 2, the potential of the
上述のようにして、下部電極2と表面電極3との電位差に対する順方向ダイオード電流Idと逆方向ダイオード電流−Idとエミッション電流Ieとの関係が得られると、下部電極2と表面電極3との間に印加する電圧の基準値を決めることができる。たとえば、エミッション電流Ieの電流密度を1mA/cm2とし、順方向ダイオード電流Idの電流密度を100mA/cm2とし、逆方向ダイオード電流−Idの電流密度を順方向ダイオード電流Idの10%である10mA/cm2などと決めることができる。逆方向ダイオード電流−Idは、順方向ダイオード電流Idの5〜30%であればよい。上述のような条件を満たすために、下部電極2と表面電極3との電位差は図2を参照して求めればよく、たとえば、順方向ダイオード電流Idの要請から18V、逆方向ダイオード電流−Idの要請から−16Vなどと設定する。なお、逆方向ダイオード電流−Idの電流密度は、順方向ダイオード電流Idの電流密度の5〜30%の範囲で選択すればよい。
As described above, when the relationship between the forward diode current Id, the reverse diode current −Id, and the emission current Ie with respect to the potential difference between the
ところで、本実施形態では、図1(b)のように、下部電極2と表面電極3との間で電子通過層4に流す電流の波形を矩形波としてあり、電子通過層4には矩形波のパルス電流P1,P2を流すようにしている。パルス電流P1,P2は、電源回路5により生成され、電源回路5では電子源Aを通して流れる電流を電流センサ8により監視し、電流センサ8で検出された電流値が電源回路5に与えられた目標値に保たれるように出力電圧をフィードバック制御する。ここに、下部電極2および表面電極3の面積は変化しないから、電流センサ8で検出される順方向ダイオード電流Idまたは逆方向ダイオード電流−Idの電流値は電流密度に比例する。すなわち、電源回路5は、電子通過層4に流れる順方向ダイオード電流Idと逆方向ダイオード電流−Idとの電流密度をそれぞれ目標値に保つようにフィードバック制御する。
By the way, in the present embodiment, as shown in FIG. 1B, the waveform of the current flowing between the
なお、順方向ダイオード電流Idと逆方向ダイオード電流−Idとの大きさを、電子通過層4を通過する電流の電流密度で規定しているのは、複数個の電子源Aに電源回路5から一括して電源を供給し、かつ時間の経過に伴って駆動する電子源Aの個数が変化する場合には、電流センサ8の出力値が駆動している電子源Aの個数で変動するからである。したがって、このような場合には、電流センサ8の出力値は駆動する電子源Aの個数で除算することにより電流密度に代用することになる。
Note that the magnitude of the forward diode current Id and the reverse diode current −Id is defined by the current density of the current passing through the
上述したように、逆方向ダイオード電流−Idの電流密度は順方向ダイオード電流Idの電流密度の5〜30%の範囲で選択されるのであって、逆方向ダイオード電流−Idの電流密度は順方向ダイオード電流Idの電流密度よりも小さく設定される。したがって、逆方向ダイオード電流−Idを流したときに、トラップに捕獲された電子のような質量の小さい粒子は移動するが、電子通過層4の内部の微細構造に影響を与えるような大きな電流は流れず、結果的にジュール熱の発生も抑制することができる。
As described above, the current density of the reverse diode current −Id is selected in the range of 5 to 30% of the current density of the forward diode current Id, and the current density of the reverse diode current −Id is the forward direction. It is set smaller than the current density of the diode current Id. Therefore, when a reverse diode current -Id is passed, particles with a small mass such as electrons trapped in the trap move, but a large current that affects the fine structure inside the
電源回路5では出力電流が目標値に対して規定した閾値を越えるときには出力電流を低減させる(出力を停止する場合も含む)保護回路を備えている。つまり、順方向ダイオード電流Idおよび逆方向ダイオード電流−Idは保護回路により上限値が規定され、電子通過層4には電源回路5に設定された目標値に対して極端に大きい電流が流れることがなく、電子通過層4で発生するジュール熱を抑制して電子通過層4の破損を防止することができる。上述のように、順方向ダイオード電流Idおよび逆方向ダイオード電流−Idは、ともにパルス電流P1,P2であって、パルス幅はたとえば1msに設定され、順電圧期間T1および逆電圧期間T2に対するデューティはたとえば10%に設定される。つまり、10msの順電圧期間T1および逆電圧期間T2に対して、順方向ダイオード電流Idおよび逆方向ダイオード電流−Idをそれぞれ1msだけ流すのである。この条件はもちろん一例であって、パルス電流P1,P2のパルス幅およびデューティは適宜に設定することができる。
The
ところで、逆方向ダイオード電流−Idによりトラップから解放され電子通過層4の外に放出される電子の量は、逆方向ダイオード電流−Idにより移動する電荷量に比例すると考えられる。この知見によれば、トラップから電子を解放して電子通過層4から放出するには、逆方向ダイオード電流−Idにより移動する電荷量を管理するのが望ましいと言える。電荷量は、電流と時間との積として求めることができるから、図1(b)に示した制御のように、順方向ダイオード電流Idのパルス電流P1と逆方向ダイオード電流−Idのパルス電流P2とのパルス幅を等しくしている場合と同じ電荷量であれば、図3に示すように、逆方向ダイオード電流−Idを流すためのパルス電流P2の振幅を図1の例よりも小さくし、かつパルス電流P2のパルス幅を大きくすることが可能である。このように、パルス電流P2の振幅を小さくすることは、すなわち下部電極2と表面電極3との間に印加する電圧が図1に示す例よりも小さくなることであって、電子通過層4に作用する電界も小さくなる。その結果、軽量な電子をトラップから解放して移動させながらも、電子通過層4の微細構造への影響を少なくすることができる。なお、逆方向ダイオード電流−Idを流すパルス電流P2の振幅とパルス幅との積で求められる電荷量は、順方向ダイオード電流Idを流すパルス電流P1の振幅とパルス幅との積で求められる電荷量以下に設定する。この設定によって、トラップに捕獲された電子を電子通過層4から放出させるのに必要な電荷量に対して過剰な電荷量になることを防止でき、逆方向ダイオード電流−Idによるジュール熱の発生を抑制することができる。
By the way, it is considered that the amount of electrons released from the trap by the reverse diode current −Id and released to the outside of the
逆方向ダイオード電流−Idで生じるジュール熱による電子通過層4の温度上昇をさらに抑制するには、図4に示すように、1回の逆電圧期間T2に複数個のパルス電流P21〜P23を流すようにすればよい。つまり、逆方向ダイオード電流−Idを間欠的に流すのである。このように、複数個のパルス電流P21〜P23を間欠的に流すことによって、パルス電流P21〜P23の休止期間に電子通過層4から放熱されるから、パルス電流P21〜P23と同じ振幅でパルス電流P21〜P23の合計のパルス幅を有する1個のパルス電流P2を流す場合に比較すると、電子通過層4の温度上昇を抑制することができる。すなわち、温度上昇に伴う電子通過層4の劣化を抑制することができる。ここにおいて、パルス電流P21〜P23のパルス幅は、順方向ダイオード電流Idを流す際のパルス電流P1のパルス幅以下であることが望ましい。この条件により、逆方向ダイオード電流−Idによる電子通過層4の発熱量は、順方向ダイオード電流Idによる電子通過層4の発熱量を越えることがない。つまり、逆電圧期間T2において電子通過層4の温度が順電圧期間T1よりも上昇することがないのである。
In order to further suppress the temperature rise of the
ところで、上述した各例では電流源を備えた電源回路5を用いて下部電極2と表面電極3との間に電圧を印加し、電子通過層4に電流を流しているが、図5に示すように、双方向のパルス電流を適宜のタイミングで発生する電源回路9を用いるとともに、電源回路9と電子源Aとの間に、2個の定電流ダイオードDi1,Di2を逆並列に接続した並列回路を挿入してもよい。定電流ダイオードDi1は順方向ダイオード電流Idを決定し、定電流ダイオードDi2は逆方向ダイオード電流−Idを決定するから、上述した各条件を満たすように各定電流ダイオードDi1,Di2の仕様を選択する。この構成ではフィードバック制御を行う必要がなく、電源回路9はパルス電流P1,P2のパルス幅を決定するだけであって、パルス電流P1,P2の振幅に関しては定電流ダイオードDi1,Di2の仕様で決定されるからオープン制御になるから構成が簡単である。
By the way, in each of the above-described examples, a voltage is applied between the
1 支持基板
2 下部電極
3 表面電極
4 電子通過層
5 電源回路
6 コレクタ電極
7 直流電源
8 電流センサ
A 電子源
P1,P2 パルス電流
DESCRIPTION OF
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004093319A JP4389625B2 (en) | 2004-03-26 | 2004-03-26 | Driving method of electron source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004093319A JP4389625B2 (en) | 2004-03-26 | 2004-03-26 | Driving method of electron source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005285360A JP2005285360A (en) | 2005-10-13 |
| JP4389625B2 true JP4389625B2 (en) | 2009-12-24 |
Family
ID=35183534
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004093319A Expired - Fee Related JP4389625B2 (en) | 2004-03-26 | 2004-03-26 | Driving method of electron source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4389625B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4749231B2 (en) * | 2006-05-18 | 2011-08-17 | 三菱電機株式会社 | Manufacturing method of electron emission device |
-
2004
- 2004-03-26 JP JP2004093319A patent/JP4389625B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005285360A (en) | 2005-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9595948B2 (en) | Semiconductor device having a double-gate switching element | |
| CN102779820B (en) | Semiconductor device and semiconductor element | |
| JP5853188B2 (en) | Switch device | |
| US9369121B2 (en) | Driving method and driving circuit for power switching device | |
| US10094867B2 (en) | Method of evaluating semiconductor device and apparatus for evaluating semiconductor device | |
| CN111725309A (en) | Semiconductor device and control method thereof | |
| WO2013080347A1 (en) | Power supply device for electric discharge machine | |
| JP5454073B2 (en) | Semiconductor module and control method thereof | |
| JP4850317B1 (en) | Power supply device for electric discharge machine and electric discharge machining method | |
| JP4389625B2 (en) | Driving method of electron source | |
| WO2015198589A1 (en) | Circuit and method for inspecting semiconductor device | |
| JP2014075492A5 (en) | ||
| CN105277867B (en) | Information output apparatus | |
| CN116583956A (en) | Conduction inspection device, method of manufacturing semiconductor device, and conduction method | |
| JP2015122544A (en) | Switch device | |
| CN112786697A (en) | Control method of semiconductor device | |
| WO2019039256A1 (en) | Charge trap evaluation method and semiconductor element | |
| CN113777462B (en) | Secondary breakdown limit testing method and device suitable for power device | |
| JP5853187B2 (en) | Switch device | |
| US10896960B2 (en) | Silicon carbide MOSFET inverter circuit | |
| US20180218936A1 (en) | Switch Element and Load Driving Device | |
| JP3746080B2 (en) | Driving method of thin-film electron source | |
| JP6744603B2 (en) | Driving method of silicon carbide semiconductor device and driving circuit of silicon carbide semiconductor device | |
| JP2009193792A (en) | Static eliminator and static elimination method | |
| JP2004050298A (en) | Electric discharge machining method and electric discharge machine |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090903 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090928 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |