JP4397463B2 - 反射型半導体表示装置 - Google Patents
反射型半導体表示装置 Download PDFInfo
- Publication number
- JP4397463B2 JP4397463B2 JP18269799A JP18269799A JP4397463B2 JP 4397463 B2 JP4397463 B2 JP 4397463B2 JP 18269799 A JP18269799 A JP 18269799A JP 18269799 A JP18269799 A JP 18269799A JP 4397463 B2 JP4397463 B2 JP 4397463B2
- Authority
- JP
- Japan
- Prior art keywords
- tft
- display device
- channel
- electrode
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
【０００２】
本発明は、反射型の半導体表示装置に関する。特に、その表示媒体に液晶を用いた反射型液晶表示装置に関する。また、特に、反射型のアクティブマトリクス型液晶表示装置に関する。なお、本発明の反射型の半導体表示装置には、その表示媒体に印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体（例えば、エレクトロルミネセンス素子等）を用いることもできる。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
また、石英基板を利用し多結晶珪素膜でもって薄膜トランジスタを作製するアクティブマトリクス型液晶表示装置が市場に出始めている。この場合、複数の画素ＴＦＴによって構成される画素部と、画素部を駆動する駆動回路とが同一基板上に形成されている。
【０００６】
さらに、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を形成し薄膜トランジスタを作製する技術も知られている。この技術を利用すると、複数の画素ＴＦＴによって構成される画素部と、画素部を駆動する駆動回路とを同一ガラス基板に上に形成することができる。
【０００７】
【発明が解決しようとする課題】
【０００８】
近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータの表示装置には、複数のソフトウエアの同時表示や、デジタルカメラからの映像の表示を実現するために多階調の液晶表示装置が要求されている。
【０００９】
さらに、最近では、携帯情報端末、モバイルコンピュータ、カーナビゲーションなどの普及に伴い、小型で、高精細・高解像度・高画質なアクティブマトリクス型液晶表示装置が求められている。
【００１０】
携帯情報端末やモバイルコンピュータ等に用いられるアクティブマトリクス型液晶表示装置はバッテリー駆動を前提としているので、消費電力の小さなものが要求されている。そこで、モバイルコンピュータなどの表示装置として反射型のアクティブマトリクス型液晶表示装置が注目を集めている。反射型の液晶表示装置は透過型の液晶表示装置とは異なり、バックライトを必要としない。このことが低消費電力を実現できる理由の一つである。
【００１１】
また、モバイルコンピュータ等に用いられるアクティブマトリクス型液晶表示装置には、可能な限り小型なものが要求されていることは言うまでもない。
【００１２】
さらに、アクティブマトリクス回路を構成する画素ＴＦＴを駆動するためのソースドライバやゲートドライバ等の駆動回路以外に、他の駆動回路（プロセッサー回路、メモリ回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、ガンマ補正回路等の各種補正回路およびパルス発振回路等）を同一基板上に組み込むＳＯＰ（システム・オン・パネル）構造が注目を集めている。
【００１３】
ここで、アクティブマトリクス型液晶表示装置の構成の一例を図１５に示す。図１５は、説明の便宜上、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板のみが示されており、対向基板は省略されている。５００１はアクティブマトリクス基板、５００２および５００３はソースドライバ、５００４および５００５はゲートドライバ、５００６は画素部である。なお、アクティブマトリクス基板５００１は、ガラス基板や石英基板などの絶縁基板をベースとしている。
【００１４】
また、より複雑な構成をとるアクティブマトリクス型液晶表示装置においては、図１５の５００７〜５０１０に示す様な位置に、他の駆動回路が配置されることが検討されている。他の駆動回路回路は、プロセッサー回路の様な複雑なロジック回路やメモリ回路の様な面積の広い回路で構成されるため、駆動回路全体の占有面積は大きくなると予想される。
【００１５】
以上の様に、一般的には１枚の絶縁基板上にアクティブマトリクス回路５００６、ソースドライバ５００２ならびに５００３、ゲートドライバ５００４ならびに５００５、および他の駆動回路を配置する構成となる。従って、決められた基板サイズ上で表示領域をできるだけ多く確保するためには、画素部以外の占有面積を可能な限り小さくする必要がある。
【００１６】
しかしながら、図１５に示す様な従来構造をとる場合、画素部以外の占有面積を小さくすることには限界があり、このことがアクティブマトリクス型液晶表示装置の小型化を妨げる問題の一つとなっている。
【００１７】
そこで、本出願人による特許出願である特開平１０−１０４６６３号公報には、上述のドライバ等の占有面積の問題を解決する技術が開示されている。特開平１０−１０４６６３号公報には、画素部、駆動回路、および他のコントロール回路（他の駆動回路）を１枚の絶縁基板上に集積化する反射型のアクティブマトリクス型液晶表示装置を構成するに際し、駆動回路および他のコントロール回路を画素部の領域内に形成する構成が開示されている。
【００１８】
特開平１０−１０４６６３号公報によると、何れの実施例においても、画素部の画素ＴＦＴに接続されている反射画素電極の下部にドライバ回路やコントロール回路を構成するＴＦＴが配置されることが開示されている。また、ドライバ回路やコントロール回路を構成するための配線がＢＭ（ブラックマトリクス）配線と同じ層に形成される様子が示されている。
【００１９】
しかし、特開平１０−１０４６６３号公報に開示されている構造では、ドライバ回路やコントロール回路に流れるクロック信号やデータ信号などがＢＭ配線層に流れ、ＢＭ配線層に生じる電気ノイズが画素電極に影響を及ぼすことがある。この電気ノイズが液晶分子の挙動に影響を及ぼすことがある。
【００２０】
また、従来のアクティブマトリクス型液晶表示装置には、次のような問題もあった。
【００２１】
画素ＴＦＴと駆動回路を構成するＴＦＴとでは動作条件が同一でなく、それぞれのＴＦＴに要求される特性は少なからず異なっている。例えば、画素ＴＦＴはスイッチ素子として機能するものであり、液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることである。一方、駆動回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れないように耐圧を高めておく必要がある。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要がある。
【００２２】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造を採ることで、ドレイン近傍の高電界が緩和されホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。
【００２３】
しかしながら、画素部の画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいてはゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素ＴＦＴは駆動回路のＴＦＴの１／１００以下で良い。
【００２４】
また、ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体表示装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。
【００２５】
そこで、本発明は上記の問題を鑑みてなされたものであり、上述のドライバ等の占有面積の問題を解決し、かつ良好な表示画像を提供することができる大画化可能な反射型液晶表示装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】
【００２７】
本発明は、アクティブマトリクス回路、ソースドライバおよびゲートドライバ等の駆動回路、および他の駆動回路を１枚の絶縁基板上に集積化する反射型のアクティブマトリクス型液晶表示装置を構成するに際し、画素部と駆動回路および他の駆動回路とを重ならせる。なお、本明細書においては、ソースドライバならびにゲートドライバ等の駆動回路および他の駆動回路をまとめて駆動回路という場合がある。
【００２８】
本発明の構成はバックライト等からの光の光路（開口部）を確保する必要のある透過型のアクティブマトリクス型液晶表示装置では困難な構成である。なぜならば、透過型のアクティブマトリクス型液晶表示装置の画素部は、その殆どの領域が開口部であり、画素部において透過光量を落とさずに駆動回路を構成するのは困難であるからである。
【００２９】
そこで、本発明はバックライトからの光の光路を確保する必要のない反射型のアクティブマトリクス型液晶表示装置において、光の反射板となる画素電極の下方に駆動回路を配置しようとするものである。
【００３０】
以下に、本発明の構成を記載する。
【００３１】
請求項１に記載の発明によると、
マトリクス状に配置された複数の画素ＴＦＴおよび前記複数の画素ＴＦＴのそれぞれのソース電極またはドレイン電極に接続された反射電極を有する画素部と、
複数の駆動回路ＴＦＴを有する駆動回路と、
を有する反射型半導体表示装置において、
前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導電層で形成されるゲート電極を有しており、
前記画素ＴＦＴのＬＤＤ領域は、前記画素ＴＦＴのゲート電極と重ならないように配置され、
前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、
前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と少なくとも一部が重なるように配置されており、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記駆動回路の電源線は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはドレイン電極との間に形成されることを特徴とする反射型半導体表示装置が提供される。
【００３２】
また、請求項２に記載の発明によると、
画素部と駆動回路とを同一の基板上に有する反射型半導体表示装置において、
前記画素部には、ＬＤＤ領域がゲート電極と重ならないように設けられた画素ＴＦＴおよび前記画素ＴＦＴのそれぞれのソース電極またはドレイン電極に接続された反射電極を有しており、
前記駆動回路には、ＬＤＤ領域の全部がゲート電極と重なるように設けた第１のｎチャネル型ＴＦＴと、ＬＤＤ領域の一部がゲート電極と重なるように設けた第２のｎチャネル型ＴＦＴとを有しており、
前記画素ＴＦＴと、前記第１および第２のｎチャネル型ＴＦＴのゲート電極は、第１の導電層で形成され、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記駆動回路の電源線は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはドレイン電極との間に形成されることを特徴とする反射型半導体表示装置が提供される。
【００３３】
また、請求項３に記載の発明によると、
マトリクス状に配置された複数の画素ＴＦＴおよび前記複数の画素ＴＦＴのそれぞれのソース電極またはドレイン電極に接続された反射電極を有する画素部と、
複数の駆動回路ＴＦＴを有する駆動回路と、
を有する反射型半導体表示装置において、
前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導電層で形成されるゲート電極を有しており、
前記画素ＴＦＴのチャネル形成領域と該画素ＴＦＴのＬＤＤ領域との間には、オフセット領域が形成されており、
前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、
前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と少なくとも一部が重なるように配置されており、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記駆動回路の電源線は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはドレイン電極との間に形成されることを特徴とする反射型半導体表示装置が提供される。
【００３４】
また、請求項１乃至請求項３のいずれか一において、前記画素部には、前記画素ＴＦＴのソースまたはドレイン領域に接続し一導電型の不純物元素を含む半導体層と、容量配線と、前記半導体層と前記容量配線との間の絶縁膜とで保持容量が形成されるようにしてもよい。
【００３５】
また、請求項１乃至請求項４のいずれか一において、前記第１の導電層が、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とするようにしてもよい。
【００３６】
また、請求項１乃至請求項４のいずれか一において、前記第１の導電層は、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領域に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ｃ）とを有し、前記第２の導電層は、少なくとも、アルミニウムまたは銅を主成分とする導電層（Ｄ）と、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｅ）とを有するようにしてもよい。
【００３７】
また、請求項１乃至請求項４のいずれか一において、前記第１の導電層は、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領域に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ｃ）とを有し、前記第２の導電層は、少なくとも、アルミニウムまたは銅を主成分とする導電層（Ｄ）と、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｅ）とを有し、前記接続部で導電層（Ｃ）と導電層（Ｄ）が接触しているようにしてもよい。
【００３８】
また、請求項６または請求項７において、前記導電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下であるようにしてもよい。
【００３９】
【発明の実施の形態】
【００４０】
図１を参照する。図１には、本発明の反射型液晶表示装置のアクティブマトリクス基板の上面図が示されている。説明の便宜上、図の一部分は透視図としている。また、説明の便宜上、対向基板は省略されている。
【００４１】
図１に示される本発明の反射型液晶表示装置において、１０１はアクティブマトリクス基板、１０２および１０３はソースドライバ、１０４および１０５はゲートドライバ、１０６は画素部である。図２に示されるように、本発明の反射型液晶表示装置においては、ソースドライバ１０２ならびに１０３およびゲートドライバ１０４ならびに１０５は、画素部１０６の下部に形成されている。
【００４２】
また、図１に示される本発明の反射型液晶表示装置は、ソースドライバ１０２の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０５に面している。また同様に、ソースドライバ１０３の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０４に面している。また同様に、ゲートドライバ１０４の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０２に面している。また同様に、ゲートドライバ１０５の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０３に面している。このようなドライバの配置によって、反射型のアクティブマトリクス型液晶表示装置の小型化が実現されている。
【００４３】
また、図２においては示していないが、ソースドライバやゲートドライバ以外の他の駆動回路（メモリ、ＣＰＵ、コントロール回路など）は、ソースドライバおよびゲートドライバが存在する以外の部分に形成されるようにしてもよい。
【００４４】
このような回路配置をとることによって、小型な反射型液晶表示装置が実現できる。
【００４５】
ここで、図２を参照する。図２には本発明の反射型液晶表示装置のある実施形態の断面図が示されている。基板１０１上に複数のＴＦＴが形成されている。ここでは、画素部を構成するＴＦＴを画素ＴＦＴ２０４とし、ソースドライバやゲートドライバ等の駆動回路を構成するＴＦＴを駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３）とする。また、２０５は保持容量である。
【００４６】
図２に示される様に、画素ＴＦＴ２０４のドレイン電極２０６に接続された画素電極２０７の下部に、駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３）が形成されている。
【００４７】
また、図２に示される様に、本発明の反射型液晶表示装置は、駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３）の電源線（ＶＤＤまたはＧＮＤ）が、第２層間膜２０８の上部に第３配線２０９、２１０および２１１として形成され、コンタクトホールを介してそれぞれＰチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３のソースまたはドレイン電極に接続されている。
【００４８】
また、Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３をそれぞれ接続したり、回路同士を接続する配線は、ＴＦＴのソース・ドレイン配線と同じ層またはＴＦＴのゲート配線と同じ層に形成されている。このような構成をとることによって第３配線２０９、２１０および２１１には安定した電圧が供給され、クロック信号やデータ信号等の電気信号は供給されない。よって、第３配線２０９、２１０および２１１に供給される電圧によっては電気ノイズが発生しない。よって、第３配線２０９、２１０および２１１は上部の画素電極に及ぼす影響を極力小さくすることができる。
【００４９】
また、駆動回路ＴＦＴによって構成される回路にクロック信号やデータ信号等の電気信号が供給され、電気ノイズが発生する。しかし、本発明の構成においては、この電気ノイズは安定した電圧が供給される第３配線がシールド線となり、画素電極に影響を及ぼすことはない。よって、数十ＭＨｚといったような高周波数のクロック信号によってドライバを駆動する場合でも、ドライバで発生する電気ノイズが画素電極に及ぼす影響を極力小さくすることができる。
【００５０】
従って、本願発明によると、画素電極の下方に駆動回路を構成しても、画素電極に及ぼされる電気ノイズによる影響を極力抑えることができるので、良好な表示画像を得ることができる。
【００５１】
なお、図２においては、Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３の構造が示されているだけであるが、実際には、複数のＮチャネル型駆動回路ＴＦＴと複数のＰチャネル型駆動回路ＴＦＴとが電気的に接続され様々な回路を構成している。
【００５２】
ここで、以下の実施例をもって、本発明を更に詳細に説明する。ただし、以下の実施例は、本発明のある実施形態に過ぎず、本発明が以下の実施例に限定されるわけではない。
【００５３】
（実施例１）
【００５４】
次に、図３〜図８を用いて、本実施例の反射型液晶表示装置の作製方法の一例について説明する。
【００５５】
図３（Ａ）において、基板１００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板１００１のＴＦＴ形成表面には、基板１００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００５６】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１００２と非晶質シリコン膜１００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図３（Ａ））。
【００５７】
そして、公知の結晶化技術を使用して非晶質シリコン膜１００３ａから結晶質シリコン膜１００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜１００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少する（図１（Ｂ））。
【００５８】
そして、結晶質シリコン膜１００３ｂを島状にパターンニングして、島状半導体層１００４〜１００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１００８を形成する（図３（Ｃ））。
【００５９】
そしてレジストマスク１００９を設け、ｎチャネル型ＴＦＴを形成することとなる島状半導体層１００５〜１００７の全面に１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、しきい値電圧を制御する目的でなされる。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要ではない（図３（Ｄ））。
【００６０】
ドライバ等の駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０１０、１０１１に選択的に添加する。そのため、あらかじめレジストマスク１０１３〜１０１６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域１０１７、１０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１０１７〜１０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域１０１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する（図４（Ａ））。その後、レジストマスク１０１３〜１０１６を除去する。
【００６１】
次に、マスク層１００８をフッ酸などにより除去した後、図３（Ｄ）と図４（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【００６２】
そして、ゲート絶縁膜１０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図４（Ｂ））。
【００６３】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１０２１と金属膜から成る導電層（Ｂ）１０２２とを積層させる。導電層（Ｂ）１０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）１０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００６４】
導電層（Ａ）１０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１０２１に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）１０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１０２０に拡散するのを防ぐことができる（図４（Ｃ））。
【００６５】
次に、レジストマスク１０２３〜１０２７を形成し、導電層（Ａ）１０２１と導電層（Ｂ）１０２２とを一括でエッチングしてゲート電極１０２８〜１０３１と容量配線１０３２を形成する。ゲート電極１０２８〜１０３１と容量配線１０３２は、導電層（Ａ）から成る１０２８ａ〜１０３２ａと、導電層（Ｂ）から成る１０２８ｂ〜１０３２ｂとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するＴＦＴのゲート電極１０２９、１０３０は不純物領域１０１７、１０１８の一部と、ゲート絶縁膜１０２０を介して重なるように形成する（図４（Ｄ））。
【００６６】
次いで、ドライバのＰチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、Ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極１０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴが形成される領域はレジストマスク１０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域１０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域１０３４に含まれるＰ型を付与する不純物元素の濃度を（ｐ+）と表す（図５（Ａ））。
【００６７】
次に、Ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク１０３５〜１０３７を形成し、Ｎ型を付与する不純物元素が添加して不純物領域１０３８〜１０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域１０３８〜１０４２に含まれるＮ型を付与する不純物元素の濃度を（ｎ+）と表す（図５（Ｂ））。
【００６８】
不純物領域１０３８〜１０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域１０３８に添加されたリン（Ｐ）濃度は図５（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００６９】
そして、画素マトリクス回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極１０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図４（Ａ）および図５（Ａ）と図５（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域１０４３、１０４４のみが形成される。本明細書中では、この不純物領域１０４３、１０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す（図５（Ｃ））。
【００７０】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。
【００７１】
この熱処理において、ゲート電極１０２８〜１０３１と容量配線１０３２形成する金属膜１０２８ｂ〜１０３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）１０２８ｃ〜１０３２ｃが形成される。例えば、導電層（Ｂ）１０２８ｂ〜１０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）１０２８ｃ〜１０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極１０２８〜１０３１を晒しても同様に形成すりことができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７２】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は図５（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた（図５（Ｄ））。
【００７３】
第１の層間絶縁膜１０４５は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１０４６〜１０４９と、ドレイン配線１０５０〜１０５３を形成する（図６）。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００７４】
次に、パッシベーション膜１０５４として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１０５４に開口部を形成しておいても良い（図６）。
【００７５】
その後、有機樹脂からなる第２層間絶縁膜１０５５を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する（図７）。
【００７６】
次に、第２層間絶縁膜にコンタクトホールを形成し、ドライバ等の駆動回路を構成するｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴのソースまたはドレイン電極に接続する第３配線１０５６、１０５７および１０５８を形成する（図７）。本実施例においては、第３配線１０５６、１０５７および１０５８には、ソース電極およびドレイン電極と同じ材料が用いられた。また、第３配線１０５６、１０５７および１０５８には、他の金属が用いられても良い。
【００７７】
その後、有機樹脂からなる第３層間絶縁膜１０５９を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、第２層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【００７８】
そして、第２層間絶縁膜１０５５および第３層間絶縁膜１０５９にドレイン配線１０５３に達するコンタクトホールを形成し、画素電極１０６０を形成する。本発明の反射型液晶表示装置においては、画素電極１０６０には金属膜を用いる。本実施例では、Ｔｉ膜を３００ｎｍに形成し、その後ＡｌとＴｉの合金膜を１００ｎｍに形成し、積層構造とした（図７）。
【００７９】
こうして同一基板上に、駆動回路ＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ８０１、第１のｎチャネル型ＴＦＴ８０２、第２のｎチャネル型ＴＦＴ８０３、画素部には画素ＴＦＴ８０４、保持容量８０５が形成されている（図８）。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【００８０】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、反射型液晶表示装置を作製する工程を説明する。
【００８１】
図７の状態のアクティブマトリクス基板に配向膜１０６１を形成する。本実施例では、配向膜１０６１にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板１０６２、透明導電膜からなる対向電極１０６３、配向膜１０６４とで構成される。
【００８２】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【００８３】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶１０６５を注入し、封止剤（図示せず）によって完全に封止する。よって、図８に示すような反射型液晶表示装置が完成する。
【００８４】
なお本実施例では、反射型液晶表示装置がＴＮ（ツイスト）モードによって表示を行うようにした。そのため、偏光板（図示せず）が反射型液晶表示装置の上部に配置された。
【００８５】
駆動回路のｐチャネル型ＴＦＴ８０１には、島状半導体層１００４にチャネル形成領域８０６、ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ８０２には、島状半導体層１００５にチャネル形成領域８０９、ゲート電極１０２９と重なるＬＤＤ領域８１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域８１１、ドレイン領域８１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ８０３には、島状半導体層１００６にチャネル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース領域８１６、ドレイン領域８１７を有している。このＬＤＤ領域はＬov領域とゲート電極１０３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ８０４には、島状半導体層１００７にチャネル形成領域８１８、８１９、Ｌoff領域８２０〜８２３、ソースまたはドレイン領域８２４〜８２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。また、画素ＴＦＴのチャネル形成領域と画素ＴＦＴのＬＤＤ領域との間には、オフセット領域が形成されている。さらに、容量配線１３２と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ８０４のドレイン領域８２６に接続し、ｎ型を付与する不純物元素が添加された半導体層８２７とから保持容量８０５が形成されている。図８では画素ＴＦＴ８０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００８６】
以上の様に本発明は、画素ＴＦＴおよびドライバが要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、液晶表示装置の動作性能と信頼性を向上させることを可能とすることができる。
【００８７】
（実施例２）
【００８８】
図９を参照する。図９には、本発明の反射型液晶表示装置のアクティブマトリクス基板の上面図が示されている。説明の便宜上、図の一部分は透視図としている。また、説明の便宜上、対向基板は省略されている。
【００８９】
図９に示される本発明の反射型液晶表示装置において、９０１はアクティブマトリクス基板、９０２および９０３はソースドライバ、９０４はゲートドライバ、９０５はデジタルビデオデータ分割回路、９０６は画素部、９０７はＦＰＣ端子である。
【００９０】
本実施例の反射型液晶表示装置においても、ソースドライバ、ゲートドライバおよびデジタルビデオデータ分割回路等の駆動回路が画素部の画素電極の下部に配置されている。
【００９１】
図１０を参照する。図１０には、本実施例の反射型液晶表示装置の回路ブロック図が示されている。ソースドライバ９０１は、ＤＦＦ回路（レジスタ回路）９０１−１、ラッチ回路９０１−２、セレクタ回路（１）９０１−３、Ｄ／Ａ変換回路９０１−４、セレクタ回路（２）９０１−５を有している。その他、バッファ回路やレベルシフタ回路（いずれも図示せず）を有している。また、説明の便宜上、Ｄ／Ａ変換回路９０１−４にはレベルシフタ回路が含まれている。
【００９２】
また、９０３はゲイトドライバであり、シフトレジスタ回路、バッファ回路、レベルシフタ回路等（いずれも図示せず）を有している。
【００９３】
画素部９０４は、６４０×ＲＧＢ×４８０の画素を有している。各画素には画素ＴＦＴが配置されており、各画素ＴＦＴのソース領域にはソース信号線が、ゲート電極にはゲート信号線が電気的に接続されている。また、各画素ＴＦＴのドレイン領域には画素電極が電気的に接続されている。各画素ＴＦＴは、各画素ＴＦＴに電気的に接続された画素電極への映像信号（階調電圧）の供給を制御している。各画素電極に映像信号（階調電圧）が供給され、各画素電極と対向電極との間に挟まれた液晶に電圧が印加され液晶が駆動される。
【００９４】
９０５はデジタルビデオデータ分割回路（ＳＰＣ；Serial-to-Parallel Conversion Circuitと呼ぶこともある）である。９０５−Ｒ、９０５−Ｇ、９０５−Ｂには、それぞれ、赤、緑、青の映像に対応するデジタルビデオデータが入力される。デジタルビデオデータ分割回路９０５は、外部から入力されるデジタルビデオデータの周波数を１／ｘに落とすための回路である（ｘは２以上の自然数）。外部から入力されるデジタルビデオデータを分割することにより、駆動回路の動作に必要な信号の周波数も1／ｘに落とすことができる。本実施例の液晶表示装置においては、デジタルビデオデータ分割回路９０５は、外部から入力される８０ＭＨｚの８ビットデジタルビデオデータを１０ＭＨｚに落としソースドライバに出力する。
【００９５】
本実施例の反射型液晶表示装置によると、ソースドライバおよびゲートドライバだけでなく、デジタルビデオデータ分割回路をも画素部の画素電極下部に設けることができる。このように、本発明は、駆動回路の面積が大きいデジタルドライバに特に有利であることがわかる。
【００９６】
また、本実施例の反射型液晶表示装置には、イメージセンサ等の素子を一体形成しても良い。
【００９７】
（実施例３）
【００９８】
図１１を参照する。図１１には、本発明の反射型液晶表示装置のアクティブマトリクス基板の上面図が示されている。説明の便宜上、図の一部分は透視図としている。また、説明の便宜上、対向基板は省略されている。
【００９９】
図１１に示される本発明の反射型液晶表示装置において、１１０１はアクティブマトリクス基板、１１０２および１１０３はソースドライバ、１１０４、１１０５および１１０６はゲートドライバ、１１０７は画素部、１１０８はＦＰＣ端子である。
【０１００】
図１１に示すように、本発明の反射型アクティブマトリクス型液晶表示装置においては、比較的自由にドライバ回路を配置することができる。本実施例のドライバの配置によると、アクティブマトリクス回路の駆動を分割し、時分割駆動、多点同時駆動も可能となる。
【０１０１】
（実施例４）
【０１０２】
本実施例の反射型液晶表示装置の断面図を図１２に示す。本実施例の反射型液晶表示装置においては、アクティブマトリクス基板上に形成されたＴＦＴが逆スタガ型の構造をとっている。
【０１０３】
基板２００１は絶縁表面を有するものであり、ガラス基板、石英基板、プラスチック基板などの絶縁基板の他に、表面に絶縁被膜が形成された金属基板、シリコン基板、或いはセラミック基板などを適用することが可能である。ガラス基板は、例えばコーニング社の＃１７３７基板に代表されるような、低アルカリガラス基板を適用することが望ましい。さらに、その表面に酸化シリコンまたは窒化シリコンを主成分として含む絶縁膜が密接形成されていると好ましい。図１２には、この基板２００１上に形成された画素部のｎチャネル型ＴＦＴ２０５２、保持容量２０５３、ドライバ等の駆動回路のｎチャネル型ＴＦＴ２０５１ならびにｐチャネル型ＴＦＴ２０５０が示されている。
【０１０４】
ゲート電極２００２〜２００５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）から選ばれた一種または複数種の元素を含む材料から形成され、端面がテーパー形状となるようにパターン形成する。また、図示していないが、前記材料の積層構造としても良い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成しておいても良い。
【０１０５】
ゲート電極を覆って形成するゲート絶縁膜は、窒化シリコン膜２００６と酸化シリコン膜２００７とから形成されている。ここでは２層構造で示したが、１層構造としても良いし、前記材料に限定される必要はない。ゲート絶縁膜の厚さは２０〜２００ｎｍ、好ましくは７０〜１５０ｎｍとすると良い。
【０１０６】
基板２００１側からゲート電極、ゲート絶縁膜の順に形成した後に、ＴＦＴの活性層には結晶性半導体膜を適用し島状にパターン形成する。結晶質半導体膜の作製方法に特に限定はないが、非晶質シリコン膜をレーザー結晶化技術または熱結晶化技術、或いは非晶質シリコンの結晶化を助長する触媒元素を用いる結晶化の技術で作製した結晶質シリコン膜を用いることが最も望ましい。勿論、他の半導体材料で代用することも可能である。活性層の厚さは２０〜１５０ｎｍ、好ましくは３０〜７５ｎｍで形成する。
【０１０７】
駆動回路のｐチャネル型ＴＦＴ２０５０の活性層には、チャネル形成領域２００９、ソース領域２０１０、ドレイン領域２０１１が形成されている。ｎチャネル型ＴＦＴ２０５１の活性層には、チャネル形成領域２０１２、ソース領域２０１５、ドレイン領域２０１６、ＬＤＤ領域２０１３、２０１４が形成されている。このＬＤＤ領域２０１３、２０１４にはｎ型を付与する不純物元素が５×１０１７〜５×１０１８ｃｍ−３の濃度で含まれている。ｎ型を付与する不純物元素には、半導体技術の分野で周知のものであれば良く、代表的にはリン（Ｐ）や砒素（Ａｓ）などを用いれば良い。ＬＤＤ領域２０１３、２０１４はゲート電極２００３とゲート絶縁膜とを介して重なるように設けられたＧＯＬＤ構造となっている。
【０１０８】
画素部のｎチャネル型ＴＦＴ（画素ＴＦＴ）２０５２の活性層にはチャネル形成領域２０１７、２０２２、ソースまたはドレイン領域２０２０、２０２１、２０２５、ＬＤＤ領域２０１８ａ、２０１８ｂ、２０１９ａ、２０１９ｂ、２０２３ａ、２０２３ｂ、２０２４ａ、２０２４ｂが設けられている。このＬＤＤ領域のｎ型を付与する不純物濃度は１×１０１７〜２．５×１０１８ｃｍ−３の範囲にすれば良いが、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域２０１３、２０１４の不純物濃度よりも１／２から１／５の濃度とするのが好ましい。
【０１０９】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられる。
【０１１０】
この駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるＬＤＤ領域（以下、Ｌov領域という。尚、ov はoverlapの意味である。）のチャネル長方向の長さは、チャネル長３〜８μｍに対して０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとすれば良い。また、画素部のｎチャネル型ＴＦＴのゲート電極と重ならないＬＤＤ領域（以下、Ｌoffという。尚、offとはoffsetの意味である。）のチャネル長方向の長さは０．５〜３．５μｍ、代表的には１．５〜２．５μｍとすれば良い。
【０１１１】
チャネル保護膜２０２６〜２０２９は酸化シリコン膜などで形成され、図示するように活性層上にそのまま残しても良いが、第１の層間絶縁膜２０３０を形成する前に除去しても差し支えない。第１の層間絶縁膜２０３０は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層構造で形成すれば良い。例えば、窒化酸化シリコン膜２０３０ａと酸化シリコン膜２０３０ｂとすることができる。また、第１の層間絶縁膜の膜厚は５００〜１５００ｎｍとすれば良い。
【０１１２】
第１の層間絶縁膜にはそれぞれのＴＦＴのソースまたはドレイン領域に達するコンタクトホールが形成され、ソース配線２０３２、２０３４、２０３５とドレイン配線２０３３、２０３６が設けられる。図示していないがこの配線をＴｉ膜を２００ｎｍ、Ｔｉを含有するＡｌ膜を４５０ｎｍ、さらにＴｉ膜を１５０ｎｍの厚さで形成した３層積層構造としても良い。
【０１１３】
パッシベーション膜２０３７は、窒化シリコン膜、酸化シリコン膜、または窒酸化シリコン膜で３０〜５００ｎｍ、代表的には５０〜２００ｎｍの厚さで形成する。さらに、第２の層間絶縁膜２０３８を約１０００ｎｍの厚さで形成する。第２の層間絶縁膜はポリイミド、ポリアミド、アクリル、ポリイミドアミド、ベンゾシクロブテンなどの有機樹脂膜を用いて形成すると良い。有機樹脂膜を用いることの利点は、膜の形成法が比較的簡便である点や、比誘電率が低いので寄生容量を低減できる点、さらに平坦性に優れる点などがある。例えば、塗布した後に熱重合するタイプのポリイミドを用いると、３００℃程度で形成することができる。尚、上述した以外の有機樹脂膜や、有機系酸化シリコン化合物などを用いることも可能である。
【０１１４】
次に、第２層間絶縁膜２０３８およびパッシベーション膜２０３７にコンタクトホールを形成し、ドライバ等の駆動回路を構成するｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴのソースまたはドレイン電極に接続する第３配線２０３９および２０４０を形成する。本実施例においては、第３配線２０３９および２０４０には、ソース電極およびドレイン電極と同じ材料が用いられた。また、第３配線２０３９および２０４０には、他の金属が用いられても良い。
【０１１５】
その後、有機樹脂からなる第３層間絶縁膜２０４１を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、第２層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【０１１６】
そして、第３層間絶縁膜２０４１、第２層間絶縁膜２０３８およびパッシベーション膜２０３７にドレイン配線２０３６に達するコンタクトホールを形成し、画素電極２０４２を設ける。本発明の反射型液晶表示装置においては、画素電極は金属膜を用いる。本実施例では、Ｔｉ膜を３００ｎｍに形成し、その後ＡｌとＴｉの合金膜を１００ｎｍに形成する。
【０１１７】
２０４４は対向基板、２０４５は対向電極、２０４６、２０４３は配向膜、２０４７は液晶である。
【０１１８】
（実施例５）
【０１１９】
上記実施例においては、ネマチック液晶を用いたＴＮモードとして用いられているが、他の表示モードなども用いることができる。
【０１２０】
さらに、応答速度の速い無しきい値反強誘電性液晶または強誘電性液晶を用いて、本発明のアクティブマトリクス型液晶表示装置を構成してもよい。
【０１２１】
本発明の反射型液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１２２】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１２３】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図１６に示す。図１６に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１２４】
図１６に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１２５】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１２６】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１２７】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１２８】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小くてもそれを補うようにしてもよい。
【０１２９】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【０１３０】
なお、図１６に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の反射型液晶表示装置の表示媒体として用いることができる。
【０１３１】
また、本発明の半導体表示装置には、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを用いても良い。
【０１３２】
（実施例６）
【０１３３】
本実施例では、本発明の反射型液晶表示装置にタッチパネルを組み合わせた例を示す。本実施例の反射型液晶表示装置には、上述の実施例の反射型液晶表示装置を用いることができる。
【０１３４】
ここで、図１３を参照する。図１３には、本実施例で用いるタッチパネルが示されている。図１３に示すタッチパネルは、発光素子と受光素子とをパネル周囲に対向して設けられた光学式（又は光電式）のものである。図１３（Ａ）は正面図であり、図１３（Ｂ）は図１３（Ａ）の一点鎖線Ａ−Ａ'に沿った断面図である。
【０１３５】
図１３に示すように、パネル３０００の１辺に発光素子３１００ａ〜３１００ｅがライン状に配列され、これに対向する辺に受光素子３２００ａ〜３２００ｅがライン状に配列されている。パネル３０００を指で触れると、触れた位置で発光素子３１００ｂからの光が遮断されるため、これと対向している受光素子３２００ｂの出力信号が減少する。即ち、出力信号が減少した受光素子の位置として、指先が触れた位置が検出される。
【０１３６】
なお、本発明の反射型液晶表示装置に組み合わせて用いられるタッチパネルは、図１３に示される以外のものも用いることができる。
【０１３７】
（実施例７）
【０１３８】
本発明の反射型液晶表示装置を表示媒体として組み込んだ電子機器を例に挙げる。
【０１３９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４に示す。
【０１４０】
図１４（Ａ）はパーソナルコンピュータであり、本体１１００１、画像入力部１１００２、本発明の反射型液晶表示装置１１００３、キーボード１１００４で構成される。
【０１４１】
図１４（Ｂ）はビデオカメラであり、本体１２００１、本発明の反射型液晶表示装置１２００２、音声入力部１２００３、操作スイッチ１２００４、バッテリー１２００５、受像部１２００６で構成される。
【０１４２】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体１３００１、カメラ部１３００２、受像部１３００３、操作スイッチ１３００４、本発明の反射型液晶表示装置１３００５で構成される。
【０１４３】
図１４（Ｄ）はデジタルカメラであり、本体１４００１、本発明の反射型液晶表示装置１４００２、接眼部１４００３、操作スイッチ１４００４、受像部（図示しない）で構成される。
【０１４４】
図１４（Ｅ）は携帯書籍（電子書籍）であり、本体１５００１、本発明の反射型液晶表示装置１５００２、１５００３、記憶媒体１５００４、操作スイッチ１５００５、アンテナ１５００６で構成される。
【０１４５】
図１５（Ｆ）は映像やプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１６００１、本発明の反射型液晶表示装置１６００２、スピーカ部１６００３、記録媒体１６００４、操作スイッチ１６００５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１４６】
さらに、本発明の反射型液晶表示装置は、フロントプロジェクタまたはリアプロジェクタの表示装置としても用いることが可能である。
【０１４７】
以上の様に、本発明の反射型液晶表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１４８】
【発明の効果】
【０１４９】
本発明によると、反射型半導体表示装置において、駆動回路を画素部の反射画素電極の下部に形成することができる。しかも、反射電極の下部に形成される駆動回路の電源線を第３配線として用いることにより、これらの回路を流れるクロック信号やデータ信号などによる電気ノイズが反射電極に影響を及ぼすことを防ぐことができる。したがって、従来の反射型半導体表示装置と比べて、小型にもかかわらず、高精細・高解像度・高画質の反射型半導体表示装置が提供される。
【０１５０】
さらに、本発明によると、同一基板上に形成された複数の回路が要求する仕様に応じて適切な性能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させることができる。特に、画素部のｎチャネル型ＴＦＴのＬＤＤ領域をｎ--の濃度でかつＬoffのみとして形成することにより、大幅にオフ電流値を低減でき、画素部の低消費電力化に寄与することができる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬovのみとして形成することにより、電流駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減することができる。よって、本発明の反射型半導体表示装置の動作性能と信頼性も向上させることができる。
【０１５１】
【図面の簡単な説明】
【図１】 本発明の反射型半導体表示装置のアクティブマトリクス基板の上面図である。
【図２】 本発明の反射型半導体表示装置の断面図である。
【図３】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図４】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図５】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図６】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図７】 本発明の反射型半導体表示装置のある実施形態のアクティブマトリクス型液晶表示装置の一作製方法の工程図である。
【図８】 本発明の反射型半導体表示装置のある実施形態のアクティブマトリクス型液晶表示装置の一作製方法の工程図である。
【図９】 本発明の反射型半導体表示装置のアクティブマトリクス基板の上面図である。
【図１０】 本発明の反射型半導体表示装置の回路ブロック図である。
【図１１】 本発明の反射型半導体表示装置のアクティブマトリクス基板の上面図である。
【図１２】 本発明の反射型半導体表示装置の断面図である。
【図１３】 本発明の反射型半導体表示装置に組み合わせて用いられるタッチパネルの上面図および断面図である。
【図１４】 本発明の反射型半導体表示装置を用いた電子機器の例である。
【図１５】 従来の反射型液晶表示装置の上面図である。
【図１６】 Ｖ字型の電気光学特性を示す反強誘電性液晶の印加電圧−透過率特性を示すグラフである。
【符号の説明】
１０１ アクティブマトリクス基板
１０２、１０３ ソースドライバ
１０４、１０５ ゲートドライバ
１０６ 画素部
１０７ ＦＰＣ端子
【発明の属する技術分野】
【０００２】
本発明は、反射型の半導体表示装置に関する。特に、その表示媒体に液晶を用いた反射型液晶表示装置に関する。また、特に、反射型のアクティブマトリクス型液晶表示装置に関する。なお、本発明の反射型の半導体表示装置には、その表示媒体に印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体（例えば、エレクトロルミネセンス素子等）を用いることもできる。
【０００３】
【従来の技術】
【０００４】
最近安価なガラス基板上に半導体薄膜を形成した半導体装置、例えば薄膜トランジスタ（ＴＦＴ）を作製する技術が急速に発達してきている。その理由は、アクティブマトリクス型液晶表示装置（液晶パネル）の需要が高まってきたことによる。
【０００５】
また、石英基板を利用し多結晶珪素膜でもって薄膜トランジスタを作製するアクティブマトリクス型液晶表示装置が市場に出始めている。この場合、複数の画素ＴＦＴによって構成される画素部と、画素部を駆動する駆動回路とが同一基板上に形成されている。
【０００６】
さらに、レーザーアニール等の技術を利用することにより、ガラス基板上に結晶性珪素膜を形成し薄膜トランジスタを作製する技術も知られている。この技術を利用すると、複数の画素ＴＦＴによって構成される画素部と、画素部を駆動する駆動回路とを同一ガラス基板に上に形成することができる。
【０００７】
【発明が解決しようとする課題】
【０００８】
近年、アクティブマトリクス型液晶表示装置がノート型のパーソナルコンピュータに多用されてきている。パーソナルコンピュータの表示装置には、複数のソフトウエアの同時表示や、デジタルカメラからの映像の表示を実現するために多階調の液晶表示装置が要求されている。
【０００９】
さらに、最近では、携帯情報端末、モバイルコンピュータ、カーナビゲーションなどの普及に伴い、小型で、高精細・高解像度・高画質なアクティブマトリクス型液晶表示装置が求められている。
【００１０】
携帯情報端末やモバイルコンピュータ等に用いられるアクティブマトリクス型液晶表示装置はバッテリー駆動を前提としているので、消費電力の小さなものが要求されている。そこで、モバイルコンピュータなどの表示装置として反射型のアクティブマトリクス型液晶表示装置が注目を集めている。反射型の液晶表示装置は透過型の液晶表示装置とは異なり、バックライトを必要としない。このことが低消費電力を実現できる理由の一つである。
【００１１】
また、モバイルコンピュータ等に用いられるアクティブマトリクス型液晶表示装置には、可能な限り小型なものが要求されていることは言うまでもない。
【００１２】
さらに、アクティブマトリクス回路を構成する画素ＴＦＴを駆動するためのソースドライバやゲートドライバ等の駆動回路以外に、他の駆動回路（プロセッサー回路、メモリ回路、Ａ／Ｄコンバータ回路、Ｄ／Ａコンバータ回路、ガンマ補正回路等の各種補正回路およびパルス発振回路等）を同一基板上に組み込むＳＯＰ（システム・オン・パネル）構造が注目を集めている。
【００１３】
ここで、アクティブマトリクス型液晶表示装置の構成の一例を図１５に示す。図１５は、説明の便宜上、アクティブマトリクス型液晶表示装置のアクティブマトリクス基板のみが示されており、対向基板は省略されている。５００１はアクティブマトリクス基板、５００２および５００３はソースドライバ、５００４および５００５はゲートドライバ、５００６は画素部である。なお、アクティブマトリクス基板５００１は、ガラス基板や石英基板などの絶縁基板をベースとしている。
【００１４】
また、より複雑な構成をとるアクティブマトリクス型液晶表示装置においては、図１５の５００７〜５０１０に示す様な位置に、他の駆動回路が配置されることが検討されている。他の駆動回路回路は、プロセッサー回路の様な複雑なロジック回路やメモリ回路の様な面積の広い回路で構成されるため、駆動回路全体の占有面積は大きくなると予想される。
【００１５】
以上の様に、一般的には１枚の絶縁基板上にアクティブマトリクス回路５００６、ソースドライバ５００２ならびに５００３、ゲートドライバ５００４ならびに５００５、および他の駆動回路を配置する構成となる。従って、決められた基板サイズ上で表示領域をできるだけ多く確保するためには、画素部以外の占有面積を可能な限り小さくする必要がある。
【００１６】
しかしながら、図１５に示す様な従来構造をとる場合、画素部以外の占有面積を小さくすることには限界があり、このことがアクティブマトリクス型液晶表示装置の小型化を妨げる問題の一つとなっている。
【００１７】
そこで、本出願人による特許出願である特開平１０−１０４６６３号公報には、上述のドライバ等の占有面積の問題を解決する技術が開示されている。特開平１０−１０４６６３号公報には、画素部、駆動回路、および他のコントロール回路（他の駆動回路）を１枚の絶縁基板上に集積化する反射型のアクティブマトリクス型液晶表示装置を構成するに際し、駆動回路および他のコントロール回路を画素部の領域内に形成する構成が開示されている。
【００１８】
特開平１０−１０４６６３号公報によると、何れの実施例においても、画素部の画素ＴＦＴに接続されている反射画素電極の下部にドライバ回路やコントロール回路を構成するＴＦＴが配置されることが開示されている。また、ドライバ回路やコントロール回路を構成するための配線がＢＭ（ブラックマトリクス）配線と同じ層に形成される様子が示されている。
【００１９】
しかし、特開平１０−１０４６６３号公報に開示されている構造では、ドライバ回路やコントロール回路に流れるクロック信号やデータ信号などがＢＭ配線層に流れ、ＢＭ配線層に生じる電気ノイズが画素電極に影響を及ぼすことがある。この電気ノイズが液晶分子の挙動に影響を及ぼすことがある。
【００２０】
また、従来のアクティブマトリクス型液晶表示装置には、次のような問題もあった。
【００２１】
画素ＴＦＴと駆動回路を構成するＴＦＴとでは動作条件が同一でなく、それぞれのＴＦＴに要求される特性は少なからず異なっている。例えば、画素ＴＦＴはスイッチ素子として機能するものであり、液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることである。一方、駆動回路のバッファ回路は高い駆動電圧が印加されるため、高電圧が印加されても壊れないように耐圧を高めておく必要がある。また電流駆動能力を高めるために、オン電流値（ＴＦＴがオン動作時に流れるドレイン電流）を十分確保する必要がある。
【００２２】
オフ電流値を低減するためのＴＦＴの構造として、低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造が知られている。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。また、ホットキャリアによるオン電流値の劣化を防ぐための手段として、ＬＤＤ領域をゲート絶縁膜を介してゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造が知られている。このような構造を採ることで、ドレイン近傍の高電界が緩和されホットキャリア注入を防ぎ、劣化現象の防止に有効であることが知られている。
【００２３】
しかしながら、画素部の画素ＴＦＴと、シフトレジスタ回路やバッファ回路などの駆動回路のＴＦＴとでは、その要求される特性は必ずしも同じではない。例えば、画素ＴＦＴにおいてはゲートに大きな逆バイアス（ｎチャネル型ＴＦＴでは負の電圧）が印加されるが、駆動回路のＴＦＴは基本的に逆バイアス状態で動作することはない。また、動作速度に関しても、画素ＴＦＴは駆動回路のＴＦＴの１／１００以下で良い。
【００２４】
また、ＧＯＬＤ構造はオン電流値の劣化を防ぐ効果は高いが、その反面、通常のＬＤＤ構造と比べてオフ電流値が大きくなってしまう問題があった。従って、画素ＴＦＴに適用するには好ましい構造ではなかった。逆に通常のＬＤＤ構造はオフ電流値を抑える効果は高いが、ドレイン近傍の電界を緩和してホットキャリア注入による劣化を防ぐ効果は低かった。このように、アクティブマトリクス型液晶表示装置のような動作条件の異なる複数の集積回路を有する半導体表示装置において、全てのＴＦＴを同じ構造で形成することは必ずしも好ましくなかった。このような問題点は、特に結晶質シリコンＴＦＴにおいて、その特性が高まり、またアクティブマトリクス型液晶表示装置に要求される性能が高まるほど顕在化してきた。
【００２５】
そこで、本発明は上記の問題を鑑みてなされたものであり、上述のドライバ等の占有面積の問題を解決し、かつ良好な表示画像を提供することができる大画化可能な反射型液晶表示装置を提供することを目的とする。
【００２６】
【課題を解決するための手段】
【００２７】
本発明は、アクティブマトリクス回路、ソースドライバおよびゲートドライバ等の駆動回路、および他の駆動回路を１枚の絶縁基板上に集積化する反射型のアクティブマトリクス型液晶表示装置を構成するに際し、画素部と駆動回路および他の駆動回路とを重ならせる。なお、本明細書においては、ソースドライバならびにゲートドライバ等の駆動回路および他の駆動回路をまとめて駆動回路という場合がある。
【００２８】
本発明の構成はバックライト等からの光の光路（開口部）を確保する必要のある透過型のアクティブマトリクス型液晶表示装置では困難な構成である。なぜならば、透過型のアクティブマトリクス型液晶表示装置の画素部は、その殆どの領域が開口部であり、画素部において透過光量を落とさずに駆動回路を構成するのは困難であるからである。
【００２９】
そこで、本発明はバックライトからの光の光路を確保する必要のない反射型のアクティブマトリクス型液晶表示装置において、光の反射板となる画素電極の下方に駆動回路を配置しようとするものである。
【００３０】
以下に、本発明の構成を記載する。
【００３１】
請求項１に記載の発明によると、
マトリクス状に配置された複数の画素ＴＦＴおよび前記複数の画素ＴＦＴのそれぞれのソース電極またはドレイン電極に接続された反射電極を有する画素部と、
複数の駆動回路ＴＦＴを有する駆動回路と、
を有する反射型半導体表示装置において、
前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導電層で形成されるゲート電極を有しており、
前記画素ＴＦＴのＬＤＤ領域は、前記画素ＴＦＴのゲート電極と重ならないように配置され、
前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、
前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と少なくとも一部が重なるように配置されており、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記駆動回路の電源線は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはドレイン電極との間に形成されることを特徴とする反射型半導体表示装置が提供される。
【００３２】
また、請求項２に記載の発明によると、
画素部と駆動回路とを同一の基板上に有する反射型半導体表示装置において、
前記画素部には、ＬＤＤ領域がゲート電極と重ならないように設けられた画素ＴＦＴおよび前記画素ＴＦＴのそれぞれのソース電極またはドレイン電極に接続された反射電極を有しており、
前記駆動回路には、ＬＤＤ領域の全部がゲート電極と重なるように設けた第１のｎチャネル型ＴＦＴと、ＬＤＤ領域の一部がゲート電極と重なるように設けた第２のｎチャネル型ＴＦＴとを有しており、
前記画素ＴＦＴと、前記第１および第２のｎチャネル型ＴＦＴのゲート電極は、第１の導電層で形成され、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記駆動回路の電源線は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはドレイン電極との間に形成されることを特徴とする反射型半導体表示装置が提供される。
【００３３】
また、請求項３に記載の発明によると、
マトリクス状に配置された複数の画素ＴＦＴおよび前記複数の画素ＴＦＴのそれぞれのソース電極またはドレイン電極に接続された反射電極を有する画素部と、
複数の駆動回路ＴＦＴを有する駆動回路と、
を有する反射型半導体表示装置において、
前記画素ＴＦＴおよび前記駆動回路ＴＦＴは、第１の導電層で形成されるゲート電極を有しており、
前記画素ＴＦＴのチャネル形成領域と該画素ＴＦＴのＬＤＤ領域との間には、オフセット領域が形成されており、
前記駆動回路の第１のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、
前記駆動回路の第２のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と少なくとも一部が重なるように配置されており、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記駆動回路の電源線は、前記反射電極と前記前記画素ＴＦＴおよび前記駆動回路ＴＦＴのソース電極またはドレイン電極との間に形成されることを特徴とする反射型半導体表示装置が提供される。
【００３４】
また、請求項１乃至請求項３のいずれか一において、前記画素部には、前記画素ＴＦＴのソースまたはドレイン領域に接続し一導電型の不純物元素を含む半導体層と、容量配線と、前記半導体層と前記容量配線との間の絶縁膜とで保持容量が形成されるようにしてもよい。
【００３５】
また、請求項１乃至請求項４のいずれか一において、前記第１の導電層が、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とするようにしてもよい。
【００３６】
また、請求項１乃至請求項４のいずれか一において、前記第１の導電層は、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領域に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ｃ）とを有し、前記第２の導電層は、少なくとも、アルミニウムまたは銅を主成分とする導電層（Ｄ）と、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｅ）とを有するようにしてもよい。
【００３７】
また、請求項１乃至請求項４のいずれか一において、前記第１の導電層は、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領域に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ｃ）とを有し、前記第２の導電層は、少なくとも、アルミニウムまたは銅を主成分とする導電層（Ｄ）と、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｅ）とを有し、前記接続部で導電層（Ｃ）と導電層（Ｄ）が接触しているようにしてもよい。
【００３８】
また、請求項６または請求項７において、前記導電層（Ｂ）は、添加元素としてアルゴンを含み、かつ、前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下であるようにしてもよい。
【００３９】
【発明の実施の形態】
【００４０】
図１を参照する。図１には、本発明の反射型液晶表示装置のアクティブマトリクス基板の上面図が示されている。説明の便宜上、図の一部分は透視図としている。また、説明の便宜上、対向基板は省略されている。
【００４１】
図１に示される本発明の反射型液晶表示装置において、１０１はアクティブマトリクス基板、１０２および１０３はソースドライバ、１０４および１０５はゲートドライバ、１０６は画素部である。図２に示されるように、本発明の反射型液晶表示装置においては、ソースドライバ１０２ならびに１０３およびゲートドライバ１０４ならびに１０５は、画素部１０６の下部に形成されている。
【００４２】
また、図１に示される本発明の反射型液晶表示装置は、ソースドライバ１０２の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０５に面している。また同様に、ソースドライバ１０３の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０４に面している。また同様に、ゲートドライバ１０４の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０２に面している。また同様に、ゲートドライバ１０５の４つの端面のうち２つはアクティブマトリクス基板の端面に面しているが、残りの端面のうち一つはゲートドライバ１０３に面している。このようなドライバの配置によって、反射型のアクティブマトリクス型液晶表示装置の小型化が実現されている。
【００４３】
また、図２においては示していないが、ソースドライバやゲートドライバ以外の他の駆動回路（メモリ、ＣＰＵ、コントロール回路など）は、ソースドライバおよびゲートドライバが存在する以外の部分に形成されるようにしてもよい。
【００４４】
このような回路配置をとることによって、小型な反射型液晶表示装置が実現できる。
【００４５】
ここで、図２を参照する。図２には本発明の反射型液晶表示装置のある実施形態の断面図が示されている。基板１０１上に複数のＴＦＴが形成されている。ここでは、画素部を構成するＴＦＴを画素ＴＦＴ２０４とし、ソースドライバやゲートドライバ等の駆動回路を構成するＴＦＴを駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３）とする。また、２０５は保持容量である。
【００４６】
図２に示される様に、画素ＴＦＴ２０４のドレイン電極２０６に接続された画素電極２０７の下部に、駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３）が形成されている。
【００４７】
また、図２に示される様に、本発明の反射型液晶表示装置は、駆動回路ＴＦＴ（Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３）の電源線（ＶＤＤまたはＧＮＤ）が、第２層間膜２０８の上部に第３配線２０９、２１０および２１１として形成され、コンタクトホールを介してそれぞれＰチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３のソースまたはドレイン電極に接続されている。
【００４８】
また、Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３をそれぞれ接続したり、回路同士を接続する配線は、ＴＦＴのソース・ドレイン配線と同じ層またはＴＦＴのゲート配線と同じ層に形成されている。このような構成をとることによって第３配線２０９、２１０および２１１には安定した電圧が供給され、クロック信号やデータ信号等の電気信号は供給されない。よって、第３配線２０９、２１０および２１１に供給される電圧によっては電気ノイズが発生しない。よって、第３配線２０９、２１０および２１１は上部の画素電極に及ぼす影響を極力小さくすることができる。
【００４９】
また、駆動回路ＴＦＴによって構成される回路にクロック信号やデータ信号等の電気信号が供給され、電気ノイズが発生する。しかし、本発明の構成においては、この電気ノイズは安定した電圧が供給される第３配線がシールド線となり、画素電極に影響を及ぼすことはない。よって、数十ＭＨｚといったような高周波数のクロック信号によってドライバを駆動する場合でも、ドライバで発生する電気ノイズが画素電極に及ぼす影響を極力小さくすることができる。
【００５０】
従って、本願発明によると、画素電極の下方に駆動回路を構成しても、画素電極に及ぼされる電気ノイズによる影響を極力抑えることができるので、良好な表示画像を得ることができる。
【００５１】
なお、図２においては、Ｐチャネル型駆動回路ＴＦＴ２０１、第１のＮチャネル型駆動回路ＴＦＴ２０２および第２のＮチャネル型駆動回路ＴＦＴ２０３の構造が示されているだけであるが、実際には、複数のＮチャネル型駆動回路ＴＦＴと複数のＰチャネル型駆動回路ＴＦＴとが電気的に接続され様々な回路を構成している。
【００５２】
ここで、以下の実施例をもって、本発明を更に詳細に説明する。ただし、以下の実施例は、本発明のある実施形態に過ぎず、本発明が以下の実施例に限定されるわけではない。
【００５３】
（実施例１）
【００５４】
次に、図３〜図８を用いて、本実施例の反射型液晶表示装置の作製方法の一例について説明する。
【００５５】
図３（Ａ）において、基板１００１には低アルカリガラス基板や石英基板を用いることができる。本実施例では低アルカリガラス基板を用いた。この場合、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。この基板１００１のＴＦＴ形成表面には、基板１００１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの下地膜１００２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１００ｎｍ、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜を２００ｎｍの厚さに積層形成する。
【００５６】
次に、２０〜１５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜１００３ａを、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜１００２と非晶質シリコン膜１００３ａとは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。その場合、下地膜を形成した後、一旦大気雰囲気に晒すことがなくその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる（図３（Ａ））。
【００５７】
そして、公知の結晶化技術を使用して非晶質シリコン膜１００３ａから結晶質シリコン膜１００３ｂを形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜１００３ｂを形成した。結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５atom％以下にしてから結晶化させることが望ましい。非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５５ｎｍ）よりも１〜１５％程度減少する（図１（Ｂ））。
【００５８】
そして、結晶質シリコン膜１００３ｂを島状にパターンニングして、島状半導体層１００４〜１００７を形成する。その後、プラズマＣＶＤ法またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層１００８を形成する（図３（Ｃ））。
【００５９】
そしてレジストマスク１００９を設け、ｎチャネル型ＴＦＴを形成することとなる島状半導体層１００５〜１００７の全面に１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。このボロン（Ｂ）の添加は、しきい値電圧を制御する目的でなされる。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。ここでのボロン（Ｂ）添加は必ずしも必要ではない（図３（Ｄ））。
【００６０】
ドライバ等の駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層１０１０、１０１１に選択的に添加する。そのため、あらかじめレジストマスク１０１３〜１０１６を形成する。ｎ型を付与する不純物元素としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。形成された不純物領域１０１７、１０１８のリン（Ｐ）濃度は２×１０16〜５×１０19atoms／cm3の範囲とすれば良い。本明細書中では、ここで形成された不純物領域１０１７〜１０１９に含まれるｎ型を付与する不純物元素の濃度を（ｎ-）と表す。また、不純物領域１０１９は、画素部の保持容量を形成するための半導体層であり、この領域にも同じ濃度でリン（Ｐ）を添加する（図４（Ａ））。その後、レジストマスク１０１３〜１０１６を除去する。
【００６１】
次に、マスク層１００８をフッ酸などにより除去した後、図３（Ｄ）と図４（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中で５００〜６００℃で１〜４時間の熱処理や、レーザー活性化の方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用いる。レーザー光にはＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用いる。本実施例では、レーザー光の形状を線状ビームに加工して用い、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％で走査することによって島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく適宣決定することができる。
【００６２】
そして、ゲート絶縁膜１０２０をプラズマＣＶＤ法またはスパッタ法を用いて１０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、１２０ｎｍの厚さで酸化窒化シリコン膜を形成する。ゲート絶縁膜には、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い（図４（Ｂ））。
【００６３】
次に、ゲート電極を形成するために第１の導電層を成膜する。この第１の導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造としても良い。本実施例では、導電性の窒化物金属膜から成る導電層（Ａ）１０２１と金属膜から成る導電層（Ｂ）１０２２とを積層させる。導電層（Ｂ）１０２２はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜またはＭｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）１０２１は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）で形成する。また、導電層（Ａ）１０２１は代替材料として、タングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良かった。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００６４】
導電層（Ａ）１０２１は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）１０２２は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）１０２１に３０ｎｍの厚さの窒化タンタル膜を、導電層（Ｂ）１０２２には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。このスパッタ法による成膜では、スパッタ用のガスのＡｒに適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。尚、図示しないが、導電層（Ａ）１０２１の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜１０２０に拡散するのを防ぐことができる（図４（Ｃ））。
【００６５】
次に、レジストマスク１０２３〜１０２７を形成し、導電層（Ａ）１０２１と導電層（Ｂ）１０２２とを一括でエッチングしてゲート電極１０２８〜１０３１と容量配線１０３２を形成する。ゲート電極１０２８〜１０３１と容量配線１０３２は、導電層（Ａ）から成る１０２８ａ〜１０３２ａと、導電層（Ｂ）から成る１０２８ｂ〜１０３２ｂとが一体として形成されている。この時、後にドライバ等の駆動回路を構成するＴＦＴのゲート電極１０２９、１０３０は不純物領域１０１７、１０１８の一部と、ゲート絶縁膜１０２０を介して重なるように形成する（図４（Ｄ））。
【００６６】
次いで、ドライバのＰチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、Ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極１０２８をマスクとして、自己整合的に不純物領域を形成する。このとき、Ｎチャネル型ＴＦＴが形成される領域はレジストマスク１０３３で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域１０３４を形成した。この領域のボロン（Ｂ）濃度は３×１０20〜３×１０21atoms／cm3となるようにする。本明細書中では、ここで形成された不純物領域１０３４に含まれるＰ型を付与する不純物元素の濃度を（ｐ+）と表す（図５（Ａ））。
【００６７】
次に、Ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行った。レジストのマスク１０３５〜１０３７を形成し、Ｎ型を付与する不純物元素が添加して不純物領域１０３８〜１０４２を形成した。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、この領域のリン（Ｐ）濃度を１×１０20〜１×１０21atoms／cm3とした。本明細書中では、ここで形成された不純物領域１０３８〜１０４２に含まれるＮ型を付与する不純物元素の濃度を（ｎ+）と表す（図５（Ｂ））。
【００６８】
不純物領域１０３８〜１０４２には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でリン（Ｐ）が添加されるので、前工程で添加されたリン（Ｐ）またはボロン（Ｂ）の影響は考えなくても良い。また、不純物領域１０３８に添加されたリン（Ｐ）濃度は図５（Ａ）で添加されたボロン（Ｂ）濃度の１／２〜１／３なのでｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはなかった。
【００６９】
そして、画素マトリクス回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するためのｎ型を付与する不純物添加の工程を行った。ここではゲート電極１０３１をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するリン（Ｐ）の濃度は１×１０16〜５×１０18atoms／cm3であり、図４（Ａ）および図５（Ａ）と図５（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域１０４３、１０４４のみが形成される。本明細書中では、この不純物領域１０４３、１０４４に含まれるｎ型を付与する不純物元素の濃度を（ｎ--）と表す（図５（Ｃ））。
【００７０】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行った。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜８００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１００１に石英基板のような耐熱性を有するものを使用した場合には、８００℃で１時間の熱処理としても良く、不純物元素の活性化と、該不純物元素が添加された不純物領域とチャネル形成領域との接合を良好に形成することができる。
【００７１】
この熱処理において、ゲート電極１０２８〜１０３１と容量配線１０３２形成する金属膜１０２８ｂ〜１０３２ｂは、表面から５〜８０ｎｍの厚さで導電層（Ｃ）１０２８ｃ〜１０３２ｃが形成される。例えば、導電層（Ｂ）１０２８ｂ〜１０３２ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、タンタル（Ｔａ）の場合には窒化タンタル（ＴａＮ）を形成することができる。また、導電層（Ｃ）１０２８ｃ〜１０３２ｃは、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極１０２８〜１０３１を晒しても同様に形成すりことができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行った。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００７２】
島状半導体層が、非晶質シリコン膜から触媒元素を用いる結晶化の方法で作製された場合、島状半導体層中には微量の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は図５（Ｂ）で形成した不純物領域（ｎ+）と同程度であり、ここで実施される活性化工程の熱処理により、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をゲッタリングをすることができた（図５（Ｄ））。
【００７３】
第１の層間絶縁膜１０４５は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成され、その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線１０４６〜１０４９と、ドレイン配線１０５０〜１０５３を形成する（図６）。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００７４】
次に、パッシベーション膜１０５４として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られた。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られた。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１０５４に開口部を形成しておいても良い（図６）。
【００７５】
その後、有機樹脂からなる第２層間絶縁膜１０５５を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する（図７）。
【００７６】
次に、第２層間絶縁膜にコンタクトホールを形成し、ドライバ等の駆動回路を構成するｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴのソースまたはドレイン電極に接続する第３配線１０５６、１０５７および１０５８を形成する（図７）。本実施例においては、第３配線１０５６、１０５７および１０５８には、ソース電極およびドレイン電極と同じ材料が用いられた。また、第３配線１０５６、１０５７および１０５８には、他の金属が用いられても良い。
【００７７】
その後、有機樹脂からなる第３層間絶縁膜１０５９を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、第２層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【００７８】
そして、第２層間絶縁膜１０５５および第３層間絶縁膜１０５９にドレイン配線１０５３に達するコンタクトホールを形成し、画素電極１０６０を形成する。本発明の反射型液晶表示装置においては、画素電極１０６０には金属膜を用いる。本実施例では、Ｔｉ膜を３００ｎｍに形成し、その後ＡｌとＴｉの合金膜を１００ｎｍに形成し、積層構造とした（図７）。
【００７９】
こうして同一基板上に、駆動回路ＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ８０１、第１のｎチャネル型ＴＦＴ８０２、第２のｎチャネル型ＴＦＴ８０３、画素部には画素ＴＦＴ８０４、保持容量８０５が形成されている（図８）。本明細書では便宜上このような基板をアクティブマトリクス基板と呼んでいる。
【００８０】
次に、上記の工程によって作製されたアクティブマトリクス基板をもとに、反射型液晶表示装置を作製する工程を説明する。
【００８１】
図７の状態のアクティブマトリクス基板に配向膜１０６１を形成する。本実施例では、配向膜１０６１にはポリイミドを用いた。次に、対向基板を用意する。対向基板は、ガラス基板１０６２、透明導電膜からなる対向電極１０６３、配向膜１０６４とで構成される。
【００８２】
なお、本実施例では、配向膜には、液晶分子が基板に対して平行に配向するようなポリイミド膜を用いた。なお、配向膜形成後、ラビング処理を施すことにより、液晶分子がある一定のプレチルト角を持って平行配向するようにした。
【００８３】
次に、上記の工程を経たアクティブマトリクス基板と対向基板とを公知のセル組み工程によって、シール材やスペーサ（共に図示せず）などを介して貼り合わせる。その後、両基板の間に液晶１０６５を注入し、封止剤（図示せず）によって完全に封止する。よって、図８に示すような反射型液晶表示装置が完成する。
【００８４】
なお本実施例では、反射型液晶表示装置がＴＮ（ツイスト）モードによって表示を行うようにした。そのため、偏光板（図示せず）が反射型液晶表示装置の上部に配置された。
【００８５】
駆動回路のｐチャネル型ＴＦＴ８０１には、島状半導体層１００４にチャネル形成領域８０６、ソース領域８０７ａ、８０７ｂ、ドレイン領域８０８ａ，８０８ｂを有している。第１のｎチャネル型ＴＦＴ８０２には、島状半導体層１００５にチャネル形成領域８０９、ゲート電極１０２９と重なるＬＤＤ領域８１０（以降、このようなＬＤＤ領域をＬovと記す）、ソース領域８１１、ドレイン領域８１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ８０３には、島状半導体層１００６にチャネル形成領域８１３、ＬＤＤ領域８１４、８１５、ソース領域８１６、ドレイン領域８１７を有している。このＬＤＤ領域はＬov領域とゲート電極１０３０と重ならないＬＤＤ領域（以降、このようなＬＤＤ領域をＬoffと記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ８０４には、島状半導体層１００７にチャネル形成領域８１８、８１９、Ｌoff領域８２０〜８２３、ソースまたはドレイン領域８２４〜８２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。また、画素ＴＦＴのチャネル形成領域と画素ＴＦＴのＬＤＤ領域との間には、オフセット領域が形成されている。さらに、容量配線１３２と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ８０４のドレイン領域８２６に接続し、ｎ型を付与する不純物元素が添加された半導体層８２７とから保持容量８０５が形成されている。図８では画素ＴＦＴ８０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００８６】
以上の様に本発明は、画素ＴＦＴおよびドライバが要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、液晶表示装置の動作性能と信頼性を向上させることを可能とすることができる。
【００８７】
（実施例２）
【００８８】
図９を参照する。図９には、本発明の反射型液晶表示装置のアクティブマトリクス基板の上面図が示されている。説明の便宜上、図の一部分は透視図としている。また、説明の便宜上、対向基板は省略されている。
【００８９】
図９に示される本発明の反射型液晶表示装置において、９０１はアクティブマトリクス基板、９０２および９０３はソースドライバ、９０４はゲートドライバ、９０５はデジタルビデオデータ分割回路、９０６は画素部、９０７はＦＰＣ端子である。
【００９０】
本実施例の反射型液晶表示装置においても、ソースドライバ、ゲートドライバおよびデジタルビデオデータ分割回路等の駆動回路が画素部の画素電極の下部に配置されている。
【００９１】
図１０を参照する。図１０には、本実施例の反射型液晶表示装置の回路ブロック図が示されている。ソースドライバ９０１は、ＤＦＦ回路（レジスタ回路）９０１−１、ラッチ回路９０１−２、セレクタ回路（１）９０１−３、Ｄ／Ａ変換回路９０１−４、セレクタ回路（２）９０１−５を有している。その他、バッファ回路やレベルシフタ回路（いずれも図示せず）を有している。また、説明の便宜上、Ｄ／Ａ変換回路９０１−４にはレベルシフタ回路が含まれている。
【００９２】
また、９０３はゲイトドライバであり、シフトレジスタ回路、バッファ回路、レベルシフタ回路等（いずれも図示せず）を有している。
【００９３】
画素部９０４は、６４０×ＲＧＢ×４８０の画素を有している。各画素には画素ＴＦＴが配置されており、各画素ＴＦＴのソース領域にはソース信号線が、ゲート電極にはゲート信号線が電気的に接続されている。また、各画素ＴＦＴのドレイン領域には画素電極が電気的に接続されている。各画素ＴＦＴは、各画素ＴＦＴに電気的に接続された画素電極への映像信号（階調電圧）の供給を制御している。各画素電極に映像信号（階調電圧）が供給され、各画素電極と対向電極との間に挟まれた液晶に電圧が印加され液晶が駆動される。
【００９４】
９０５はデジタルビデオデータ分割回路（ＳＰＣ；Serial-to-Parallel Conversion Circuitと呼ぶこともある）である。９０５−Ｒ、９０５−Ｇ、９０５−Ｂには、それぞれ、赤、緑、青の映像に対応するデジタルビデオデータが入力される。デジタルビデオデータ分割回路９０５は、外部から入力されるデジタルビデオデータの周波数を１／ｘに落とすための回路である（ｘは２以上の自然数）。外部から入力されるデジタルビデオデータを分割することにより、駆動回路の動作に必要な信号の周波数も1／ｘに落とすことができる。本実施例の液晶表示装置においては、デジタルビデオデータ分割回路９０５は、外部から入力される８０ＭＨｚの８ビットデジタルビデオデータを１０ＭＨｚに落としソースドライバに出力する。
【００９５】
本実施例の反射型液晶表示装置によると、ソースドライバおよびゲートドライバだけでなく、デジタルビデオデータ分割回路をも画素部の画素電極下部に設けることができる。このように、本発明は、駆動回路の面積が大きいデジタルドライバに特に有利であることがわかる。
【００９６】
また、本実施例の反射型液晶表示装置には、イメージセンサ等の素子を一体形成しても良い。
【００９７】
（実施例３）
【００９８】
図１１を参照する。図１１には、本発明の反射型液晶表示装置のアクティブマトリクス基板の上面図が示されている。説明の便宜上、図の一部分は透視図としている。また、説明の便宜上、対向基板は省略されている。
【００９９】
図１１に示される本発明の反射型液晶表示装置において、１１０１はアクティブマトリクス基板、１１０２および１１０３はソースドライバ、１１０４、１１０５および１１０６はゲートドライバ、１１０７は画素部、１１０８はＦＰＣ端子である。
【０１００】
図１１に示すように、本発明の反射型アクティブマトリクス型液晶表示装置においては、比較的自由にドライバ回路を配置することができる。本実施例のドライバの配置によると、アクティブマトリクス回路の駆動を分割し、時分割駆動、多点同時駆動も可能となる。
【０１０１】
（実施例４）
【０１０２】
本実施例の反射型液晶表示装置の断面図を図１２に示す。本実施例の反射型液晶表示装置においては、アクティブマトリクス基板上に形成されたＴＦＴが逆スタガ型の構造をとっている。
【０１０３】
基板２００１は絶縁表面を有するものであり、ガラス基板、石英基板、プラスチック基板などの絶縁基板の他に、表面に絶縁被膜が形成された金属基板、シリコン基板、或いはセラミック基板などを適用することが可能である。ガラス基板は、例えばコーニング社の＃１７３７基板に代表されるような、低アルカリガラス基板を適用することが望ましい。さらに、その表面に酸化シリコンまたは窒化シリコンを主成分として含む絶縁膜が密接形成されていると好ましい。図１２には、この基板２００１上に形成された画素部のｎチャネル型ＴＦＴ２０５２、保持容量２０５３、ドライバ等の駆動回路のｎチャネル型ＴＦＴ２０５１ならびにｐチャネル型ＴＦＴ２０５０が示されている。
【０１０４】
ゲート電極２００２〜２００５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、ニッケル（Ｎｉ）、銅（Ｃｕ）から選ばれた一種または複数種の元素を含む材料から形成され、端面がテーパー形状となるようにパターン形成する。また、図示していないが、前記材料の積層構造としても良い。例えば、基板側から窒化タンタル（ＴａＮ）とＴａの２層構造としても良い。さらに、ゲート電極の表面に陽極酸化法などで酸化物を被覆形成しておいても良い。
【０１０５】
ゲート電極を覆って形成するゲート絶縁膜は、窒化シリコン膜２００６と酸化シリコン膜２００７とから形成されている。ここでは２層構造で示したが、１層構造としても良いし、前記材料に限定される必要はない。ゲート絶縁膜の厚さは２０〜２００ｎｍ、好ましくは７０〜１５０ｎｍとすると良い。
【０１０６】
基板２００１側からゲート電極、ゲート絶縁膜の順に形成した後に、ＴＦＴの活性層には結晶性半導体膜を適用し島状にパターン形成する。結晶質半導体膜の作製方法に特に限定はないが、非晶質シリコン膜をレーザー結晶化技術または熱結晶化技術、或いは非晶質シリコンの結晶化を助長する触媒元素を用いる結晶化の技術で作製した結晶質シリコン膜を用いることが最も望ましい。勿論、他の半導体材料で代用することも可能である。活性層の厚さは２０〜１５０ｎｍ、好ましくは３０〜７５ｎｍで形成する。
【０１０７】
駆動回路のｐチャネル型ＴＦＴ２０５０の活性層には、チャネル形成領域２００９、ソース領域２０１０、ドレイン領域２０１１が形成されている。ｎチャネル型ＴＦＴ２０５１の活性層には、チャネル形成領域２０１２、ソース領域２０１５、ドレイン領域２０１６、ＬＤＤ領域２０１３、２０１４が形成されている。このＬＤＤ領域２０１３、２０１４にはｎ型を付与する不純物元素が５×１０１７〜５×１０１８ｃｍ−３の濃度で含まれている。ｎ型を付与する不純物元素には、半導体技術の分野で周知のものであれば良く、代表的にはリン（Ｐ）や砒素（Ａｓ）などを用いれば良い。ＬＤＤ領域２０１３、２０１４はゲート電極２００３とゲート絶縁膜とを介して重なるように設けられたＧＯＬＤ構造となっている。
【０１０８】
画素部のｎチャネル型ＴＦＴ（画素ＴＦＴ）２０５２の活性層にはチャネル形成領域２０１７、２０２２、ソースまたはドレイン領域２０２０、２０２１、２０２５、ＬＤＤ領域２０１８ａ、２０１８ｂ、２０１９ａ、２０１９ｂ、２０２３ａ、２０２３ｂ、２０２４ａ、２０２４ｂが設けられている。このＬＤＤ領域のｎ型を付与する不純物濃度は１×１０１７〜２．５×１０１８ｃｍ−３の範囲にすれば良いが、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域２０１３、２０１４の不純物濃度よりも１／２から１／５の濃度とするのが好ましい。
【０１０９】
駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域は、ドレイン近傍の高電界を緩和してホットキャリア注入によるオン電流値の劣化を防ぐことを主な目的として設けるものであり、そのために適したｎ型を付与する不純物元素の濃度は５×１０17〜５×１０18ｃｍ-3とすれば良かった。一方、画素部のｎチャネル型ＴＦＴのＬＤＤ領域は、オフ電流値を低減することを主たる目的とするために設けられる。
【０１１０】
この駆動回路のｎチャネル型ＴＦＴのゲート電極と重なるＬＤＤ領域（以下、Ｌov領域という。尚、ov はoverlapの意味である。）のチャネル長方向の長さは、チャネル長３〜８μｍに対して０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとすれば良い。また、画素部のｎチャネル型ＴＦＴのゲート電極と重ならないＬＤＤ領域（以下、Ｌoffという。尚、offとはoffsetの意味である。）のチャネル長方向の長さは０．５〜３．５μｍ、代表的には１．５〜２．５μｍとすれば良い。
【０１１１】
チャネル保護膜２０２６〜２０２９は酸化シリコン膜などで形成され、図示するように活性層上にそのまま残しても良いが、第１の層間絶縁膜２０３０を形成する前に除去しても差し支えない。第１の層間絶縁膜２０３０は、窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層構造で形成すれば良い。例えば、窒化酸化シリコン膜２０３０ａと酸化シリコン膜２０３０ｂとすることができる。また、第１の層間絶縁膜の膜厚は５００〜１５００ｎｍとすれば良い。
【０１１２】
第１の層間絶縁膜にはそれぞれのＴＦＴのソースまたはドレイン領域に達するコンタクトホールが形成され、ソース配線２０３２、２０３４、２０３５とドレイン配線２０３３、２０３６が設けられる。図示していないがこの配線をＴｉ膜を２００ｎｍ、Ｔｉを含有するＡｌ膜を４５０ｎｍ、さらにＴｉ膜を１５０ｎｍの厚さで形成した３層積層構造としても良い。
【０１１３】
パッシベーション膜２０３７は、窒化シリコン膜、酸化シリコン膜、または窒酸化シリコン膜で３０〜５００ｎｍ、代表的には５０〜２００ｎｍの厚さで形成する。さらに、第２の層間絶縁膜２０３８を約１０００ｎｍの厚さで形成する。第２の層間絶縁膜はポリイミド、ポリアミド、アクリル、ポリイミドアミド、ベンゾシクロブテンなどの有機樹脂膜を用いて形成すると良い。有機樹脂膜を用いることの利点は、膜の形成法が比較的簡便である点や、比誘電率が低いので寄生容量を低減できる点、さらに平坦性に優れる点などがある。例えば、塗布した後に熱重合するタイプのポリイミドを用いると、３００℃程度で形成することができる。尚、上述した以外の有機樹脂膜や、有機系酸化シリコン化合物などを用いることも可能である。
【０１１４】
次に、第２層間絶縁膜２０３８およびパッシベーション膜２０３７にコンタクトホールを形成し、ドライバ等の駆動回路を構成するｐチャネル型ＴＦＴおよびｎチャネル型ＴＦＴのソースまたはドレイン電極に接続する第３配線２０３９および２０４０を形成する。本実施例においては、第３配線２０３９および２０４０には、ソース電極およびドレイン電極と同じ材料が用いられた。また、第３配線２０３９および２０４０には、他の金属が用いられても良い。
【０１１５】
その後、有機樹脂からなる第３層間絶縁膜２０４１を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、第２層間絶縁膜と同様の樹脂をもちいることができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【０１１６】
そして、第３層間絶縁膜２０４１、第２層間絶縁膜２０３８およびパッシベーション膜２０３７にドレイン配線２０３６に達するコンタクトホールを形成し、画素電極２０４２を設ける。本発明の反射型液晶表示装置においては、画素電極は金属膜を用いる。本実施例では、Ｔｉ膜を３００ｎｍに形成し、その後ＡｌとＴｉの合金膜を１００ｎｍに形成する。
【０１１７】
２０４４は対向基板、２０４５は対向電極、２０４６、２０４３は配向膜、２０４７は液晶である。
【０１１８】
（実施例５）
【０１１９】
上記実施例においては、ネマチック液晶を用いたＴＮモードとして用いられているが、他の表示モードなども用いることができる。
【０１２０】
さらに、応答速度の速い無しきい値反強誘電性液晶または強誘電性液晶を用いて、本発明のアクティブマトリクス型液晶表示装置を構成してもよい。
【０１２１】
本発明の反射型液晶表示装置には、ＴＮ液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１２２】
ある温度域において反強誘電相を示す液晶を反強誘電性液晶という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、Ｖ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１２３】
ここで、Ｖ字型の電気光学応答を示す無しきい値反強誘電性混合液晶の印加電圧に対する光透過率の特性を示す例を図１６に示す。図１６に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。なお、液晶表示装置の入射側の偏光板の透過軸は、液晶表示装置のラビング方向にほぼ一致する無しきい値反強誘電性混合液晶のスメクティック層の法線方向とほぼ平行に設定されている。また、出射側の偏光板の透過軸は、入射側の偏光板の透過軸に対してほぼ直角（クロスニコル）に設定されている。
【０１２４】
図１６に示されるように、このような無しきい値反強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。
【０１２５】
このような低電圧駆動の無しきい値反強誘電性混合液晶をアナログドライバを有する液晶表示装置に用いた場合には、画像信号のサンプリング回路の電源電圧を、例えば、５Ｖ〜８Ｖ程度に抑えることが可能となる。よって、ドライバの動作電源電圧を下げることができ、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１２６】
また、このような低電圧駆動の無しきい値反強誘電性混合液晶をデジタルドライバを有する液晶表示装置に用いた場合にも、Ｄ／Ａ変換回路の出力電圧を下げることができるので、Ｄ／Ａ変換回路の動作電源電圧を下げることができ、ドライバの動作電源電圧を低くすることができる。よって、液晶表示装置の低消費電力化および高信頼性が実現できる。
【０１２７】
よって、このような低電圧駆動の無しきい値反強誘電性混合液晶を用いることは、比較的ＬＤＤ領域（低濃度不純物領域）の幅が小さなＴＦＴ（例えば、０ｎｍ〜５００ｎｍまたは０ｎｍ〜２００ｎｍ）を用いる場合においても有効である。
【０１２８】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。また、液晶表示装置の駆動方法を線順次駆動とすることにより、画素への階調電圧の書き込み期間（ピクセルフィードピリオド）を長くし、保持容量が小くてもそれを補うようにしてもよい。
【０１２９】
なお、このような無しきい値反強誘電性混合液晶を用いることによって低電圧駆動が実現されるので、液晶表示装置の低消費電力が実現される。
【０１３０】
なお、図１６に示すような電気光学特性を有する液晶であれば、いかなるものも本発明の反射型液晶表示装置の表示媒体として用いることができる。
【０１３１】
また、本発明の半導体表示装置には、印加電圧に応答して光学的特性が変調され得るその他のいかなる表示媒体を用いてもよい。例えば、エレクトロルミネセンス素子などを用いても良い。
【０１３２】
（実施例６）
【０１３３】
本実施例では、本発明の反射型液晶表示装置にタッチパネルを組み合わせた例を示す。本実施例の反射型液晶表示装置には、上述の実施例の反射型液晶表示装置を用いることができる。
【０１３４】
ここで、図１３を参照する。図１３には、本実施例で用いるタッチパネルが示されている。図１３に示すタッチパネルは、発光素子と受光素子とをパネル周囲に対向して設けられた光学式（又は光電式）のものである。図１３（Ａ）は正面図であり、図１３（Ｂ）は図１３（Ａ）の一点鎖線Ａ−Ａ'に沿った断面図である。
【０１３５】
図１３に示すように、パネル３０００の１辺に発光素子３１００ａ〜３１００ｅがライン状に配列され、これに対向する辺に受光素子３２００ａ〜３２００ｅがライン状に配列されている。パネル３０００を指で触れると、触れた位置で発光素子３１００ｂからの光が遮断されるため、これと対向している受光素子３２００ｂの出力信号が減少する。即ち、出力信号が減少した受光素子の位置として、指先が触れた位置が検出される。
【０１３６】
なお、本発明の反射型液晶表示装置に組み合わせて用いられるタッチパネルは、図１３に示される以外のものも用いることができる。
【０１３７】
（実施例７）
【０１３８】
本発明の反射型液晶表示装置を表示媒体として組み込んだ電子機器を例に挙げる。
【０１３９】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４に示す。
【０１４０】
図１４（Ａ）はパーソナルコンピュータであり、本体１１００１、画像入力部１１００２、本発明の反射型液晶表示装置１１００３、キーボード１１００４で構成される。
【０１４１】
図１４（Ｂ）はビデオカメラであり、本体１２００１、本発明の反射型液晶表示装置１２００２、音声入力部１２００３、操作スイッチ１２００４、バッテリー１２００５、受像部１２００６で構成される。
【０１４２】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体１３００１、カメラ部１３００２、受像部１３００３、操作スイッチ１３００４、本発明の反射型液晶表示装置１３００５で構成される。
【０１４３】
図１４（Ｄ）はデジタルカメラであり、本体１４００１、本発明の反射型液晶表示装置１４００２、接眼部１４００３、操作スイッチ１４００４、受像部（図示しない）で構成される。
【０１４４】
図１４（Ｅ）は携帯書籍（電子書籍）であり、本体１５００１、本発明の反射型液晶表示装置１５００２、１５００３、記憶媒体１５００４、操作スイッチ１５００５、アンテナ１５００６で構成される。
【０１４５】
図１５（Ｆ）は映像やプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体１６００１、本発明の反射型液晶表示装置１６００２、スピーカ部１６００３、記録媒体１６００４、操作スイッチ１６００５で構成される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉｇｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１４６】
さらに、本発明の反射型液晶表示装置は、フロントプロジェクタまたはリアプロジェクタの表示装置としても用いることが可能である。
【０１４７】
以上の様に、本発明の反射型液晶表示装置の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。
【０１４８】
【発明の効果】
【０１４９】
本発明によると、反射型半導体表示装置において、駆動回路を画素部の反射画素電極の下部に形成することができる。しかも、反射電極の下部に形成される駆動回路の電源線を第３配線として用いることにより、これらの回路を流れるクロック信号やデータ信号などによる電気ノイズが反射電極に影響を及ぼすことを防ぐことができる。したがって、従来の反射型半導体表示装置と比べて、小型にもかかわらず、高精細・高解像度・高画質の反射型半導体表示装置が提供される。
【０１５０】
さらに、本発明によると、同一基板上に形成された複数の回路が要求する仕様に応じて適切な性能のＴＦＴを配置することが可能となり、その動作特性や信頼性を大幅に向上させることができる。特に、画素部のｎチャネル型ＴＦＴのＬＤＤ領域をｎ--の濃度でかつＬoffのみとして形成することにより、大幅にオフ電流値を低減でき、画素部の低消費電力化に寄与することができる。また、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域をｎ-の濃度でかつＬovのみとして形成することにより、電流駆動能力を高め、かつ、ホットキャリアによる劣化を防ぎ、オン電流値の劣化を低減することができる。よって、本発明の反射型半導体表示装置の動作性能と信頼性も向上させることができる。
【０１５１】
【図面の簡単な説明】
【図１】 本発明の反射型半導体表示装置のアクティブマトリクス基板の上面図である。
【図２】 本発明の反射型半導体表示装置の断面図である。
【図３】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図４】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図５】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図６】 本発明の反射型半導体表示装置の一作製方法の工程図である。
【図７】 本発明の反射型半導体表示装置のある実施形態のアクティブマトリクス型液晶表示装置の一作製方法の工程図である。
【図８】 本発明の反射型半導体表示装置のある実施形態のアクティブマトリクス型液晶表示装置の一作製方法の工程図である。
【図９】 本発明の反射型半導体表示装置のアクティブマトリクス基板の上面図である。
【図１０】 本発明の反射型半導体表示装置の回路ブロック図である。
【図１１】 本発明の反射型半導体表示装置のアクティブマトリクス基板の上面図である。
【図１２】 本発明の反射型半導体表示装置の断面図である。
【図１３】 本発明の反射型半導体表示装置に組み合わせて用いられるタッチパネルの上面図および断面図である。
【図１４】 本発明の反射型半導体表示装置を用いた電子機器の例である。
【図１５】 従来の反射型液晶表示装置の上面図である。
【図１６】 Ｖ字型の電気光学特性を示す反強誘電性液晶の印加電圧−透過率特性を示すグラフである。
【符号の説明】
１０１ アクティブマトリクス基板
１０２、１０３ ソースドライバ
１０４、１０５ ゲートドライバ
１０６ 画素部
１０７ ＦＰＣ端子
Claims (17)
- マトリクス状に配置された複数の画素ＴＦＴおよび複数の前記画素ＴＦＴのそれぞれのソース電極またはドレイン電極に電気的に接続された反射電極を有する画素部と、
ｎチャネル型ＴＦＴを有する駆動回路と、
を有し、
前記画素ＴＦＴおよび前記ｎチャネル型ＴＦＴは、それぞれ導電層で形成されるゲート電極を有し、
前記画素ＴＦＴのＬＤＤ領域は、前記画素ＴＦＴのゲート電極と重ならないように配置され、
前記ｎチャネル型ＴＦＴのＬＤＤ領域は、前記ｎチャネル型ＴＦＴのゲート電極と重なるように配置され、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記ｎチャネル型ＴＦＴのソース電極またはドレイン電極にコンタクトホールを介して電気的に接続される電源線は、前記ｎチャネル型ＴＦＴおよび前記ｎチャネル型ＴＦＴのソース電極またはドレイン電極と、前記反射電極との間に形成されることを特徴とする反射型半導体表示装置。 - マトリクス状に配置された複数の画素ＴＦＴおよび複数の前記画素ＴＦＴのそれぞれのソース電極またはドレイン電極に電気的に接続された反射電極を有する画素部と、
第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴを有する駆動回路と、
を有し、
前記画素ＴＦＴ、前記第１および前記第２のｎチャネル型ＴＦＴは、それぞれ導電層で形成されるゲート電極を有し、
前記画素ＴＦＴのＬＤＤ領域は、前記画素ＴＦＴのゲート電極と重ならないように配置され、
前記第１のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、
前記第２のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第２のｎチャネル型ＴＦＴのゲート電極と少なくとも一部が重なるように配置され、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記第１および前記第２のｎチャネル型ＴＦＴのソース電極またはドレイン電極にコンタクトホールを介して電気的に接続される電源線は、前記第１および前記第２のｎチャネル型ＴＦＴ、並びに前記第１および前記第２のｎチャネル型ＴＦＴのソース電極またはドレイン電極と、前記反射電極との間に形成されることを特徴とする反射型半導体表示装置。 - 画素部と駆動回路とを同一の基板上に有し、
前記画素部は、ＬＤＤ領域がゲート電極と重ならないように設けられた複数の画素ＴＦＴおよび複数の前記画素ＴＦＴのそれぞれのソース電極またはドレイン電極に電気的に接続された反射電極を有し、
前記駆動回路は、ＬＤＤ領域がゲート電極と重なるように設けられた第１のｎチャネル型ＴＦＴと、ＬＤＤ領域の一部がゲート電極と重なるように設けられた第２のｎチャネル型ＴＦＴとを有し、
前記画素ＴＦＴのゲート電極と、前記第１および前記第２のｎチャネル型ＴＦＴのゲート電極は、それぞれ導電層で形成され、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記第１および前記第２のｎチャネル型ＴＦＴのそれぞれのソース電極またはドレイン電極にコンタクトホールを介して電気的に接続される電源線は、前記第１および前記第２のｎチャネル型ＴＦＴ、並びに前記第１および前記第２のｎチャネル型ＴＦＴのそれぞれのソース電極またはドレイン電極と、前記反射電極との間に形成されることを特徴とする反射型半導体表示装置。 - マトリクス状に配置された複数の画素ＴＦＴおよび複数の前記画素ＴＦＴのそれぞれのソース電極またはドレイン電極に電気的に接続された反射電極を有する画素部と、
第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴを有する駆動回路と、
を有し、
前記画素ＴＦＴ、前記第１および前記第２のｎチャネル型ＴＦＴは、それぞれ導電層で形成されるゲート電極を有し、
前記画素ＴＦＴのチャネル形成領域と前記画素ＴＦＴのＬＤＤ領域との間には、オフセット領域が形成され、
前記第１のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第１のｎチャネル型ＴＦＴのゲート電極と重なるように配置され、
前記第２のｎチャネル型ＴＦＴのＬＤＤ領域は、前記第２のｎチャネル型ＴＦＴのゲート電極と少なくとも一部が重なるように配置され、
前記駆動回路の一部または全部は、前記反射電極の下部に配置され、
前記第１および前記第２のｎチャネル型ＴＦＴのソース電極またはドレイン電極にコンタクトホールを介して電気的に接続される電源線は、前記第１および前記第２のｎチャネル型ＴＦＴ、並びに前記第１および前記第２のｎチャネル型ＴＦＴのソース電極またはドレイン電極と、前記反射電極との間に形成されることを特徴とする反射型半導体表示装置。 - 請求項１乃至請求項４のいずれか一において、前記画素部は、前記画素ＴＦＴのソースまたはドレイン領域に電気的に接続し一導電型の不純物元素を含む半導体層と、容量配線と、前記半導体層と前記容量配線との間の絶縁膜とで形成される保持容量を有することを特徴とする反射型半導体表示装置。
- 請求項１乃至請求項５のいずれか一において、前記導電層が、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とすることを特徴とする反射型半導体表示装置。
- 請求項１乃至請求項５のいずれか一において、前記導電層は、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ａ）と、前記導電層（Ａ）上に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種を主成分とする導電層（Ｂ）と、前記導電層（Ｂ）が前記導電層（Ａ）に接しない領域に形成され、タンタル、タングステン、チタン、モリブデンから選ばれた少なくとも１種と窒素とを含む導電層（Ｃ）とを有することを特徴とする反射型半導体表示装置。
- 請求項７において、前記導電層（Ｂ）は、前記導電層（Ｂ）中の酸素濃度が３０ｐｐｍ以下であることを特徴とする反射型半導体表示装置。
- 請求項１乃至請求項８のいずれか一に記載の反射型半導体表示装置において、表示媒体として液晶を用いる反射型液晶表示装置。
- 請求項９に記載の反射型液晶表示装置を有するノートブック型パーソナルコンピュータ。
- 請求項９に記載の反射型液晶表示装置を有するビデオカメラ。
- 請求項９に記載の反射型液晶表示装置を有する携帯情報端末。
- 請求項９に記載の反射型液晶表示装置を有するデジタルカメラ。
- 請求項９に記載の反射型液晶表示装置を有する携帯書籍。
- 請求項９に記載の反射型液晶表示装置を有するデジタルビデオディスクプレーヤー。
- 請求項９に記載の反射型液晶表示装置を有するフロントプロジェクタ。
- 請求項９に記載の反射型液晶表示装置を有するリアプロジェクタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18269799A JP4397463B2 (ja) | 1999-06-29 | 1999-06-29 | 反射型半導体表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18269799A JP4397463B2 (ja) | 1999-06-29 | 1999-06-29 | 反射型半導体表示装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001013524A JP2001013524A (ja) | 2001-01-19 |
| JP2001013524A5 JP2001013524A5 (ja) | 2006-08-17 |
| JP4397463B2 true JP4397463B2 (ja) | 2010-01-13 |
Family
ID=16122862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18269799A Expired - Fee Related JP4397463B2 (ja) | 1999-06-29 | 1999-06-29 | 反射型半導体表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4397463B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019205624A1 (zh) * | 2018-04-27 | 2019-10-31 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示面板和显示装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6580475B2 (en) * | 2000-04-27 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
| JP4634673B2 (ja) * | 2001-09-26 | 2011-02-16 | シャープ株式会社 | 液晶表示装置及びその製造方法 |
| CN1245703C (zh) * | 2001-12-11 | 2006-03-15 | 精工爱普生株式会社 | 显示装置及其电子机器 |
| JP4314820B2 (ja) * | 2001-12-11 | 2009-08-19 | セイコーエプソン株式会社 | 表示装置及び電子機器 |
| JP4123832B2 (ja) * | 2002-05-31 | 2008-07-23 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| JP4537029B2 (ja) | 2003-09-30 | 2010-09-01 | シャープ株式会社 | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 |
| US7410842B2 (en) * | 2005-04-19 | 2008-08-12 | Lg. Display Co., Ltd | Method for fabricating thin film transistor of liquid crystal display device |
| JP4845531B2 (ja) | 2006-02-28 | 2011-12-28 | 三菱電機株式会社 | 画像表示装置 |
| JP6702760B2 (ja) | 2016-02-25 | 2020-06-03 | 株式会社ジャパンディスプレイ | 表示装置 |
| JP6707416B2 (ja) * | 2016-07-29 | 2020-06-10 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR102645930B1 (ko) * | 2016-09-29 | 2024-03-12 | 엘지디스플레이 주식회사 | 표시장치 |
| CN107342045A (zh) * | 2017-08-25 | 2017-11-10 | 武汉华星光电半导体显示技术有限公司 | Amoled显示面板及显示装置 |
| JP2020012977A (ja) * | 2018-07-18 | 2020-01-23 | 株式会社ジャパンディスプレイ | 表示装置 |
| KR20210130724A (ko) * | 2019-02-22 | 2021-11-01 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 안경형 전자 기기 |
-
1999
- 1999-06-29 JP JP18269799A patent/JP4397463B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019205624A1 (zh) * | 2018-04-27 | 2019-10-31 | 京东方科技集团股份有限公司 | 显示基板及其制造方法、显示面板和显示装置 |
| US11239256B2 (en) | 2018-04-27 | 2022-02-01 | Boe Technology Group Co., Ltd. | Display substrate, manufacturing method thereof, display panel, and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001013524A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1041641B1 (en) | A method for manufacturing an electrooptical device | |
| US8362994B2 (en) | Display device | |
| US8872750B2 (en) | Shift register circuit, driving circuit of display device, and display device using the driving circuit | |
| JP4397463B2 (ja) | 反射型半導体表示装置 | |
| JP5050108B2 (ja) | 表示装置及び当該表示装置を具備する電子書籍 | |
| US7106316B2 (en) | Display device | |
| JP2000349298A (ja) | 電気光学装置およびその作製方法 | |
| JP4402202B2 (ja) | 反射型半導体表示装置 | |
| JP4801247B2 (ja) | 表示装置 | |
| JP4674939B2 (ja) | 駆動回路、表示装置、電子機器 | |
| JP2007235145A (ja) | 半導体装置 | |
| JP4459332B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| JP4476391B2 (ja) | 半導体表示装置の駆動方法 | |
| US6967633B1 (en) | Display device | |
| JP2001092426A (ja) | 表示装置 | |
| JP4358936B2 (ja) | 表示装置、ゴーグル型表示装置、表示装置の作製方法及びゴーグル型表示装置の作製方法 | |
| JP2001143491A (ja) | シフトレジスタ回路、表示装置の駆動回路および該駆動回路を用いた表示装置 | |
| JP4831869B2 (ja) | 伝送回路及び半導体装置 | |
| JP2012028793A (ja) | 半導体装置の作製方法 | |
| JP2001166753A (ja) | 表示装置 | |
| JP2007193351A (ja) | 液晶表示装置及び電子機器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060622 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090605 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090724 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091021 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121030 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131030 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |