Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4401092B2 - Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit - Google Patents
[go: Go Back, main page]

JP4401092B2 - Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit - Google Patents

Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit Download PDF

Info

Publication number
JP4401092B2
JP4401092B2 JP2003070811A JP2003070811A JP4401092B2 JP 4401092 B2 JP4401092 B2 JP 4401092B2 JP 2003070811 A JP2003070811 A JP 2003070811A JP 2003070811 A JP2003070811 A JP 2003070811A JP 4401092 B2 JP4401092 B2 JP 4401092B2
Authority
JP
Japan
Prior art keywords
circuit
input terminal
protection circuit
opening
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003070811A
Other languages
Japanese (ja)
Other versions
JP2004281704A (en
Inventor
良輔 臼井
真弘 小田
秀樹 水原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2003070811A priority Critical patent/JP4401092B2/en
Publication of JP2004281704A publication Critical patent/JP2004281704A/en
Application granted granted Critical
Publication of JP4401092B2 publication Critical patent/JP4401092B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/531Shapes of wire connectors
    • H10W72/536Shapes of wire connectors the connected ends being ball-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、信号伝達回路、信号伝達回路の製造方法、および半導体回路の製造方法に関する。本発明はとくに、所定の製造工程中には回路素子の静電破壊を防止するとともに、その製造工程終了後には回路素子への高速信号の伝達を可能とする信号伝達回路、信号伝達回路の製造方法、および半導体回路の製造方法に関する。
【0002】
【従来の技術】
半導体回路には、実装時や搬送時における静電破壊を防止するため、静電気に起因して回路素子に侵入する高電圧パルスを抑制するための保護回路が設けられている。たとえば、特許文献1には、静電対策としてトランジスタ型保護回路および直列抵抗とを備えた半導体回路が開示されている。これにより、外部からの信号は、保護回路を経由して内部回路へ伝達されるため、静電破壊を防止することができるようになっている。
【0003】
【特許文献1】
特開平5−102411号公報
【0004】
【発明が解決しようとする課題】
しかしながら、従来の保護回路を有する半導体回路においては、半導体回路の製造後においても、内部回路へは、保護回路を経由して信号が伝達されるため、高速信号を入力する場合に内部回路へ入力される信号速度が低下するという問題があった。
【0005】
本発明は、上記事情に鑑みなされたものであり、その目的は、半導体回路に入力される信号速度を低下させることなく、静電破壊を防止する技術を提供することにある。
【0006】
【課題を解決するための手段】
本発明によれば、回路素子に信号を伝達する信号伝達回路が提供される。この信号伝達回路は、所定値以上の電圧が印加されると当該電圧を放電する保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、少なくとも第二の入力端子を覆う絶縁膜と、を含む。ここで、絶縁膜には第二の入力端子が露出する開口部が形成される。
【0007】
ここで、保護回路を経由して接続するとは、入力された信号に対して保護回路の機能が果たされるように接続されることをいう。第一の経路において、保護回路は、入力端子と回路素子とを接続する配線上に設けられていてもよく、入力端子と回路素子とを接続する配線から分岐した配線上に設けられていてもよい。
【0008】
このようにすれば、たとえば異なる基板に形成された回路素子どうしを接続する場合のように、静電破壊が起こる可能性があるときは第一の入力端子から信号入力することができ、高速信号を入力する場合のように信号を遅延させたくない場合には第二の入力端子から信号を入力することができる。
【0009】
第二の入力端子を露出する開口部は、半導体回路の所定の製造工程において、いわゆる前工程、搬送、ダイシング、リードフレームへのマウント作業等、静電破壊が生じやすい工程が終了した後に形成される。これにより、これらの工程においては回路素子を保護することができるとともに、開口部を形成して第二の端子を露出させた後は、第二の端子から信号を入力することができ、高速信号を遅滞なく回路素子に伝達することができる。
【0010】
本発明の信号伝達回路において、第二の入力端子は、開口部の開口面積よりも広く形成されてよい。ここで、開口部は、たとえばCOレーザー等のレーザーにより形成することができる。第二の入力端子は銅、銀、またはアルミニウム等比較的低抵抗の金属により構成される。第二の入力端子を開口部の開口面積より広く形成することにより、開口部をレーザーで形成する際に、第二の入力端子を構成する銅、銀、またはアルミニウム等の金属に対して吸収率の低い波長を選択することにより、入力端子自体がマスクとなりレーザーを反射するので、その下の層をレーザーから保護することができる。また、開口部は、リソグラフィ技術を用いたドライエッチングやドリル等を用いて形成することもできる。開口部をドライエッチングにより形成する場合、使用するガスおよび圧力を適正に選択および設定することにより、入力端子自体がマスクとなるので、その下の層を保護することができる。
【0011】
本発明によれば、回路素子に信号を伝達する信号伝達回路が提供される。この信号伝達回路は、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、第一の入力端子および第二の入力端子を覆う絶縁膜と、を含む。ここで、絶縁膜には、第一の入力端子が露出する開口部が形成され、第二の入力端子は、開口部の開口面積よりも広く形成された電極パッドを含む。
【0012】
このようにしておけば、所定の製造工程が終了した後に第二の入力端子が露出する開口部を形成することにより、それまでは信号が第二の入力端子から入力しないようにして回路素子を保護するとともに、開口部の形成後は信号を第二の入力端子から入力して高速信号の伝達を可能にすることができる。
【0013】
本発明によれば、回路素子に信号を伝達する信号伝達回路の製造方法が提供される。この製造方法は、基板上に、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、を形成する工程と、第二の入力端子を覆う絶縁膜を形成する工程と、絶縁膜に第二の入力端子が露出する開口部を形成する工程と、を含む。
【0014】
このようにすれば、第二の入力端子が露出する開口部を形成するまでは、信号が第二の入力端子から入力しないようにして回路素子を保護するとともに、開口部の形成後は信号を第二の入力端子から入力して高速信号の伝達を可能にすることができる。
【0015】
本発明の信号伝達回路の製造方法において、レーザー光を照射することにより開口部を形成することができる。
【0016】
本発明の信号伝達回路の製造方法において、第二の入力端子は、電極パッドを含むように形成されてよく、開口部の開口面積が電極パッドの面積よりも狭くなるように当該開口部を形成することができる。
【0017】
このようにすれば、開口部をレーザーで形成する際に、電極パッドがマスクとなりレーザーを反射するので、その下の層をレーザーから保護することができる。これにより、開口部を良好に形成することができる。
【0018】
本発明によれば、基板上に形成された回路素子に信号を伝達する信号伝達方法であって、基板とは異なる基板上に形成された他の回路素子からの信号を、所定値以上の電圧が印加されると当該電圧を放電させる保護回路を経由して回路素子に信号を入力する工程と、同一基板上に形成された他の回路素子からの信号を、保護回路を介すことなく回路素子に入力する工程と、を含むことを特徴とする信号伝達方法が提供される。
【0019】
本発明によれば、基板上に、回路素子と、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、を形成する工程と、第二の入力端子を覆う絶縁膜を形成する工程と、回路素子を他の領域から分離する工程と、分離する工程の後に、絶縁膜に第二の入力端子が露出する開口部を形成する工程と、を含むことを特徴とする半導体回路の製造方法が提供される。ここで、分離する工程とは、たとえばダイシング工程である。このようにすれば、静電破壊が生じやすい工程においては第二の入力端子から信号が入力されないようにして回路素子を保護することができるとともに、その後の工程においては第二の入力端子から信号を入力して高速信号の伝達を可能にすることができる。
【0020】
本発明によれば、回路素子と、所定値以上の電圧が印加されると当該電圧を放電する保護回路と、保護回路を経由して回路素子に電気的に接続された第一の入力端子と、保護回路を経由することなく回路素子に電気的に接続された第二の入力端子と、少なくとも第二の入力端子を覆う絶縁膜と、を含み、絶縁膜には第二の入力端子が露出する開口部が形成されたことを特徴とする半導体回路が提供される。
【0021】
【発明の実施の形態】
図1は、本発明の実施の形態における半導体回路を示す模式図である。
本実施の形態において、半導体回路は、セル部10と、保護回路12と、第一のパッド電極14と、第二のパッド電極16と、これらを電気的に接続する配線18とを含む。第一のパッド電極14および第二のパッド電極16は、配線18と一体に形成することもできる。セル部10には、たとえば、トランジスタ、ダイオード、ICチップ等の半導体素子、またはチップコンデンサ、チップ抵抗等の受動素子等の回路素子が設けられる。保護回路12は、外部から加えられる過剰電圧や静電気によりセル部10が破壊されるのを防ぐ。
【0022】
第一のパッド電極14から入力された信号は、保護回路12を経由してセル部10に伝達される。第二のパッド電極16から入力された信号は、保護回路12を経由することなくセル部10に伝達される。
【0023】
図2は、本発明の実施の形態における半導体回路の製造工程を示す工程断面図である。
図2(a)は、半導体製造プロセスのいわゆる前工程が終了した段階の半導体回路の構成を示す断面図である。この段階で、半導体回路は、図1に示した構成に加えて、基板20と、絶縁層22と、配線支持部材17と、配線支持部材19とを有する。保護回路12およびセル部10は基板20上に設置され、これらのセル部10および保護回路12を覆うように絶縁層22が形成される。なお、絶縁層22において、第一のパッド電極14の上部には第一の開口部15が形成される。このとき、第二のパッド電極16は、外部に露出しないように構成される。
【0024】
半導体回路の製造工程(前工程)において、各種信号は第一のパッド電極14に入力される。第一のパッド電極14から入力された信号は、保護回路12を経由してセル部10に伝達されるので、第一のパッド電極14に過剰電圧や静電気の影響による電圧が印加されても、保護回路12においてこれらの電圧が放電される。これにより、過剰電圧や静電気からセル部10を保護することができる。
【0025】
第一のパッド電極14および第二のパッド電極16は、配線18と一体に形成することができるが、図1に示したように、配線18よりも幅広く形成される。第二のパッド電極16は、たとえば10um以上の大きさに形成される。第一のパッド電極14、第二のパッド電極16、および配線18は、銅、銀、またはアルミニウム等比較的抵抗が低い材料により構成するのが好ましい。配線支持部材17および配線支持部材19は、後の工程で第一のパッド電極14および第二のパッド電極16にバンプやワイヤを形成するために圧力や超音波が加えられる際に、第一のパッド電極14および第二のパッド電極16が変形等しないようにこれらをそれぞれ支持する。半導体回路は、配線支持部材17および配線支持部材19を有しない構成とすることもできる。
【0026】
このような状態で前工程を終了した後、半導体回路の搬送、ダイシング、リードフレームへのマウント作業等が行われる。本実施の形態において、これらの工程が終了するまで、半導体回路を図1(a)に示したような構成としておく。このようにしておけば、セル部10には、保護回路12を経由して外部から信号が入力されるため、搬送時やダイシング、マウント時における静電破壊を防ぐことができる。
【0027】
搬送、ダイシング、マウント作業が終了した後、図2(b)に示すように、第二のパッド電極16上に第二の開口部24を形成する。第二の開口部24は、たとえばCOレーザーを用いて形成することができる。第二の開口部24をCOレーザーで形成する際に、第二のパッド電極16を構成する銅、銀、またはアルミニウム等の金属に対して吸収率の低い波長を選択することにより、第二のパッド電極16がマスクとなりCOレーザーを反射するので、その下の層をレーザーから保護することができる。これにより、第二のパッド電極16の下層までをも除去してしまうことなく、好適に第二の開口部24を形成することができる。
【0028】
つづいて、図2(c)に示すように、第二のパッド電極16上にバンプ26を形成し、ワイヤ28を介して他の回路素子と電気的に接続する。バンプ26は、たとえば金や半田等により構成することができる。
【0029】
本実施の形態において、第二の開口部24を形成した後は、各種信号は第二のパッド電極16に入力される。これにより、各種信号は保護回路12を経由することなくセル部10に伝達されるので、入力された信号を高速に伝達することができる。また、本実施の形態において、第二の開口部24は、前工程、搬送、ダイシング、およびリードフレームへのマウント作業等の静電破壊が起こりやすい工程においては、第二のパッド電極16は外部に露出しないように構成されているので、保護回路12によりセル部10を保護することができ、静電破壊を防止することができる。
【0030】
図3は、図2(c)に示した半導体回路の他の回路素子との接続部分の他の例を示す図である。第二のパッド電極16は、ワイヤ28を介すことなく、第二のパッド電極16上に設けられたバンプ26および半田ボール29を介して他の回路素子36のバンプ30と接続することもできる。また、バンプ26とバンプ30を直接接続する構成とすることもできる。
【0031】
図4は、保護回路12の内部構成の一例を示す図である。保護回路12は、電源電位と接地電位との間にダイオード32およびダイオード34とを含む。ダイオード32およびダイオード34は、PN接合ダイオードである。ダイオード32のカソードは電源電位VDDに固定され、アノードは配線18を介して第一のパッド電極14および第二のパッド電極16に接続される。ダイオード32のアノードはダイオード34のカソードにも接続される。ダイオード34のアノードは接地電位GNDに固定され、カソードは配線18を介して第一のパッド電極14および第二のパッド電極16に接続される。
【0032】
このように構成された保護回路12において、外部から静電気等を起因とする過剰電圧が印加された場合、印加電圧の極性に応じて電源電位VDDまたは接地電位GNDに印加された静電気を放電することができるので、セル部10を保護することができる。
【0033】
また、図5に示したように、第二の開口部24形成後も第一のパッド電極14および第二のパッド電極16を並行して利用することもできる。それぞれ異なる基板に形成された回路素子どうしは、第一のパッド電極14上に形成されたバンプ38を介してワイヤ40により接続することができる。この際、各種信号は第一のパッド電極14を介してセル部10に伝達される。異なる基板に形成された回路素子を接続する際には、基板間の電位差に起因する過剰電圧が発生するおそれがある。このような場合であっても、第一のパッド電極14を介して信号の入力を行うので、過剰電圧は保護回路12において放電され、セル部10を保護することができる。一方、同一ウェハ上の回路素子どうしは、ワイヤ28により接続することができ、第二のパッド電極16を介して信号の入力が行われる。同一ウェハ上にある回路素子は、電位差が生じないので、過剰電圧の印加のおそれがないからである。これにより、過剰電圧の発生のおそれがある回路素子間の信号の入力のみを保護回路12を経由して行うことができ、その他の信号の入力は高速にすることができる。
【0034】
さらに、半導体回路は図6に示すような構成とすることもできる。図6(a)に示すように、第二のパッド電極16は、第一のパッド電極14が接続された配線18上に形成されず、配線18とは別の配線41に接続された構成とすることができる。
【0035】
また、図6(b)に示すように、保護回路12は、配線18とは別の配線42に接続された構成とすることもできる。この場合、第一のパッド電極14から入力された信号が保護回路12を経由してセル部10に伝達されるように、第一のパッド電極14とセル部10との間には抵抗Rが配置される。抵抗Rは、第一のパッド電極14と保護回路12との間の抵抗値よりも第一のパッド電極14とセル部10との間の抵抗値が高くなるように構成される。これにより、第一のパッド電極14から入力した信号が配線42に優先的に伝達され、保護回路12を経由した後にセル部10に伝達されるようにすることができる。
【0036】
さらに、半導体回路は図7に示すような構成とすることもできる。ここでも、第二のパッド電極16は、第一のパッド電極14が接続された配線18から分岐した配線41に接続される。この場合、第二のパッド電極16と保護回路12との間には、たとえば電流を保護回路12からセル部10の方向にのみ流すインバータ44を設けることもできる。これにより、第二のパッド電極16から入力された信号は保護回路12の方向には流れず、セル部10に直接伝達される。
【0037】
また、以上の実施の形態において、レーザー光を用いて第二の開口部24を形成する例を説明したが、第二の開口部24は、リソグラフィ技術を用いたドライエッチングやドリル等を用いて形成することもできる。第二の開口部24をドライエッチングにより形成する場合、使用するガスおよび圧力を適正に選択および設定することが好ましい。これにより、入力端子自体がマスクとなるので、その下の層を保護することができる。
【0038】
【発明の効果】
以上説明したように、本発明によれば、半導体回路の製造工程において回路素子を静電破壊から保護するとともに所定の工程終了後は回路素子へ高速信号を伝達することができる。
【図面の簡単な説明】
【図1】 本発明の実施の形態における半導体回路を示す模式図である。
【図2】 本発明の実施の形態における半導体回路の製造工程を示す工程断面図である。
【図3】 図2に示した半導体回路の他の回路素子との接続部分の他の例を示す図である。
【図4】 保護回路の内部構成の一例を示す図である。
【図5】 本発明の実施の形態における半導体回路を示す断面図である。
【図6】 図1に示した半導体回路の他の例を示す模式図である。
【図7】 図1に示した半導体回路の他の例を示す模式図である。
【符号の説明】
10 セル部、 12 保護回路、 14 第一のパッド電極、 15 第一の開口部、 16 第二のパッド電極、 17 配線支持部材、 18 配線、 19 配線支持部材、 20 基板、 22 絶縁層、 24 第二の開口部、26 バンプ、 28 ワイヤ、 29 半田ボール、 30 バンプ、 32 ダイオード、 34 ダイオード、 36 他の回路素子、 38 バンプ、 40 ワイヤ、 41 配線、 42 配線、 44 インバータ、 R 抵抗。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a signal transmission circuit, a method for manufacturing a signal transmission circuit, and a method for manufacturing a semiconductor circuit. In particular, the present invention prevents the electrostatic breakdown of a circuit element during a predetermined manufacturing process, and manufactures a signal transmission circuit and a signal transmission circuit capable of transmitting a high-speed signal to the circuit element after the manufacturing process is completed. The present invention relates to a method and a method for manufacturing a semiconductor circuit.
[0002]
[Prior art]
The semiconductor circuit is provided with a protection circuit for suppressing high voltage pulses that enter the circuit element due to static electricity in order to prevent electrostatic breakdown during mounting or transportation. For example, Patent Document 1 discloses a semiconductor circuit including a transistor-type protection circuit and a series resistor as a countermeasure against static electricity. As a result, an external signal is transmitted to the internal circuit via the protection circuit, so that electrostatic breakdown can be prevented.
[0003]
[Patent Document 1]
JP-A-5-102411 [0004]
[Problems to be solved by the invention]
However, in a semiconductor circuit having a conventional protection circuit, a signal is transmitted to the internal circuit via the protection circuit even after the semiconductor circuit is manufactured. There is a problem that the signal speed is reduced.
[0005]
The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a technique for preventing electrostatic breakdown without reducing the speed of a signal input to a semiconductor circuit.
[0006]
[Means for Solving the Problems]
According to the present invention, a signal transmission circuit for transmitting a signal to a circuit element is provided. The signal transmission circuit includes a protection circuit that discharges the voltage when a voltage of a predetermined value or more is applied, a first input terminal that is electrically connected to the circuit element via the protection circuit, and a protection circuit. A second input terminal electrically connected to the circuit element without passing through, and an insulating film covering at least the second input terminal. Here, an opening for exposing the second input terminal is formed in the insulating film.
[0007]
Here, the connection via the protection circuit means that the input signal is connected so that the function of the protection circuit is performed. In the first path, the protection circuit may be provided on a wiring connecting the input terminal and the circuit element, or may be provided on a wiring branched from the wiring connecting the input terminal and the circuit element. Good.
[0008]
In this way, for example, when circuit elements formed on different substrates are connected to each other, when there is a possibility of electrostatic breakdown, a signal can be input from the first input terminal, and a high-speed signal can be input. When it is not desired to delay the signal as in the case of inputting the signal, the signal can be input from the second input terminal.
[0009]
The opening that exposes the second input terminal is formed after a process in which electrostatic breakdown is likely to occur, such as so-called pre-process, transport, dicing, and mounting to a lead frame in a predetermined manufacturing process of a semiconductor circuit. The As a result, in these steps, the circuit element can be protected, and after the opening is formed and the second terminal is exposed, a signal can be input from the second terminal. Can be transmitted to the circuit element without delay.
[0010]
In the signal transmission circuit of the present invention, the second input terminal may be formed wider than the opening area of the opening. Here, the opening can be formed by a laser such as a CO 2 laser. The second input terminal is made of a relatively low resistance metal such as copper, silver, or aluminum. By forming the second input terminal wider than the opening area of the opening, when the opening is formed with a laser, the absorptance with respect to a metal such as copper, silver, or aluminum constituting the second input terminal By selecting a low wavelength, the input terminal itself acts as a mask and reflects the laser, so that the underlying layer can be protected from the laser. The opening can also be formed by dry etching using a lithography technique, a drill, or the like. When the opening is formed by dry etching, the input terminal itself serves as a mask by appropriately selecting and setting the gas and pressure to be used, so that the underlying layer can be protected.
[0011]
According to the present invention, a signal transmission circuit for transmitting a signal to a circuit element is provided. The signal transmission circuit includes a protection circuit that discharges the voltage when a voltage of a predetermined value or more is applied, a first input terminal that is electrically connected to the circuit element via the protection circuit, and a protection circuit. A second input terminal electrically connected to the circuit element without passing through, and an insulating film covering the first input terminal and the second input terminal. Here, the insulating film is formed with an opening through which the first input terminal is exposed, and the second input terminal includes an electrode pad formed wider than the opening area of the opening.
[0012]
In this way, by forming an opening through which the second input terminal is exposed after the predetermined manufacturing process is completed, the circuit element is prevented from being input from the second input terminal until then. In addition to protection, after the opening is formed, a signal can be input from the second input terminal to enable high-speed signal transmission.
[0013]
According to the present invention, a method of manufacturing a signal transmission circuit that transmits a signal to a circuit element is provided. In this manufacturing method, on the substrate, when a voltage of a predetermined value or more is applied, a protection circuit that discharges the voltage, a first input terminal electrically connected to the circuit element via the protection circuit, Forming a second input terminal electrically connected to the circuit element without going through the protection circuit, forming an insulating film covering the second input terminal, and forming a second input terminal on the insulating film. Forming an opening through which the input terminal is exposed.
[0014]
In this way, the circuit element is protected by preventing the signal from being input from the second input terminal until the opening where the second input terminal is exposed, and the signal is not transmitted after the opening is formed. A high-speed signal can be transmitted by inputting from the second input terminal.
[0015]
In the method for manufacturing a signal transmission circuit of the present invention, the opening can be formed by irradiating laser light.
[0016]
In the signal transmission circuit manufacturing method of the present invention, the second input terminal may be formed so as to include an electrode pad, and the opening is formed so that the opening area of the opening is smaller than the area of the electrode pad. can do.
[0017]
In this way, when the opening is formed with a laser, the electrode pad serves as a mask to reflect the laser, so that the underlying layer can be protected from the laser. Thereby, an opening part can be formed favorable.
[0018]
According to the present invention, there is provided a signal transmission method for transmitting a signal to a circuit element formed on a substrate, wherein a signal from another circuit element formed on a substrate different from the substrate is supplied with a voltage equal to or higher than a predetermined value. When a signal is applied, a signal is input to the circuit element via a protection circuit that discharges the voltage, and a signal from another circuit element formed on the same substrate is transmitted without passing through the protection circuit. And a step of inputting to the device.
[0019]
According to the present invention, on a substrate, a circuit element, a protection circuit that discharges the voltage when a voltage equal to or higher than a predetermined value is applied, and a first circuit electrically connected to the circuit element via the protection circuit Forming a first input terminal and a second input terminal electrically connected to the circuit element without going through the protection circuit, forming an insulating film covering the second input terminal, and a circuit There is provided a method for manufacturing a semiconductor circuit, comprising: a step of separating an element from another region; and a step of forming an opening exposing the second input terminal in the insulating film after the step of separating. Is done. Here, the step of separating is, for example, a dicing step. In this way, the circuit element can be protected by preventing the signal from being input from the second input terminal in the process where electrostatic breakdown is likely to occur, and the signal from the second input terminal in the subsequent process. Can be input to enable high-speed signal transmission.
[0020]
According to the present invention, a circuit element, a protection circuit that discharges the voltage when a voltage equal to or higher than a predetermined value is applied, and a first input terminal electrically connected to the circuit element via the protection circuit, A second input terminal electrically connected to the circuit element without going through the protection circuit, and an insulating film covering at least the second input terminal, wherein the second input terminal is exposed to the insulating film There is provided a semiconductor circuit characterized in that an opening is formed.
[0021]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a schematic diagram showing a semiconductor circuit according to an embodiment of the present invention.
In the present embodiment, the semiconductor circuit includes a cell portion 10, a protection circuit 12, a first pad electrode 14, a second pad electrode 16, and a wiring 18 that electrically connects them. The first pad electrode 14 and the second pad electrode 16 can also be formed integrally with the wiring 18. The cell unit 10 is provided with circuit elements such as semiconductor elements such as transistors, diodes and IC chips, or passive elements such as chip capacitors and chip resistors. The protection circuit 12 prevents the cell unit 10 from being destroyed by excessive voltage or static electricity applied from the outside.
[0022]
A signal input from the first pad electrode 14 is transmitted to the cell unit 10 via the protection circuit 12. A signal input from the second pad electrode 16 is transmitted to the cell unit 10 without passing through the protection circuit 12.
[0023]
FIG. 2 is a process cross-sectional view showing the manufacturing process of the semiconductor circuit in the embodiment of the present invention.
FIG. 2A is a cross-sectional view showing the configuration of the semiconductor circuit at the stage where the so-called pre-process of the semiconductor manufacturing process is completed. At this stage, the semiconductor circuit includes a substrate 20, an insulating layer 22, a wiring support member 17, and a wiring support member 19 in addition to the configuration shown in FIG. 1. The protection circuit 12 and the cell unit 10 are installed on the substrate 20, and an insulating layer 22 is formed so as to cover the cell unit 10 and the protection circuit 12. In the insulating layer 22, a first opening 15 is formed above the first pad electrode 14. At this time, the second pad electrode 16 is configured not to be exposed to the outside.
[0024]
In the semiconductor circuit manufacturing process (pre-process), various signals are input to the first pad electrode 14. Since the signal input from the first pad electrode 14 is transmitted to the cell unit 10 through the protection circuit 12, even if a voltage due to the influence of excessive voltage or static electricity is applied to the first pad electrode 14, These voltages are discharged in the protection circuit 12. Thereby, the cell part 10 can be protected from excessive voltage and static electricity.
[0025]
Although the first pad electrode 14 and the second pad electrode 16 can be formed integrally with the wiring 18, they are formed wider than the wiring 18 as shown in FIG. 1. The second pad electrode 16 is formed in a size of 10 um 2 or more, for example. The first pad electrode 14, the second pad electrode 16, and the wiring 18 are preferably made of a material having a relatively low resistance such as copper, silver, or aluminum. When the wiring support member 17 and the wiring support member 19 are subjected to pressure or ultrasonic waves to form bumps or wires on the first pad electrode 14 and the second pad electrode 16 in a later process, The pad electrode 14 and the second pad electrode 16 are respectively supported so as not to be deformed. The semiconductor circuit may be configured without the wiring support member 17 and the wiring support member 19.
[0026]
After the previous process is completed in such a state, the semiconductor circuit is transferred, diced, mounted on a lead frame, and the like. In the present embodiment, the semiconductor circuit is configured as shown in FIG. 1A until these steps are completed. In this way, since a signal is input to the cell unit 10 from the outside via the protection circuit 12, electrostatic breakdown during transportation, dicing, and mounting can be prevented.
[0027]
After the conveyance, dicing, and mounting operations are completed, a second opening 24 is formed on the second pad electrode 16 as shown in FIG. The second opening 24 can be formed using, for example, a CO 2 laser. When the second opening 24 is formed with a CO 2 laser, a wavelength having a low absorptance with respect to a metal such as copper, silver, or aluminum constituting the second pad electrode 16 is selected. Since the pad electrode 16 serves as a mask and reflects the CO 2 laser, the underlying layer can be protected from the laser. Thereby, the second opening 24 can be suitably formed without removing even the lower layer of the second pad electrode 16.
[0028]
Subsequently, as shown in FIG. 2C, bumps 26 are formed on the second pad electrode 16 and electrically connected to other circuit elements via wires 28. The bump 26 can be made of, for example, gold or solder.
[0029]
In the present embodiment, after the second opening 24 is formed, various signals are input to the second pad electrode 16. As a result, various signals are transmitted to the cell unit 10 without going through the protection circuit 12, so that the input signals can be transmitted at high speed. Further, in the present embodiment, the second opening 24 is formed so that the second pad electrode 16 is externally provided in a process in which electrostatic breakdown is likely to occur such as pre-process, conveyance, dicing, and mounting work on a lead frame. Therefore, the cell portion 10 can be protected by the protection circuit 12, and electrostatic breakdown can be prevented.
[0030]
FIG. 3 is a diagram illustrating another example of a connection portion between the semiconductor circuit illustrated in FIG. 2C and other circuit elements. The second pad electrode 16 can be connected to the bumps 30 of other circuit elements 36 via the bumps 26 and the solder balls 29 provided on the second pad electrode 16 without using the wires 28. . Alternatively, the bump 26 and the bump 30 can be directly connected.
[0031]
FIG. 4 is a diagram illustrating an example of the internal configuration of the protection circuit 12. Protection circuit 12 includes a diode 32 and a diode 34 between the power supply potential and the ground potential. The diode 32 and the diode 34 are PN junction diodes. The cathode of the diode 32 is fixed to the power supply potential VDD, and the anode is connected to the first pad electrode 14 and the second pad electrode 16 via the wiring 18. The anode of the diode 32 is also connected to the cathode of the diode 34. The anode of the diode 34 is fixed to the ground potential GND, and the cathode is connected to the first pad electrode 14 and the second pad electrode 16 via the wiring 18.
[0032]
In the protection circuit 12 configured as described above, when an excessive voltage due to static electricity or the like is applied from the outside, the static electricity applied to the power supply potential VDD or the ground potential GND is discharged according to the polarity of the applied voltage. Therefore, the cell unit 10 can be protected.
[0033]
Further, as shown in FIG. 5, the first pad electrode 14 and the second pad electrode 16 can be used in parallel even after the second opening 24 is formed. Circuit elements formed on different substrates can be connected by wires 40 via bumps 38 formed on the first pad electrode 14. At this time, various signals are transmitted to the cell unit 10 via the first pad electrode 14. When connecting circuit elements formed on different substrates, there is a possibility that an excessive voltage is generated due to a potential difference between the substrates. Even in such a case, since the signal is input through the first pad electrode 14, the excess voltage is discharged in the protection circuit 12, and the cell unit 10 can be protected. On the other hand, circuit elements on the same wafer can be connected by a wire 28, and a signal is input via the second pad electrode 16. This is because the circuit elements on the same wafer do not cause a potential difference and therefore there is no fear of application of excessive voltage. As a result, only signals between circuit elements that may cause excessive voltage can be input via the protection circuit 12, and other signals can be input at high speed.
[0034]
Furthermore, the semiconductor circuit can be configured as shown in FIG. As shown in FIG. 6A, the second pad electrode 16 is not formed on the wiring 18 to which the first pad electrode 14 is connected, and is connected to a wiring 41 different from the wiring 18. can do.
[0035]
Further, as shown in FIG. 6B, the protection circuit 12 may be configured to be connected to a wiring 42 different from the wiring 18. In this case, a resistor R is provided between the first pad electrode 14 and the cell unit 10 so that a signal input from the first pad electrode 14 is transmitted to the cell unit 10 via the protection circuit 12. Be placed. The resistor R is configured such that the resistance value between the first pad electrode 14 and the cell unit 10 is higher than the resistance value between the first pad electrode 14 and the protection circuit 12. As a result, a signal input from the first pad electrode 14 is preferentially transmitted to the wiring 42, and can be transmitted to the cell unit 10 after passing through the protection circuit 12.
[0036]
Further, the semiconductor circuit may be configured as shown in FIG. Here again, the second pad electrode 16 is connected to a wiring 41 branched from the wiring 18 to which the first pad electrode 14 is connected. In this case, an inverter 44 that allows current to flow only in the direction from the protection circuit 12 to the cell unit 10 can be provided between the second pad electrode 16 and the protection circuit 12, for example. As a result, the signal input from the second pad electrode 16 does not flow in the direction of the protection circuit 12 but is directly transmitted to the cell unit 10.
[0037]
Moreover, in the above embodiment, the example which forms the 2nd opening part 24 using a laser beam was demonstrated, but the 2nd opening part 24 uses the dry etching using a lithography technique, a drill, etc. It can also be formed. When the second opening 24 is formed by dry etching, it is preferable to appropriately select and set the gas and pressure to be used. Thereby, since the input terminal itself becomes a mask, the layer below it can be protected.
[0038]
【The invention's effect】
As described above, according to the present invention, a circuit element can be protected from electrostatic breakdown in a semiconductor circuit manufacturing process, and a high-speed signal can be transmitted to the circuit element after the completion of a predetermined process.
[Brief description of the drawings]
FIG. 1 is a schematic diagram showing a semiconductor circuit in an embodiment of the present invention.
FIG. 2 is a process cross-sectional view illustrating a manufacturing process of a semiconductor circuit in an embodiment of the present invention.
3 is a diagram showing another example of a connection portion between the semiconductor circuit shown in FIG. 2 and other circuit elements.
FIG. 4 is a diagram illustrating an example of an internal configuration of a protection circuit.
FIG. 5 is a cross-sectional view showing a semiconductor circuit in an embodiment of the present invention.
6 is a schematic view showing another example of the semiconductor circuit shown in FIG. 1. FIG.
7 is a schematic view showing another example of the semiconductor circuit shown in FIG. 1. FIG.
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 10 cell part, 12 protection circuit, 14 1st pad electrode, 15 1st opening part, 16 2nd pad electrode, 17 wiring support member, 18 wiring, 19 wiring support member, 20 board | substrate, 22 insulating layer, 24 Second opening, 26 bumps, 28 wires, 29 solder balls, 30 bumps, 32 diodes, 34 diodes, 36 other circuit elements, 38 bumps, 40 wires, 41 wires, 42 wires, 44 inverters, R resistors.

Claims (4)

回路素子に信号を伝達する信号伝達回路の製造方法であって、
基板上に、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、前記保護回路を経由して前記回路素子に電気的に接続された第一の入力端子と、前記保護回路を経由することなく前記回路素子に電気的に接続された第二の入力端子と、を形成する第1工程と、
前記第二の入力端子を覆う絶縁膜を形成する第2工程と、
前記第2工程の後に、前記保護回路、前記第一の入力端子、及び前記第二の入力端子を含む領域を他の領域から分離する第3工程と、
前記第3工程の後に、前記絶縁膜に前記第二の入力端子が露出する開口部を形成する第4工程と、
を含むことを特徴とする信号伝達回路の製造方法。
A method of manufacturing a signal transmission circuit for transmitting a signal to a circuit element,
A protection circuit that discharges the voltage when a voltage of a predetermined value or more is applied to the substrate, a first input terminal that is electrically connected to the circuit element via the protection circuit, and the protection circuit a first step of forming a second input terminal electrically connected to said circuit element without passing through the,
A second step of forming an insulating film covering the second input terminal;
After the second step, a third step of separating the region including the protection circuit, the first input terminal, and the second input terminal from other regions;
After the third step, a fourth step of forming an opening through which the second input terminal is exposed in the insulating film;
A method of manufacturing a signal transmission circuit comprising:
請求項に記載の信号伝達回路の製造方法において、
前記第二の入力端子は、電極パッドを含むように形成され、
前記開口部の開口面積が前記電極パッドの面積よりも狭くなるように当該開口部を形成することを特徴とする信号伝達回路の製造方法。
In the manufacturing method of the signal transmission circuit according to claim 1 ,
The second input terminal is formed to include an electrode pad,
A method of manufacturing a signal transmission circuit, wherein the opening is formed so that an opening area of the opening is narrower than an area of the electrode pad.
基板上に、回路素子と、所定値以上の電圧が印加されると当該電圧を放電させる保護回路と、前記保護回路を経由して前記回路素子に電気的に接続された第一の入力端子と、前記保護回路を経由することなく前記回路素子に電気的に接続された第二の入力端子と、を形成する第1工程と、
前記第二の入力端子を覆う絶縁膜を形成する第2工程と、
前記第2工程の後に、前記回路素子、前記保護回路、前記第一の入力端子、及び前記第二の入力端子を含む領域を他の領域から分離する第3工程と、
前記第3工程の後に、前記絶縁膜に前記第二の入力端子が露出する開口部を形成する第4工程と、
を含むことを特徴とする半導体回路の製造方法。
On the substrate, a circuit element, a protection circuit that discharges the voltage when a voltage of a predetermined value or more is applied, and a first input terminal electrically connected to the circuit element via the protection circuit A first step of forming a second input terminal electrically connected to the circuit element without going through the protection circuit;
A second step of forming an insulating film covering the second input terminal;
After the second step, a third step of separating the region including the circuit element , the protection circuit, the first input terminal, and the second input terminal from other regions;
After the third step, a fourth step of forming an opening through which the second input terminal is exposed in the insulating film;
A method for manufacturing a semiconductor circuit, comprising:
請求項3に記載の半導体回路の製造方法において、In the manufacturing method of the semiconductor circuit according to claim 3,
前記第4工程の前に、分離された前記領域を有する基板を、リードフレーム上に搭載する第5工程をさらに含むことを特徴とする半導体回路の製造方法。A method of manufacturing a semiconductor circuit, further comprising a fifth step of mounting a substrate having the separated region on a lead frame before the fourth step.
JP2003070811A 2003-03-14 2003-03-14 Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit Expired - Fee Related JP4401092B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003070811A JP4401092B2 (en) 2003-03-14 2003-03-14 Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003070811A JP4401092B2 (en) 2003-03-14 2003-03-14 Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit

Publications (2)

Publication Number Publication Date
JP2004281704A JP2004281704A (en) 2004-10-07
JP4401092B2 true JP4401092B2 (en) 2010-01-20

Family

ID=33287462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003070811A Expired - Fee Related JP4401092B2 (en) 2003-03-14 2003-03-14 Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit

Country Status (1)

Country Link
JP (1) JP4401092B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6211772B2 (en) * 2013-02-14 2017-10-11 ローム株式会社 LSI ESD protection circuit and semiconductor device

Also Published As

Publication number Publication date
JP2004281704A (en) 2004-10-07

Similar Documents

Publication Publication Date Title
JP3226152B2 (en) Multi-chip semiconductor structure for preventing electrostatic discharge between chips and manufacturing method thereof
JP5342154B2 (en) Manufacturing method of semiconductor device
US6031257A (en) Semiconductor integrated circuit device
EP0788161A2 (en) Microelectronic device with thin film electrostatic discharge protection structure
US20080009102A1 (en) Method for Encasulating Sensor Chips
JP2007180578A (en) Integrated circuit including ESD circuit for multichip module and method thereof
KR960012334A (en) Semiconductor chip cuff erase method and semiconductor chip and electronic module formed therefrom
JP2002124577A5 (en)
US6492666B2 (en) Semiconductor wafer with scribe lines having inspection pads formed thereon
JP2002043356A (en) Semiconductor wafer, semiconductor device and method of manufacturing the same
KR100983409B1 (en) A semiconductor integrated circuit device
US6753204B1 (en) Method for assembling integrated circuits with protection of the circuits against electrostatic discharge
JP2005026582A (en) Semiconductor device and method for manufacturing the same
JP4401092B2 (en) Method for manufacturing signal transmission circuit and method for manufacturing semiconductor circuit
JP3111938B2 (en) Semiconductor device
US11538775B2 (en) Semiconductor device and method of manufacturing a semiconductor device
KR100556351B1 (en) Metal pad and metal pad bonding method of semiconductor device
JP2000340745A (en) Semiconductor integrated circuit device and device assembling method
JP3692186B2 (en) Semiconductor device
JP2000003985A (en) Method for manufacturing semiconductor device
JP2004537843A (en) Interconnection of active and passive components on a substrate
US7402887B2 (en) Semiconductor device having fuse area surrounded by protection means
JP2004363341A (en) Semiconductor device and manufacturing method thereof
US7297624B2 (en) Semiconductor device and method for fabricating the same
JP2004281705A (en) Signal transmitting circuit and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090929

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091027

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121106

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131106

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees