JP4407156B2 - Rectifier circuit - Google Patents
Rectifier circuit Download PDFInfo
- Publication number
- JP4407156B2 JP4407156B2 JP2003132737A JP2003132737A JP4407156B2 JP 4407156 B2 JP4407156 B2 JP 4407156B2 JP 2003132737 A JP2003132737 A JP 2003132737A JP 2003132737 A JP2003132737 A JP 2003132737A JP 4407156 B2 JP4407156 B2 JP 4407156B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- rectifier
- field effect
- circuit unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Rectifiers (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、例えばAC100V系とAC200V系の入力電圧を整流して直流電圧を得るようにした整流回路に関するものである。
【0002】
【従来の技術】
例えば商用交流電源などの交流電圧を入力して直流電源を得る電源回路においては、交流電圧を整流平滑化して安定化前の直流電圧(整流平滑電圧)を得るための整流回路が備えられる。そして、このような整流回路としては、いわゆるワイドレンジ対応といわれる、AC100V系とAC200V系の商用交流電源に対応可能な整流回路が知られている。
【0003】
このような整流回路では、AC100V系の商用交流電源が入力される場合に対応しては倍電圧整流回路に切り換えが行われ、AC200V系の商用交流電源が入力される場合に対応しては例えばブリッジ整流回路による等倍電圧整流回路に切り換えが行われるようになっている。このようにして切り換えが行われることでAC100V系とAC200V系とで、ほぼ同等レベルの整流平滑電圧が得られることになり、ワイドレンジ対応としているものである。
【0004】
図4は、このような整流回路の一例を示した図である。
この図4に示す整流回路では、商用交流電源などからの交流入力電圧ACinが入力される一方の交流入力端子t51に、整流ダイオードD51のアノードと整流ダイオードD53のカソードが接続されている。また、交流入力電圧ACinが入力される他方の交流入力端子t52に、整流ダイオードD52のアノードと整流ダイオードD54のカソードが接続されている。
【0005】
整流ダイオードD51,D52のカソードは、平滑コンデンサC51の正極側に接続されている。また、整流ダイオードD53,D54のアノードは、平滑コンデンサC52の負極側に接続されている。
平滑コンデンサC51の負極側は、平滑コンデンサC52の正極側に接続されている。そして、この平滑コンデンサC51と平滑コンデンサC52の接続点と、交流入力端子t52との間にスイッチ素子SW51を接続するようにしている。この場合、スイッチ素子SW51には、リレー回路のリレースイッチ、または手動スイッチが用いられている。
【0006】
このような整流回路では、スイッチ素子SW51がオフのときに整流ダイオードD51〜D54によりブリッジ整流回路が形成される。また、スイッチ素子SW51がオンのときに、整流ダイオードD51と整流ダイオードD53を利用した倍圧整流回路が形成される。即ち、この図4に示す整流回路は、スイッチ素子SW51をオン/オフすることで、回路形態をブリッジ整流回路、または倍圧整流回路に切り換えることができるように形成されている。
【0007】
ところで、図4に示した整流回路において、入力電圧レベルに応じて、自動的に整流方式の切替を行う場合は、スイッチ素子SW51をリレー回路により形成する。そして、リレー回路のリレースイッチにより形成したスイッチ素子SW51のオン/オフ状態を入力電圧レベルに応じて切り換えるコントロール回路部を設けることが考えられる。
しかしながら、上記のようにして整流回路の整流方式の切替を行う場合は、リレー回路を駆動するためのリレー駆動電力や、コントロール回路部において消費される消費電力などにより数W程度の電力が必要になる。
【0008】
また、倍圧整流回路とブリッジ整流回路に切り換え可能な整流回路としては、図5に示すような整流回路も提案されている。
この図5に示す整流回路は、スイッチ素子SW51を双方向サイリスタにより形成するようにしたものである。この場合は、スイッチ素子SW51となる双方向サイリスタのゲートを抵抗R51を介してコントロール回路部51に接続して、コントロール回路部51から双方向サイリスタのオン/オフ制御を行うようにしている。
【0009】
しかしながら、このようにスイッチ素子SW51に双方向サイリスタを用いて整流回路を形成した場合には、低電圧時においても、双方向サイリスタを安定して駆動させるようにはコントロール回路部51の消費電力が増大する。
また、コントロール回路部51と双方向サイリスタのゲート間に挿入されている抵抗R51での電力損失も大きくなる。
さらに、整流ダイオードD51〜D54での電圧降下に加えて、双方向サイリスタでも約0.7Vの電圧降下が発生する。
この結果、図5に示したような整流回路により、ブリッジ整流回路と倍圧整流回路の自動切替を行う場合も数W程度の電力が必要になる。
【0010】
そこで、図6に示すような整流回路が提案されている(特許文献1)。
この図6に示す整流回路は、スイッチ素子SW51である双方向サイリスタのゲートとコントロール回路部51との間にコンデンサC51を設けるようにしたものである。つまり、上記図5に示した整流回路では、双方向サイリスタのゲートとコントロール回路部51との間に設けるようにしていた抵抗R51の代わりにコンデンサC51を挿入するようにしたものである。
そして、この図6に示す整流回路では、双方向サイリスタのゲートをパルス駆動によりオン/オフすることで、上記図5に示した整流回路より少ない消費電力でブリッジ整流回路と倍圧整流回路の自動切替を行うようにしている。
【0011】
【特許文献1】
特開平9−19148号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上記図6に示すような整流回路では、スイッチ素子SW51である双方向サイリスタを駆動するためのトリガ電流として数10mAの電流が必要になる。
また、コントロール回路部51内に設けられている発振回路の発振周波数が、電源周波数の100倍程度であることなどを考えると、少なくともコントロール回路部51において数mA程度の電流が必要となる。
この結果、上記図6に示した整流回路においても、倍圧整流回路とブリッジ整流回路の切り換え動作を行うために0.1W〜1W程度の電力が必要であった。
このようなワイドレンジ対応の整流回路において、整流回路の整流方式を入力電圧レベルに応じて切り換えを行う場合は、切り換えのために消費される消費電力はできる限り少ないことが望ましいとされる。
【0013】
【課題を解決するための手段】
そこで、本発明は上記した課題を考慮して、整流ダイオードをブリッジ接続して形成される整流回路部と、直列接続された2つの平滑コンデンサから成る整流回路部とを備え、整流回路部の整流ダイオードにより交流入力電圧を整流して得られる整流出力が平滑コンデンサにより平滑化されることで、直列接続された2つの平滑コンデンサの両端電圧として直流電圧が生成される直流電圧生成回路と、この直流電圧生成回路内において、2つの電界効果トランジスタのソースを相互に接続すると共に、一方の電界効果トランジスタのドレインを、2つの平滑コンデンサの接続点に接続し、他方の電界効果トランジスタのドレインを交流入力電圧の一方の極のラインに対して接続して形成されることで、2つの電界効果トランジスタが共にオフとなる開放状態では、直流電圧生成回路をブリッジ整流回路として形成し、2つの電界効果トランジスタが共にオンとなる短絡状態では、直流電圧生成回路を倍電圧整流回路として形成するように切り換えるスイッチ回路部と、交流入力電圧のレベルが所定以上であるか否かを検出した結果に応じてスイッチ回路部について短絡状態と開放状態とで切り換える切換手段とを備えて整流回路を構成することとした。
【0014】
上記構成によれば、オン(短絡)/オフ(開放)の切り換えが行われることで、直流電圧生成回路についてブリッジ整流回路と倍電圧整流回路とで切り換えを行うスイッチ回路について、互いのソースが接続された2つの電界効果トランジスタから成るスイッチ回路を形成して、直流電圧生成回路に対して備えることとしている。これにより、電界効果トランジスタのゲートに対するゲート電圧のレベル切り換えによってスイッチ回路のオン/オフのコントロールが可能とされることになる。
【0015】
【発明の実施の形態】
以下、本発明の実施の形態としての整流回路について説明する。
なお、図1では例えば日本や米国等の交流入力電圧がAC100V系(AC100V)の地域と、欧州等の交流入力電圧がAC200V系(AC220V)の地域に対応した、いわゆるワイドレンジ対応の整流回路を例に挙げて説明する。
【0016】
図1は、本実施の形態としての整流回路の構成を示した図である。
この図1において、商用交流電源などからの交流入力電圧が入力される正極側の交流入力端子t1には、整流回路部2の整流ダイオードD6aのアノードと、整流ダイオードD6bのカソードが接続されている。
また、交流入力電圧が入力される負極側の交流入力端子t2には、整流回路部2の整流ダイオードD6cのアノードと、整流ダイオードD6dのカソードが接続されている。
【0017】
整流ダイオードD6aのカソードとダイオードD6cのカソードは、平滑回路部8を形成する平滑コンデンサC5の正極側に接続され、整流ダイオードD6bのアノードと整流ダイオードD6dのアノードは、平滑コンデンサC6の負極側に接続されている。
平滑コンデンサC5の負極側は、平滑コンデンサC6の正極側に接続され、この平滑コンデンサC5−C6の直列回路の両端電圧として直流出力電圧DCoutが得られることになる。
【0018】
そして、図1に示す整流回路1においては、平滑コンデンサC5−C6の接続点と交流入力端子t2との間にスイッチ回路部3が設けられている。
スイッチ回路部3は、PN接合を持たない抵抗素子とされる、2つの電界効果トランジスタFET1,FET2を備えて形成される。この場合、電界効果トランジスタFET1のドレインは、交流入力端子t2に接続されている。また、電界効果トランジスタFET2のドレインは平滑コンデンサC6の正極側に接続されている。
【0019】
電界効果トランジスタFET1と電界効果トランジスタFET2のソースは、相互に接続されている。また電界効果トランジスタFET1と電界効果トランジスタFET2のゲートも共通に接続されている。
またこの場合、図示するように、電界効果トランジスタFET1のドレイン−ソース間には寄生ダイオードDp1が形成され、電界効果トランジスタFET2のドレイン−ソース間には寄生ダイオードDp2が形成されることになる。
【0020】
このようにスイッチ回路部3を2つの電界効果トランジスタFET1,FET2を用いて構成した場合は、このスイッチ回路部3において、例えば、電界効果トランジスタFET1,FET2のソース電位に対してゲート電位が所定以上となったときに、電界効果トランジスタFET1,FET2は共にオンとなる。また、電界効果トランジスタFET1,FET2のゲート電位が例えばゼロバイアスとなったときに電界効果トランジスタFET1,FET2は共にオフとなる。
このようにして、電界効果トランジスタFET1と電界効果トランジスタFET2の各ゲートに印加するゲート電圧レベルを可変して、電界効果トランジスタFET1と電界効果トランジスタFET2を共通にオン/オフさせることで、後述するようにして、平滑コンデンサC5−C6の接続点と、商用交流電源ACの端子t2側とのラインについて、短絡状態(オン)と開放状態(オフ)とで切替可能なスイッチを形成することができる。
【0021】
なお、電界効果トランジスタFET1,FET2のソースと平滑コンデンサC6の負極側との間には抵抗R10とダイオードD7とからなる直列回路が接続されている。また、電界効果トランジスタFET1,FET2のゲート−ソース間に設けられているコンデンサC4は過電圧保護用のコンデンサとされる。
【0022】
また、図1に示す整流回路1においては、コントロール回路部7(切換手段)として直流電源回路部4、レベル検出回路部5、及びラッチ回路部6が設けられている。
直流電源回路部4は、電流制限抵抗R1、コンデンサC1,C2、整流ダイオードD1,D2、及びツェナーダイオードD5によって構成される。
電流制限抵抗R1の一端は、交流入力端子t1側の交流入力電圧ラインに接続され、その他端がコンデンサC1の一端に接続されている。
またコンデンサC1の他端は整流ダイオードD2のアノードと接続され、コンデンサC1の他端は整流ダイオードD1のカソードと接続されている。
【0023】
整流ダイオードD2のカソードは、平滑コンデンサC2の一端とツェナーダイオードD5のカソードと接続され、整流ダイオードD1のアノードは、平滑コンデンサC2の他端とツェナーダイオードD5のアノードと接続されている。
整流ダイオードD2のカソードは、抵抗R5、抵抗R9を介してスイッチ回路部3を構成している電界効果トランジスタFET1,FET2のゲートと接続されている。
【0024】
レベル検出回路部5は、抵抗R2,抵抗R3,抵抗R4,整流ダイオードD3,ツェナーダイオードD4,PNP形のトランジスタQ1によって構成されている。
トランジスタQ1のエミッタは、交流入力端子t1側の交流入力電圧ラインに接続され、そのベースは抵抗R4を介して、交流入力端子t1の交流入力電圧ラインに接続されている。また、そのコレクタはラッチ回路部6の抵抗R6の一端に接続されている。
【0025】
また、トランジスタQ1のベースは、ツェナーダイオードD4のカソードと接続されている。ツェナーダイオードD4のアノードは、整流ダイオードD3のアノードに接続され、そのカソードは交流入力端子t1,t2間に接続されている抵抗R2,R3の接続点に接続されている。
【0026】
ラッチ回路部6は、抵抗R6,R7,R8、コンデンサC3、PNP形のトランジスタQ2、NPN形のトランジスタQ3によって構成される。
トランジスタQ2のエミッタは、直流電源回路部4の出力電圧ラインである抵抗R5−抵抗R9の接続ラインに接続されている。
【0027】
また、抵抗R5−抵抗R9との接続点は、抵抗R8を介して、トランジスタQ2のベースとトランジスタQ3のコレクタに接続されている。
トランジスタQ2のエミッタは、抵抗R5−抵抗R9の接続点に接続され、トランジスタQ2のコレクタは、トランジスタQ3のベースに接続されている。
トランジスタQ3のベースは、抵抗R6を介してレベル検出回路部5のトランジスタQ1のコレクタに接続され、トランジスタQ3のベース−エミッタ間には、抵抗R7とコンデンサC3が接続されている。
【0028】
このように構成される整流回路1の動作は以下のようになる。
先ず、整流動作としては、スイッチ回路部3がオフ(開放)で、交流入力端子t1の入力電圧がプラスレベルのときは、整流ダイオードD6a→平滑コンデンサC5→平滑コンデンサC6→整流ダイオードD6dの経路で電流が流れる。また交流入力端子t2の入力電圧がプラスレベルのときは、整流ダイオードD6c→平滑コンデンサC5→平滑コンデンサC6→整流ダイオードD6bの経路で電流が流れる。これにより、平滑コンデンサC5,C6が充電されることになる。
つまり、スイッチ回路部3がオフのときは、整流回路部2及び平滑回路部8から成る回路部位(直流電圧生成回路)がブリッジ整流回路として動作し、直列に接続された平滑コンデンサC5,C6の両端からは、交流入力電圧レベルの等倍レベルに応じた直流出力電圧DCoutが得られることになる。
【0029】
これに対して、スイッチ回路部3がオン(短絡)で、交流入力端子t1の入力電圧がプラスレベルのときは、整流ダイオードD6a→平滑コンデンサC5→電界効果トランジスタFET2(ドレイン−ソース)→電界効果トランジスタFET1(ソース−ドレイン)→交流入力端子t2の経路で電流が流れ、平滑コンデンサC5が充電されることになる。
また、同じくスイッチ回路部3がオンで、交流入力端子t2の入力電圧がプラスレベルのときは、電界効果トランジスタFET1(ドレイン−ソース)→電界効果トランジスタFET2(ソース−ドレイン)→平滑コンデンサC6→整流ダイオードD6b→交流入力端子t1の経路で電流が流れ、平滑コンデンサC6が充電されることになる。
つまり、スイッチ回路部3がオンのときは、整流回路部2が倍圧整流回路として動作し、平滑コンデンサC5,C6の両端からは、交流入力電圧の倍圧レベルに応じた直流出力電圧DCoutが得られることになる。
【0030】
また、上記スイッチ回路部3がオン(短絡)のときの整流電流の経路から分かるように、交流入力電圧(AC in)の極性が反転するのに応じて、整流電流は、両方のFETのソース−ドレイン及び寄生ダイオードを並列に流れるようになっている。つまり、本実施の形態では、スイッチ回路部3として、それぞれ寄生ダイオードを有する2つの電界効果トランジスタのソースを相互に接続していることで、正/負の両極性に応じて反転する整流電流(交流電流)が流れるようにされた、いわゆるACスイッチを構成しているものである。
【0031】
また、直流電源回路部4の動作としては、交流入力端子t1の入力電圧がプラスレベルのときは、電流制限抵抗R1→コンデンサC1→整流ダイオードD2→平滑コンデンサC2→寄生ダイオードDp1→交流入力端子t2の経路で電流が流れて平滑コンデンサC2が充電される。
【0032】
また、交流入力端子t2の入力電圧がプラスレベルで、スイッチ回路部3がオフのときは、整流ダイオードD6c→平滑コンデンサC5→平滑コンデンサC6→抵抗R10−ダイオードD7→整流ダイオードD1→コンデンサC1→電流制限抵抗R1→交流入力端子t1の経路で電流が流れ、コンデンサC1を放電するようにされる。
また、同じく交流入力端子t2の入力電圧がプラスレベルで、スイッチ回路部3がオンのときは、交流入力端子t2→電界効果トランジスタFET1→整流ダイオードD1→コンデンサC1→電流制限抵抗R1→交流入力端子t1の経路で電流が流れてコンデンサC1を放電するようにされる。
このような直流電源回路部4の動作により、平滑コンデンサC2の両端電圧として、スイッチ回路部3の電界効果トランジスタを駆動するための直流電源電圧が得られることになる。なお、この直流電源電圧は、平滑コンデンサC2と並列接続されたツェナーダイオードD5により安定化される。
【0033】
ここで、整流回路1においては、直流電源回路部4にコンデンサC1を設け、コンデンサC1のリアクタンスを利用して交流電流を制限することで、直流電源回路部4に流れる無効電流を多くして消費電力の低減を図るようにしている。
このようにコンデンサC1を設けるようにした場合は、消費電力を電流制限抵抗R1だけで電流制限を行ったときの1/10以下にすることができる。
【0034】
また、この場合の電流制限抵抗R1は、スパイク状のノイズが交流電圧入力ラインに重畳されたときに、コンデンサC1のみでは大きな電流が直流電源回路部4に流れ込むため、そのような電流を制限するために設けられるものである。
【0035】
また、レベル検出回路部5の動作としては、抵抗R4を介してトランジスタQ1のベースに印加されるベース電圧と、抵抗R2,抵抗R3との接続点の電圧との電位差がツェナーダイオードD4のブレークダウン電圧以上になった時に、トランジスタQ1にベース電流が流れてトランジスタQ1がオンすることになる。
ここでは、交流入力電圧レベルがAC200V系のときにトランジスタQ1をオンにして抵抗R6を介して、ラッチ回路部6に電流が供給されるように、抵抗R2,抵抗R3の抵抗値が設定されている。
【0036】
ラッチ回路部6は、レベル検出回路部5から電流が供給されたとき、つまり交流入力電圧がAC200V系のときは、トランジスタQ2,Q3がオンになる。従って、このときは、抵抗R5を介して直流電源回路部4から供給される直流電流がトランジスタQ2→トランジスタQ3の経路を流れることになる。
つまり、交流入力電圧がAC200V系のときは、直流電源回路部4の直流電圧レベルが、スイッチ回路部3の電界効果トランジスタFET1,FET2のゲートにゲート電圧として印加されることがなく、スイッチ回路部3はオフ状態になり、整流回路部2はブリッジ整流回路として動作することになる。
【0037】
これに対して、ラッチ回路部6にレベル検出回路部5から電流が供給されないとき、つまり交流入力電圧がAC100V系のときは、トランジスタQ2,Q3がオフになる。したがって、このときは、直流電源回路部4の直流電圧が、スイッチ回路部3の電界効果トランジスタFET1,FET2のゲートに印加されることになる。これにより、スイッチ回路部3はオン状態になり、整流回路部2は倍圧整流回路として動作することになる。
【0038】
なお、ラッチ回路部6に設けられているトランジスタQ2,Q3は、一旦、オンになると、トランジスタQ1からの電流供給がなくなっても、直流電源回路部4から、所定の保持電流以上の電流が供給され続けることでオン状態を持続するようにされる。つまり、その動作を保するようにされる。
レベル検出回路5の構成では、交流入力電圧の1周期における半波の期間に検出を行うことから、トランジスタQ1からの電流供給も交流入力電圧の1周期における半波の期間のみとなって、他方の半波の期間にはトランジスタQ1からの電流供給がなくなる。しかしながら、ラッチ回路6が備えられることで、トランジスタQ1からの電流供給がなくなる半波の期間においても、ラッチ回路6はそれまでの動作状態を維持することとなって、スイッチ回路3もオフ状態が維持される。
また、ラッチ回路6が備えられることで、例えば、AC200V系の交流入力電圧の電圧レベルが変動し、レベル検出回路部5の検出動作が不安定になった場合でも、整流回路部2は、ブリッジ整流回路として動作することになる。これにより、AC200V系の交流入力電圧のときに、整流回路部2が誤って、AC100V系の倍圧整流回路に切り替わるのを防止するようにしている。
【0039】
このように図1に示す整流回路1においては、スイッチ回路部3として、PN接合を持たない抵抗素子である電界効果トランジスタFET1,FET2を用いて構成するようにしている。このようにしてスイッチ回路部3を形成した場合は、これら2つの電界効果トランジスタFET1,FET2のゲートに印加するゲート電圧を可変するだけで、スイッチ回路部3間の導通状態をオン(短絡)状態またはオフ(開放)状態にすることができ、整流回路部2をブリッジ整流回路または倍圧整流回路に切り換えることができるようになる。
【0040】
また、このように構成される整流回路1においては、スイッチ回路部3をオン/オフするのにあたり、電界効果トランジスタFET1,FET2のゲートにはリーク電流以外は殆ど流れないことから、スイッチ回路部3における電力損失を殆ど無いものとすることができる。
【0041】
さらに、スイッチ回路部3に使用する電界効果トランジスタ素子に、適正な素子を用いるようにすれば、スイッチ回路部3における電圧降下を、従来のようにスイッチ素子として双方向サイリスタを用いたときより小さくすることができるという利点がある。
【0042】
さらにまた、スイッチ回路部3の電界効果トランジスタFET1,FET2をオン/オフ駆動するためのドライブ電流は、実際には非常に少ないことから、直流電源回路部4、レベル検出回路部5、ラッチ回路部6からなるコントロール回路部7を高抵抗化することができる。
この結果、コントロール回路部7に流れる電流を減少させることができるので、コントロール回路部7における消費電力も低減することができる。
【0043】
実験によれば、図1に示した整流回路1の消費電力は、交流入力電圧がAC100V系(AC100V)のときに1.25mW、AC200V系(AC220V)のときに5.59mWであることが確認された。
すなわち、従来のように、スイッチ回路を双方向サイリスタにより構成したときの消費電力(0.1W〜1W)に比べて極めて少ない消費電力で整流回路部2の切替を行うことが確認された。
【0044】
なお、電界効果トランジスタFETでも、高速スイッチングさせる場合は、ゲート容量の電荷を速やかに充放電する必要があるため、ゲートドライブ能力として大きい能力が要求されることになる。しかし、整流回路1の場合は、スイッチ回路部3の切替動作は、使用地域の商用交流電圧に応じて電界効果トランジスタFET1,FET2をオンまたはオフのどちらかに固定するという使用形態であり、またスイッチング速度が要求されることもないので、大きいゲートドライブ能力は不要とされ、僅かなドライブ電力で済むことになる。
【0045】
図2は、第2の実施の形態としての整流回路の構成を示した図である。
なお、図1と同一回路部位には、同一符号を付して重複する説明については省略する。また、図2においても、AC100V系〜AC200V系のワイドレンジ対応の整流回路を例に挙げて説明する。
【0046】
この図2に示す整流回路部2は、上記図1に示した整流回路1とレベル検出回路の回路構成が異なるものとされる。
即ち、この図2に示す整流回路部2では、レベル検出回路部12がコンデンサC11,C12,C13、整流ダイオードD11,D12、ツェナーダイオードD13によって構成され、直流電源回路部4の電流制限抵抗R1とコンデンサC1との接続点にコンデンサC11,C12の直列回路を接続するようにしている。
この場合、コンデンサC11,C12の接続点には、整流ダイオードD11のカソードと整流ダイオードD12のアノードが接続される。
また、整流ダイオードD12のカソードには平滑コンデンサC13の一端とツェナーダイオードD13のカソードが接続される。
また、整流ダイオードD11のアノードと平滑コンデンサC13の他端、及びコンデンサC12の他端は共通に接続される。
【0047】
また、この図2に示す整流回路11では、上記図1に示した整流回路1に設けられていたダイオードD7と抵抗R10が削除され、代わりに交流入力端子t2と、スイッチ回路部3の電界効果トランジスタFET1,FET2のソースとの間にコンデンサC7を設けるようにしている。
【0048】
この図2に示す整流回路11においては、直流電源回路部4、レベル検出回路部12、ラッチ回路部6によりコントロール回路部13(切換手段)が形成されることになる。
【0049】
先ず、図2に示す整流回路11の直流電源回路部4の動作としては、交流入力端子t1の入力電圧がプラスレベルのときは、上記図1と同様、電流制限抵抗R1→コンデンサC1→整流ダイオードD2→平滑コンデンサC2→寄生ダイオードDp1→交流入力端子t2の経路で電流が流れ、平滑コンデンサC2が充電されることになる。
また交流入力端子t2の入力電圧がプラスレベルのときは、コンデンサC7→整流ダイオードD1→コンデンサC1→電流制限抵抗R1→交流入力端子t1の経路で電流が流れ、コンデンサC1を放電するようにされる。
そして、この場合にも、平滑コンデンサC2の両端電圧として、スイッチ回路部3を駆動するための直流電源が得られることになる。
【0050】
また、図2に示した整流回路11のレベル検出回路部12では、コンデンサC11,C12により入力電圧を分圧して、入力電圧レベルを検出するようにしている。つまり、リアクタンス素子であるコンデンサC11,C12で分圧した入力電圧を整流ダイオードD11,D12により整流し、その整流電圧がツェナーダイオードD13のブレークダウン電圧以上の時にトランジスタQ2,Q3をオンするようにしている。
【0051】
よって、例えば入力電圧レベルがAC200V系のときはラッチ回路部6のトランジスタQ2,Q3がオンになる。また逆に入力電圧レベルがAC100V系のときはラッチ回路部6のトランジスタQ2,Q3がオフになる。
つまり、上記図1と同様、交流入力電圧がAC200V系のときはスイッチ回路部3がオフになり、整流回路部2はブリッジ回路として動作することになる。これに対して、交流入力電圧がAC100V系のときはスイッチ回路部3がオンになり、整流回路部2は倍圧整流回路として動作することになる。
【0052】
そして、この図2に示すように整流回路11を構成した場合は、上記図1に示したように、高電圧とされる交流入力電圧ラインの正極側と負極側との間に、分圧用の抵抗R2,R3を設ける必要が無いので、抵抗R2,R3における電力損失がない分だけ、電力消費を低減することができる。
【0053】
また、図2に示した整流回路11のように、交流入力電圧をリアクタンス素子(コンデンサC11,C12)により分圧した場合、コンデンサC11,C12を流れる電流は無効電流であり、発生する電力も無効電力になり、実効電力にならないことから、コンデンサC11,C12による電力消費の増加は無いものとされる。これにより、上記図1に示した整流回路1より、さらに消費電力を低減することができるという利点がある。
【0054】
実験によれば、図2に示した整流回路11では、交流入力電圧がAC100Vのときに0.07mW、AC220Vのときに0.12mWまで低減できることが確認された。
【0055】
なお、図2に示した整流回路11のレベル検出回路部12では分圧回路をコンデンサC11,C12によって形成するようにしているが、分圧回路は抵抗を用いて構成することも可能である。また、例えば分圧回路のコンデンサC11,C12の何れか一方を抵抗により構成することも可能である。
【0056】
但し、分圧回路をコンデンサC11,C12だけで構成した場合は、交流入力電圧の周波数に依存しないものとすることができるが、コンデンサC11,C12の何れか一方を抵抗で構成した場合は、レベル検出回路部12の出力電圧が交流入力電圧の周波数に依存したレベル差が発生することになる。
因みに、整流回路11に設けられている電流制限抵抗R1は、コンデンサC11,コンデンサC12のインピーダンスに比べて極めて小さいので、電流制限抵抗R1による周波数依存は殆ど無視することができる。
【0057】
図3は、第3の実施の形態としての整流回路の構成を示した図である。
なお、図1と同一部位には同一符号を付して説明を省略する。
また、図3では、例えば電子機器などに設けられている待機電力回路(スタンバイ電源回路)などにおいて使用される整流回路を例に挙げて説明する。
【0058】
この図3に示す整流回路21は、一次側巻線に商用交流電圧などが交流入力電圧Vinとして入力されている電源トランスT1の二次側に設けられる。
この場合は、電源トランスT1の二次側巻線の一方の端子t21に整流回路部2を形成している整流ダイオードD6aのアノードと、整流ダイオードD6bのカソードが接続される。また、電源トランスT1の二次側巻線の他方の端子t22に整流回路部2を形成している整流ダイオードD6cのアノードと整流ダイオードD6dのカソードが接続されることになる。
【0059】
整流回路部2を形成している整流ダイオードD6aとダイオードD6cのカソードは、平滑回路部8を形成している平滑コンデンサC5の正極側に接続され、整流ダイオードD6b,D6dのアノードは平滑コンデンサC6の負極側に接続されている。
【0060】
この場合も、平滑コンデンサC5の負極側が、平滑コンデンサC6の正極側に接続され、これら平滑コンデンサC5,C6により直列回路が形成されている。
そして、この平滑コンデンサC5,C6の直列回路により形成される平滑回路部8の直流電圧DCpreを3端子シリーズレギュレータIC(以下、単に「レギュレータIC」と表記する)と平滑コンデンサC22とにより定電圧化して、直流出力電圧DCoutとして出力するようにしている。なお、レギュレータICの入力端子とGND端子間にはノイズ除去コンデンサC21が設けられている。
そして、この場合は平滑コンデンサC5,C6の接続点と電源トランスT1の二次側巻線端子t22との間に、電界効果トランジスタFET1,FET2を用いたスイッチ回路部3を設けるようにしている。
【0061】
なお、この場合、電界効果トランジスタFET1,FET2のゲート−ソース間には過電圧保護用のコンデンサC4と共に抵抗R22が設けられている。また、電界効果トランジスタFET1,FET2のソースは抵抗R23を介して負極側に接続されている。
【0062】
さらに、このような整流回路21には、ドライブ回路部22とレベル検出回路部23とからなるコントロール回路部24(切換手段)が設けられている。
ドライブ回路部22は、トランジスタQ21,Q22,Q24、抵抗R24,R25,R26,R27,R30,R31,R32により構成されている。
この場合、トランジスタQ21のエミッタは、レギュレータICの入力ラインに接続され、そのコレクタが抵抗R21を介してスイッチ回路部3を形成している電界効果トランジスタFET1,FET2のゲートに接続されている。
また、トランジスタQ21のベースは、抵抗R24を介して入力ラインに接続されていると共に、抵抗R25を介してトランジスタQ22のコレクタに接続されている。
トランジスタQ22のベースは、抵抗R26を介してレベル検出回路部23のトランジスタQ23のコレクタに接続されていると共に、抵抗R27を介して負極ラインに接続されている。また、トランジスタQ22のエミッタは、負極ラインに接続されている。
【0063】
また、トランジスタQ24のベースは、抵抗R31を介してレベル検出回路部23のトランジスタQ23のコレクタに接続されていると共に、抵抗R32を介して負極ラインに接続されている。
またトランジスタQ24のコレクタは、レベル検出回路部23の抵抗R29を介してトランジスタQ23のベースに接続されていると共に、抵抗R30を介して負極ラインに接続されている。なお、トランジスタQ24のエミッタは負極ラインに接続されている。
【0064】
一方、コントロール回路部24のレベル検出回路部23は、トランジスタQ23、抵抗R28,R29により構成される。
この場合、トランジスタQ23のエミッタは、レギュレータICの出力ラインに接続され、そのコレクタが、上記したように抵抗R26を介してトランジスタQ22のベース、及び抵抗R31を介してトランジスタQ24のベースにそれぞれ接続されている。また、トランジスタQ23のベースは、抵抗R28を介して入力ラインに接続されていると共に、抵抗R29を介してトランジスタQ24のコレクタに接続されている。
【0065】
このように構成されるレベル検出回路部23では、レギュレータICから出力される出力電圧を基準電圧として利用するようにしている。このため、レギュレータICの出力端子がトランジスタQ23のエミッタに接続され、レギュレータICの入力電圧レベル(平滑回路部8の直流電圧DCpre)が、レギュレータICの出力電圧(基準電圧)より所定レベル以上高くなるときは、トランジスタQ23がオフとなるように、抵抗R28,R29,R30の抵抗値を設定するようにしている。
【0066】
このようにレベル検出回路部23を構成した場合、レギュレータICの入力レベルが基準電圧より高く、トランジスタQ23がオフのときは、ドライブ回路部22のトランジスタQ22,Q24がオフになり、トランジスタQ22がオフのときは、トランジスタQ21もオフになる。これにより、スイッチ回路部3の電界効果トランジスタFET1,FET2のゲートに、ゲート電圧として印加されることなく、スイッチ回路部3はオフ状態になる。つまり、レギュレータICの入力電圧レベルが、レギュレータICの出力電圧(基準電圧)以上のときは、整流回路部2をブリッジ整流回路として動作させるようにしている。
【0067】
一方、レギュレータICの入力電圧レベルがその出力電圧(基準電圧)より低いときは、トランジスタQ23がオンになり、これに伴ってトランジスタQ22,Q24がオンになる。トランジスタQ22がオンになると、トランジスタQ21がオンになる。これにより、スイッチ回路部3の電界効果トランジスタFET1,FET2のゲートには、トランジスタQ21を介してゲート電圧が印加され、スイッチ回路部3はオン状態になる。
【0068】
この結果、整流回路部2は、倍圧整流回路として動作することになり、レギュレータICの入力電圧レベルが、レギュレータICの出力電圧(基準電圧)以下のときは、レギュレータICの入力電圧レベルをほぼ2倍の電圧レベルまで高くすることができる。
【0069】
なお、この図3に示す整流回路21は、電源トランスT1から入力される入力電圧レベルが低いので、交流電流を制限して消費電力の低減を図ることを目的としたリアクタンス素子は設けられていないものである。
【0070】
このように図3に示す整流回路21においては、レギュレータICにより定電圧化した出力電圧DCoutを基準電圧とし、レギュレータICの入力電圧が基準電圧以下であれば、整流回路部2及び整流回路部8から成る部位を倍圧整流回路とし、レギュレータICの入力電圧が基準電圧以上であれば、ブリッジ整流回路とするようにり替えを行うようにしている。
【0071】
このように構成すれば、例えば入力される交流入力電圧だけでなく、レギュレータICの出力側から図示しない負荷に流れる負荷電流の大小変化により、レギュレータICの入力電圧が変化した場合でも、その電圧変化を検出して整流回路部2の整流方式を切り換えることができるようになる。
【0072】
また、本実施の形態の整流回路21では、スイッチ回路部3に使用する電界効果トランジスタとして、低電圧化で電圧降下の低い素子、例えば電圧降下が0.1V程度の素子を用いることができる。したがって、例えば0.7V程度の電圧降下が生じる双方向サイリスタを用いてスイッチ回路部3を構成する場合よりも電力損失を低減することができる。
【0073】
また、このようにして整流回路21を構成した場合は、整流回路における電力消費を極めて少なくすることができるので、例えば電子機器の待機電力回路などの低電圧動作で、しかも低消費電力化が求められている待機電力回路などに適用して非常に好適とされる。
例えばスイッチ回路部3の電界効果トランジスタFETとして適正な素子を選択してドライブ電流を少なくすると、コントロール回路部24全体の電流も、それに合わせて少なくすることができる。例えばコントロール回路部24全体の消費電力を無負荷時において、交流入力電圧がAC100V系のときに0.1mW以下(AC100V)、交流入力電圧がAC200V系のときに0.2mW以下(AC220V)程度まで低減することができる。
【0074】
なお、本実施の形態において説明した整流回路の構成は、あくまでも一例であり、本発明の整流回路は、整流回路部2の回路形態を倍電圧整流回路またはブリッジ整流回路に切り換えるスイッチ回路部を電界効果トランジスタにより構成されていれば、何れの整流回路にも適用可能である。
【0075】
【発明の効果】
以上説明したように、本発明の整流回路としては、交流入力電圧を入力して整流平滑電圧を得るための、整流回路部及び平滑回路部から成る直流電圧生成回路は、スイッチ回路のオン(短絡)/オフ(開放)に応じて、倍電圧整流回路と、ブリッジ整流回路とで切り換えが行われるようにされている。そして、このスイッチ回路としては、2つの電界効果トランジスタを用いたACスイッチとしての構成を備えることとしている。
これにより、電界効果トランジスタのゲートに印加すべきゲート電圧を可変することによって、整流回路の切り換えを行うことが可能となる。つまり、整流回路の切り換えは、電圧コントロールによって行われることになる。また、電界効果トランジスタは、抵抗素子としてみることができるので、使用電流に適合したものを選定することで、例えば双方向サイリスタなどと比較して電圧降下を少ないものとすることができる。これらのことから、本発明としては、非常に少ない電力消費で整流回路の切り換えを行うことが可能となるものである。
また、スイッチ回路部を形成する電界効果トランジスタをオン/オフするためのドライブ電流も非常に少ないことから、切換手段としての回路部について高抵抗化して、ここに流すべき電流量も少なくして、さらに消費電力を低減することができるという利点もある。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態としての整流回路の構成を示した図である。
【図2】第2の実施の形態としての整流回路の構成を示した図である。
【図3】第3の実施の形態としての整流回路の構成を示した図である。
【図4】従来の整流回路の一例を示した図である。
【図5】従来の整流回路の一例を示した図である。
【図6】従来の整流回路の一例を示した図である。
【符号の説明】
1 11 21 整流回路、2 整流回路部、3 スイッチ回路部、4 直流電源回路部、5 12 レベル検出回路部、6 ラッチ回路部、7 13 24 コントロール回路部、22 ドライブ回路部、23 レベル検出回路部、Cコンデンサ、D ダイオード、FET 電界効果トランジスタ、IC レギュレータ、Q トランジスタ、R 抵抗、T1 電源トランス[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a rectifier circuit that rectifies input voltages of, for example, an AC 100V system and an AC 200V system to obtain a DC voltage.
[0002]
[Prior art]
For example, in a power supply circuit that obtains a DC power supply by inputting an AC voltage such as a commercial AC power supply, a rectifier circuit for rectifying and smoothing the AC voltage to obtain a DC voltage (rectified and smoothed voltage) before stabilization is provided. As such a rectifier circuit, a rectifier circuit that is compatible with a so-called wide-range AC 100 V system and AC 200 V system commercial AC power supply is known.
[0003]
In such a rectifier circuit, switching to the voltage doubler rectifier circuit is performed in response to the input of AC 100V commercial AC power, and in response to the input of AC 200V commercial AC power, for example, Switching to the equal voltage rectifier circuit by the bridge rectifier circuit is performed. As a result of switching in this way, a nearly equal level of rectified and smoothed voltage can be obtained between the AC100V system and the AC200V system, which is compatible with a wide range.
[0004]
FIG. 4 is a diagram showing an example of such a rectifier circuit.
In the rectifier circuit shown in FIG. 4, the anode of the rectifier diode D51 and the cathode of the rectifier diode D53 are connected to one AC input terminal t51 to which an AC input voltage ACin from a commercial AC power supply or the like is input. Further, the anode of the rectifier diode D52 and the cathode of the rectifier diode D54 are connected to the other AC input terminal t52 to which the AC input voltage ACin is input.
[0005]
The cathodes of the rectifier diodes D51 and D52 are connected to the positive electrode side of the smoothing capacitor C51. The anodes of the rectifier diodes D53 and D54 are connected to the negative electrode side of the smoothing capacitor C52.
The negative electrode side of the smoothing capacitor C51 is connected to the positive electrode side of the smoothing capacitor C52. The switch element SW51 is connected between the connection point of the smoothing capacitor C51 and the smoothing capacitor C52 and the AC input terminal t52. in this case, Switch element SW51 A relay switch of a relay circuit or a manual switch is used.
[0006]
In such a rectifier circuit, a bridge rectifier circuit is formed by the rectifier diodes D51 to D54 when the switch element SW51 is OFF. When the switch element SW51 is on, a voltage doubler rectifier circuit using the rectifier diode D51 and the rectifier diode D53 is formed. That is, the rectifier circuit shown in FIG. 4 is formed so that the circuit configuration can be switched to the bridge rectifier circuit or the voltage doubler rectifier circuit by turning on / off the switch element SW51.
[0007]
Incidentally, in the rectifier circuit shown in FIG. 4, when the rectification method is automatically switched according to the input voltage level, the switch element SW51 is formed by a relay circuit. It is conceivable to provide a control circuit unit that switches the on / off state of the switch element SW51 formed by the relay switch of the relay circuit in accordance with the input voltage level.
However, when switching the rectification method of the rectifier circuit as described above, a power of about several watts is required due to the relay drive power for driving the relay circuit, the power consumption consumed in the control circuit unit, and the like. Become.
[0008]
As a rectifier circuit that can be switched between a voltage doubler rectifier circuit and a bridge rectifier circuit, a rectifier circuit as shown in FIG. 5 has also been proposed.
In the rectifying circuit shown in FIG. 5, the switch element SW51 is formed by a bidirectional thyristor. In this case, the gate of the bidirectional thyristor serving as the switch element SW51 is connected to the
[0009]
However, when a rectifier circuit is formed using a bidirectional thyristor for the switch element SW51 in this way, the power consumption of the
Further, the power loss at the resistor R51 inserted between the
Further, in addition to the voltage drop at the rectifier diodes D51 to D54, a voltage drop of about 0.7 V occurs also in the bidirectional thyristor.
As a result, even when automatic switching between the bridge rectifier circuit and the voltage doubler rectifier circuit is performed by the rectifier circuit as shown in FIG.
[0010]
Therefore, a rectifier circuit as shown in FIG. 6 has been proposed (Patent Document 1).
The rectifier circuit shown in FIG. 6 is configured such that a capacitor C51 is provided between the gate of a bidirectional thyristor that is the switch element SW51 and the
In the rectifier circuit shown in FIG. 6, the bridge rectifier circuit and the voltage doubler rectifier circuit are automatically operated with less power consumption than the rectifier circuit shown in FIG. 5 by turning on and off the gate of the bidirectional thyristor by pulse driving. Switching is performed.
[0011]
[Patent Document 1]
Japanese Patent Laid-Open No. 9-19148
[0012]
[Problems to be solved by the invention]
However, in the rectifier circuit as shown in FIG. 6, a current of several tens of mA is required as a trigger current for driving the bidirectional thyristor that is the switch element SW51.
Considering that the oscillation frequency of the oscillation circuit provided in the
As a result, also in the rectifier circuit shown in FIG. 6, the switching operation between the voltage doubler rectifier circuit and the bridge rectifier circuit is performed. 0.1W ~ 1W Some degree of power was needed.
In such a wide-range rectifier circuit, when switching the rectification method of the rectifier circuit according to the input voltage level, it is desirable that the power consumption consumed for the switching is as small as possible.
[0013]
[Means for Solving the Problems]
In view of the above problems, the present invention includes a rectifier circuit unit formed by bridge-connecting rectifier diodes, and a rectifier circuit unit including two smoothing capacitors connected in series, and rectifying the rectifier circuit unit. A rectified output obtained by rectifying an AC input voltage with a diode is smoothed by a smoothing capacitor, thereby generating a DC voltage as a voltage across two smoothing capacitors connected in series. In the voltage generation circuit, the sources of the two field effect transistors are connected to each other, the drain of one field effect transistor is connected to the connection point of the two smoothing capacitors, and the drain of the other field effect transistor is AC input The two field effect transistors are both off by being connected to the line of one pole of the voltage In the open state, the DC voltage generation circuit is formed as a bridge rectification circuit, and in the short-circuit state where both of the two field effect transistors are turned on, the switching circuit unit switches to form the DC voltage generation circuit as a voltage doubler rectification circuit; The rectifier circuit is configured to include switching means for switching the short circuit state and the open state of the switch circuit unit according to the result of detecting whether the level of the AC input voltage is equal to or higher than a predetermined level.
[0014]
According to the above configuration, switching between on (short circuit) / off (open) is performed, so that the source of the switch circuit that switches between the bridge rectifier circuit and the voltage doubler rectifier circuit is connected to the DC voltage generation circuit. A switch circuit composed of the two field effect transistors thus formed is provided for the DC voltage generation circuit. As a result, the switching of the switching circuit can be controlled by switching the level of the gate voltage with respect to the gate of the field effect transistor.
[0015]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, a rectifier circuit as an embodiment of the present invention will be described.
In FIG. 1, for example, a so-called wide-range rectifier circuit corresponding to an AC input voltage AC100V (AC100V) region such as Japan or the United States and an AC 200V AC (AC220V) region such as Europe. An example will be described.
[0016]
FIG. 1 is a diagram illustrating a configuration of a rectifier circuit according to the present embodiment.
In FIG. 1, an anode of a rectifier diode D6a and a cathode of a rectifier diode D6b of the
Further, the anode of the rectifier diode D6c of the
[0017]
The cathode of the rectifier diode D6a and the cathode of the diode D6c are connected to the positive side of the smoothing capacitor C5 forming the smoothing circuit unit 8, and the anode of the rectifier diode D6b and the anode of the rectifier diode D6d are connected to the negative side of the smoothing capacitor C6. Has been.
The negative side of the smoothing capacitor C5 is connected to the positive side of the smoothing capacitor C6, and a DC output voltage DCout is obtained as the voltage across the series circuit of the smoothing capacitors C5 to C6.
[0018]
In the rectifier circuit 1 shown in FIG. 1, the switch circuit unit 3 is provided between the connection point of the smoothing capacitors C5 to C6 and the AC input terminal t2.
The switch circuit unit 3 includes two field effect transistors FET1 and FET2 that are resistance elements having no PN junction. In this case, the drain of the field effect transistor FET1 is connected to the AC input terminal t2. The drain of the field effect transistor FET2 is connected to the positive electrode side of the smoothing capacitor C6.
[0019]
The sources of the field effect transistor FET1 and the field effect transistor FET2 are connected to each other. The gates of the field effect transistor FET1 and the field effect transistor FET2 are also connected in common.
In this case, as shown, a parasitic diode Dp1 is formed between the drain and source of the field effect transistor FET1, and a parasitic diode Dp2 is formed between the drain and source of the field effect transistor FET2.
[0020]
When the switch circuit unit 3 is configured by using the two field effect transistors FET1 and FET2, the gate potential of the switch circuit unit 3 is greater than or equal to a predetermined level with respect to the source potential of the field effect transistors FET1 and FET2, for example. The field effect transistors FET1 and FET2 are both turned on. Further, when the gate potentials of the field effect transistors FET1 and FET2 become zero bias, for example, both the field effect transistors FET1 and FET2 are turned off.
In this way, by changing the gate voltage level applied to each gate of the field effect transistor FET1 and the field effect transistor FET2 and turning on / off the field effect transistor FET1 and the field effect transistor FET2 in common, as will be described later. Thus, a switch that can be switched between a short-circuited state (ON) and an open state (OFF) can be formed with respect to the line between the connection point of the smoothing capacitors C5 to C6 and the terminal t2 side of the commercial AC power supply AC.
[0021]
A series circuit composed of a resistor R10 and a diode D7 is connected between the sources of the field effect transistors FET1 and FET2 and the negative side of the smoothing capacitor C6. The capacitor C4 provided between the gate and source of the field effect transistors FET1 and FET2 is used as a capacitor for overvoltage protection.
[0022]
In the rectifier circuit 1 shown in FIG. 1, a DC power supply circuit unit 4, a level detection circuit unit 5, and a latch circuit unit 6 are provided as a control circuit unit 7 (switching means).
The DC power supply circuit unit 4 includes a current limiting resistor R1, capacitors C1 and C2, rectifier diodes D1 and D2, and a Zener diode D5.
One end of the current limiting resistor R1 is connected to the AC input voltage line on the AC input terminal t1 side, and the other end is connected to one end of the capacitor C1.
The other end of the capacitor C1 is connected to the anode of the rectifier diode D2, and the other end of the capacitor C1 is connected to the cathode of the rectifier diode D1.
[0023]
The cathode of the rectifier diode D2 is connected to one end of the smoothing capacitor C2 and the cathode of the Zener diode D5, and the anode of the rectifier diode D1 is connected to the other end of the smoothing capacitor C2 and the anode of the Zener diode D5.
The cathode of the rectifier diode D2 is connected to the gates of the field effect transistors FET1 and FET2 constituting the switch circuit unit 3 via the resistors R5 and R9.
[0024]
The level detection circuit unit 5 includes a resistor R2, a resistor R3, a resistor R4, a rectifier diode D3, a Zener diode D4, and a PNP transistor Q1.
The emitter of the transistor Q1 is connected to an AC input voltage line on the AC input terminal t1 side, and its base is connected to the AC input voltage line of the AC input terminal t1 via a resistor R4. Also that collector Is connected to one end of a resistor R6 of the latch circuit section 6.
[0025]
The base of the transistor Q1 is connected to the cathode of the Zener diode D4. The anode of the Zener diode D4 is connected to the anode of the rectifier diode D3, and the cathode is connected to the connection point of the resistors R2 and R3 connected between the AC input terminals t1 and t2.
[0026]
The latch circuit section 6 includes resistors R6, R7, R8, a capacitor C3, a PNP transistor Q2, and an NPN transistor Q3.
The emitter of the transistor Q2 is connected to a connection line of resistor R5 to resistor R9, which is an output voltage line of the DC power supply circuit unit 4.
[0027]
The connection point between the resistor R5 and the resistor R9 is connected to the base of the transistor Q2 and the transistor Q3 via the resistor R8. collector It is connected to the.
The emitter of the transistor Q2 is connected to the connection point of the resistors R5 and R9, and the collector of the transistor Q2 is connected to the base of the transistor Q3.
The base of the transistor Q3 is connected to the collector of the transistor Q1 of the level detection circuit unit 5 via the resistor R6, and a resistor R7 and a capacitor C3 are connected between the base and emitter of the transistor Q3.
[0028]
The operation of the rectifier circuit 1 configured as described above is as follows.
First, as a rectifying operation, when the switch circuit unit 3 is off (open) and the input voltage at the AC input terminal t1 is a positive level, the path is rectifier diode D6a → smoothing capacitor C5 → smoothing capacitor C6 → rectifier diode D6d. Current flows. When the input voltage at the AC input terminal t2 is a positive level, a current flows through the path of the rectifier diode D6c → smoothing capacitor C5 → smoothing capacitor C6 → rectifier diode D6b. As a result, the smoothing capacitors C5 and C6 are charged.
That is, when the switch circuit unit 3 is off, the
[0029]
On the other hand, when the switch circuit unit 3 is on (short-circuited) and the input voltage at the AC input terminal t1 is at a positive level, the rectifier diode D6a → smoothing capacitor C5 → field effect transistor FET2 (drain-source) → field effect. Transistor FET1 (Source-drain) → Current flows through the path of the AC input terminal t2, and the smoothing capacitor C5 is charged.
Similarly, when the switch circuit unit 3 is on and the input voltage of the AC input terminal t2 is at a positive level, the field effect transistor FET1 (drain-source) → the field effect transistor FET2 (Source-drain) → Smoothing capacitor C6 → Rectifier diode D6b → Current flows through the AC input terminal t1, and the smoothing capacitor C6 is charged.
That is, when the switch circuit unit 3 is on, the
[0030]
Further, as can be seen from the path of the rectified current when the switch circuit unit 3 is on (short-circuited), the rectified current is expressed as the AC input voltage (AC in) is inverted in polarity. Flows through the source-drain and parasitic diode of both FETs in parallel It is like that. In other words, in the present embodiment, as the switch circuit unit 3, the sources of two field effect transistors each having a parasitic diode are connected to each other, so that the rectified current that is inverted according to both positive and negative polarities ( This constitutes a so-called AC switch in which an alternating current) flows.
[0031]
The operation of the DC power supply circuit unit 4 is as follows. When the input voltage at the AC input terminal t1 is a positive level, the current limiting resistor R1, the capacitor C1, the rectifier diode D2, the smoothing capacitor C2, the parasitic diode Dp1, and the AC input terminal t2. A current flows through the path and the smoothing capacitor C2 is charged.
[0032]
When the input voltage at the AC input terminal t2 is positive and the switch circuit unit 3 is off, the rectifier diode D6c → smoothing capacitor C5 → smoothing capacitor C6 → resistor R10−diode D7 → rectifier diode D1 → capacitor C1 → current. A current flows through the path of the limiting resistor R1 → the AC input terminal t1, and the capacitor C1 is discharged.
Similarly, when the input voltage of the AC input terminal t2 is positive and the switch circuit unit 3 is ON, the AC input terminal t2, the field effect transistor FET1, the rectifier diode D1, the capacitor C1, the current limiting resistor R1, and the AC input terminal. A current flows through the path t1, and the capacitor C1 is discharged.
By such an operation of the DC power supply circuit unit 4, a DC power supply voltage for driving the field effect transistor of the switch circuit unit 3 is obtained as the voltage across the smoothing capacitor C2. The DC power supply voltage is stabilized by a Zener diode D5 connected in parallel with the smoothing capacitor C2.
[0033]
Here, in the rectifier circuit 1, the capacitor C 1 is provided in the DC power supply circuit section 4, and the AC current is limited using the reactance of the capacitor C 1, thereby increasing the reactive current flowing in the DC power supply circuit section 4 and consuming it. The power is reduced.
When the capacitor C1 is provided in this way, the power consumption can be reduced to 1/10 or less of that when the current is limited only by the current limiting resistor R1.
[0034]
Further, the current limiting resistor R1 in this case limits such a current because a large current flows into the DC power supply circuit unit 4 only with the capacitor C1 when spiked noise is superimposed on the AC voltage input line. It is provided for this purpose.
[0035]
Further, the operation of the level detection circuit unit 5 is that the potential difference between the base voltage applied to the base of the transistor Q1 via the resistor R4 and the voltage at the connection point between the resistors R2 and R3 is the breakdown of the Zener diode D4. When the voltage becomes higher than the voltage, the base current flows through the transistor Q1, and the transistor Q1 is turned on.
Here, the resistance values of the resistors R2 and R3 are set so that the transistor Q1 is turned on and current is supplied to the latch circuit section 6 via the resistor R6 when the AC input voltage level is 200V AC. Yes.
[0036]
In the latch circuit section 6, when the current is supplied from the level detection circuit section 5, that is, when the AC input voltage is an AC 200V system, the transistors Q2 and Q3 are turned on. Accordingly, at this time, the DC current supplied from the DC power supply circuit section 4 through the resistor R5 flows through the path from the transistor Q2 to the transistor Q3.
That is, when the AC input voltage is AC200V, the DC voltage level of the DC power supply circuit unit 4 is not applied as the gate voltage to the gates of the field effect transistors FET1 and FET2 of the switch circuit unit 3, and the switch circuit unit. 3 is turned off, and the
[0037]
On the other hand, when no current is supplied to the latch circuit unit 6 from the level detection circuit unit 5, that is, when the AC input voltage is 100V AC, the transistors Q2 and Q3 are turned off. Accordingly, at this time, the DC voltage of the DC power supply circuit unit 4 is applied to the gates of the field effect transistors FET1 and FET2 of the switch circuit unit 3. As a result, the switch circuit unit 3 is turned on, and the
[0038]
Note that once the transistors Q2 and Q3 provided in the latch circuit section 6 are turned on, the DC power supply circuit section 4 supplies a current of a predetermined holding current or higher even if the current supply from the transistor Q1 is lost. The on state is maintained by continuing to be performed. That is, the operation is maintained.
In the configuration of the level detection circuit 5, detection is performed during a half-wave period in one cycle of the AC input voltage, so that the current supply from the transistor Q1 is only a half-wave period in one cycle of the AC input voltage, and the other. During the half-wave period, no current is supplied from the transistor Q1. However, since the latch circuit 6 is provided, the latch circuit 6 maintains the previous operation state even in a half-wave period in which the current supply from the transistor Q1 is stopped, and the switch circuit 3 is also in the off state. Maintained.
In addition, since the latch circuit 6 is provided, for example, even when the voltage level of the AC input voltage of AC200V system fluctuates and the detection operation of the level detection circuit unit 5 becomes unstable, the
[0039]
As described above, in the rectifier circuit 1 shown in FIG. 1, the switch circuit unit 3 is configured by using the field effect transistors FET1 and FET2 which are resistance elements having no PN junction. When the switch circuit unit 3 is formed in this way, the conduction state between the switch circuit units 3 is turned on (short circuit) only by changing the gate voltage applied to the gates of the two field effect transistors FET1 and FET2. Alternatively, the
[0040]
Further, in the rectifier circuit 1 configured as described above, when the switch circuit unit 3 is turned on / off, the gates of the field effect transistors FET1 and FET2 hardly flow except for a leakage current. Almost no power loss.
[0041]
Furthermore, if an appropriate element is used for the field effect transistor element used in the switch circuit unit 3, the voltage drop in the switch circuit unit 3 is smaller than when a bidirectional thyristor is used as the switch element as in the prior art. There is an advantage that you can.
[0042]
Furthermore, since the drive current for turning on / off the field effect transistors FET1, FET2 of the switch circuit unit 3 is actually very small, the DC power supply circuit unit 4, the level detection circuit unit 5, the latch circuit unit The resistance of the control circuit section 7 composed of 6 can be increased.
As a result, since the current flowing through the control circuit unit 7 can be reduced, the power consumption in the control circuit unit 7 can also be reduced.
[0043]
According to the experiment, it is confirmed that the power consumption of the rectifier circuit 1 shown in FIG. 1 is 1.25 mW when the AC input voltage is AC100V (AC100V) and 5.59 mW when the AC200V (AC220V). It was done.
That is, it has been confirmed that the
[0044]
Even in the field effect transistor FET, when high-speed switching is performed, it is necessary to quickly charge and discharge the charge of the gate capacitance, and thus a large capacity is required as the gate drive capacity. However, in the case of the rectifier circuit 1, the switching operation of the switch circuit unit 3 is a usage mode in which the field effect transistors FET1 and FET2 are fixed to either on or off according to the commercial AC voltage in the region of use. Since no switching speed is required, a large gate drive capability is not required, and only a small amount of drive power is required.
[0045]
FIG. 2 is a diagram illustrating a configuration of a rectifier circuit according to the second embodiment.
Note that the same circuit parts as those in FIG. In FIG. 2 as well, a wide range rectifier circuit of AC100V to AC200V will be described as an example.
[0046]
The
That is, in the
In this case, the cathode of the rectifier diode D11 and the anode of the rectifier diode D12 are connected to the connection point between the capacitors C11 and C12.
Further, one end of the smoothing capacitor C13 and the cathode of the Zener diode D13 are connected to the cathode of the rectifier diode D12.
The anode of the rectifier diode D11, the other end of the smoothing capacitor C13, and the other end of the capacitor C12 are connected in common.
[0047]
Further, in the rectifier circuit 11 shown in FIG. 2, the diode D7 and the resistor R10 provided in the rectifier circuit 1 shown in FIG. 1 are deleted, and the AC input terminal t2 and the field effect of the switch circuit unit 3 are used instead. A capacitor C7 is provided between the sources of the transistors FET1 and FET2.
[0048]
In the rectifier circuit 11 shown in FIG. 2, a control circuit unit 13 (switching means) is formed by the DC power supply circuit unit 4, the level detection circuit unit 12, and the latch circuit unit 6.
[0049]
First, as the operation of the DC power supply circuit section 4 of the rectifier circuit 11 shown in FIG. 2, when the input voltage of the AC input terminal t1 is a positive level, the current limiting resistor R1 → capacitor C1 → rectifier diode as in FIG. A current flows through a path of D2 → smoothing capacitor C2 → parasitic diode Dp1 → AC input terminal t2, and the smoothing capacitor C2 is charged.
When the input voltage at the AC input terminal t2 is positive, a current flows through the path of the capacitor C7 → rectifier diode D1 → capacitor C1 → current limiting resistor R1 → AC input terminal t1, and the capacitor C1 is discharged. .
In this case as well, a DC power supply for driving the switch circuit unit 3 is obtained as the voltage across the smoothing capacitor C2.
[0050]
In the level detection circuit unit 12 of the rectifier circuit 11 shown in FIG. 2, the input voltage is divided by the capacitors C11 and C12 to detect the input voltage level. That is, the input voltage divided by the reactance elements C11 and C12 is rectified by the rectifier diodes D11 and D12, and the transistors Q2 and Q3 are turned on when the rectified voltage is equal to or higher than the breakdown voltage of the Zener diode D13. Yes.
[0051]
Therefore, for example, when the input voltage level is AC200V, the transistors Q2 and Q3 of the latch circuit unit 6 are turned on. Conversely, when the input voltage level is AC100V, the transistors Q2 and Q3 of the latch circuit 6 are turned off.
That is, as in FIG. 1 described above, when the AC input voltage is an AC 200 V system, the switch circuit unit 3 is turned off, and the
[0052]
When the rectifier circuit 11 is configured as shown in FIG. 2, as shown in FIG. 1, the voltage dividing voltage is applied between the positive electrode side and the negative electrode side of the AC input voltage line that is set to a high voltage. Since it is not necessary to provide the resistors R2 and R3, the power consumption can be reduced by the amount of no power loss in the resistors R2 and R3.
[0053]
When the AC input voltage is divided by reactance elements (capacitors C11 and C12) as in the rectifier circuit 11 shown in FIG. 2, the current flowing through the capacitors C11 and C12 is a reactive current, and the generated power is also invalid. Since it becomes power and does not become effective power, it is assumed that there is no increase in power consumption by the capacitors C11 and C12. Thereby, there exists an advantage that power consumption can be reduced further than the rectifier circuit 1 shown in the said FIG.
[0054]
According to the experiment, it was confirmed that the rectifier circuit 11 shown in FIG. 2 can reduce the AC input voltage to 0.07 mW when the AC input voltage is 100 V AC and 0.12 mW when the AC input voltage is 220 V AC.
[0055]
In the level detection circuit unit 12 of the rectifier circuit 11 shown in FIG. 2, the voltage dividing circuit is formed by the capacitors C11 and C12. However, the voltage dividing circuit can also be configured using resistors. Further, for example, either one of the capacitors C11 and C12 of the voltage dividing circuit can be constituted by a resistor.
[0056]
However, when the voltage dividing circuit is composed only of the capacitors C11 and C12, it can be made independent of the frequency of the AC input voltage. However, when either one of the capacitors C11 and C12 is composed of a resistor, the level A level difference in which the output voltage of the detection circuit unit 12 depends on the frequency of the AC input voltage is generated.
Incidentally, since the current limiting resistor R1 provided in the rectifier circuit 11 is extremely small compared to the impedances of the capacitors C11 and C12, the frequency dependence due to the current limiting resistor R1 can be almost ignored.
[0057]
FIG. 3 is a diagram illustrating a configuration of a rectifier circuit according to the third embodiment.
In addition, the same code | symbol is attached | subjected to the same site | part as FIG. 1, and description is abbreviate | omitted.
In FIG. 3, for example, a rectifier circuit used in a standby power circuit (standby power supply circuit) provided in an electronic device or the like will be described as an example.
[0058]
The rectifier circuit 21 shown in FIG. 3 is provided on the secondary side of the power transformer T1 in which a commercial AC voltage or the like is input to the primary side winding as the AC input voltage Vin.
In this case, the anode of the rectifier diode D6a forming the
[0059]
The cathodes of the rectifier diode D6a and the diode D6c forming the
[0060]
Also in this case, the negative side of the smoothing capacitor C5 is connected to the positive side of the smoothing capacitor C6, and a series circuit is formed by these smoothing capacitors C5 and C6.
The DC voltage DCpre of the smoothing circuit 8 formed by the series circuit of the smoothing capacitors C5 and C6 is made constant by a three-terminal series regulator IC (hereinafter simply referred to as “regulator IC”) and the smoothing capacitor C22. Thus, the output is made as the DC output voltage DCout. A noise removing capacitor C21 is provided between the input terminal and the GND terminal of the regulator IC.
In this case, the switch circuit unit 3 using the field effect transistors FET1 and FET2 is provided between the connection point of the smoothing capacitors C5 and C6 and the secondary winding terminal t22 of the power transformer T1.
[0061]
In this case, a resistor R22 is provided between the gate and source of the field effect transistors FET1 and FET2 together with a capacitor C4 for overvoltage protection. The sources of the field effect transistors FET1 and FET2 are connected to the negative electrode side via a resistor R23.
[0062]
Further, such a rectifier circuit 21 is provided with a control circuit unit 24 (switching means) including a drive circuit unit 22 and a level detection circuit unit 23.
The drive circuit unit 22 includes transistors Q21, Q22, and Q24 and resistors R24, R25, R26, R27, R30, R31, and R32.
In this case, the emitter of the transistor Q21 is connected to the input line of the regulator IC, and its collector is connected to the gates of the field effect transistors FET1 and FET2 forming the switch circuit section 3 via the resistor R21.
The base of the transistor Q21 is connected to the input line via the resistor R24 and is connected to the collector of the transistor Q22 via the resistor R25.
The base of the transistor Q22 is connected to the collector of the transistor Q23 of the level detection circuit section 23 through a resistor R26, and is connected to the negative electrode line through a resistor R27. The emitter of the transistor Q22 is connected to the negative electrode line.
[0063]
The base of the transistor Q24 is connected to the collector of the transistor Q23 of the level detection circuit section 23 through the resistor R31 and is connected to the negative electrode line through the resistor R32.
The collector of the transistor Q24 is connected to the base of the transistor Q23 via the resistor R29 of the level detection circuit unit 23, and is connected to the negative electrode line via the resistor R30. Note that the emitter of the transistor Q24 is connected to the negative electrode line.
[0064]
On the other hand, the level detection circuit unit 23 of the control circuit unit 24 includes a transistor Q23 and resistors R28 and R29.
In this case, the emitter of the transistor Q23 is connected to the output line of the regulator IC, and its collector is connected to the base of the transistor Q22 via the resistor R26 and the base of the transistor Q24 via the resistor R31 as described above. ing. The base of the transistor Q23 is connected to the input line via the resistor R28, and is connected to the collector of the transistor Q24 via the resistor R29.
[0065]
In the level detection circuit unit 23 configured as described above, an output voltage output from the regulator IC is used as a reference voltage. For this reason, the output terminal of the regulator IC is connected to the emitter of the transistor Q23, and the input voltage level of the regulator IC (DC voltage DCpre of the smoothing circuit unit 8) becomes higher than the output voltage (reference voltage) of the regulator IC by a predetermined level or more. At this time, the resistance values of the resistors R28, R29, and R30 are set so that the transistor Q23 is turned off.
[0066]
When the level detection circuit unit 23 is configured in this way, when the input level of the regulator IC is higher than the reference voltage and the transistor Q23 is off, the transistors Q22 and Q24 of the drive circuit unit 22 are off and the transistor Q22 is off. In this case, the transistor Q21 is also turned off. As a result, the switch circuit unit 3 is turned off without being applied as a gate voltage to the gates of the field effect transistors FET1 and FET2 of the switch circuit unit 3. That is, when the input voltage level of the regulator IC is equal to or higher than the output voltage (reference voltage) of the regulator IC, the
[0067]
On the other hand, when the input voltage level of the regulator IC is lower than its output voltage (reference voltage), the transistor Q23 is turned on, and accordingly, the transistors Q22 and Q24 are turned on. When transistor Q22 is turned on, transistor Q21 is turned on. As a result, the gate voltage is applied to the gates of the field effect transistors FET1 and FET2 of the switch circuit unit 3 via the transistor Q21, and the switch circuit unit 3 is turned on.
[0068]
As a result, the
[0069]
Note that the rectifier circuit 21 shown in FIG. 3 has a low input voltage level input from the power transformer T1, so that no reactance element is provided for the purpose of reducing the power consumption by limiting the alternating current. Is.
[0070]
As described above, in the rectifier circuit 21 shown in FIG. 3, if the output voltage DCout that has been made constant by the regulator IC is a reference voltage and the input voltage of the regulator IC is equal to or lower than the reference voltage, the
[0071]
With this configuration, even when the input voltage of the regulator IC changes due to not only the input AC input voltage but also the change in the load current flowing from the output side of the regulator IC to the load (not shown), for example, the voltage change And the rectification method of the
[0072]
In the rectifier circuit 21 of the present embodiment, as the field effect transistor used in the switch circuit unit 3, an element having a low voltage and a low voltage drop, for example, an element having a voltage drop of about 0.1 V can be used. Therefore, for example, the power loss can be reduced as compared with the case where the switch circuit unit 3 is configured using a bidirectional thyristor that generates a voltage drop of about 0.7V.
[0073]
Further, when the rectifier circuit 21 is configured in this way, the power consumption in the rectifier circuit can be extremely reduced. Therefore, for example, a low power operation such as a standby power circuit of an electronic device and a reduction in power consumption are required. The present invention is very suitable when applied to a standby power circuit.
For example, if an appropriate element is selected as the field effect transistor FET of the switch circuit unit 3 to reduce the drive current, the current of the entire control circuit unit 24 can be reduced accordingly. For example, when the power consumption of the entire control circuit unit 24 is no load, when the AC input voltage is AC100V system, 0.1 mW or less (AC100V), and when the AC input voltage is AC200V system, up to about 0.2 mW (AC220V) Can be reduced.
[0074]
Note that the configuration of the rectifier circuit described in this embodiment is merely an example, and the rectifier circuit of the present invention has a switch circuit unit that switches the circuit configuration of the
[0075]
【The invention's effect】
As described above, as the rectifier circuit of the present invention, the DC voltage generation circuit including the rectifier circuit unit and the smoothing circuit unit for obtaining the rectified and smoothed voltage by inputting the AC input voltage is the switch circuit ON (short circuit). ) / Off (open), switching is performed between the voltage doubler rectifier circuit and the bridge rectifier circuit. The switch circuit has a configuration as an AC switch using two field effect transistors.
Thereby, the rectifier circuit can be switched by changing the gate voltage to be applied to the gate of the field effect transistor. That is, switching of the rectifier circuit is performed by voltage control. In addition, since the field effect transistor can be regarded as a resistance element, by selecting a transistor suitable for the current used, the voltage drop can be reduced as compared with, for example, a bidirectional thyristor. Therefore, according to the present invention, the rectifier circuit can be switched with very little power consumption.
In addition, since the drive current for turning on / off the field effect transistor forming the switch circuit portion is very small, the resistance of the circuit portion as the switching means is increased, and the amount of current to be flowed is reduced, Furthermore, there is an advantage that power consumption can be reduced.
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration of a rectifier circuit according to a first embodiment of the present invention.
FIG. 2 is a diagram illustrating a configuration of a rectifier circuit according to a second embodiment.
FIG. 3 is a diagram illustrating a configuration of a rectifier circuit according to a third embodiment.
FIG. 4 is a diagram showing an example of a conventional rectifier circuit.
FIG. 5 is a diagram showing an example of a conventional rectifier circuit.
FIG. 6 is a diagram showing an example of a conventional rectifier circuit.
[Explanation of symbols]
1 11 21 Rectifier circuit, 2 Rectifier circuit section, 3 Switch circuit section, 4 DC power supply circuit section, 5 12 Level detection circuit section, 6 Latch circuit section, 7 13 24 Control circuit section, 22 Drive circuit section, 23 Level detection circuit Part, C capacitor, D diode, FET field effect transistor, IC regulator, Q transistor, R resistor, T1 power transformer
Claims (1)
2つの電界効果トランジスタのソースを相互に接続すると共に、一方の電界効果トランジスタのドレインを、前記2つの平滑コンデンサの接続点に接続し、他方の電界効果トランジスタのドレインを前記交流入力電圧の一方の極のラインに対して接続し、該2つの電界効果トランジスタの両方のゲートを相互に接続し、該両方のゲートの電圧を制御することによって、該2つの電界効果トランジスタが共にオフとなる開放状態では、該直流電圧生成回路をブリッジ整流回路として形成し、該2つの電界効果トランジスタが共にオンとなる短絡状態では、該直流電圧生成回路を倍電圧整流回路として形成するように切り換えるスイッチ回路と、
前記交流入力電圧のレベルが所定値以上であるか否かを検出した結果に応じて、前記スイッチ回路を前記短絡状態または前記開放状態のいずれかに切り換える切換手段と、を備え、
前記切換手段は、
前記交流入力電圧を分圧回路により分圧して得られる分圧レベルに基づいて、前記交流入力電圧のレベルが所定値以上であることを検出するレベル検出回路部と、
PNP形のトランジスタとNPN形のトランジスタを有し、該PNP形のトランジスタのベースと該NPN形のトランジスタのコレクターとが相互に接続され、該PNP形のトランジスタのコレクターと該NPN形のトランジスタのベースとが相互に接続されて形成される、ラッチ回路部と、
前記2つの電界効果トランジスタの前記両方のゲートに供給される電圧を発生する直流電源回路部と、を具備し、
前記直流電源回路部は、
前記交流入力電圧が印加される、交流電流を制限する電流制限コンデンサとスパイク状のノイズによる電流を制限する電流制限抵抗との直列回路と、該直列回路に接続される整流ダイオードと、該整流ダイオードに流れる電流を充電する平滑コンデンサとを有し、前記交流入力電圧の極性の変化に応じて前記電流制限コンデンサを充放電して、前記平滑コンデンサに直流電圧を発生させ、
前記レベル検出回路部は、
前記交流入力電圧のレベルが所定値以上であることを検出する場合には、前記ラッチ回路部の前記2つのトランジスタのベースに電流を流して、該ラッチ回路部の導通状態を維持させ、
前記ラッチ回路は、
前記2つの電界効果トランジスタの前記両方のゲートに接続されて、前記直流電源回路部の前記平滑コンデンサから該両方のゲートに供給される電圧を該ラッチ回路の導通状態においては低くして、該2つの電界効果トランジスタが共にオフとなる開放状態とする、整流回路。A rectifier circuit portion which is formed a rectifying diode bridge-connected, and a smoothing circuit consisting of two smoothing capacitors connected in series, obtained by rectifying an AC input voltage by the rectifying diode of the rectifier circuit portion A DC voltage generation circuit that generates a DC voltage as a voltage across the two smoothing capacitors connected in series by smoothing the rectified output by the smoothing capacitor;
The sources of the two field effect transistors are connected to each other, the drain of one field effect transistor is connected to the connection point of the two smoothing capacitors, and the drain of the other field effect transistor is connected to one of the AC input voltages. An open state in which the two field effect transistors are both turned off by connecting to the pole line, connecting both gates of the two field effect transistors to each other and controlling the voltage of both gates Then, the DC voltage generating circuit is formed as a bridge rectifier circuit, and in a short-circuit state where both of the two field effect transistors are turned on, a switch circuit that switches to form the DC voltage generating circuit as a voltage doubler rectifier circuit;
Switching means for switching the switch circuit to either the short circuit state or the open state according to a result of detecting whether the level of the AC input voltage is a predetermined value or more,
The switching means is
A level detection circuit unit that detects that the level of the AC input voltage is equal to or higher than a predetermined value based on a voltage division level obtained by dividing the AC input voltage by a voltage dividing circuit;
A PNP-type transistor and an NPN-type transistor, wherein the base of the PNP-type transistor and the collector of the NPN-type transistor are connected to each other, and the collector of the PNP-type transistor and the base of the NPN-type transistor And a latch circuit portion formed by being connected to each other;
A DC power supply circuit unit for generating a voltage to be supplied to both gates of the two field effect transistors,
The DC power supply circuit unit is
A series circuit of a current limiting capacitor for limiting an alternating current to which the alternating current input voltage is applied and a current limiting resistor for limiting a current caused by spike noise, a rectifier diode connected to the series circuit, and the rectifier diode And a smoothing capacitor that charges the current flowing through, charging and discharging the current limiting capacitor according to a change in polarity of the AC input voltage, generating a DC voltage in the smoothing capacitor,
The level detection circuit unit includes:
When detecting that the level of the AC input voltage is equal to or higher than a predetermined value, a current is passed through the bases of the two transistors of the latch circuit unit to maintain the conduction state of the latch circuit unit,
The latch circuit is
The voltage that is connected to both gates of the two field effect transistors and is supplied from the smoothing capacitor of the DC power supply circuit section to both gates is lowered in the conductive state of the latch circuit, and the 2 A rectifier circuit in which the two field effect transistors are both open .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132737A JP4407156B2 (en) | 2003-05-12 | 2003-05-12 | Rectifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003132737A JP4407156B2 (en) | 2003-05-12 | 2003-05-12 | Rectifier circuit |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004336959A JP2004336959A (en) | 2004-11-25 |
| JP2004336959A5 JP2004336959A5 (en) | 2006-06-08 |
| JP4407156B2 true JP4407156B2 (en) | 2010-02-03 |
Family
ID=33507496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003132737A Expired - Fee Related JP4407156B2 (en) | 2003-05-12 | 2003-05-12 | Rectifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4407156B2 (en) |
-
2003
- 2003-05-12 JP JP2003132737A patent/JP4407156B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004336959A (en) | 2004-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001025243A (en) | Switching power supply | |
| JP5032357B2 (en) | Battery charging circuit | |
| US5852549A (en) | Power-supply circuit | |
| JP2007517490A (en) | Short-circuit control in the inductance of a voltage rise converter | |
| JPH09182422A (en) | DC-DC converter | |
| US10897192B1 (en) | Scheme to reduce static power consumption in analog controller based power converters requiring an external high voltage startup circuit | |
| JPH10513637A (en) | Power supply circuit | |
| JP4407156B2 (en) | Rectifier circuit | |
| JP3579677B2 (en) | Synchronous rectification type DC-DC converter | |
| JP2025511169A (en) | Power factor correction | |
| AU780394B2 (en) | Synchronous rectifier circuit | |
| JPH11504798A (en) | Switch-mode power supply that compensates for changes in input voltage | |
| WO2007015520A1 (en) | Power supply device | |
| JP2001037219A (en) | Power supply device and control method thereof | |
| JP2004519190A (en) | Switching power supply | |
| JP3693876B2 (en) | Rectifier and rectifier | |
| JP2006141151A (en) | Switching power supply device and synchronous rectifier circuit | |
| JP3557139B2 (en) | Power supply | |
| JP2004222472A (en) | Switching power supply control circuit | |
| JP2004080927A (en) | Charge control device for secondary battery | |
| JP3649039B2 (en) | Power supply | |
| JPH10201234A (en) | Rectifier smoothing circuit | |
| JPH0683573B2 (en) | Resonant converter and control method thereof | |
| JPH09308231A (en) | Switching power supply | |
| JP4389596B2 (en) | DC power supply |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060412 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090615 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090623 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090817 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091020 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091102 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121120 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |