Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4409231B2 - 半導体装置の作製方法 - Google Patents
[go: Go Back, main page]

JP4409231B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4409231B2
JP4409231B2 JP2003307074A JP2003307074A JP4409231B2 JP 4409231 B2 JP4409231 B2 JP 4409231B2 JP 2003307074 A JP2003307074 A JP 2003307074A JP 2003307074 A JP2003307074 A JP 2003307074A JP 4409231 B2 JP4409231 B2 JP 4409231B2
Authority
JP
Japan
Prior art keywords
region
film
semiconductor
semiconductor region
impurity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003307074A
Other languages
English (en)
Other versions
JP2005079299A5 (ja
JP2005079299A (ja
Inventor
康行 荒井
純一 肥塚
幸恵 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003307074A priority Critical patent/JP4409231B2/ja
Publication of JP2005079299A publication Critical patent/JP2005079299A/ja
Publication of JP2005079299A5 publication Critical patent/JP2005079299A5/ja
Application granted granted Critical
Publication of JP4409231B2 publication Critical patent/JP4409231B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、液滴吐出法を用いて半導体領域に不純物をドーピングする方法に関する。
電気光学装置又は発光表示装置に代表されるアクティブマトリクス基板には、スイッチング素子として薄膜トランジスタ(TFT)が用いられている。TFTの半導体領域に所望の抵抗率を持たせるために、不純物導入法により、N型またはP型を付与する不純物(P(リン)、As(砒素)、B(ボロン)等)を半導体領域の一部に導入して、所望の抵抗率を有するソース領域又は/及びドレイン領域を形成している。
上記の不純物導入法としては、非質量分離型であるイオンドーピング法、プラズマドーピング法などがある。また、質量分離型であるイオン注入法がある。現在、不純物濃度及び深さ分布を容易に制御することが容易であるため、非質量分離型であるイオンドーピング法がアクティブマトリクス基板の製造工程に汎用されている。
また、不純物導入法としては、レーザドーピング法も使用されている。レーザドーピング法は、不純物を含むガス中に半導体領域を晒し、その表面にレーザ光を照射して、半導体領域を溶融し、不純物を添加及び活性化する方法である(特許文献1参照)。
特開平5−326430号公報
しかしながら、イオンドーピング法、プラズマドーピング法、イオン注入法は、高真空プロセスである。このため、装置のコストが増大すると共に、スループットが低いという問題がある。また、真空プロセスであるため、装置の大きさにも制限があり、この結果大基板上に形成された半導体領域への不純物の導入が困難であり、スループットが低いという問題がある。
また、これらの方法を低真空中または大気圧雰囲気で行うと、高電圧印加による異常放電の発生、原料ガスとイオン流との衝突及び拡散による加速電圧が困難であり、イオン粒の直進性制御の困難である。また、原料ガスとして、有毒であり、かつ可燃性であるフォスフィン、ジボラン等のガスを用いるため、大気圧での使用は危険であるという問題がある。
また、上記の方法を用いて半導体領域に不純物を導入する際には、所望の領域に導入するためにフォトリソグラフィー工程により作製するレジストマスクが必要である。しかしながら、フォトリソグラフィー工程により、アクティブマトリクス基板を作製するための工程が増加し、歩留まりの低下が生じるという問題がある。
また、レーザドーピング法では、半導体領域に導入する不純物量の制御が困難であり、不純物を均一に拡散させることが困難である。
上記の問題を鑑み、本発明では安全で、スループットが高く、少ない工程で不純物を半導体領域に導入する方法を提案することを目的とする。また、歩留まり高く大型のアクティブマトリクス基板を作製する方法を提案することを目的とする。
本発明は、半導体領域上に液滴吐出法により不純物元素を含む溶液を吐出した後、レーザ光を照射して半導体領域を溶融すると共に、不純物元素を添加及び活性化して不純物領域を形成することを特徴とする。
また、本発明は、絶縁表面を有する基板上に半導体膜を成膜し、該半導体膜の所望の領域に不純物元素を含む溶液を吐出し、レーザ光を照射することによって半導体領域にn型またはp型を呈する領域を有する半導体素子を作製することを特徴とする。また、上記のような半導体素子を有するアクティブマトリクス基板を作製することを特徴とする。
n型を付与する不純物元素としては、リン(P)又はヒ素(As)があり、p型を付与する不純物元素としては、ボロン(B)が挙げられる。また、半導体領域においてn型またはp型を呈する領域は、低濃度不純物領域と高濃度不純物領域とがある。
なお、本発明において、n型またはp型を付与する不純物元素を有する溶液、すなわち不純物元素の供給源としては、溶液、即ち粘性の低いものが好ましい。不純物元素の供給源として溶液を用いると、レーザ光を照射した後、吐出領域に残存しにくい。このため、この供給源を除去する工程を必要とせず、スループットを高めることができるためである。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物を導入すること可能である。このため、大面積基板上にTFTを作製することが可能であり、スループットを向上することができる。また、大型のアクティブマトリクス基板を作製することができる。また、ソース領域及びドレイン領域を形成するために、フォトリソグラフィー工程が必要ないため、TFTを作製するための工程が減少し、歩留まりが向上する。また、n型またはp型の不純物を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、不純物元素の供給源が溶液であるため、濃度の制御が容易である。このため、不純物領域の濃度を容易に制御することができると共に、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
以下、本発明の実施の形態について図面を参照しながら説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は本実施の形態の記載内容に限定して解釈されるものではない。以下、実施形態及び実施例では、半導体素子としてTFTを用いて説明するが、これにのみ限定されるものではなく、適宜発明を適応してMOSトランジスタ、バイポーラトランジスタ、さらには記憶素子、ダイオード、光電変換素子、抵抗素子、コイル、容量素子、インダクタ等の作製工程に適応できる。
(第1実施形態)
本実施形態は、半導体領域において、高濃度不純物領域を有する半導体素子の形成方法を図1を用いて説明する。
まず、図1(A)に示すように、基板101上にプラズマCVD法、スパッタリング法、SOG(Spin On Glass)法、又はスピンコート法等の公知の手法を用いて、下地絶縁膜102を形成する。基板101としては、ガラス基板や石英基板やシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。基板の大きさは、任意であるが600mm×720mm、680mm×880mm、1000mm×1200mm、1100mm×1250mm、1150mm×1300mm、1500mm×1800mm、1800mm×2000mm、2000mm×2100mm、2200mm×2600mm、または2600mm×3100mmのような大面積基板を用いることができる。
下地絶縁膜102としては、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜からなる単層膜または2層以上積層させた構造下の地膜を形成する。
次いで、下地絶縁膜上に半導体領域を形成する。半導体領域は、非晶質構造を有する半導体膜(以下、非晶質半導体膜と示す。)を公知の手段(スパッタ法、LPCVD法、またはプラズマCVD法等)により成膜する。または、公知の結晶化処理(レーザー結晶化法、熱結晶化法、または、非晶質半導体膜の結晶化を促進させるためニッケルなどの金属を用いた熱結晶化法等)によって、非晶質半導体膜を結晶化して得られる結晶性半導体膜を成膜する。次に、上記非晶質半導体膜又は結晶性半導体膜上に、フォトリソグラフィー工程によりレジストマスクを形成した後、エッチングして所望の形状を有する半導体領域103を形成する。
半導体領域の厚さは25〜80nm(好ましくは30〜60nm)の厚さで形成する。結晶性半導体膜の材料に限定はないが、好ましくはシリコンまたはシリコンゲルマニウム(SiGe)合金などで形成すると良い。また、非晶質半導体膜又は結晶性半導体膜のほかに、微結晶半導体膜を用いて半導体領域を形成することができる。
微結晶半導体膜とは、非晶質と結晶構造(単結晶、多結晶を含む)の中間的な構造を有し、自由エネルギー的に安定な第3の状態を有する半導体であって、短距離秩序を持ち格子歪みを有する結晶質な領域を含んでいる。少なくとも膜中の一部の領域には、0.5〜20nmの結晶粒を含んでいる。
微結晶半導体膜は、珪化物気体をグロー放電分解(プラズマCVD)して形成する。珪化物気体としては、SiH4、Si26、SiH2Cl2、SiHCl3、SiCl4、SiF4などを用いる。また、この珪化物気体をH2、又は、H2とHe、Ar、Kr、Neから選ばれた一種または複数種の希ガス元素で希釈しても良い。希釈率は2〜1000倍の範囲であることが好ましい。このときの、圧力は概略0.1Pa〜133Paの範囲であり、電源周波数は1MHz〜120MHz、好ましくは13MHz〜60MHzとする。基板加熱温度は300℃以下でよく、好ましくは100〜250℃である。膜中の不純物元素として、酸素、窒素、炭素などの大気成分の不純物は1×1020cm-1以下とすることが望ましく、特に、酸素濃度は5×1019/cm3以下、好ましくは1×1019/cm3以下とする。
なお、半導体膜を成膜後に、半導体膜全面に液滴吐出法又は塗布法により、p型を付与する不純物元素を有する溶液を吐出してもよい。ここでは、溶液の濃度は、後に形成される半導体膜の不純物濃度が1×1014〜6×1016となるように適時調整する。次に、レーザ光を照射して半導体膜に不純物を添加することができる。このときの半導体膜中のボロンの濃度を、1×1014〜6×1016atoms/cm3とする。この工程により、後に形成されるTFTのしきい値を制御することができる。この工程に代えて、半導体膜の成膜時に、B26、BF3などの不純物気体を1ppm〜1000ppmの割合で珪化物気体に混入させてもよい。
次に、液滴吐出法により、ヘッド107から半導体領域の一部にn型またはp型を付与する不純物元素を有する溶液105a、105bを吐出する。n型を付与する不純物元素としては、リン(P)、ヒ素(As)等があげあれ、p型を付与する不純物元素としては、ボロン(B)が上げられる。溶液が水溶液の場合、半導体領域表面と水との濡れ性があまり良くないため、濡れ性を向上させるため、あらかじめ半導体領域の表面に極薄い酸化膜を形成しておくとよい。この酸化膜は、オゾン水の塗布、プラズマ処理による表面の酸化、酸素を含む雰囲気中で紫外線を照射してオゾンを発生させて表面を酸化する事によって形成できる。また、溶液の溶媒としては、有機溶媒なども使用することができる。有機溶媒の代表例としては、ベンゼン、トルエン、キシレン、四塩化炭素、クロロホルム、エーテル、エタノールなどが使用できる。なお、この場合は、半導体膜表面に酸化膜は形成しなくともよい。さらに、塗布する液体は溶液に限らず、均一分散液、コロイド溶液などを用いることもできる。
ヘッド107に具備されるノズルの径は、0.1〜50μm(好適には0.6〜26μm)とし、該ノズルから吐出される組成物の吐出量は0.00001pl〜50pl(好適には0.0001〜10pl)に設定する。この吐出量は、ノズルの径の大きさに比例して増加しており、例えば、径が0.6μmのノズルを用いると、吐出量は0.0001plとなり、径が0.7μmのパターンを形成することができる。また、径が1.2μmのノズルを用いると、吐出量は0.001plとなり、径が1.5μmのパターンを形成することができる。
n型またはp型を付与する不純物元素を有する溶液を半導体領域上に吐出する方法に関しては、ヘッド107を移動してもよいし、ヘッド107を固定して、被処理物である基板が設置されたステージを移動させてもよい。但し、ヘッド107を移動する場合、組成物の加速度や、ヘッド107に具備されたノズルと被処理物との距離とその環境を考慮して行う。
液滴吐出法には、オンデマンド型とコンティニュアス型の2つの方式があるが、オンデマンド型を用いることが好適である。また液滴吐出法において用いるヘッドには大別して、圧電方式、バブルジェット(登録商標)方式があるが、本発明では、どちらの方法も使用することができる。圧電方式は圧電体の電圧印加により変形する性質を利用したものであり、バブルジェット(登録商標)方式はノズル内に設けられたヒータにより組成物を沸騰させ、該組成物を吐出するものである。圧電方式を利用した場合には、圧電素子に印加する電圧の波形を制御することによって、その吐出量を制御できる利点を有する。通常、同じ量の組成物を連続的に吐出するが、開口部は、下から上に向かって径が大きくなる傾向があるため、予め開口部の径をセンサ等により測定しておき、その開口部の径に合わせた量を吐出すると、上記圧電方式の利点をうまく活用することができる。
次に、図1(B)に示すように、半導体領域全体、特に不純物を含む溶液が塗布された半導体領域にレーザ光111を照射する。この工程により、図1(C)に示すように、不純物を含む溶液が塗布された半導体領域の一部または全部を溶融し、不純物を拡散し、N型またはP型を付与する不純物元素の濃度が1×1020/cm3〜1×1021/cm3である不純物領域121a、121bを形成する。また、結晶性半導体膜が、非晶質半導体膜の結晶化を促進させるためニッケルなどの金属を用いた熱結晶化法により形成された場合、金属元素を不純物領域に偏析することができる。この工程により、後に形成されるTFTのオフ電流を制御することができる。
このとき用いることが可能なレーザ光は、気体レーザ、固体のレーザ又は金属レーザから照射されたパルス発振又は連続発振のレーザ光であって、波長域が可視から真空紫外であるレーザ光である。
気体レーザから照射され、かつ波長域が可視から真空紫外であるパルス発振のレーザ光又は連続発振のレーザ光の代表例としては、パルス発振のXeCl,KrCl,ArF、KrF,XeFなどのエキシマレーザから照射されるレーザ光、連続発振のArレーザ、Krレーザなどの気体レーザから照射されるレーザ光があげられる。
固体レーザから照射され、かつ波長域が可視から真空紫外であるパルス発振のレーザ光又は連続発振のレーザ光の代表例としては、パルス発振又は連続発振でCr3+、Cr4+、Nd3+、Er3+、Ce3+、Co2+、Ti3+、Yb3+又はV3+がドーピングされたYAGレーザ、YVO4レーザ、YLFレーザ、などの第2高調波〜第4高調波、或いはガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ti:サファイヤレーザ等の固体レーザから照射されるレーザ光があげられる。
金属レーザから照射され、かつ波長域が可視から真空紫外であるパルス発振のレーザ光又は連続発振のレーザ光の代表例としては、ヘリウムカドミウム等のレーザから照射される連続発振のレーザ光、銅蒸気レーザ、金蒸気レーザ等から照射されるパルス発振のレーザ光があげられる。
また、レーザ発振器を光源とするレーザ光を光学系にて線状、楕円状、又は面状に集光して照射すると、短時間でより多くの領域にレーザ光を照射することが可能であるため好ましい。
レーザ光の照射条件は適宜設定されるが、エキシマレーザを用いる場合はパルス発振周波数300Hzとし、レーザーエネルギー密度を100〜700mJ/cm2(好ましくは200〜300mJ/cm2)とすると良い。またYAGレーザを用いる場合には、その第2高調波を用いてパルス発振周波数1〜300Hzとし、レーザーエネルギー密度を300〜1000mJ/cm2(好ましくは350〜500mJ/cm2)とすると良い。そして幅100〜1000μm(好ましくは幅400μm)で線状に集光したレーザ光を基板全面に渡って照射し、このときの線状ビームの重ね合わせ率(オーバーラップ率)を50〜98%として行っても良い。また、パルス発振と連続発振を組み合わせた所謂ハイブリッドのレーザ照射方法を用いてもよい。
次に、図1(C)に示すように、半導体領域を覆う絶縁膜123を形成する。絶縁123はプラズマCVD法、スパッタ法、またはスピンコート法等の公知の手法を用い、厚さを40〜150nmとして、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜を形成する。また、絶縁膜123に、アクリル、ベンゾシクロブテン、パリレン、フレア、ポリイミド等の低誘電率材料(好ましくは、比誘電率が4以下の材料)を用いると、半導体領域と後に形成される電極との間に生じる寄生容量を低減することができるため好ましい。なお、この絶縁膜123はTFTのゲート絶縁膜となる。
次に、膜厚100〜600nmの導電膜を成膜する。ここでは、スパッタ法を用い、W膜からなる導電膜を形成する。なお、導電膜をWとしたが、特に限定されず、Ta、W、Ti、Mo、Al、Cuから選ばれた元素、または前記元素を主成分とする合金材料若しくは化合物材料の単層、またはこれらの積層で形成することができる。また、リン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いても形成することができる。
次いで、公知のフォトリソグラフィー工程によりレジストマスク(図示しない。)を形成し、ドライエッチング法またはウェットエッチング法を用いて導電膜をエッチングして、導電層124を形成する。なお、導電層124はTFTのゲート電極となる。
なお、この工程に代えて、液滴吐出法により、不純物領域で挟まれる領域とゲート絶縁膜とが重畳する領域上に、導電体を溶媒に溶解又は分散させたものを吐出し、溶媒を蒸発して導電層124を形成しても良い。導電体は銀、金、銅、ニッケル、白金、パラジウム、イリジウム、ラフニウム、タングステン、アルミニウム等の金属、カドミウム、亜鉛等の金属硫化物、鉄、チタン、シリコン、ゲルマニウム、ジルコニウム、バリウム等の酸化物、ハロゲン化銀等塩化物の微粒子又は分散性ナノ粒子を用いることができる。
このときの溶媒としては、酢酸ブチル、酢酸エチル等のエステル類、イソプロピルアルコール、エチルアルコール等のアルコール類、メチルエチルケトン、アセトン等の有機溶媒を用いることが好ましい。
このとき、溶媒を蒸発する工程としては、乾燥の工程と焼成(加熱処理)の工程の一方又は両方の工程を行う。乾燥と焼成の工程は、両工程とも加熱処理の工程であるが、その目的、温度と時間が異なるものである。例えば、乾燥は100℃で3分間、焼成は200〜350℃で15分間〜30分間で行う。乾燥の工程、焼成の工程は、常圧下又は減圧下で、レーザ光の照射や瞬間熱アニール、加熱炉などにより行う。
乾燥と焼成の工程を良好に行うために、基板を加熱しておいてもよく、そのときの温度は、絶縁膜の材質に依存するが、一般的には200〜800度(好ましくは250〜450度)とする。本工程により、組成物中の溶媒の揮発、又は化学的に分散剤を除去するとともに、周囲の樹脂が硬化収縮することで、ナノ粒子間を接触させ、融合と融着を加速する。
また、乾燥及び焼成の工程において、レーザ光の照射を採用することができる。このとき用いることが可能なレーザ光は、図1(B)のレーザ光111と同様のものを用いることができる。なお、層間絶縁膜として有機絶縁膜を用いた場合、レーザ光の照射による加熱処理は、該層間絶縁膜126が破壊しないように、数マイクロ秒から数十秒の間で瞬間的に行うとよい。
また、乾燥及び焼成の工程において、瞬間熱アニール(RTA)を採用することができる。これは、不活性ガスの雰囲気下で、紫外光乃至赤外光を照射する赤外ランプやハロゲンランプなどを用いて、急激に温度を上昇させ、数分〜数マイクロ秒の間で瞬間的に熱を加えて行う。この処理は瞬間的に行うために、実質的に最表面の薄膜のみを加熱することができ、下層の膜には影響を与えない。つまり、層間絶縁膜126として、有機絶縁膜を用いた場合であっても、該有機絶縁膜には影響を与えない。
次に、ゲート絶縁膜123及びゲート電極124上に、水素を含む絶縁膜(図示しない)を成膜した後、400〜500度に加熱して半導体領域の水素化を行ってもよい。
次いで、CVD法、塗布法等の公知の手法により、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、又は有機材料(ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、またはシロキサンポリマー)を主成分とする材料を用いて層間絶縁膜126を形成する。塗布法により層間絶縁膜の原料を基板上に塗布した場合は、必要に応じて原料を焼成する。なお、層間絶縁膜の原料としてシロキサンポリマーを用いると、シリコンと酸素を骨格構造に有し、側鎖に水素又は/及びアルキル基を有する構造の層間絶縁膜となる。
次いで、フォトリソグラフィー工程を用いて層間絶縁膜上にレジストマスク127a〜127cを形成する。なお、この工程に代えて、液滴吐出法により、任意の領域にレジストを吐出し、露光してレジストマスクを形成しても良い。
つぎに、レジストマスク127a〜127cを用いて、層間絶縁膜にコンタクトホールを形成する。コンタクトホールは、ウエットエッチング、ドライエッチング等の公知のエッチング工程によって形成する。また、この工程に代わって、層間絶縁膜に感光性材料を用い、ウェットエッチングによりコンタクトホールを形成することができる。
この後、導電膜を成膜した後、フォトリソグラフィー工程を用いてエッチングを行い、電極131a、131bを形成する。なお、この工程に代えて、液滴吐出法により、コンタクトホールに導電体を溶媒に溶解又は分散させたものを吐出し、乾燥及び焼成を行い電極を形成することができる。また、この工程に加え、リフロー工程によって電極表面を平坦化して、電極131a、131bを形成することができる。
また、層間絶縁膜126として有機材料を用いた場合、脱ガス等の防止から、Ti(チタン)、TiN(チタンナイトライド)、TiSixやMoSixなどのシリサイド膜やポリシリコン膜、Nb、TiON、W(タングステン)、WN、TiWN、Taなどの材料を用いて、バリア膜を形成してもよい。バリア膜は、単層又は積層構造のいずれでも構わない。このバリア膜を形成することで、層間絶縁膜と電極との密着性を高め、埋め込み性を付与し、さらにコンタクト抵抗の低減と安定化をもたらすことができる。
なお、本実施形態では、図1(D)に示すように、ゲート電極124とソース領域及びドレイン領域121a、121bとがセルフアライン構造を有しているが、ゲート電極の形成位置、またはソース領域及びドレイン領域の形成位置によって図2(A)に示すように、ゲート電極124とソース領域及びドレイン領域201a、201bとの間にオフセット領域202a、202bがある構造のTFTや、図2(B)に示すように、ソース領域及びドレイン領域211a、211bの一部がゲート電極124に覆われている(図2(B)の領域212a、212b)構造のTFTを作製することができる。
また、本実施形態では、不純物領域を形成した後、ゲート絶縁膜及びゲート電極を順次形成しているが、この工程に限らず、半導体領域上にゲート絶縁膜及びゲート電極を形成した後、半導体領域を覆うゲート絶縁膜の一部をエッチングして、そこに不純物元素を有する溶液を吐出し、レーザ光を照射して不純物領域を形成しても良い。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物元素を導入すること可能である。このため、大面積基板を用いてTFTを作製することが可能であり、スループットを向上することができる。また、ソース領域及びドレイン領域を形成するために、フォトリソグラフィー工程が必要ないため、TFTを作製するための工程が減少し、歩留まりが向上する。また、n型またはp型の不純物を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、不純物元素の供給源が溶液であるため、濃度の制御が容易である。このため、不純物領域の濃度を容易に制御することができると共に、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
(第2実施形態)
本実施形態では、低濃度不純物領域及び高濃度不純物領域を有するTFTの作製工程について、図3を用いて説明する。
図3(A)に示すように、第1実施形態と同様に、基板101上に下地絶縁膜102を形成し、その上に、非晶質半導体膜又は結晶性半導体膜で形成される半導体領域を形成する。ここでは、非晶質半導体膜で形成される半導体領域303形成する。
次に、図3(B)に示すように、第1の吐出工程として、ヘッド107から半導体領域の一部にn型またはp型を付与する不純物元素を有する第1の溶液301a、301bを吐出する。ここでは、第1の溶液の濃度は、後に形成される低濃度不純物領域の不純物濃度が1×1017/cm3〜1×1019/cm3となるように適時調整する。この後、第1のレーザ光302を照射し、半導体領域の一部を溶融して不純物を半導体領域に添加し、活性化する。第1のレーザ光は、第1実施形態で述べたレーザ光111と同様の種類のものを採用することができる。この工程により、第1の溶液301a、301bが吐出された半導体領域は、図3(C)に示すように、低濃度不純物領域311a、311bとなり、第1の溶液が吐出されない半導体領域では、結晶性半導体膜312が形成される。この領域は、後に形成されるTFTのチャネル形成領域となる。即ち、この工程により半導体領域の結晶化と不純物領域を同時に形成することができる。
次に、図3(C)に示すように、第2の吐出工程として、ヘッド(図示せず)から半導体領域の一部にn型またはp型を付与する不純物元素を有する第2の溶液313a、313bを吐出する。ここでは、第2の溶液は、後に形成される高濃度不純物領域の不純物濃度が1×1020/cm3〜1×1021/cm3となるように適時調整する。この後、第2のレーザ光315を照射し、半導体領域の一部を溶融して不純物を半導体領域に添加し、活性化する。この工程により、第2の溶液313a、313bが吐出された半導体領域は、図3(D)に示すように、高濃度不純物領域(ソース領域及びドレイン領域)321a、321bとなる。
次に、図3(D)に示すように、第1実施形態と同様の工程によって、ゲート絶縁膜123、ゲート電極124、層間絶縁膜126、ソース領域及びドレイン領域に接するソース電極及びドレイン電極131a、131bを形成する。
本実施形態では、チャネル形成領域と低濃度不純物領域との界面上に、ゲート電極の端部が形成されている構造を示したがこれに限られない。ゲート電極の形成位置、またはソース領域及びドレイン領域の形成位置によって、ゲート電極の一部が低濃度不純物領域を覆う構造のTFTや、ゲート電極の端部がチャネル形成領域上に形成されている構造のTFTも形成することができる。
また、上記の工程において、第1の溶液を吐出しレーザ光を照射して低濃度不純物領域を形成し、その後、第2の溶液を吐出してレーザ光を照射して高濃度不純物領域部を形成する工程に代えて、第2の溶液を吐出しレーザ光を照射して高濃度不純物領域を形成したのちに、第1の溶液を半導体領域に吐出しレーザ光を照射して、低濃度不純物領域を形成してもよい。
さらには、半導体領域上にゲート絶縁膜及びゲート電極を形成した後、半導体領域を覆うゲート絶縁膜の一部をエッチングして、そこに不純物元素を有する溶液を吐出し、レーザ光を照射して不純物領域を形成しても良い。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物元素を導入すること可能である。このため、大面積基板を用いてTFTを作製することが可能であり、スループットを向上することができる。また、ソース領域及びドレイン領域を形成するために、フォトリソグラフィー工程が必要ないため、TFTを作製するための工程が減少し、歩留まりが向上する。また、n型またはp型の不純物元素を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、不純物元素の供給源が溶液であるため、濃度の制御が容易であると共に、低濃度不純物領域を有する構造、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
(第3実施形態)
本実施形態では、ソース電極及びドレイン電極と共にゲート電極を液滴吐出法及びレーザ照射法によって形成する工程について、図4を用いて説明する。
図4(A)に示すように、第1実施形態と同様に、基板101上に下地絶縁膜102を形成し、その上に、非晶質半導体膜又は結晶性半導体膜で形成される第1の半導体領域103を形成する。本実施形態では、結晶性半導体膜で形成される半導体領域103を形成する。次に、ヘッド107から半導体領域の一部にn型またはp型を付与する不純物元素を有する第1の溶液401a、401bを吐出する。第1の溶液の濃度は、後に形成される高濃度不純物領域の不純物濃度が1×1020/cm3〜1×1021/cm3となるように適時調整する。
次に、図4(B)に示すように、第1のレーザ光403を照射し、半導体領域の一部を溶融して不純物を半導体領域に添加し、不純物を活性化する。この工程により、図4(C)に示すような不純物領域(ソース領域及びドレイン領域)121a、121bを形成する。
次に、図4(C)に示すように、ゲート絶縁膜123を成膜し、次にゲート絶縁膜上の一部に非晶質半導体膜又は結晶性半導体膜を成膜した後、公知のフォトリソグラフィー工程ののち、一部をエッチングして所望の形状を有する第2の半導体領域413を形成する。この工程の代わりに、液滴吐出法によって、珪素化合物を含む溶液を滴下し、焼成して半導体領域を形成することができる。次に、第2の半導体領域上に、ヘッド(図示しない)からn型またはp型を付与する不純物元素を有する第2の溶液415を吐出する。本実施形態では、n型を付与するリン元素を含む溶液を塗布する。ここでは、第2の溶液の濃度は後に形成されるゲート電極の不純物濃度が1×1019/cm3〜1×1021/cm3となるように適時調整する。この後、第2のレーザ光417を照射し、半導体領域の一部を溶融して不純物を半導体領域に添加し、活性化する。このようにしてゲート電極(図4(D)の領域421)を形成する。
次に、図4(D)に示すように、第1実施形態と同様の工程によって、ゲート絶縁膜123、ゲート電極126、層間絶縁膜126、ソース領域及びドレイン領域に接するソース電極及びドレイン電極131a、131bを形成する。
なお、本実施形態では、チャネル形成領域と低濃度不純物領域との界面上に、ゲート電極の端部が形成されている構造を示したがこれに限られない。第1実施形態に示されるように、ゲート電極の形成位置、またはソース領域及びドレイン領域の形成位置によって、ゲート電極の一部が低濃度不純物領域を覆う構造のTFTや、ゲート電極の端部がチャネル形成領域上に形成されている構造のTFTも形成することができる。また、第2実施形態で示されるような、低濃度不純物領域を有する構造のTFTも作製することができる。
また、半導体領域上にゲート絶縁膜、ゲート電極となる半導体領域を形成し、次に、ゲート電極の露出している部分を除去する。こののち、n型またはp型を付与する不純物元素を有する溶液を半導体領域上及びゲート電極となる半導体領域上に吐出し、レーザ光を照射して、ソース領域及びドレイン領域となる不純物領域と、ゲート電極となる不純物領域を同時に形成しても良い。この工程により、不純物元素を含む溶液の吐出回数及びレーザ光の照射工程数が減るため、スループットが向上する。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物元素を導入すること可能である。このため、大面積基板を用いてTFTを作製することが可能であり、スループットを向上することができる。また、ソース領域及びドレイン領域を形成するために、フォトリソグラフィー工程が必要ないため、TFTを作製するための工程が減少し、歩留まりが向上する。また、n型またはp型の不純物元素を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、不純物元素の供給源が溶液であるため、濃度の制御が容易であると共に、低濃度不純物領域を有する構造、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
(第4実施形態)
本実施形態では、第1実施形態と異なる工程によってTFTを形成する工程について、図11を用いて説明する。
図11(A)に示すように、第1実施形態と同様に、基板101上に下地絶縁膜102を形成し、その上に、非晶質半導体膜又は結晶性半導体膜1101を形成する。本実施形態では、非晶質半導体膜を形成する。次に、ヘッド107から半導体領域の一部にn型またはp型を付与する不純物元素を有する溶液1102a〜1102fを吐出する。第1の溶液の濃度は、後に形成される高濃度不純物領域の不純物濃度が1×1020/cm3〜1×1021/cm3となるように適時調整する。
次に、図11(B)に示すように、レーザ光111を照射し、非晶質珪素膜の一部を溶融して不純物を半導体領域に添加し、不純物を活性化する。この工程により、図11(C)に示すように、不純物領域1111a〜1111fを形成する。なお、この工程により、非晶質珪素膜1101の一部又は全部が結晶化され、不純物領域を有する半導体膜1112となる。
次に、図11(D)に示すように、不純物領域を有する半導体膜1112を所望の形状にエッチングして、不純物領域を有する半導体領域1121〜1123を形成する。
次に、図11(E)に示すように、第1実施形態と同様の工程によって、ゲート絶縁膜123、ゲート電極1131〜1133、層間絶縁膜126、ソース領域及びドレイン領域に接するソース電極及びドレイン電極1134a〜1136a、1134b〜1136bを形成する。
なお、本実施形態では、チャネル形成領域と低濃度不純物領域との界面上に、ゲート電極の端部が形成されている構造を示したがこれに限られない。第1実施形態に示されるように、ゲート電極の形成位置、またはソース領域及びドレイン領域の形成位置によって、ゲート電極の一部が低濃度不純物領域を覆う構造のTFTや、ゲート電極の端部がチャネル形成領域上に形成されている構造のTFTも形成することができる。また、第2実施形態で示されるような、低濃度不純物領域を有する構造のTFTも作製することができる。不純物領域と、ゲート電極となる不純物領域を同時に形成しても良い。この工程により、不純物元素を含む溶液の吐出回数及びレーザ光の照射工程数が減るため、スループットが向上する。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物元素を導入すること可能である。このため、大面積基板を用いてTFTを作製することが可能であり、スループットを向上することができる。また、n型またはp型の不純物元素を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、不純物元素の供給源が溶液であるため、濃度の制御が容易であると共に、低濃度不純物領域を有する構造、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
本実施例は、本発明を適用した半導体装置の作製工程について、図5を用いて説明する。より詳しくは、Nチャネル型トランジスタ及びPチャネル型トランジスタを同一基板上に形成する作製工程について説明する。
図6(A)に示すように、絶縁表面を有する基板101上に、下地膜102として、公知の方法(プラズマCVD法等)により、窒化酸化珪素膜、酸化窒化珪素膜などの珪素を含む絶縁膜を単層又は積層形成する。基板101としては、ガラス基板、石英基板等を用いる。
次に、公知の方法(スパッタリング法、LPCVD法、プラズマCVD法等)により25〜100nmの厚さで非晶質半導体を形成する。次に、非晶質半導体を公知の結晶化法(レーザ結晶化法、RTA又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法等)を用いて結晶化させる。そして、得られた結晶性半導体を所望の形状にパターニングして半導体領域103、104を形成する。
次に、半導体領域表面にオゾン水を塗布して、表面に極めて薄い酸化膜成膜して、塗れ性を高めた後、液滴吐出法により、ヘッド107、108から半導体領域の一部にそれぞれn型を付与する不純物元素を有する溶液501a、501bと、p型を付与する不純物元素を有する溶液502a、502bを吐出する。ここでは、n型を付与する不純物元素を有する溶液としてリン酸アンモニウム水溶液を用い、p型を付与する不純物元素を有する溶液としてホウ酸水溶液を用いる。
次に、図5(B)に示すように、半導体領域全体、特に不純物を含む溶液が塗布された半導体領域にレーザ光111を照射する。この工程により、不純物を含む溶液が塗布された半導体領域の一部または全部を溶融し、不純物を拡散すると共に、不純物を活性化する。この工程により、図5(C)に示す不純物濃度が1×1020/cm3〜1×1021/cm3の不純物領域503a、503b、504a、504bを形成する。
次に、図5(C)に示すように、半導体領域103、104を覆うゲート絶縁膜123を形成する。ゲート絶縁膜123は、公知の方法(スパッタ法等)を用いて珪素を含む絶縁膜等により形成する。
次に、液滴吐出法により、導電体を有する溶液を吐出し、溶媒を蒸発させて、ゲート絶縁膜123上に、膜厚10〜800nmのゲート電極511、512を形成する。ここでは、ソース領域及びドレイン領域503a、503b、504a、504bの間に形成されるチャネル形成領域505、506とゲート絶縁膜123が重畳する領域に銀ナノ粒子が分散した溶液を吐出し、その後加熱して溶媒を蒸発して、ゲート電極511、512を形成する。
次に、感光性樹脂を塗布し焼成して層間絶縁膜513を形成する。ここでは、ネガ型感光性であるアクリル樹脂を塗布し、焼成する。
次に、層間絶縁膜513上の所望の領域に、液滴吐出法により、遮光性を有する溶液を吐出し、必要に応じて加熱してマスク514a〜514dを形成する。ここでは、遮光性を有する溶液として、クロムを分散させた溶液を塗布しマスクとする。また、層間絶縁膜にネガ型感光性樹脂を用いているため、マスクはコンタクトホールを形成する領域に塗布する。この後、層間絶縁膜513を露光した後、アルカリ性溶液で非露光部分を除去して(現像して)、コンタクトホールを形成する。
なお、層間絶縁膜513をポジ型感光性樹脂を用いて形成した場合は、コンタクトホールを形成する領域を除いてマスクを形成し、露光し、現像すれば、コンタクトホールを形成することができる。
次に、図5(D)に示すように、コンタクトホール内に、液滴吐出法により導電体を有する溶液を吐出する。ここでは、ヘッド(図示しない)を走査し、コンタクトホール上において、連続的に導電体を有する溶液を吐出して、コンタクトホール内に導電体を充填する。次に、導電体を有する溶液で配線のパターンを形成してソース電極及びドレイン電極521a、521b、522a、522bを形成する。なお、導電体を有する溶液中の溶媒を蒸発させるために、乾燥の工程と焼成(加熱処理)の工程を行う。
以上の工程により、nチャネル型TFT523及びpチャネル型TFT524を形成することができる。
本実施例は、第1実施形態乃至第4実施形態を適応することができる。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物元素を導入すること可能である。このため、大型のアクティブマトリクス基板を作製することが可能であり、スループットを向上することができる。また、n型またはp型の不純物元素を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、不純物元素の供給源が溶液であるため、濃度の制御が容易であると共に、低濃度不純物領域を有する構造、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
本実施例では、実施例1と異なるTFTの作製工程について、図6を用いて説明する。
絶縁表面を有する基板101上に液滴吐出法を用いてゲート電極601を形成し、次に塗布法、CVD法等の公知の手法により、酸化ケイ素膜または窒化珪素膜で形成されるゲート絶縁膜123を形成する。ここでは、銀ナノ粒子が分散した溶液を吐出し、その後加熱して溶媒を蒸発してゲート電極601を形成する。
次に、ゲート絶縁膜123上に非晶質半導体膜を成膜する。次に、ヘッド107から、酸化ケイ素膜等の絶縁膜で形成される保護膜603を半導体膜上に形成する。ここでは、液滴吐出法によって液状のシリケートガラスを有する液体材料を吐出し、乾燥及び焼成して保護膜603を形成する。つぎに、露出している半導体領域上にn型またはp型を付与する不純物を有する溶液を、ヘッド107から吐出する。ここでは、ホウ酸水溶液604を吐出する。なお、半導体領域表面は、オゾン水によって極めて薄い酸化膜を形成して、不純物を有する溶液との密着性を高めておく。
次に、図6(B)に示すように半導体領域にレーザ光111を照射して、半導体領域の一部を溶融して不純物を導入すると共に、不純物元素を活性化する。この工程によって、図6(C)に示す不純物の濃度が1×1020/cm3〜1×1021/cm3であるp型を有する不純物領域(ソース領域及びドレイン領域)621a、621bが形成される。また、語膜603で覆われる領域は、結晶構造を有する半導体領域(チャネル形成領域)622となる。
次に、図6(C)に示すように、ソース領域及びドレイン領域621a、621b上に、ソース電極及びドレイン電極623a、623bを形成する。ここでは、液滴吐出法によって、銀ナノ粒子が分散した溶液を吐出し、その後加熱して溶媒を蒸発してソース電極及びドレイン電極を作製する。
次に、図6(D)に示すように、ソース電極及びドレイン電極をマスクとして、半導体膜及びゲート絶縁膜をエッチングして、ソース領域及びドレイン領域621a、621b、及びチャネル形成領域622で形成される半導体領域631を形成する。ここでは、ソース電極及びドレイン電極をマスクとしているため、フォトリソグラフィー工程を行わなくとも半導体領域を形成することができるため、工程の削減が可能となる。
次に、図6(E)に示すように、層間絶縁膜123を形成する。ここでは、ネガ型の感光性を有するアクリル樹脂を塗布し、焼成して層間絶縁膜123を形成する。次に、実施例1と同様の工程によってコンタクトホールを形成した後、液滴吐出法により導電膜631を形成する。導電膜631は、画素電極である。ここでは、ヘッドからスズとインジウムを有する溶液をコンタクトホールに吐出し焼成した後、再度ヘッドを走査して、スズとインジウムを有する溶液を吐出し焼成して導電膜を形成する。ここでは、基板上にTFTが形成されたものをアクティブマトリクス基板とする。
以上の工程により、pチャネル型TFT632を作製することができる。また、TFTを有するアクティブマトリクス基板を作製することができる。
本実施例は、第1実施形態乃至第4実施形態を適応することができる。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物を導入すること可能である。このため、大面積基板を用いてTFTを作製することが可能であり、スループットを向上することができる。また、半導体領域、ゲート電極、ソース領域及びドレイン領域、コンタクトホール、配線を形成するために、フォトリソグラフィー工程が必要ないため、TFTを作製するための工程が減少し、歩留まりが向上する。また、n型またはp型の不純物を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、供給源が溶液であるため、濃度の制御が容易であると共に、低濃度不純物領域を有する構造、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
本実施例では、実施例2と異なるTFTの作製工程について、図12を用いて説明する。
図12(A)に示すように、実施例2と同様に、絶縁表面を有する基板101上に液滴吐出法を用いてゲート電極601を形成し、次に、酸化ケイ素膜または窒化珪素膜で形成されるゲート絶縁膜123を形成する。
次に、ゲート絶縁膜123上に非晶質半導体膜1201を成膜する。ここでは、実施例2で示される非晶質半導体膜602と比較して膜厚が厚い非晶質半導体膜1201を成膜する。次に、非晶質半導体膜表面に極めて薄い酸化膜を形成したのち、n型またはp型を付与する不純物を有する溶液を、ヘッド107から吐出する。ここでは、ホウ酸水溶液1202を吐出する。
次に、図12(B)に示すように半導体領域にレーザ光111を照射して、半導体領域の一部を溶融して不純物を導入すると共に、不純物元素を活性化する。この工程によって、図12(C)に示すような、不純物の濃度が1×1020/cm3〜1×1021/cm3であるp型を有する不純物領域(ソース領域及びドレイン領域)1221が形成される。半導体領域の一部又は全部は結晶構造を有する半導体膜1222となる。なお、ここでは、非晶質半導体膜の膜厚が厚いため、レーザ光の照射強度、照射時間、及び波長により半導体領域が溶融する深さを制御することができるため、半導体領域の表面のみに不純物領域を形成することができる。また、半導体膜は上部のみが結晶化し、ゲート絶縁膜側は非晶質のままにすることができる。このようにして形成されるトランジスタは、チャネル形成領域がソースとドレインの間、およびLDD領域の間に挟まれて形成されず、電界集中や電流集中を緩和できる構造を有している。
次に、図12(C)に示すように、不純物領域1221上に、第1の導電膜1231を形成する。第1の導電膜1231をマスクとして、不純物領域、及び半導体膜の一部をエッチングして、半導体領域1231及びエッチングされたゲート絶縁膜1232を形成する。ここでは、ソース電極及びドレイン電極をマスクとしているため、フォトリソグラフィー工程を行わなくとも半導体領域を形成することができるため、工程の削減が可能となる。
次に、図12(E)に示すように、液滴吐出法により第2の導電膜1241a、1241bを形成する。つぎに、第2の導電膜をマスクとして、第1の導電膜1232をエッチングする。この際、半導体領域1231の上部がエッチングされる。この工程により、第1の導電膜は分断されて1242a、1242bとなる。分断された第1の導電の一方1242a及び第2の導電膜の一方1241aがソース電極に相当し、分断された第1の導電の他方1242b及び第2の導電膜の他方1241bがドレイン電極に相当する。
次に、実施例1と同様に層間絶縁膜123を形成し、その一部にコンタクトホールを形成した後、液滴吐出法により導電膜631を形成する。導電膜631は、画素電極である。
以上の工程により、pチャネル型TFT1245を作製することができる。また、TFTを有するアクティブマトリクス基板を作製することができる。
本実施例は、第1実施形態乃至第4実施形態を適応することができる。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物を導入すること可能である。このため、大面積基板を用いてTFTを作製することが可能であり、スループットを向上することができる。また、半導体領域、ゲート電極、ソース領域及びドレイン領域、コンタクトホール、配線を形成するために、フォトリソグラフィー工程が必要ないため、TFTを作製するための工程が減少し、歩留まりが向上する。また、n型またはp型の不純物を導入するための供給源として溶液を用いているため、供給源を除去する工程を必要とせず、工程数を削減することができるため、歩留まりが向上する。さらには、供給源が溶液であるため、濃度の制御が容易であると共に、低濃度不純物領域を有する構造、オフセット構造、セルフアライン構造、ゲート電極に覆われた不純物領域等の任意の構造を有するTFTを容易に作製することができる。
本実施例では、実施例1乃至実施例3で形成されるアクティブマトリクス基板を用いた表示装置のモジュールの上面図を図9を用いて示す。第1の基板901上には画素部903が形成され、該画素部903上には、対向電極が形成された第2の基板902が液晶層又は発光層を介して貼り合わされる。第1の基板901は、実施例1乃至実施例5で示される基板101であり、第2の基板902は、後に示される実施例5の対向基板751又は実施例6の封止基板802に相当する。
画素部903は、走査線群とデータ線群が交差してマトリクスを形成し、各交差部に対応してTFTが配置される。ここで配置されるTFTに、実施形態1乃至実施形態4、又は実施例1乃至実施例3で示されるものを用いることができる。
画素部1002の外側の領域には、駆動回路が形成されたIC904、905が実装される。904はデータ線側の駆動回路であり、905は走査線側の駆動回路であるが、いずれも複数個に分割して実装する。画素部903に形成されるデータ線及び走査線は、画素部903の端部で数ブロック毎に区分して引出線906を形成し、IC904、905の出力端子のピッチに合わせて集められる。
一方、第1の基板901の端部には外部入力端子907が形成され、この部分で外部回路と接続するFPCを貼り合わせる。そして、外部入力端子907とICとの間は第1の基板901上に形成した接続配線908によって結ばれ、最終的にはICの入力端子のピッチに合わせて集められる。
本実施例は、第1実施形態乃至第4実施形態、実施例1乃至実施例3と自由に組み合わせることができる。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物を導入すること可能である。このため、大型の用いたアクティブマトリクス基板を作製することが可能であり、大型の表示装置のモジュールを作製することができる。
本実施例では、実施例2で作製したTFTを用いて液晶表示装置の作製方法について図7を用いて説明する。
実施例2の工程により、アクティブマトリクス基板751を作製する。次に、この基板上に配向膜723を形成しラビング処理を行う。なお、本実施例では配向膜723を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサ702を所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
次いで、対向基板752を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ720が設けられている。また、このカラーフィルタと遮光層とを覆う平坦化膜を設けている。次いで、平坦化膜上に透明導電膜からなる対向電極721を画素部と重なる位置に形成し、対向基板の全面に配向膜722を形成し、ラビング処理を施す。
そして、アクティブマトリクス基板の画素部を囲むようにシール材を描画した後、減圧下でシール材に囲まれた領域に液滴吐出法で液晶を吐出する。次いで、大気にふれることなく、減圧下でアクティブマトリクス基板と対向基板とをシール材707で貼り合わせる。シール材707にはフィラー(図示しない)が混入されていて、このフィラーと柱状スペーサ702によって均一な間隔を持って2枚の基板が貼り合わせられる。液滴吐出法で液晶を吐出する方法を用いることによって作製プロセスで使用する液晶の量を削減することができ、特に、大面積基板を用いる場合に大幅なコスト低減を実現することができる。
このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板703等の光学フィルムを適宜設ける。そして、公知の技術を用いてFPCを貼りつける。また、画素部を駆動するための駆動回路を画素部に接続する。
以上の工程によって得られた液晶モジュールに、バックライト704、導光板705を設け、カバー706で覆えば、図8にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置(透過型)が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて固定する。また、透過型であるので偏光板703は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
また、本実施例は透過型の例を示したが、特に限定されず、反射型や半透過型の液晶表示装置も作製することができる。反射型の液晶表示装置を得る場合は、画素電極として光反射率の高い金属膜、代表的にはアルミニウムまたは銀を主成分とする材料膜、またはそれらの積層膜等を用いればよい。
本実施例では、液晶表示装置の画素部のみを示したが、アクティブマトリクス基板上に同様の工程により駆動回路を形成することもできる。この場合、画素部を駆動するための外付け回路(ICチップ等)を必要としないため、液晶表示装置の小型化が可能となる。
また、本実施例は、第1実施形態乃至第4実施形態、実施例1乃至実施例4と自由に組み合わせることができる。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物を導入すること可能である。このため、大型のアクティブマトリクス基板を作製することが可能であり、大型の液晶表示装置を作製することができる。
本実施例では、実施例1で作製したTFTを用いて発光表示装置の作製方法について図8を用いて説明する。
図8は、発光表示装置の画素部850の断面図である。801は実施例1で作製されるアクティブマトリクス基板、802は封止基板、803は密閉空間の間隔を保持するためのギャップ材が含有されているシール材である。
基板101上には、発光素子のpチャネル型TFT523で形成される駆動用TFTとしてが設けられ、発光素子のスイッチングTFTとしてnチャネル型TFT524が設けられている。
また、画素部850には発光素子411が形成されており、スイッチング用TFT524と、駆動用TFT523とそのドレイン電極に電気的に接続された透明な導電膜からなる第1の画素電極(陽極)631を含む複数の発光素子により形成される。発光素子は、第1の画素電極631、発光物質を含む層812、第2の画素電極813で構成される。
また、これらのTFT523、524の層間絶縁膜513としては、ネガ型感光性アクリルを用いているが、これに代わって、無機材料(酸化シリコン、窒化シリコン、酸化窒化シリコンなど)、有機材料(ポリイミド、ポリアミド、ポリイミドアミド、ベンゾシクロブテン、またはシロキサンポリマー)を主成分とする材料を用いて形成することができる。また、層間絶縁膜の原料としてシロキサンポリマーを用いると、シリコンと酸素を骨格構造に有し、側鎖に水素又は/及びアルキル基を有する構造の絶縁膜となる。
第1の画素電極631は透明性を有し、且つ、仕事関数の大きい導電膜(ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等)を用いることが望ましい。
また、第1の画素電極(陽極)631の両端には絶縁物(バンク、隔壁、障壁、土手などと呼ばれる)814が形成される。カバレッジを良好なものとするため、絶縁物814の上端部または下端部に曲率を有する曲面が形成されるようにする。絶縁物は、層間絶縁膜513と同様の材料を用いて形成することができる。なお、層間絶縁膜513と絶縁物814との組み合わせは、無機材料−無機材料、有機材料−無機材料、無機材料−有機材料、有機材料−有機材料等の組み合わせを適宜適応することができる。
また、絶縁物814を有機材料で形成した場合、この上に窒化アルミニウム膜、窒化酸化アルミニウム膜、炭素を主成分とする薄膜、または窒化珪素膜からなる保護膜で覆ってもよい。この保護膜により、アクティブマトリクス基板から発生する水分、又は酸素が発光素子へ侵入するのを妨げることができる。
また、第1の画素電極(陽極)631上には、有機化合物材料の蒸着を行い、発光物質を含む層812を選択的に形成する。
また、発光物質を含む層を形成する前に、基板に含まれるガスを除去するために減圧雰囲気や不活性雰囲気で200℃、好ましくは300℃以上の加熱処理を行うことが望ましく、層間絶縁膜513および絶縁物814にシロキサン系ポリマーを用いた平坦絶縁膜(シリコン(Si)と酸素(O)との結合で骨格構造が構成される平坦絶縁膜)とした場合には、約450℃まで加熱することができる。本実施例では230℃、1時間の熱処理により基板の脱ガスおよび脱水処理を行い、信頼性を向上させている。
本実施例では、発光物質を含む層812の成膜を蒸着装置で行い、均一な膜厚を得る。発光物質を含む層812の構造としては、例えば、Alq3、部分的に赤色発光色素であるナイルレッドをドープしたAlq3、Alq3、p−EtTAZ、TPD(芳香族ジアミン)を蒸着法により順次積層することで白色を得ることができる。
また、スピンコートを用いた塗布法により発光物質を含む層812を形成する場合、塗布した後、真空加熱で焼成することが好ましい。例えば、正孔注入層として作用するポリ(エチレンジオキシチオフェン)/ポリ(スチレンスルホン酸)水溶液(PEDOT/PSS)を全面に塗布、焼成し、その後、発光層として作用する発光中心色素(1,1,4,4−テトラフェニル−1,3−ブタジエン(TPB)、4−ジシアノメチレン−2−メチル−6−(p−ジメチルアミノ−スチリル)−4H−ピラン(DCM1)、ナイルレッド、クマリン6など)ドープしたポリビニルカルバゾール(PVK)溶液を全面に塗布、焼成すればよい。なお、PEDOT/PSSは溶媒に水を用いており、有機溶剤には溶けない。従って、PVKをその上から塗布する場合にも、再溶解する心配はない。また、PEDOT/PSSとPVKは溶媒が異なるため、成膜室は同一のものを使用しないことが好ましい。また、発光物質を含む層812を単層とすることもでき、ホール輸送性のポリビニルカルバゾール(PVK)に電子輸送性の1,3,4−オキサジアゾール誘導体(PBD)を分散させてもよい。また、30wt%のPBDを電子輸送剤として分散し、4種類の色素(TPB、クマリン6、DCM1、ナイルレッド)を適当量分散することで白色発光が得られる。
さらに、発光物質を含む層812上には第2の画素電極(陰極)813が形成される。陰極としては、仕事関数の小さい材料(Al、Ag、Li、Ca、またはこれらの合金MgAg、MgIn、AlLi、CaF2、またはCaN)を用いればよい。
こうして、第1の画素電極(陽極)631、発光物質を含む層812、及び第2の電極(陰極)813からなる発光素子811が形成される。発光素子811は、図8中に示した矢印方向(アクティブマトリクス基板側)に発光する。このような発光素子を下方出射型発光素子という。
なお、第1の画素電極、発光物質を含む層、及び第2の画素電極の積層構造によっては、封止基板802側に発光する素子(上方出射型発光素子)を作製することができる。この時の第1の電極としては、Ti、TiN、TiSiXY、Ni、W、WSiX、WNX、WSiXY、NbN、Mo、Cr、Pt、Zn、Sn、In、またはMoから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を主成分とする膜またはそれらの積層膜を総膜厚100nm〜800nmの範囲で用いればよい。窒化チタン膜を第1の電極631として用いる場合、表面に紫外線照射や塩素ガスを用いたプラズマ処理を行って仕事関数を増大させることが好ましい。
第2の画素電極813の材料としては、MgAg、MgIn、AlLi、CaF2、CaNなどの合金、または周期表の1族もしくは2族に属する元素とアルミニウムとを共蒸着法により形成した透光性を有する膜を用いればよい。ここでは、第2の電極を通過させて発光させる上面出射型であるので、1nm〜10nmのアルミニウム膜、もしくはLiを微量に含むアルミニウム膜を用いる。第2の画素電極813としてAl膜を用いる構成とすると、発光物質を含む層812と接する材料を酸化物以外の材料で形成することが可能となり、発光装置の信頼性を向上させることができる。また、1nm〜10nmのアルミニウム膜を形成する前に陰極バッファ層としてCaF2、MgF2、またはBaF2からなる透光性を有する層(膜厚1nm〜5nm)を形成してもよい。
また、陰極の低抵抗化を図るため、発光領域とならない領域の第2の画素電極813上に補助電極を設けてもよい。また、陰極形成の際には蒸着による抵抗加熱法を用い、蒸着マスクを用いて選択的に形成すればよい。
さらには、上面出射型発光素子の金属層からなる第1の画素電極812に代えて、透明導電膜からなる第1の画素電極812を用いた場合、両基板801、802に発光する素子(両面出射型発光素子)を作製することができる。透明導電膜としては、ITO(酸化インジウム酸化スズ合金)、酸化インジウム酸化亜鉛合金(In23―ZnO)、酸化亜鉛(ZnO)等を用いればよい。
ここでは発光素子811はR、G、或いはBの単色発光が得られる発光素子の一つであり、R、G、Bの発光が得られる有機化合物を含む層をそれぞれ選択的に形成した3つの発光素子でフルカラーとする。
また、発光表示装置811を封止するために保護積層815を形成する。保護積層は、第1の無機絶縁膜と、応力緩和膜である第2の無機絶縁膜との積層からなっている。
また、発光素子811を封止するために不活性気体雰囲気下でシール材1205により封止基板802を貼り合わせる。封止基板802には予めサンドブラスト法などによって形成した凹部が形成されており、その凹部に乾燥剤804を貼り付けている。なお、シール材803としてはエポキシ系樹脂を用いるのが好ましい。また、シール材803はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、本実施例では凹部を有する封止基板802を構成する材料として金属基板、ガラス基板や石英基板の他、FRP(Fiberglass-Reinforced Plastics)、PVF(ポリビニルフロライド)、マイラー、ポリエステルまたはアクリル等からなるプラスチック基板を用いることができる。また、内側に乾燥剤を貼りつけた金属缶で封止することも可能である。
なお、本実施例では、アクティブマトリクス基板801、封止基板802、シール材803との間は、不活性ガスで充填されているが、アクティブマトリクス基板と封止基板とをシール材で密着してもよい。この場合、発光素子への水分、または酸素が浸入しにくく、信頼性が向上する。
また、本実施例は、第1実施形態乃至第4実施形態、実施例1乃至実施例4と自由に組み合わせることができる。
本発明により、真空プロセスを経ずとも不純物元素濃度を制御しつつ半導体領域へ不純物を導入すること可能である。このため、大型のアクティブマトリクス基板を作製することが可能であり、大型の発光表示装置を作製することができる。
本発明を実施して得た半導体素子を組み込むことによって様々な電子機器を作製することができる。電子機器としては、テレビ受像器、ビデオカメラ、デジタルカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機または電子書籍等)、記録媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記録媒体を再生し、その画像を表示しうるディスプレイを備えた装置)などが挙げられる。ここでは、これらの電子機器の代表例としてテレビ受像機、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置を図10に示す。
図10(A)はテレビ受像機であり、筐体2001、支持台2002、表示部2003、スピーカー部2004、ビデオ入力端子2005等を含む。本発明は表示部2003に適用することができる。なお、パソコン用、TV放送受信用、広告表示用など全ての情報表示用のテレビが含まれる。本発明を用いることによって、歩留まり高く大型の表示部を有するテレビ受像機を製造することができる。
図10(B)はノート型パーソナルコンピュータであり、本体2201、筐体2202、表示部2203、キーボード2204、外部接続ポート2205、ポインティングマウス2206等を含む。本発明は、表示部2203に適用することができる。本発明を用いることによって、歩留まり高くノート型パーソナルコンピュータを製造することができる。
図10(E)は記録媒体を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体2401、筐体2402、表示部A2403、表示部B2404、記録媒体(DVD等)読み込み部2405、操作キー2406、スピーカー部2407等を含む。表示部A2403は主として画像情報を表示し、表示部B2404は主として文字情報を表示するが、本発明は表示部A、B2403、2404に適用することができる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。本発明を用いることによって、歩留まり高く記録媒体を備えた携帯型の画像再生装置を製造することができる。
本発明に係る半導体素子の作製工程を説明する断面図。 本発明に係る半導体素子の構造を説明する断面図。 本発明に係る半導体素子の作製工程を説明する断面図。 本発明に係る半導体素子の作製工程を説明する断面図 本発明に係る半導体素子の作製工程を説明する断面図。 本発明に係る半導体素子の作製工程を説明する断面図。 本発明に係る液晶表示装置の構造を説明する断面図。 本発明に係る発光表示装置の構造を説明する断面図。 表示装置のモジュールの構造を説明する上面図。 電子機器の一例を示す図。 本発明に係る半導体素子の作製工程を説明する断面図。 本発明に係る半導体素子の作製工程を説明する断面図。

Claims (10)

  1. 基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に半導体領域を形成し、
    前記半導体領域の表面に酸化膜を形成し、
    前記酸化膜の一部にn型またはp型を付与する不純物元素を有する溶液を吐出し、
    前記半導体領域の全体にレーザ光を照射して、前記不純物元素を前記半導体領域に拡散させて不純物領域を形成し、
    前記半導体領域上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
  2. 半導体領域の表面に酸化膜を形成し、
    前記酸化膜の一部にn型またはp型を付与する不純物元素を有する第1の溶液を吐出し、
    前記半導体領域の全体にレーザ光を照射して、前記不純物元素を前記半導体領域に拡散させて低濃度不純物領域または高濃度不純物領域の一方を形成し、
    前記酸化膜の一部にn型またはp型を付与する不純物元素を有する第2の溶液を吐出し、
    前記半導体領域の全体にレーザ光を照射して、前記不純物元素を前記半導体領域に拡散させて低濃度不純物領域または高濃度不純物領域の他方を形成することを特徴とする半導体装置の作製方法。
  3. 基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に半導体領域を形成し、
    前記半導体領域の表面に酸化膜を形成し、
    前記酸化膜の一部にn型またはp型を付与する不純物元素を有する第1の溶液を吐出し、
    前記半導体領域の全体にレーザ光を照射して、前記不純物元素を前記半導体領域に拡散させて低濃度不純物領域または高濃度不純物領域の一方を形成し、
    前記酸化膜の一部にn型またはp型を付与する不純物元素を有する第2の溶液を吐出し、
    前記半導体領域の全体にレーザ光を照射して、前記不純物元素を前記半導体領域に拡散させて低濃度不純物領域または高濃度不純物領域の他方を形成し、
    前記半導体領域上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
  4. 請求項3において、前記ゲート電極の一部は前記低濃度不純物領域を覆うことを特徴とする半導体装置の作製方法。
  5. 基板上に下地絶縁膜を形成し、
    前記下地絶縁膜上に半導体膜を形成し、
    前記半導体膜の表面に酸化膜を形成し、
    前記半導体膜の表面に形成された酸化膜の一部にn型またはp型を付与する不純物元素を有する溶液を吐出し、
    前記半導体膜の全体にレーザ光を照射して、前記不純物元素を前記半導体膜に拡散させて不純物領域を形成し、
    前記不純物領域を有する半導体膜をエッチングして、前記不純物領域を有する半導体領域を形成し、
    前記半導体領域上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上にゲート電極を形成することを特徴とする半導体装置の作製方法。
  6. 絶縁表面を有する基板上にゲート電極を形成し、
    前記ゲート電極上にゲート絶縁膜を形成し、
    前記ゲート絶縁膜上に第1の半導体領域を形成し、
    前記第1の半導体領域上に保護膜を形成し、
    前記第1の半導体領域の一部にn型またはp型を付与する不純物元素を有する溶液を吐出し、
    前記保護膜に覆われていない第1の半導体領域の全体にレーザ光を照射して、前記不純物元素を前記第1の半導体領域に拡散させてソース領域及びドレイン領域を形成し、
    前記ソース領域及び前記ドレイン領域上に、ソース電極及びドレイン電極をそれぞれ形成し、
    前記ソース電極及び前記ドレイン電極をマスクとして前記第1の半導体領域をエッチングして、第2の半導体領域を形成することを特徴とする半導体装置の作製方法。
  7. 請求項において、前記n型またはp型を付与する不純物元素を有する溶液として水溶液を用いることを特徴とする半導体装置の作製方法。
  8. 請求項において、前記第1の半導体領域の一部にn型またはp型を付与する不純物元素を有する溶液を吐出する前に、前記第1の半導体領域の表面に酸化膜を形成することを特徴とする半導体装置の作製方法。
  9. 請求項1乃至のいずれか一において、前記n型を付与する不純物元素は、リンまたはヒ素であることを特徴とする半導体装置の作製方法。
  10. 請求項1乃至のいずれか一において、前記p型を付与する不純物元素は、ボロンであることを特徴とする半導体装置の作製方法。
JP2003307074A 2003-08-29 2003-08-29 半導体装置の作製方法 Expired - Fee Related JP4409231B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003307074A JP4409231B2 (ja) 2003-08-29 2003-08-29 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003307074A JP4409231B2 (ja) 2003-08-29 2003-08-29 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2005079299A JP2005079299A (ja) 2005-03-24
JP2005079299A5 JP2005079299A5 (ja) 2006-09-14
JP4409231B2 true JP4409231B2 (ja) 2010-02-03

Family

ID=34409980

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003307074A Expired - Fee Related JP4409231B2 (ja) 2003-08-29 2003-08-29 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4409231B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475650B2 (en) 2016-03-24 2019-11-12 Kyushu University, National University Corporation Laser doping device and semiconductor device manufacturing method
US10629438B2 (en) 2015-03-23 2020-04-21 Kyushu University Laser doping apparatus and laser doping method

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100941119B1 (ko) * 2006-06-12 2010-02-10 코비오 인코포레이티드 인쇄되고, 자기 정렬된, 탑-게이트 박막 트랜지스터
EP1890322A3 (en) * 2006-08-15 2012-02-15 Kovio, Inc. Printed dopant layers
DE112014005277T5 (de) * 2014-06-12 2016-10-06 Fuji Electric Co., Ltd. Vorrichtung zum Einbringen von Verunreinigungen, Verfahren zum Einbringen von Verunreinigungen und Verfahren zur Herstellung eines Halbleiterelements
JP6439297B2 (ja) * 2014-07-04 2018-12-19 富士電機株式会社 不純物導入方法、不純物導入装置及び半導体素子の製造方法
JP6468041B2 (ja) 2015-04-13 2019-02-13 富士電機株式会社 不純物導入装置、不純物導入方法及び半導体素子の製造方法
KR102057145B1 (ko) * 2016-07-25 2019-12-18 보에 테크놀로지 그룹 컴퍼니 리미티드 다결정 실리콘 박막 트랜지스터 및 그 제조 방법, 및 디스플레이 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10629438B2 (en) 2015-03-23 2020-04-21 Kyushu University Laser doping apparatus and laser doping method
US10475650B2 (en) 2016-03-24 2019-11-12 Kyushu University, National University Corporation Laser doping device and semiconductor device manufacturing method

Also Published As

Publication number Publication date
JP2005079299A (ja) 2005-03-24

Similar Documents

Publication Publication Date Title
US10497755B2 (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
CN100533808C (zh) 显示器件及其制造方法以及电视设备
US9627459B2 (en) Display device having sealing material
US9653519B2 (en) Light emitting device, method of preparing the same and device for fabricating the same
US7169689B2 (en) Method of manufacturing a semiconductor device
US6828725B2 (en) Light emitting device
US7358165B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP4409231B2 (ja) 半導体装置の作製方法
JP4498715B2 (ja) 半導体装置の作製方法
US7589698B2 (en) Display device, semiconductor device, and electronic device
JP4683898B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060728

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060728

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091111

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131120

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees