JP4410026B2 - 電子部品複合体，電子部品のテスト方法，および電子部品の製造方法 - Google Patents

Description

本発明は、半導体ウェーハ、半導体チップ、ＢＧＡ（Ball Grid Allay）パッケージ、受動素子などの電子部品をテストするためのコンタクトシート、コンタクトシートを備えたテスト装置及びこのテスト装置を用いたテスト方法及び電子部品の製造方法、及び電子部品に関するものである。

半導体パッケージの小型化・簡略化に伴い、ＭＣＭ（Multi Chip Module）のように一つのパッケージの中に多数のチップが搭載される場合やＣＯＢ（Chip On Board）のベアダイ供給などのためには、個々のチップの良不良を知るＫＧＤ（Known Good Die）技術が必要である。

従来は半導体チップをパッケージ基板に実装した後のＯＬＢ端子又は半導体チップやウェハの電極に固いテスト用の多層基板などのテスト基板を押し付けることによって電気的に接触させてテストを実施している。その際、半導体チップや半導体ウェハなどの電子部品の電極は、テスト基板の基板電極に接触される。テスト装置は、テスト基板及びテスト回路を有し、さらにテスト基板／テスト回路間を電気的に接続する配線を備えている。また、ＢＧＡパッケージをバーンインテストなどのテストをする場合、ＢＧＡボール付パッケージをテスト回路に電気的に接続された専用ソケットに入れて加圧によりコンタクトしてテストを行なう。また、ウェハ状の場合は、プローブをウェハの電極に押し当てることでコンタクトしてテストをする。

テスト装置としては、例えば、高温バイアステストがある。これは、デバイスを電圧印加しながら高温雰囲気中にさらすテストである。このテストは、実使用状態を模擬した加速テストで劣化原因を物理的、時間的に加速し、短時間で結果を出すことができ、初期不良除去を目的とするスクリーニング（もしくはバーンイン）や信頼性テストにおける寿命テストの一部として用いられる。

また、ウェハレベルのバーンイン試験において、土台の上に電極が形成された素子面を上にしてウェハが保持され、このウェハの電極と相対する位置に突起電極を持つ多層のシートと、この電極と相対する位置に導電性を持つ柔軟な部材と、テスト回路への配線が形成された高い平坦性を持つバーンイン基材ユニットと、圧力を加える機構とを有するテスト装置が知られている（特許文献１）。

なお、半導体パッケージの絶縁性基板と半導体チップとの間に多孔質性の樹脂を介在させて両者間の接合状態を良好に維持する従来技術も知られている（特許文献２）。また、ポリテトラフルオロエチレンやポリイミド、アラミドを含む液晶性ポリマーなど絶縁材料の多孔質体の内部にビアや配線を形成する技術が知られている（特許文献３、４）。
特開平１０−２８４５５６号公報 特開平１１−１６３２０３号公報（第９頁及び図１） 特開２００１−３４５５３７号公報 特開２００１−８３３４７号公報

固いテスト基板に半導体チップなどの電極（例えば、はんだバンプ）をはんだ接合した場合、テスト基板から半導体チップを取り外す際に、半導体チップやテスト基板の電極が破壊されたり、はんだバンプの任意の箇所で破断するといったことが発生してしまい、ダメージをコントロールすることが困難である。そのため、パッケージやチップの電極もしくは端子をテスト基板に押し付けてバーンインテストなどのテストを行なう。この場合、テスト装置には位置合わせ機構の他に半導体チップなどの電子部品を加圧・保持するための仕組みが必要となる。

本発明は、このような課題を解決するためになされたものであり、コンタクトシートやテスト基板の電極に電子部品の電極であるはんだバンプなどをはんだ接合することによってテストをすることが容易であり、また、テスト後にテスト基板から半導体チップなどの電子部品を取り外す場合、はんだ量の減少といったバンプなどの電極のダメージをコントロールすることが可能であり、また、半導体チップのリペアやテスト基板の再利用に有効な電子部品のテスト用コンタクトシートを提供し、このコンタクトシートを利用した加圧・保持のための仕組みが不要なテスト装置を提供し、このようなコンタクトシート及びテスト装置を用いたテスト方法及び電子部品の製造方法を提供し、多孔質体層から引き剥がされた電子部品を提供するものである。

本発明の一の態様によれば、絶縁性多孔質体層と、前記絶縁性多孔質体層に配設され、電子部品の電極もしくは端子とテスト装置の端子との間を電気的に接続する接続電極とを備え、前記接続電極は、前記絶縁性多孔質体層の少なくとも一方の主面より下に埋め込まれていることを特徴とする電子部品のテスト用コンタクトシートが提供される。

本発明の他の態様によれば、電子部品の電極もしくは端子とテスト装置の端子との間を電気的に接続する接続電極が埋め込まれた絶縁性ビア層と、前記絶縁性ビア層の対向する２つの主面に形成された絶縁性多孔質体層とを備えていることを特徴とする電子部品のテスト用コンタクトシートが提供される。

本発明の他の態様によれば、絶縁性多孔質体層と、Ｓｎ又はＳｎを含む合金から構成され、前記絶縁性多孔質体層の少なくとも一部に充填され、電子部品の電極もしくは端子を誘導するはんだ誘導体層とを具備することを特徴とする電子部品のテスト用コンタクトシートが提供される。

本発明の他の態様によれば、テスト回路と、前記テスト回路と電気的に接続された請求項１乃至請求項６のいずれかに記載の電子部品のテスト用コンタクトシートとを備え、前記接続電極又は前記はんだ誘導体層は、テスト時に載置される電子部品の電極もしくは端子と溶融接続され、前記電子部品の電極もしくは端子は、はんだバンプ又はボールであることを特徴とする電子部品のテスト装置が提供される。

本発明の他の態様によれば、テスト回路と、前記テスト回路内部と電気的に接続されたテスト基板と、前記テスト基板上に形成された基板電極と、前記基板電極を被覆するように前記テスト基板上に形成されたコンタクトシートとを備え、前記コンタクトシートは、前記絶縁性多孔質体層からなり、テスト時に載置される電子部品の電極もしくは端子は、はんだバンプ又はボールであることを特徴とする電子部品のテスト装置が提供される。

本発明の他の態様によれば、テスト回路と、前記テスト回路内部と電気的に接続されたテスト基板と、前記テスト基板上に形成された基板電極と、請求項７に記載の電子部品のテスト用コンタクトシートとを備え、前記基板電極又は前記テスト用コンタクトシートの前記はんだ誘導体層は、テスト時に載置される電子部品の電極もしくは端子と溶融接続され、前記電子部品の電極もしくは端子は、はんだバンプ又はボールであることを特徴とする電子部品のテスト装置が提供される。

本発明の他の態様によれば、請求項８に記載の電子部品のテスト装置の前記テスト用コンタクトシート上に被テスト用電子部品を搭載させ、前記電子部品の電極であるはんだバンプ又はボールを前記絶縁性多孔質体層を介して前記接続電極又は前記はんだ誘導体層に接触させ、加熱溶融して接合させる工程と、前記電子部品の前記はんだバンプ又はボールを前記接続電極又は前記はんだ誘導体層に接合させて前記テスト回路に電気的に接続させてからこのテスト回路により前記電子部品をテストする工程と、前記テストが終了してから前記はんだバンプ又はボールを前記テスト用コンタクトシートから分離する工程とを具備することを特徴とする電子部品のテスト方法が提供される。

本発明の他の態様によれば、請求項１０に記載の電子部品のテスト装置の前記テスト用コンタクトシート上に被テスト用電子部品を搭載させ、前記電子部品の電極であるはんだバンプ又はボールを前記基板電極又は前記はんだ誘導体層に接触させ、加熱溶融して接合させる工程と、前記電子部品の前記はんだバンプ又はボールを前記基板電極又は前記はんだ誘導体層に接合させて前記テスト回路に電気的に接続させてからこのテスト回路により前記電子部品をテストする工程と、前記テストが終了してから前記はんだバンプ又はボールを前記テスト用コンタクトシートから分離する工程と具備することを特徴とする電子部品のテスト方法が提供される。

本発明の他の態様によれば、請求項８に記載の電子部品のテスト装置における前記テスト用コンタクトシート上に被テスト用電子部品を搭載させ、前記電子部品の電極であるはんだバンプ又はボールを前記絶縁性多孔質体層を介して前記接続電極又は前記はんだ誘導体層に接触させ、加熱溶融して接合させる工程と、前記電子部品の前記はんだバンプ又はボールを前記接続電極又は前記はんだ誘導体層に接合させて前記テスト回路に電気的に接続させてからこのテスト回路により前記電子部品をテストする工程と、前記テストが終了してから前記はんだバンプ又はボールを前記テスト用コンタクトシートから分離する工程と、前記テスト基板から離したテスト用コンタクトシートの内、前記テストにより良品と判定された電子部品が搭載されているテスト用コンタクトシートと前記電子部品との間及び前記テスト用コンタクトシートを構成する多孔質体層に樹脂を含浸させる工程と、前記テスト用コンタクトシート裏面において、前記接続電極に端子として用いられるはんだボールを取り付ける工程とを備えたことを特徴とする電子部品の製造方法が提供される。

本発明の他の態様によれば、複数の電極もしくは端子を有する電子部品であって、前記電子部品の電極もしくは端子の先端が略平面であり、かつ高さがほぼ均一であることを特徴とする電子部品が提供される。

本発明の一の態様による電子部品用コンタクトシート、電子部品のテスト装置、電子部品のテスト方法及び電子部品の製造方法、及び電子部品によれば、以下の効果が得られる。
（１）コンタクトシートの基材を多孔質とし、コンタクトシート内部にある接続電極からコンタクトシート表面までのギャップ量を持たせることにより、コンタクトシートの接続電極と半導体チップなどの電子部品の電極であるはんだバンプを溶融接続することができる。このはんだ接合によって電子部品のテストが容易になる。

（２）多孔質体層の内部に接続電極を設けることにより、半導体チップなどの電子部品とコンタクトシートとをはんだ溶融接続した後も電極へのダメージや電極として用いるはんだバンプのはんだ量にバラツキを生じさせることなく、コンタクトシートから半導体チップなどの電子部品を取り外すことができる。これにより半導体チップなどの電子部品のリペアが容易となる。

（３）多孔質体層の孔径を０．０１〜２０μｍ程度とすることにより、コンタクトシートから半導体チップなどの電子部品を取り外すときのはんだ破断面を限定することができる。その結果リペア後の半導体チップなどの電子部品の電極であるバンプのはんだ量をコントロールすることができる。

（４）本発明の接続構造を用いることによりテスト装置の簡略化及び半導体チップなどの電子部品のリペアが容易となる。

以下、図面を参照して発明の実施の形態を説明する。なお、以下には本発明の実施の形態を図面に基づいて説明するが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。

まず、図１乃至図３及び図８乃至図１１を参照しながら第１の実施の形態を説明する。図１は、この実施の形態において用いられる電子部品のテスト用コンタクトシート（以下、コンタクトシートという）の部分断面図、図２は、コンタクトシートと電子部品との接続構造を示す工程断面図、図３は、電子部品をコンタクトシートから取り外した状態を説明するコンタクトシートと電子部品との断面図、図８は、コンタクトシートを介して電子部品とテスト回路とを電気的に接続した状態を説明するテスト装置の概略断面図、図９は、コンタクトシートの斜視図、図１０は、電子部品の一例であるＢＧＡパッケージの断面図、図１１は、コンタクトシートを介して電子部品とテスト回路とを電気的に接続した状態を説明する他のテスト装置の概略断面図である。

図１に示すように、コンタクトシート１は、例えば、ＰＴＦＥ（ポリテトラフルオロエチレン）やポリイミド、アラミドを含む液晶性ポリマーなどの絶縁材料から構成された絶縁性多孔質体層（以下、多孔質体層という）１´とこの多孔質体層１´に少なくとも部分的に埋め込まれた接続電極２もしくは接続電極２とこの接続電極２に接続された配線３から構成されている。多孔質体層１´の孔径は、０．０１〜２０μｍ程度であることが望ましい。多孔質体層１´の孔径が２０μｍを超えると、電子部品の電極である後述するはんだバンプ１１が多孔質体層１´の表面で剥がれ難くなり、また多孔質体層１´の孔径が０．０１μｍ未満であると、はんだ接続に必要な後述するフラックス４を接続電極２まで浸透させることが困難になるからである。このように多孔質体層の内部にビアや配線を形成する技術としては、特許文献３、４などがある。また、この多孔質体層の孔は、三次元的に連続している。接続電極２は、多孔質体層１´の上面以下に埋め込まれており、多孔質体層１´の上面から埋め込まれた接続電極２の上面間のギャップｇは、１０μｍ以下、より好ましくは０．０１〜５μｍ以下になっている。ギャップｇが１０μｍを超えると、はんだの染み込みが困難になってしまうからである。このギャップｇの深さは、後に述べるように電子部品の電極もしくは端子などに用いられるはんだバンプの染み込み易さにより決められる。接続電極２もしくは内部の配線３が接続された接続電極２は、コンタクトシート１の中央部分に縦横に配列されている。接続電極２の上面は多孔質体層１´に埋め込まれており、接続電極２の下面は、内部の配線３の下面も含めて多孔質体層１´の下面から露出している（図９参照）。

そして、電子部品をテスト装置に搭載するに際して、このコンタクトシート１の接続電極２は、半導体チップ、半導体ウェハ、ＢＧＡパッケージ、或いは受動素子などの電子部品の電極もしくは端子と相対するように配置されている。電子部品の電極もしくは端子としては、例えば、はんだボール、及びはんだバンプが挙げられる。内部の配線が形成されたコンタクトシートは、テスト基板を用いないテスト装置に用いられる。

テスト装置を動作させるために、電子部品は、図２に示すようにその電極又は端子をコンタクトシート１の接続電極２に接続される。この実施の形態では電子部品は、半導体チップ又はウェハ１０を用い、その電極もしくは端子にははんだバンプ１１を用いる。図２は、このコンタクトシート１に半導体チップ又はウェハ１０をフリップチップ接続する場合を示している。まず、コンタクトシート１上のチップ搭載面にフラックス４等を塗布する。フラックス４は、コンタクトシート１を構成する多孔質体層１´に染み込んで埋め込まれた接続電極２に到達する（図２（ａ））。

フラックスは、はんだ溶融時には液状となるので塗布する段階では必ずしも液状である必要はない。これに半導体チップ又はウェハ１０をマウントし（図２（ｂ））、はんだバンプ１１を多孔質体層１´表面に近接させてこれを溶融させると、はんだの一部が多孔質体層１´内に染み込んでいき、接続電極２とはんだバンプ１１がはんだ接続される。はんだバンプ１１は、多孔質体層１´内を浸透していくので多孔質体層内に染み込んだ部分１１´を有している（図２（ｃ））。このとき接続電極２の表面からコンタクトシート１の表面までのギャップ（ｇ）量（図１参照）を所定の値に決めて置くと、はんだバンプ１１が多孔質体層内に染み込む量を正確に制御することができる。

次に、図８を参照して電子部品をテスト装置に搭載後、電子部品をテストする動作を説明する。この実施の形態ではバーンインテストなどを実施する。この接続構造及びテスト方法は、ＢＧＡタイプの半導体パッケージ（ＢＧＡパッケージ）にも適用できる。コンタクトシート１と半導体チップ又はウェハ１０とはそれぞれの接続電極２及びはんだバンプ１１が対向するように配置して図２に示すように両者をはんだ接続する。テスト装置の主たる構成は、テスト回路２３、テスト基板２０及びコンタクトシート１である。テスト基板２０には、例えば、多層回路が積層された多層回路基板を用いる。コンタクトシートに接続電極と電気的に接続された配線が形成されている場合（図９（ｃ）及び図１（ｂ）参照）は、この配線を直接テスト回路と接続された外部配線に接続するので、テスト基板は省略できる。テスト回路２３とテスト基板２０とは多層回路に電気的に接続された配線２２により電気的に接続されている。テスト基板２０の主面上には、多層回路に電気的に接続された基板電極２１が形成されている。半導体チップ又はウェハ１０を搭載したコンタクトシート１を各接続電極２が各基板電極２１に接するようにテスト基板２０上に載置してからテストを実施する。

テスト終了後に半導体チップ又はウェハ１０を取り外すと、図３に示すように、はんだバンプ１１は、多孔質体層１´の表面において、多孔質体層内に染み込んだ部分１１´と染み込まなかった部分の界面で破断するので、半導体チップ又はウェハ１０は機械的に取り外される。多孔質体層１´から取り外された半導体チップ又はウェハ１０のはんだバンプ１１の形状は、はんだバンプ１１の直径からギャップｇの高さ分（１０μｍ以下）を差し引いた高さにほぼ均一になっている。このような形状のはんだバンプを有する半導体チップ又はウェハ１０は、多孔質体層１´から引き剥がした結果得られるものである。また、液体に浸せきして超音波をかけても取り外すことができ、このときフラックスの洗浄も同時に行なうようにすると工程としてより効率的である。さらに、前述のように、コンタクトシートの表面から埋め込まれた接続電極の表面までのギャップ量を所定の値に決めて置くと、はんだバンプが多孔質体層内に染み込む量を正確に制御することができる。

以上のように、多孔質体層の内部に電極があるようなコンタクトシートと半導体チップなどをはんだ接続する場合、テスト後に電極破壊や同一半導体チップ内で引き剥がし後のバンプはんだ量のバラツキが拡大するのを防止しながら半導体チップをコンタクトシートから取り外すことができる。したがって、テスト後に良品チップを別のパッケージ基板に実装するチップのリペアやテスト基板の再利用も可能となる。

また、半導体チップなどのはんだバンプやＢＧＡパッケージのはんだボールとコンタクトシートの接続電極をはんだ接続することによってテスト時に半導体チップやパッケージに加わる機械的な荷重を少なくし、テスト装置を機械的動作部の少ないシンプルな構成にすることができる。

前述のＢＧＡパッケージは、例えば、図１０に示されるものを用いる。シリコンなどの半導体チップ１２は、外部接続端子としてはんだバンプを備えている（図示しない）。また、半導体チップを支持する基板は、多層回路基板などの配線基板１４であり下面にはんだボール（ＢＧＡボール）１５が取り付けられている。上面には内部の多層回路を介してはんだボールと電気的に接続された接続電極（図示しない）が形成されている。半導体チップ１２は、配線基板１４に搭載され、半導体チップ１２のはんだバンプは、配線基板１４の接続電極にそれぞれ接続される。はんだバンプが配置された半導体チップ１２と配線基板１４との間にはエポキシ樹脂などのアンダーフィル樹脂１３が封止され、配線基板１４上の半導体チップ１２は、エポキシ樹脂などの樹脂封止体１６により封止されている。このＢＧＡパッケージをテスト装置によりテストする際に、ＢＧＡパッケージは、前述のコンタクトシートに搭載される。

なお、この実施の形態で使用したテスト装置は、図８に示す構造を有しており、テスト基板を用いている。すなわち、コンタクトシートをテスト基板上に搭載すると共にそれぞれの電極を直接接触させてテスト回路と電気的に接続するようにしている。したがって、内部の配線が不要な図１（ａ）に示すコンタクトシートを用いる。これに対して、図１１に示すように、テスト基板を用いないテスト装置も知られている。このテスト装置の主たる構成は、テスト回路２３及びコンタクトシート１である。コンタクトシート１には接続電極２と、この電極と電気的に接続された内部の配線３とが形成されている。このコンタクトシートは、図１（ｂ）に示されている。テスト回路２３とコンタクトシート１とは接続電極２に繋がる内部の配線３に電気的に接続された配線２２により電気的に接続されている。そして、半導体チップ又はウェハ１０をコンタクトシート１に搭載してからバーンインテストなどを実施する。

次に、図５を参照して、第２の実施の形態を説明する。
この実施の形態では、接続電極が内部に完全に埋め込まれているコンタクトシートを説明する。図５は、コンタクトシートの部分断面図である。図５（ａ）の場合、コンタクトシート２４は、例えば、ＰＴＦＥ（ポリテトラフルオロエチレン）やポリイミド、アラミドを含む液晶性ポリマーなどの絶縁材料から構成された多孔質体層２４´とこの多孔質体層２４´に埋め込まれた接続電極２５から構成されている。多孔質体層２４´の孔径は、０．０１〜２０μｍ程度であることが望ましい。この多孔質体層の孔は、三次元的に連続している。接続電極２５は、多孔質体層１´の上面以下に埋め込まれており、多孔質体層２４´の上面及び下面から埋め込まれた接続電極２５の表面間のギャップｇ１、ｇ２は、１０μｍ以下、より好ましくは０．０１〜５μｍ以下になっている。このギャップｇ１、ｇ２の深さは、半導体チップなどの電子部品の電極もしくは端子などに用いられるはんだバンプの染み込み易さにより決められる。接続電極２５は、コンタクトシート２４の中央部分に縦横に配列されている。接続電極２５全体は、多孔質体層２４´に埋め込まれている。そして、電子部品をテスト装置に搭載するに際して、このコンタクトシート２４の接続電極２５は、半導体チップ又はウェハあるいはＢＧＡパッケージなどの電子部品の電極もしくは端子と相対するように配置されている。

図５（ｂ）の場合、接続電極となる導電性ビアが形成された絶縁性ビア層（ビア層という）上に薄い多孔質体層を貼り付ける構造になっている。すなわち、コンタクトシート２９は、接続電極（導電性ビアともいう）２５が埋め込まれた絶縁性のビア層２６と、ビア層２６の両面に露出した接続電極２５を被覆するようにその両面に形成された薄い多孔質体層２７、２８とから構成されている。多孔質体層２７、２８の厚さは、図５（ａ）に示されるギャップｇ１、ｇ２に相当する。多孔質体層の材料も多孔質の孔径も図５（ａ）の例と同じである。

図５（ａ）、（ｂ）とも、テスト装置は、例えば、図８に示すものを用い、半導体チップ１０を搭載したコンタクトシート２４、２５を各接続電極が各基板電極に接するようにテスト基板上に載置してからバーンインなどのテストを実施する。

テスト終了後に半導体チップをコンタクトシートから取り外すと、図３に示すように、はんだバンプは、多孔質体層の表面において、多孔質体に染み込んだ部分と染み込まなかった部分の界面で破断するので、半導体チップは、機械的に取り外される。また、液体に浸せきして超音波をかけても取り外すことが可能であり、このときフラックスの洗浄も同時に行うようにすると工程としてより効率的である。さらに、前述のように、コンタクトシートの表面から埋め込まれた接続電極の表面までのギャップ量（図５（ｂ）の場合は、多孔質体層の厚さ）を所定の値に決めて置くと、はんだバンプが多孔質体層内に染み込む量を正確に制御することができる。

以上のように、多孔質体層の内部に電極があるようなコンタクトシートと半導体チップなどをはんだ接続する場合、テスト後に電極破壊や同一半導体チップ内で引き剥がし後のバンプはんだ量のバラツキが拡大するのを防止しながら半導体チップをコンタクトシートから取り外すことができる。したがって、テスト後に良品チップを別のパッケージ基板に実装するチップのリペアやテスト基板の再利用も可能となる。

また、半導体チップのはんだバンプとコンタクトシートの接続電極をはんだ接続することによってテスト時に半導体チップやパッケージに加わる機械的な荷重を少なくし、テスト装置を機械的動作部の少ないシンプルな構成にすることができる。

次に、図６を参照して第３の実施の形態を説明する。
この実施の形態では、メッキ層を利用してコンタクトシートをテスト基板に固定する工程を説明する。図６は、コンタクトシートをテスト基板に固定する工程断面図である。図６に示すように、コンタクトシート３０は、例えば、ＰＴＦＥやポリイミド、アラミドを含む液晶性ポリマーなどの絶縁材料から構成された多孔質体層３０´とこの多孔質体層３０´に一面が埋め込まれ、他面が露出した接続電極３１から構成されている。多孔質体層３０´の孔径は、０．０１〜２０μｍ程度であることが望ましい。この多孔質体層の孔は、三次元的に連続している。接続電極３１は、多孔質体層３０´の上面以下に埋め込まれており、多孔質体層３０´の上面（半導体チップを搭載する面）から埋め込まれた接続電極３１の上面間のギャップｇは、１０μｍ以下、より好ましくは０．０１〜５μｍ以下になっている。このギャップｇの深さは、電子部品の電極もしくは端子などに用いられるはんだバンプの染み込み易さにより決められる。接続電極３１は、コンタクトシート３０の中央部分に縦横に配列されている。そして、電子部品をテスト装置に搭載するに際して、このコンタクトシート３０の接続電極３１は、半導体チップなど電子部品の電極もしくは端子と相対するように配置されている。

次に、接続電極３１が露出した面をテスト装置のテスト基板２０に対向させ、接続電極３１を基板電極２１に位置を合わせて搭載する（図６（ａ））。次に、電解めっきなどにより多孔質体層３０´内部の接続電極３１表面にめっき処理を行ってテスト基板と多孔質体層３０´とを一体化させる。この後、半導体チップなどの電子部品をコンタクトシートにはんだ溶融接続してテストを行う。

テスト終了後に半導体チップをコンタクトシートから取り外すと、図３に示すように、はんだバンプは、多孔質体層の表面において、多孔質体に染み込んだ部分と染み込まなかった部分の界面で破断するので、半導体チップは、機械的に取り外される。また、液体に浸せきして超音波をかけても取り外すことが可能であり、このときフラックスの洗浄も同時に行うようにすると工程としてより効率的である。さらに、コンタクトシートの表面から埋め込まれた接続電極の表面までのギャップ量を所定の値に決めて置くと、はんだバンプが多孔質体層内に染み込む量を正確に制御することができる。

以上のように、多孔質体層の内部に電極があるようなコンタクトシートと半導体チップなどをはんだ接続する場合、テスト後に電極破壊や同一半導体チップ内で引き剥がし後のバンプはんだ量のバラツキが拡大するのを防止しながら半導体チップをコンタクトシートから取り外すことができる。したがって、テスト後に良品チップを別のパッケージ基板に実装するチップのリペアやテスト基板の再利用も可能となる。

また、半導体チップのはんだバンプとコンタクトシートの接続電極をはんだ接続することによってテスト時に半導体チップやパッケージに加わる機械的な荷重を少なくし、テスト装置を機械的動作部の少ないシンプルな構成にすることができる。

さらに、テスト後の被検査電子部品の引き剥がしでは、めっき処理により、はんだ接続側よりもテスト基板側の方の接続強度が強くなるため、電子部品側のみを引き剥がすことが可能になる。

次に、図７を参照して第４の実施の形態を説明する。
この実施の形態では、テスト基板に密着して形成されたコンタクトシートを説明する。図７は、テスト基板上に形成されたコンタクトシートの断面図である。例えば、図８に示すテスト装置を構成するテスト基板２０は、表面に基板電極２１が形成されている。この基板電極２１を被覆するように厚さ５μｍ以下の薄い多孔質体層４０´が貼り付け形成されている。ここで用いるコンタクトシート４０には接続電極が設けられていないので、多孔質体層そのものがコンタクトシートである。半導体チップ又はウェハのはんだバンプをテスト基板２０の基板電極２１に位置合わせして搭載し、リフローすることにより半導体チップ又はウェハ側のはんだが基板電極と溶融接続される。

他の実施の形態とは異なり、ここではテスト基板の基板電極がコンタクトシートの接続電極の役割をしているので、半導体チップ又はウェハとコンタクトシート及びテスト基板とが同時に固定される。

コンタクトシート４０は、例えば、ＰＴＦＥやポリイミド、アラミドを含む液晶性ポリマーなどの絶縁材料から構成された多孔質体層４０´から構成されている。多孔質体層４０´の孔径は、０．０１〜２０μｍ程度であることが望ましい。この孔は、三次元的に連続している。基板電極２１は、多孔質体層４０´の上面以下に被覆されており、多孔質体層４０´の上面から基板電極２１の表面間のギャップｇは、１０μｍ以下、より好ましくは０．０１〜５μｍ以下になっている。このギャップｇの深さは、半導体チップなどの電子部品の電極もしくは端子などに用いられるはんだバンプの染み込み易さにより決められる。

半導体チップ又はウェハをテスト装置に搭載するに際して、このコンタクトシート４０が被覆する基板電極２１は、半導体チップ又はウェハなど電子部品の電極もしくは端子と相対するように配置されている。

テスト終了後に半導体チップをコンタクトシートから取り外すと、はんだバンプは、多孔質体層の表面において、多孔質体に染み込んだ部分と染み込まなかった部分の界面で破断するので、半導体チップは、機械的に取り外される。また、液体に浸せきして超音波をかけても取り外すことが可能であり、このときのフラックスの洗浄も同時に行うようにすると工程としてより効率的である。

さらに、コンタクトシートの表面から基板電極の表面までのギャップ量を所定の値に決めて置くと、はんだバンプが多孔質体層内に染み込む量を正確に制御することができる。

以上のように、コンタクトシートと半導体チップなどをはんだ接続する場合、テスト後に電極破壊や同一半導体チップ内で引き剥がし後のバンプはんだ量のバラツキが拡大するのを防止しながら半導体チップをコンタクトシートから取り外すことができる。したがって、テスト後に良品チップを別のパッケージ基板に実装するチップのリペアやテスト基板の再利用も可能となる。

また、半導体チップのはんだバンプとコンタクトシートの接続電極をはんだ接続することによってテスト時に半導体チップやパッケージに加わる機械的な荷重を少なくし、テスト装置を機械的動作部の少ないシンプルな構成にすることができる。

次に、図４を参照して第５の実施の形態を説明する。
以上説明したように、本発明において、コンタクトシートと半導体チップなどをはんだ溶融接続する場合、テスト後に電極破壊や同一半導体チップ内で引き剥がし後のバンプはんだ量のバラツキが拡大するのを防止しながら半導体チップなどをコンタクトシートから取り外すことができる。したがって、テスト後に良品チップを別のパッケージ基板に実装する半導体チップのリペアが可能となる。

図４は、テストの結果良品であると判定された半導体ウェハが搭載されてパッケージ化されたコンタクトシートの部分断面図である。例えば、第１の実施の形態による方法で、電子部品であるシリコンなどの半導体ウェハにバーンインなどのテスト実施した後、良品チップを有する半導体ウェハが搭載されたコンタクトシートについて、半導体ウェハ５０に設けられた電極であるはんだバンプ５１の周囲と、コンタクトシート５２を構成する多孔質体層５２´部分に樹脂５４を含浸させる。この後、接続電極５３にＢＧＡボールを取り付け、コンタクトシート５２を裁断するといった組立工程を実施して半導体パッケージを作成する。この実施の形態では、テスト工程と接続工程を同時に行うことにより、工程を削減することができる。

次に、図１２乃至図１６を参照して第６の実施の形態を説明する。
この実施の形態では、多孔質体層の一部にはんだ誘導体層が充填されたコンタクトシートを説明する。図１２乃至図１４は、コンタクトシートの部分断面図、図１５は、コンタクトシートの一部を拡大した部分断面図、図１６は、はんだ誘導体層を形成する工程を模式的に示した図である。図１２に示すように、コンタクトシート６０は、例えば、ＰＴＦＥ（ポリテトラフルオロエチレン）やポリイミド、アラミドを含む液晶性ポリマーなどの絶縁材料から構成された多孔質体層６０´とこの多孔質体層６０´に埋め込まれた接続電極６１と多孔質体層６０´の一部に充填されたはんだ誘導体層６２から構成されている。多孔質体層６０´の孔径は、０．０１〜２０μｍ程度であることが望ましい。この多孔質体層６０´の孔は、三次元的に連続している。接続電極６１は、多孔質体層６０´の上面以下に埋め込まれており、多孔質体層６０´の上面から埋め込まれた接続電極６１の表面間のギャップｇは、５μｍ以上、より好ましくは１０μｍ以上になっている。なお、ギャップｇは、例えばはんだ誘導体層６２としてＳｎを用いるとともに直径が１００μｍの接続電極６１を作成する場合、電気抵抗値の許容範囲から４００μｍ以下が好ましい。また、はんだ誘導体層６２が充填されている部分以外の多孔質体層６０´の部分には、樹脂が含浸されていてもよい。接続電極６１は、コンタクトシート６０の中央部分に縦横に配列されている。接続電極６１の上面は多孔質体層６０´に埋め込まれており、接続電極６１の下面は、多孔質体層６０´の下面から露出している。

はんだ誘導体層６２は、多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分及び接続電極６１の側面付近の多孔質体層６０´の部分に充填されている。はんだ誘導体層６０は、少なくとも多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分に充填されていればよく、図１２に示されるものの他、図１３（ａ）に示されるようにはんだ誘導体層６２が多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分のみに充填されたもの、或いは図１３（ｂ）に示されるようにはんだ誘導体層６２が多孔質体層６０´の上面と接続電極６１の上面との間及び多孔質体層６０´の下面と接続電極６１の下面との間の多孔質体層６０´の部分及び接続電極６１の側面付近の多孔質体層６０´の部分に充填されたものであってもよい。また、図１４（ａ）及び図１４（ｂ）に示されるようにはんだ誘導体層６２を多孔質体層６０´上に盛り上がるように形成してもよい。ここで、図１３（ｂ）及び図１４（ｂ）の場合において、多孔質体層６０´の上面及び下面から埋め込まれた接続電極６１の表面間のギャップｇ１，ｇ２は、５μｍ以上、より好ましくは１０μｍ以上になっている。また、図１３（ａ）及び図１４（ａ）において、多孔質体層６０´上面からのはんだ誘導体層６２の高さｈは、約２０μｍ以下であることが好ましい。高さｈが２０μｍを超えると、はんだ誘導体層６２をはんだバンプ１１の組成に近いＳｎ又はＳｎを含む合金から構成した場合であっても、Ｓｎ又はＳｎを含む合金がはんだバンプ１１に許容できないほど拡散してしまい、はんだバンプ１１の組成が変化してしまうからである。

また、はんだ誘導体層６２が充填されているとは、はんだ誘導体層６２を構成している物質が、例えば、図１５（ａ）に示されるように多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分に分散している場合、図１５（ｂ）に示されるようにその部分の多孔質体の表面をコートしている場合、図１５（ｃ）に示されるようにその部分に敷き詰められている場合等が挙げられる。

はんだ誘導体層６２は、Ｓｎ、又はＳｎ−Ｐｂ、Ｓｎ−Ａｇ等のＳｎを含む合金、その他３００℃以下の融点を有する金属等から構成することが可能である。ここで、融点が３００℃以下の金属としたのは、検査する電子部品や検査用基板の耐熱性からである。なお、図１５（ａ）及び図１５（ｂ）の場合には、はんだ誘導体層６２を上記のものの他、はんだバンプ１１に対してぬれ性の良い樹脂等から構成してもよい。ここで、はんだ誘導体層６２は、ギャップ全てが、図１５（ａ）、（ｂ）、および（ｃ）の一形態によってのみ構成される必要は無く、例えば、図１５（ｃ）のような層と図１５（ａ）のような層の２層構造や、それぞれの層から構成される多層構造をとっていても良い。

このようなはんだ誘導体層６２は、例えば、次のようにして形成することができる。まず、図１６（ａ）に示されるように多孔質体層６０´に接続電極６１が埋め込まれたものの下面にカソード電極６３を取り付ける。カソード電極６３には、多孔質体層６０´の厚みよりも高い柱状部６３´が形成されており、柱状部６３´を接続電極６１が埋め込まれた部分と接触するように多孔質体層６０´に取り付ける。ここで、柱状部６３´の高さを多孔質体層６０´の厚みよりも高くしたのは、柱状部６３´以外のカソード電極６３の部分上に位置する多孔質体層６０´の部分にめっきが埋め込まれるのを抑制するためである。また、カソード電極６３と対向するように、かつカソード電極６３との間に多孔質体層６０´が配置されるようにアノード電極６４を配置する。そして、図１６（ｂ）に示されるようにこれらのものを例えば電解Ｓｎめっき液のような電解めっき液に浸漬させるとともにアノード電極６４とカソード電極６３との間に電圧を印加して、電解めっきを施す。これにより、多孔質体層６０´内にめっきが入り込んで、接続電極６１の周囲にめっきが施され、図１２に示されるはんだ誘導体層６２が形成される。なお、無電解めっきによりはんだ誘導体層６２を形成することも可能である。この場合、例えば、多孔質体層６０´に接続電極６１が埋め込まれたものを無電解めっき液に浸漬させることによりはんだ誘導体層６２を形成することができる。

次に、電子部品をテスト装置に搭載後、電子部品をテストする動作を説明する。テスト装置は、例えば、図８に示すものを用い、半導体チップ又はウェハ１０を搭載したコンタクトシート６０を各接続電極６１が各基板電極２１に接するようにテスト基板２０上に載置してからバーンインテストなどのテストを実施する。ここで、半導体チップ又はウェハ１０をコンタクトシート６０に搭載する際には、コンタクトシート６０と半導体チップ又はウェハ１０とをそれぞれの接続電極６１及びはんだバンプ１１が対向するように配置し、接続電極６１又ははんだ誘導体層６２とはんだバンプ１１とをはんだ接続する。具体的には、例えば、はんだ誘導体層６２を構成する物質が、図１５（ａ）のように多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分に分散している場合及び図１５（ｂ）のようにその部分の多孔質体の表面をコートしている場合には、はんだバンプ１１は接続電極６１に溶融接続され、はんだ誘導体層６２を構成する物質が、図１５（ｃ）のように多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分に敷き詰められている場合には、はんだバンプ１１ははんだ誘導体層６２に溶融接続される。

本実施の形態では、第１の実施の形態で説明した効果に加えて、以下のような効果を有する。はんだ誘導層６２を構成している物質が多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分に分散している場合及びその部分の多孔質体の表面をコートしている場合には、多孔質体層６０´内におけるはんだバンプ１１のぬれ性を向上させることができるので、はんだバンプ１１が多孔質体層６０´内に染み込み易くなる。これにより、ギャップｇ，ｇ１，ｇ２が５μｍ以上であっても、はんだバンプ１１を接続電極６２に接続させることができる。また、ギャップｇ，ｇ１，ｇ２が５μｍ以上であるので、接続電極６２を構成する物質が多孔質体層６０´上のはんだバンプ１１の部分に拡散し難くなり、コンタクトシート６０から引き剥がした後の半導体チップ又はウェハ１０側のはんだバンプ１１の組成変化を抑制することができる。

はんだ誘導体層６２を構成する物質がＳｎ又はＳｎを含む合金であり、かつ多孔質体層６０´の上面と接続電極６１の上面との間の多孔質体層６０´の部分に敷き詰められている場合には、はんだバンプ１１がはんだ誘導体層６２を介して接続電極６１に電気的に接続されるので、接続電極６１を構成する物質がはんだバンプ１１内に拡散し難くなり、はんだバンプ１１の組成変化を抑制することができる。ここで、はんだ誘導体層６２を構成するＳｎ又はＳｎを含む合金がはんだバンプ１１内に拡散することが考えられるが、Ｓｎ又はＳｎを含む合金ははんだバンプ１１と近い組成を有しているために、はんだバンプ１１内にＳｎ又はＳｎを含む合金が拡散した場合であっても、はんだバンプ１１の組成変化は許容することができるほど小さい。

はんだ誘導体層６２を形成することにより、はんだバンプ１１をコンタクトシート６０から引き剥がした後の半導体チップ又はウェハ１０側のはんだバンプ１１の平坦性を向上させることができ、はんだバンプ１１の体積変動を低減させることができる。

次に、図１７乃至図１９を参照して第７の実施の形態を説明する。
この実施の形態では、接続電極が設けられておらず、かつ多孔質体層の一部にはんだ誘導体層が充填されたコンタクトシートを説明する。図１７及び図１８は、コンタクトシートの部分断面図、図１９は、はんだ誘導体層を形成する工程を模式的に示した図である。図１７に示されるように、コンタクトシート７０は、例えば、ＰＴＦＥ（ポリテトラフルオロエチレン）やポリイミド、アラミドを含む液晶性ポリマーなどの絶縁材料から構成された多孔質体層７０´と多孔質体層７０´の一部に充填されたはんだ誘導体層７１から構成されている。多孔質体層７０´の孔径は、０．０１〜２０μｍ程度であることが望ましい。この多孔質体層７０´の孔は、三次元的に連続している。多孔質体層７０´の厚さｄは、例えばはんだ誘導体層７１としてＳｎを用いるとともに直径が１００μｍのはんだ誘導体層７１を作成する場合、電気抵抗値の許容範囲から４００μｍ以下が好ましい。また、はんだ誘導体層７１が充填されている部分以外の多孔質体層７０´の部分には、樹脂が含浸されていてもよい。

はんだ誘導体層７１は、多孔質体層７０´の一部に、かつ多孔質体層７０´の上面から下面まで充填されている。はんだ誘導体層７１は、少なくとも多孔質体層７０´の一部に充填されていればよく、図１８に示されるようにはんだ誘導体層７１を多孔質体層７０´上に盛り上がるように形成してもよい。図１８において、多孔質体層７０´上面からのはんだ誘導体層７１の高さｈは、約２０μｍ以下であることが好ましい。高さｈが２０μｍを超えると、はんだ誘導体層７１をはんだバンプ１１の組成に近いＳｎ又はＳｎを含む合金から構成した場合であっても、Ｓｎ又はＳｎを含む合金がはんだバンプ１１に許容できないほど拡散してしまい、はんだバンプ１１の組成が変化してしまうからである。また、はんだ誘導体層７１が充填されているとは、第６の実施の形態と同意義である。

はんだ誘導体層７１は、Ｓｎ、又はＳｎ−Ｐｂ、Ｓｎ−Ａｇ等のＳｎを含む合金、その他３００℃以下の融点を有する金属等から構成することが可能である。ここで、融点が３００℃以下の金属としたのは、検査する電子部品や検査用基板の耐熱性からである。なお、はんだ誘導層７１を構成している物質が多孔質体層７０´内に分散している場合及び多孔質体の表面をコートしている場合には、はんだ誘導体層６２を上記のものの他、はんだバンプ１１に対してぬれ性の良い樹脂等から構成してもよい。さらに、はんだ誘導体層７１は、ギャップ全てが、一形態によってのみ構成される必要は無く、例えば、多孔質体層７０´内に分散している層と充填されている層との多層構造といった構成をとっても構わない。

このようなはんだ誘導体層７１は、例えば、次のようにして形成することができる。まず、多孔質体層７０´の上面又は下面にカソード電極７２を取り付ける。カソード電極７２には、多孔質体層７０´の厚みよりも高い柱状部７２´が形成されており、柱状部７２´に多孔質体層７０´を取り付ける。ここで、柱状部７２´の高さを多孔質体層７０´の厚みよりも高くしたのは、柱状部７２´以外のカソード電極７２の部分上に位置する多孔質体層７０´の部分にめっきが埋め込まれるのを抑制するためである。また、カソード電極７２と対向するように、かつカソード電極７２との間に多孔質体層７０´が配置されるようにアノード電極７３を配置する。そして、図１９（ｂ）に示されるようにこれらのものを例えば電解Ｓｎめっき液のような電解めっき液に浸漬させるとともにアノード電極７３とカソード電極７２との間に電圧を印加して、電解めっきを施す。これにより、多孔質体層７０´内にめっきが入り込み、図１７に示されるはんだ誘導体層７１が形成される。なお、無電解めっきによりはんだ誘導体層７１を形成することも可能である。

次に、電子部品をテスト装置に搭載後、電子部品をテストする動作を説明する。テスト装置は、例えば、図８に示すものを用い、基板電極２１上にはんだ誘導体層７１が位置するようにコンタクトシート７０をテスト基板２０上に載置し、その後、それぞれの基板電極２１とはんだバンプ１１が対向するように配置して基板電極２１又ははんだ誘導体層７１とはんだバンプ１１をはんだ接続してからバーンインテストなどのテストを実施する。ここで、基板電極２１又ははんだ誘導体層７０とはんだバンプ１１をはんだ接続する際には、例えば、はんだ誘導体層７１を構成する物質が、多孔質体層７０´内に分散している場合及び多孔質体の表面をコートしている場合には、はんだバンプ１１は基板電極２１に溶融接続され、はんだ誘導体層７１を構成する物質が、多孔質体層７０´内に敷き詰められている場合には、はんだバンプ１１ははんだ誘導体層６２に溶融接続される。

本実施の形態では、第４の実施の形態で説明した効果に加えて、以下のような効果を有する。はんだ誘導層７１を構成している物質が多孔質体層７０´内に分散している場合及び多孔質体の表面をコートしている場合には、多孔質体層７０´内におけるはんだバンプ１１のぬれ性を向上させることができるので、はんだバンプ１１が多孔質体層７０´内に染み込み易くなる。これにより、厚さｄが５μｍ以上であっても、はんだバンプ１１を基板電極２１に接続させることができる。また、厚さｄが５μｍ以上であるので、基板電極２１を構成する物質が多孔質体層７０´上のはんだバンプ１１の部分に拡散し難くなり、コンタクトシート７０から引き剥がした後の半導体チップ又はウェハ１０側のはんだバンプ１１の組成変化を抑制することができる。

はんだ誘導体層７１を構成する物質がＳｎ又はＳｎを含む合金であり、かつ多孔質体層７０´内の少なくとも一部に敷き詰められている場合には、はんだバンプ１１がはんだ誘導体層７１を介して基板電極２１に電気的に接続されるので、基板電極２１を構成する物質がはんだバンプ１１内に拡散し難くなり、はんだバンプ１１の組成変化を抑制することができる。ここで、はんだ誘導体層７１を構成するＳｎ又はＳｎを含む合金がはんだバンプ１１内に拡散することが考えられるが、Ｓｎ又はＳｎを含む合金ははんだバンプ１１と近い組成を有しているために、はんだバンプ１１内にＳｎ又はＳｎを含む合金が拡散した場合であっても、はんだバンプ１１の組成変化は許容することができるほど小さい。

はんだ誘導体層７１を形成することにより、はんだバンプ１１をコンタクトシート７１から引き剥がした後の半導体チップ又はウェハ１０側のはんだバンプ１１の平坦性を向上させることができ、はんだバンプ１１の体積変動を低減させることができる。

次に、本発明において用いられる多孔質体を説明する。
多孔質体としては、具体的にはポリマー材料等のシートに三次元連続空孔が形成された多孔質シートやポリマー繊維やセラミックス繊維を三次元網目状に絡めたクロスや不織布等が用いられる。具体的には、例えば、ポリプロピレン、ポリテトラフルオロエチレン等の結晶性ポリマーのシートを延伸して製作したものや、ポリマーのスピノーダル分解やミクロ相分離等の相分離現象を利用して形成したポリイミド等の多孔質体でも良い。クロスや不織布としてはセラミック繊維やポリマー繊維から製作したものが用いられる。

セラミック繊維としては、例えば、シリカガラス繊維、アルミナ繊維、シリコンカーバイト繊維、チタン酸カリウム繊維等が用いられる。ポリマー繊維としては、例えば、芳香族ポリアミド繊維、芳香族ポリエステル繊維等の液晶性ポリマーや高Ｔｇポリマー繊維や、ＰＴＦＥ繊維等のフッ素系ポリマー繊維、ポリパラフェニレンスルフィド繊維、芳香族ポリイミド繊維、ポリベンゾオキサゾール誘導体繊維等が用いられる。上記セラミック繊維とポリマー繊維を混ぜても良いしセラミックスとポリマーの複合繊維でも良い。

クロスよりも不織布の方が三次元的に繊維が絡み合って、空孔径が均一であることから好ましい。更に不織布としては、例えば、メルトブロー法によって製作したポリマー繊維の不織布や芳香族ポリアミド等の液晶性ポリマーの繊維を細かく粉砕して得られる直径が０．１〜０．３μｍ程度の微細な繊維を漉いた不織布などが繊維径が微細で空孔径も均一であることから好ましい。これらの不織布は寸法安定性を向上させるために、繊維同士を溶着させたり、ポリマー等をコーティングすることによって、繊維同士がずれたりしないようにするのが良い。

これらの多孔質体の中でも、ポリテトラフルオロエチレンを延伸した多孔質体や相分離現象を利用して形成したポリイミド等の多孔質体や液晶性ポリマーの微細繊維の不織布が三次元的に均質で異方性が少ない多孔質構造を有し、空孔径が均一なことから好ましい。

本発明の第１の実施の形態に係るコンタクトシートの部分断面図。 本発明の第１の実施の形態に係るコンタクトシートと電子部品との接続構造を示す工程の部分断面図。 本発明の第１の実施の形態に係る電子部品をコンタクトシートから取り外した状態を説明するコンタクトシートと電子部品の部分断面図。 本発明の第５の実施の形態に係るテストの結果良品であると判定された半導体ウェハが搭載されてパッケージ化されたコンタクトシートの部分断面図。 本発明の第２の実施の形態に係るコンタクトシートの部分断面図。 本発明の第３の実施の形態に係るコンタクトシートをテスト基板に固定する工程部分断面図。 本発明の第４の実施の形態に係るテスト基板上に形成されたコンタクトシートの断面図。 本発明の第１の実施の形態に係るコンタクトシートを介して電子部品とテスト回路とを電気的に接続する状態を説明するテスト装置の概略断面図。 本発明の第１の実施の形態に係るコンタクトシートの斜視図。 本発明の第１の実施の形態に係る電子部品の一例であるＢＧＡパッケージの断面図。 本発明の第１の実施の形態に係るコンタクトシートを介して電子部品とテスト回路とを電気的に接続する状態を説明するテスト装置の概略断面図。 本発明の第６の実施の形態に係るコンタクトシートの部分断面図。 本発明の第６の実施の形態に係るコンタクトシートの部分断面図。 本発明の第６の実施の形態に係るコンタクトシートの部分断面図。 本発明の第６の実施の形態に係るコンタクトシートの一部を拡大した部分断面図。 本発明の第６の実施の形態に係るはんだ誘導体層を形成する工程を模式的に示した図。 本発明の第７の実施の形態に係るコンタクトシートの部分断面図。 本発明の第７の実施の形態に係るコンタクトシートの部分断面図。 本発明の第６の実施の形態に係るはんだ誘導体層を形成する工程を模式的に示した図。

符号の説明

１，２４，２９，３０，４０，５２，６０，７０…コンタクトシート、１´，２４´，２７´，２８，３０´，４０´，５２´，６０´，７０´…多孔質体層、２，２５，３１，５３，６１…接続電極、３…内部の配線、４…フラックス、１０，１２，５０…半導体チップ又はウェハ、１１，５１…はんだバンプ、１１´…多孔質体層内に染み込んだはんだ部分、１３…アンダーフィル樹脂、１４…配線基板、１５…はんだボール（ＢＧＡボール）、１６…樹脂封止体、２１…テスト基板、２２…配線、２３…テスト回路、３２…めっき層、５４…樹脂、６２，７１…はんだ誘導体層。

Claims (10)

1. 電子部品と，
   絶縁性多孔質体層と，前記絶縁性多孔質体層の少なくとも一方の主面より下に埋め込まれる接続電極と，前記絶縁性多孔質体層の前記少なくとも一方の主面と前記接続電極との間の前記絶縁性多孔質体層の少なくとも一部に充填されるはんだ誘導体と，を有するテスト用コンタクトシートと，
   前記電子部品の電極もしくは端子と前記はんだ誘導体との間を電気的に接続する，はんだと，
   を具備することを特徴とする電子部品複合体。
2. 前記絶縁性多孔質体層の前記少なくとも一方の主面から前記接続電極までのギャップ量は，１０μｍ以下であることを特徴とする請求項１に記載の電子部品複合体。
3. 前記はんだ誘導体は，Ｓｎ又はＳｎを含む合金から構成されていることを特徴とする請求項１または２に記載の電子部品複合体。
4. 電子部品と，
   接続電極が埋め込まれた絶縁性ビア層と，前記絶縁性ビア層の対向する２つの主面に形成された絶縁性多孔質体層と，前記絶縁性多孔質体層の少なくとも一部に充填されるはんだ誘導体と，を有するテスト用コンタクトシートと，
   前記電子部品の電極もしくは端子と前記はんだ誘導体との間を電気的に接続する，はんだと，
   を具備することを特徴とする電子部品複合体。
5. 電子部品と，
   絶縁性多孔質体層と，Ｓｎ又はＳｎを含む合金から構成され，前記絶縁性多孔質体層の少なくとも一部に充填されるはんだ誘導体と，を有するテスト用コンタクトシートと，
   前記電子部品の電極もしくは端子と前記はんだ誘導体との間を電気的に接続する，はんだと，
   を具備することを特徴とする電子部品複合体。
6. テスト回路と，前記テスト回路と電気的に接続されるテスト用コンタクトシートと，を有し，
   このテスト用コンタクトシートが，絶縁性多孔質体層と，前記絶縁性多孔質体層の少なくとも一方の主面より下に埋め込まれる接続電極と，前記絶縁性多孔質体層の前記少なくとも一方の主面と前記接続電極との間の前記絶縁性多孔質体層の少なくとも一部に充填されるはんだ誘導体と，を備える，
   電子部品のテスト装置を用いる電子部品のテスト方法であって，
   前記電子部品のテスト装置の前記テスト用コンタクトシート上に被テスト用電子部品を搭載させ，前記電子部品の電極であるはんだバンプ又はボールを前記はんだ誘導体に接触させ，加熱溶融して接合させる工程と，
   前記電子部品の前記はんだバンプ又はボールを前記はんだ誘導体に接合させて前記テスト回路に電気的に接続させてからこのテスト回路により前記電子部品をテストする工程と，
   前記テストが終了してから前記はんだバンプ又はボールを前記テスト用コンタクトシートから分離する工程と，
   を具備することを特徴とする電子部品のテスト方法。
7. 前記はんだバンプ又はボールを前記テスト用コンタクトシートから分離する工程において，前記はんだバンプ又はボールを多孔質体層を含む部分と含まない部分との界面において破断させて分離することを特徴とする請求項６に記載の電子部品のテスト方法。
8. 前記電子部品の電極であるはんだバンプ又はボールを前記絶縁性多孔質体層を介して前記接続電極又は前記はんだ誘導体に接触させ，加熱溶融して接合させる工程において，前記はんだバンプ又はボールを前記接続電極又は前記はんだ誘導体に接触させる前に，前記絶縁性多孔質体層と前記接続電極又は前記はんだ誘導体の界面及びその近傍にフラックスを染み込ませ，その後前記はんだバンプ又はボールを加熱溶融し接合させることを特徴とする請求項６又は請求項７に記載の電子部品のテスト方法。
9. テスト回路と，前記テスト回路と電気的に接続されるテスト基板と，前記テスト基板上に形成される基板電極と，テスト用コンタクトシートと，を有し，
   このテスト用コンタクトシートが，絶縁性多孔質体層と，Ｓｎ又はＳｎを含む合金から構成され，前記絶縁性多孔質体層の少なくとも一部に充填されるはんだ誘導体と，を備える，
   電子部品のテスト装置を用いる電子部品のテスト方法であって，
   前記電子部品のテスト装置の前記テスト用コンタクトシート上に被テスト用電子部品を搭載させ，前記電子部品の電極であるはんだバンプ又はボールを前記基板電極又は前記はんだ誘導体に接触させ，加熱溶融して接合させる工程と，
   前記電子部品の前記はんだバンプ又はボールを前記基板電極又は前記はんだ誘導体に接合させて前記テスト回路に電気的に接続させてからこのテスト回路により前記電子部品をテストする工程と，
   前記テストが終了してから前記はんだバンプ又はボールを前記テスト用コンタクトシートから分離する工程と，
   具備することを特徴とする電子部品のテスト方法。
10. テスト回路と，前記テスト回路と電気的に接続されるテスト用コンタクトシートと，を有し，
    このテスト用コンタクトシートが，絶縁性多孔質体層と，前記絶縁性多孔質体層の少なくとも一方の主面より下に埋め込まれる接続電極と，前記絶縁性多孔質体層の前記少なくとも一方の主面と前記接続電極との間の前記絶縁性多孔質体層の少なくとも一部に充填されるはんだ誘導体と，を備える，
    電子部品のテスト装置を用いる電子部品の製造方法であって，
    前記電子部品のテスト装置における前記テスト用コンタクトシート上に被テスト用電子部品を搭載させ，前記電子部品の電極であるはんだバンプ又はボールを前記絶縁性多孔質体層を介して前記接続電極又は前記はんだ誘導体に接触させ，加熱溶融して接合させる工程と，
    前記電子部品の前記はんだバンプ又はボールを前記接続電極又は前記はんだ誘導体に接合させて前記テスト回路に電気的に接続させてからこのテスト回路により前記電子部品をテストする工程と，
    前記テストが終了してから前記はんだバンプ又はボールを前記テスト用コンタクトシートから分離する工程と，
    前記テスト基板から離したテスト用コンタクトシートの内，前記テストにより良品と判定された電子部品が搭載されているテスト用コンタクトシートと前記電子部品との間及び前記テスト用コンタクトシートを構成する多孔質体層に樹脂を含浸させる工程と，
    前記テスト用コンタクトシート裏面において，前記接続電極に端子として用いられるはんだボールを取り付ける工程とを備えたことを特徴とする電子部品の製造方法。

Images