JP4411056B2

JP4411056B2 - バーンイン基板、およびバーンイン装置

Info

Publication number: JP4411056B2
Application number: JP2003396866A
Authority: JP
Inventors: 建一大井
Original assignee: Espec Corp
Current assignee: Espec Corp
Priority date: 2003-11-27
Filing date: 2003-11-27
Publication date: 2010-02-10
Anticipated expiration: 2023-11-27
Also published as: TW200518240A; JP2005156407A; US7199598B2; KR20050051557A; KR101158119B1; US20050116223A1; TWI351726B

Description

本発明は、半導体デバイスに対して初期不良を発見するためのバーンイン試験を実施するためのバーンイン装置、およびバーンイン装置において半導体デバイスを装着するためのバーンイン基板に関するものである。

最近のＣＰＵ（Central Processing Unit）は、その演算処理能力の増大に伴う高集積化のため、動作電流が増大する傾向にある。また、高集積化されたＣＰＵでは、回路パターン等の微細化による絶縁性の低下から漏れ電流も増加の一途を辿り、これも、ＣＰＵにおける消費電流の増加の要因となっている。このため、近年では、デバイス駆動用電源として１００アンペアを越える大電流を消費するような半導体デバイスの開発も進んでいる。

このようなハイパワーデバイス（大電流を消費する半導体デバイス）では、デバイス駆動用電源（Ｖ_ＤＤ）、接地側（ＧＮＤ）、および入出力信号の接続が多数必要となるため、一般的に、ＢＧＡ（Ball Grid Array）やＬＧＡ（Land Grid Array）と呼ばれるパッケージスタイルにて実装されている。

ＢＧＡやＬＧＡにて実装される半導体デバイスは、デバイス基板における裏面側（実装基板との対向面側）に、ピッチ１ｍｍ程度のマトリクス状に配された多数の電極パッド（デバイス電極）を有している。

また一般に、半導体デバイスは、その出荷前に良品，不良品の判別試験に加えて、初期不良を発見するためのバーンインと呼ばれる試験が実施される。バーンインでは、半導体デバイスに通常使用時よりも大きい負荷を与えて試験が実施される。

バーンイン試験では、バーンイン基板上に配設されたバーンインソケットに半導体デバイスを装着して実施される。バーンイン基板は、表面にデバイス電極の配置と同一のマトリックス上に電極パッドがパターニング形成されており、該電極パッドにＶ_ＤＤ，ＧＮＤや入出力信号の配線が施された多層プリント基板が用いられる。

前記バーンインソケットは、デバイス電極と同一のマトリクス状に配置されたコンタクトピンがデバイス電極とバーンイン基板の電極パッドとの両方に接触して電気的接続を図る。バーンインソケットは、一般的にバーンインに必要な電極部のみにコンタクトピンを配置してコスト低減を図るがかなり高価なものである。また、バーンイン基板も多層プリント基板を用いるため高価になり、複数個のバーンインソケットを搭載したバーンイン基板は非常に高額なものになる。

このように、バーンイン基板に多層プリント基板を用いたものとして、例えば、特許文献１ないし３が挙げられる。
特開平９−６８５５７号公報（公開日平成９年３月１１日）特開２０００−２２１２３４号公報（公開日平成１２年８月１１日）特許第３３９２７８３号公報（公開日平成１３年１月２６日）

上述したバーンイン試験は、初期故障を起こす可能性が高い潜在不良品を発見し、これを除去することを目的として実施される。このため、バーンイン試験中には、試験中に故障する半導体デバイスが当然ながら発生する。この時、故障した半導体デバイスの故障の形態によっては、半導体デバイスのＶ_ＤＤ−ＧＮＤ間に過電流が流れ、バーンイン基板やバーンインソケットを焼損させることがある。

従来のハイパワーデバイスは、消費電流が３０アンペア程度であったことからバーンイン基板を形成する多層プリント基板の一つないしは複数の導体層をＶ_ＤＤとＧＮＤとの配線層にして電流を供給していた。しかしながら、プリント基板の導体層（銅箔）の厚さは３５〜７０μｍと薄く、開発が進んでいる１００アンペアを越えるような大電流を消費するハイパワーデバイスへの給電は困難であるばかりか、導体抵抗に対し電流値の２乗に比例して増大する電流損失のためＶ_ＤＤの電圧降下や、配線導体の発熱、半導体デバイスの動作状態の変化に伴う消費電流の変化に高速に追従できない等の問題があるうえ、半導体デバイスの通常消費電流に対し配線層の最大電流容量に余裕が無いため、デバイス故障等による僅かの過電流によっても、Ｖ_ＤＤを供給する電源装置の過電流保護（OCP:Over Current Protector）が動作するまでの短時間にバーンイン基板が損傷することがある。

このような焼損は、殆ど修理不可能であるため、焼損したバーンイン基板は一部または全部が使用不可能となる。特に、大電流を消費するハイパワーデバイスほど焼損の危険性が高く、損失も多額になる。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、特にハイパワーデバイスに対してバーンインを実施するバーンイン装置において、バーンイン基板やバーンインソケットにおける焼損発生の危険性を低減し、さらに、焼損が発生した場合であってもその損失を低減することのできるバーンイン装置を実現することにある。

本発明に係るバーンイン基板は、上記課題を解決するために、半導体デバイスに対してバーンイン試験を実施するバーンイン装置に用いられ、複数の半導体デバイスを着脱可能に構成されていると共に、装着された該複数の半導体デバイスに対して電源の供給や信号の入出力の接続を介助するバーンイン基板において、装着された複数の半導体デバイスに対し、少なくとも信号の入出力を行うための配線を有するマザー基板と、装着される各半導体デバイス毎にマザー基板上に取付けられ、マザー基板と半導体デバイスとの間での信号の入出力、およびマザー基板以外からの半導体デバイスへの電源の供給を介助するユニット部材とを備えていることを特徴としている。

上記の構成によれば、バーンイン試験を実施される各半導体デバイスは、上記ユニット部材を介して、微弱な電流である入出力信号のやり取りをマザー基板との間で行い、大電流である駆動主電源をマザー基板以外から供給される。

ここで、上記マザー基板は信号の入出力用の配線を有するためプリント基板にて形成されるが、大電流である駆動主電源のやり取りには寄与しないため、ハイパワーデバイスに対してバーンインを実施する場合であっても、焼損発生の危険性が大幅に低減される。さらに、上記マザー基板は、その面積は大きなものを要するが、比較的微弱な電流のみを扱うものであるため、多層基板を用いる場合であってもその層数が大幅に増えることを回避でき、低コストで作成することが可能となる。

また、大電流である駆動主電源は、マザー基板以外（例えば、マザー基板とは別に配設された金属棒材（バスバー））からユニット部材を介して各半導体デバイスに供給される。ここで、ユニット部材に流れる駆動主電源による電流は１つの半導体デバイスに相当する分であるため、複数の半導体デバイスに対して設けられるマザー基板を介して駆動主電源を供給する場合に比べて流れる電流が小さくなり、過電流による焼損の可能性を低減できる。尚、上記半導体デバイスにおいて主電源以外に微小電流である副電源の供給を必要とする場合、上記マザー基板は信号の入出力のみでなく副電源の供給も行うものであっても良い。

また、バーンインが実施されている半導体デバイスにおいて故障が発生し、該半導体デバイスの装着されたユニット部材にて過電流による焼損が発生したとしても、その焼損は一つのユニット部材に留まり、バーンイン基板全体を交換するといった必要は生じないため、焼損が発生した場合の損失を低減することができる。

また、上記バーンイン基板において、上記ユニット部材は、上記マザー基板に形成された配線と電気的に接続される配線を有し、半導体デバイスに対して信号の入出力を行う分配基板と、上記半導体デバイスに動作用の主電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、上記分配基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなることを特徴としている。

上記の構成によれば、半導体デバイスは、配線基板より入出力信号を受け、電源供給用導体板および接地用導体板から大電流の駆動主電流を受けて駆動される。

半導体デバイスに動作用の主電源を供給するための電源供給用導体板および接地用導体板は、分配基板の配線を用いず、板厚の大きい導体板（例えば厚さ１ｍｍ程度の銅板）を用いることで従来に比べて極めて大きな導体断面積を確保でき、それゆえ、供給される電流が大きなものとなっても、導体の抵抗損失を最小限にできると共に、動作状態の変化による消費電流の変化にも高速に追従でき、安定した電源供給を行うことができる。

また、分配基板にはプリント基板（通常、多層基板）が使用されるが、該分配基板は主電源用の配線を有する必要が無いため、層数を低減することができ低コストに作成できる。

さらに、従来のバーンイン基板において、上記半導体デバイスが（通常、ソケットを用いて）バーンイン基板に取付けられる部分では、半導体デバイスの電極パッドのレイアウトに合わせて電極が配置されるため、高い配線密度が要求され、配線層の多層化が必至となる。これに対し、上記構成では、そのような高い配線密度の部分は、ユニット部材の分配基板に形成され、該分配基板は配線を拡張して配線密度を下げてからマザー基板の配線と接続されるため、マザー基板自体は、比較的配線密度の低いものとすることできる。分配基板自体はマザー基板に比べ面積が小さいため（面積比にして１／３０程度）多層基板としてもコストの上昇量は小さく、大面積であるマザー基板に配線密度の高い部分を持たせて層数の多い多層基板とするよりもコストが削減できる。

また、バーンインが実施される半導体デバイスの種類によって電極パッドの配置が異なっていたとしても、マザー基板の電極と半導体デバイスの電極との接続は、分配基板の配線を適切に設計することで容易に適合させることが可能となる。これにより、マザー基板においては、半導体デバイスの種類に関わり無く、共通のものとすることができるのでコストが削減できる。

本発明は、バーンインが同時に実施される複数の半導体デバイスに対して、入出力信号のやり取りを行うプリント基板において、過電流による焼損発生の危険性を大幅に低減することができると共に、焼損が発生した場合においてもその焼損を交換可能な一つのユニット部材に留め、焼損が発生した場合の損失を最小限とすることができる。

本発明の一実施形態について図１ないし図５に基づいて説明すると以下の通りである。すなわち、
先ず、半導体デバイスの構成を図２（ａ），（ｂ）を参照して説明する。半導体デバイス１０は、図２（ａ）に示すように、半導体チップ１０１をデバイス基板１０２上に搭載してなる構成である。また、デバイス基板１０２の裏面側（半導体チップ１０１の搭載面と反対側）には、マトリクス状に配置された多数の電極パッド１０３が形成され、デバイス基板１０２のおもて面側（半導体チップ１０１の搭載側）のプリント配線と接続されている。

なお、デバイス基板１０２の裏面の電極パッド１０３は、バーンイン時にその全てが用いられるものとは限らない。例えば、電源供給用に約１００個、ＧＮＤ用に約１００個、信号入出力用に約１００個程度である。

次に、上記半導体デバイス１０に対してバーンインを実施するバーンイン装置について以下に説明する。

本実施の形態に係るバーンイン装置は、図１（ａ）に示すように、該バーンイン装置に被試験体デバイスとなる半導体デバイス１０を取り付け、取り付けられた半導体デバイス１０に対して電源の供給および信号の入出力を行うために、デバイス駆動ユニット２０とマザー基板３０とを有する構成のバーンイン基板を備えている。先ずは、デバイス駆動ユニット２０の構成を、図３ないし図５を参照して以下に説明する。

ハイパワーデバイスである半導体デバイス１０は、一般的にＢＧＡやＬＧＡのパッケージスタイルが用いられ、バーンインは半導体デバイス１０の着脱が容易なソケットに装着して行われる。本実施の形態においても、ＢＧＡやＬＧＡに対応可能なソケット形式を用いたデバイス駆動ユニット２０を例示する。

デバイス駆動ユニット２０は、上から（半導体デバイス１０の装着側から）ソケット２１、分配基板２２、デバイス駆動用主電源導体板２３、接地導体板２４、補強板２５の順に積層され、これらをソケット取付ネジ２６で補強板２５に締結してなる構成である。また、分配基板２２、デバイス駆動用主電源導体板２３、接地導体板２４の各々の間には絶縁性フィルム２７が介在している。補強板２５は、これらの基板および導体板が撓みを生じないよう剛性の高い金属板とすることが好ましく、その場合、接地導体板２４と補強板２５との間にも絶縁性フィルム２７が介される。

上記分配基板２２は、半導体デバイス１０に対して、信号の入出力を行ったり、デバイス駆動用副電源（主電源Ｖ_ＤＤ１（副電源が存在する場合は主電源Ｖ_ＤＤをＶ_ＤＤ１と記する）よりも微小な電流による電源：Ｖ_ＤＤ２，Ｖ_ＤＤ３等）を供給したりするための基板であり、プリント基板にて形成される。

分配基板２２のおもて面（ソケット２１と接する面）において、半導体デバイス１０の設置領域には半導体デバイス１０の裏面の電極配置と同一の配置にてバーンインに必要な電極パッド（図示せず：Ｖ_ＤＤおよびＧＮＤを除く）が多数配置され、これら電極パッドと該分配基板２２の両端部に設けたピンヘッダ２８との間に入出力信号とデバイス駆動用副電源（主電源よりも微小な電流による電源：Ｖ_ＤＤ２，Ｖ_ＤＤ３等）との配線パターンが施される。また、分配基板２２において、Ｖ_ＤＤとＧＮＤとの電極配置に相当する位置には、分配基板の配線層と絶縁して貫通する適切な直径の孔が多数設けられている。

デバイス駆動用主電源導体板２３および接地導体板２４には、電気良導体の金属板（例えば銅）が用いられる。デバイス駆動用主電源導体板２３および接地導体板２４は、半導体デバイス１０がハイパワーデバイスであり供給される動作電流が大電流であることから、導体抵抗を低くして抵抗損失を抑制するために、板厚の大きな導体板（０．６ｍｍ〜２．０ｍｍ程度）として具備されることが好ましい。

デバイス駆動用主電源導体板２３および接地導体板２４における半導体デバイス１０の設置部分には、図５（ａ），（ｂ）に示すように、半導体デバイス１０裏面のＶ_ＤＤ電極およびＧＮＤ電極配置に相当する位置（すなわち、半導体デバイス１０のＶ_ＤＤおよびＧＮＤの電極レイアウトと一致する位置）に、多数のピン状導体２３１，２４１が圧入配設されている（尚、同図においてピン状導体の本数は簡略化されている）。ピン状導体２３１，２４１は、分配基板２２，デバイス駆動用主電源導体板２３，接地導体板２４がデバイス駆動ユニット２０として組み立てられた状態において、その先端が最上層の分配基板２２表面と同一面になるような長さを有し、圧入部分はデバイス駆動用主電源導体板２３および接地導体板２４の厚さを越えないようになっている。

また、デバイス駆動用主電源導体板２３には、接地導体板２４におけるピン状導体２４１と一致する位置にピン状導体２４１よりも大きな径を有する貫通孔２３２が形成されている。貫通孔２３２は、デバイス駆動用主電源導体板２３と接地導体板２４とを積層した際に、デバイス駆動用主電源導体板２３とピン状導体２４１とを非接触として、その間の絶縁性を確保する絶縁隙間となる。

デバイス駆動用主電源導体板２３および接地導体板２４におけるピン状導体２３１，２４１の圧入は、これらの導体板にエッチングにて微細孔をあけ、該微細孔にピン状導体２３１，２４１を圧入する方法が好適である。

分配基板２２、デバイス駆動用主電源導体板２３、接地導体板２４は、それぞれにおいて積層時の位置決め基準孔（デバイス駆動用主電源導体板２３、接地導体板２４では位置決め基準孔２３３，２４２：図５（ａ），（ｂ）参照）を有しており、これらの位置決め基準孔に絶縁性の位置決めピン２９を貫通させることによって基板面内方向の位置決めが正確になされる。

また、分配基板２２、デバイス駆動用主電源導体板２３、接地導体板２４のそれぞれは、これらを互いに位置決めして積層した際、半導体デバイス１０の設置部分が積層方向において所定の向きで重なるように位置決めされると共に、他の基板もしくは導体板と積層方向において重ならないように突出した部分を有する。

分配基板２２における突出部２２Ａは、デバイス駆動ユニット２０の周囲４辺のうち、対向する２辺に設けられており、デバイス駆動用主電源導体板２３における突出部２３Ａ，接地導体板２４における突出部２４Ａは、残りの対向する２辺のそれぞれに設けられている。分配基板２２における突出部２２Ａには上述したピンヘッダ２８が配置されている。また、デバイス駆動用主電源導体板２３における突出部２３Ａには電源接続用孔２３４が、接地導体板２４における突出部２４ＡにはＧＮＤ接続用孔２４３が設けられており、バーンイン装置に備えられた電源接続部あるいはＧＮＤ接続部となる後述するバスバー３３，３４と接続されている。

上記デバイス駆動ユニット２０において、分配基板２２，デバイス駆動用主電源導体板２３，接地導体板２４の積層順序は特に限定されるものではないが、副電源（Ｖ_ＤＤ２、Ｖ_ＤＤ３）のＧＮＤを接地導体板２４で共通化する場合、デバイス駆動用主電源導体板２３の電流よりさらに大きな電流が接地導体板２４に流れるため、デバイス駆動用主電源導体板２３より接地導体板２４を厚くする必要性があることを考慮すると、半導体デバイス１０との接続の容易性から分配基板２２を最上層（半導体デバイス１０に最も近い層）、次層にデバイス駆動用主電源導体板２３、最下層に接地導体板２４とすることが好ましい。こうすることで、下層の導体板から出るピン状導体を長くしなくてよい。

分配基板２２、デバイス駆動用主電源導体板２３、接地導体板２４が、その積層方向において重畳する領域にはソケット２１が配置される。

ソケット２１は、主に図３に示すように、大別して上枠部２１１と下台部２１２とから構成されている。上枠部２１１は、ソケット２１をデバイス駆動ユニット２０に固定すると共に、バーンインを実施する半導体デバイス１０をセットするための部材であり、その上面には半導体デバイス１０と同じのサイズの枠となるデバイス枠部２１３が設けられている。

また、下台部２１２は、半導体デバイス１０を載置するためのデバイス載置台２１４が基台部２１５に対して間にバネ２１６を介してフローティング状に取り付けられた構成となっている。さらに、下台部２１２では、デバイス載置台２１４および基台部２１５を双方向伸縮性のあるコンタクトピン２１７が貫通している。コンタクトピン２１７は、半導体デバイス１０の下面における電極パッド１０３と同ピッチのマトリクス状に配置されている。

尚、上記コンタクトピン２１７がマトリクス状に設けられているソケット２１では、該ソケット２１は半導体デバイス１０の電極レイアウトに関わらず使用が可能な汎用のものとなる。しかしながら、上記コンタクトピン２１７は、半導体デバイス１０の電極レイアウトに一致させて必要な箇所のみに配置することも可能である。この場合、そのようなソケット２１は、半導体デバイス１０の電極レイアウトに合わせて製作されるものとなるが、コンタクトピン２１７の使用本数を減らすことができ、ソケット２１の製造コストを下げることができる。

上記ソケット２１をデバイス駆動ユニット２０に取付けた状態では、分配基板２２、デバイス駆動用主電源導体板２３、接地導体板２４に対してさらにソケット２１の位置合わせも必要となる。このため、ソケット２１では、基台部２１５の下面に複数の位置決め突起２１８が設けられており、この位置決め突起２１８を分配基板２２に設けられた位置決め孔２２１と嵌合させることによってソケット２１が分配基板２２に対して位置決めされる。

バーンインが実施される半導体デバイス１０は、ソケット２１のデバイス載置台２１４に載置され、このときデバイス枠部２１３内にはめ込まれることによってソケット２１に対して位置決めされる。載置された半導体デバイス１０は、図示しない押圧機構によって下方に押圧される。この押圧力によって、デバイス載置台２１４が下降し、半導体デバイス１０の下面の電極パッド１０３がコンタクトピン２１７の上端と接する。

上記半導体デバイス１０において、信号入出力用の電極パッド１０３はコンタクトピン２１７Ａによって分配基板２２表面の電極パッド（図示せず）と接触する。電流供給用の電極パッド１０３はコンタクトピン２１７Ｂによってデバイス駆動用主電源導体板２３に圧入されたピン状導体２３１と接触する。そして、ＧＮＤ接続用の電極パッド１０３はコンタクトピン２１７Ｃによって接地導体板２４に圧入されたピン状導体２４１と接触する。

上記構成のデバイス駆動ユニット２０により、半導体デバイス１０は、分配基板２２より入出力信号や微小な駆動電流を受け、デバイス駆動用主電源導体板２３および接地導体板２４から大電流の駆動主電流を受けて駆動される。デバイス駆動用主電源導体板２３および接地導体板２４では、プリント基板の配線層を用いず、板厚の大きい導体板（例えば厚さ１ｍｍ程度の銅板）を用いることで従来に比べて極めて大きな導体断面積を確保でき、供給される電流が大きなものとなっても、導体の抵抗損失を最小限にできると共に、動作状態の変化による消費電流の変化にも高速に追従でき、安定した電源供給を行うことができる。

また、上記デバイス駆動用主電源導体板２３および接地導体板２４は、その板厚が自由に設定できるものであり、今後の更なる開発によって、さらに大電流かつ低電圧のデバイスが開発されたとしても板厚を大きくすることで（あるいは導体板の層数を増やすことで）容易に対応できる。このため、上記デバイス駆動ユニット２０をバーンイン装置に適用した場合、該バーンイン装置において直流電源装置や冷却装置の小型化を図ることができる。

次に、マザー基板３０の構成、および、マザー基板３０へのデバイス駆動ユニット２０の取付形態について図１（ａ），図１（ｂ）を参照して説明する。

マザー基板３０は、複数の半導体デバイス１０について同時にバーンイン試験を実施できるように、複数のデバイス駆動ユニット２０を搭載可能な面積を有するプリント基板で形成されており、その一辺にカードエッジ３１を有している。カードエッジ３１は、バーンイン装置における図示しないカードエッジコネクタに挿入嵌合され、デバイス駆動用副電源や入出力信号の伝達を行う。

マザー基板３０においてデバイス駆動ユニット２０が配設される所定の部分には、デバイス駆動ユニット２０の分配基板２２の両端部に設けたピンヘッダ２８と嵌合する位置にソケットヘッダ３２が設けられており、前記カードエッジ３１の電極とソケットヘッダ３２との間でデバイス駆動用副電源と入出力信号との配線パターンが施される。

また、デバイス駆動ユニット２０のデバイス駆動用主電源導体板２３および接地導体板２４に対して大電流を供給するＶ_ＤＤおよびＧＮＤ用の配線としては、電気良導体の棒材（例えば、銅）を用いたバスバー３３，３４をデバイス駆動副電源や入出力信号と絶縁してマザー基板３０上に布設し、Ｖ_ＤＤバスバー３３とＧＮＤバスバー３４とを所定間隔に固定する。

Ｖ_ＤＤバスバー３３およびＧＮＤバスバー３４のカードエッジ３１側に近い一端は、図示しない大電流ソケットのプラグとなるように、先端部を円柱状に加工されている。また、Ｖ_ＤＤバスバー３３およびＧＮＤバスバー３４の他端は、デバイス駆動ユニット２０が配設される所定の部分まで達し、デバイス駆動ユニット２０のデバイス駆動用主電源導体板２３および接地導体板２４が締結可能となるように雌ネジを有する。

図１（ａ）に示されるように、本実施の形態では、デバイス駆動ユニット２０の着脱を容易にするため、全てのバスバー３３，３４は、同一平面状に並べて布設されている。このため、デバイス駆動ユニット２０の配設位置、すなわちカードエッジ３１からの遠近によって、Ｖ_ＤＤバスバー３３およびＧＮＤバスバー３４の布設間隔が変化する。つまり、最もカードエッジ３１に近い位置に配設されるデバイス駆動ユニット２０では、これに接続されるＶ_ＤＤバスバー３３およびＧＮＤバスバー３４の布設間隔が該デバイス駆動ユニット２０に直結可能な間隔とされているが、それより遠い位置のデバイス駆動ユニット２０では、これに接続されるＶ_ＤＤバスバー３３およびＧＮＤバスバー３４の布設間隔がカードエッジ３１から遠くなるほど広がっている。このため、カードエッジ３１側から離れて配設されるデバイス駆動ユニット２０は、Ｖ_ＤＤバスバー３３およびＧＮＤバスバー３４の間隔を補正するための、アダプタ導体３５，３６を用いてＶ_ＤＤバスバー３３およびＧＮＤバスバー３４に接続されている。

しかしながら、Ｖ_ＤＤバスバー３３およびＧＮＤバスバー３４を曲げ加工するなどして、その布設間隔を調節すれば、アダプタ導体３５，３６を用いずに全てのデバイス駆動ユニット２０をＶ_ＤＤバスバー３３およびＧＮＤバスバー３４に直結することも可能である。

マザー基板３０へのデバイス駆動ユニット２０の搭載は、デバイス駆動ユニット２０の分配基板２２におけるピンヘッダ２８を、マザー基板３０のソケットヘッダ３２に挿入嵌合後、デバイス駆動ユニット２０のデバイス駆動用主電源導体板２３および接地導体板２４の端子部（すなわち、突出部２３Ａおよび２４Ａ）をＶ_ＤＤバスバー３３およびＧＮＤバスバー３４（またはアダプタ導体３５，３６）にネジ締結することによって全ての電気的接続が完了する。このように、デバイス駆動ユニット２０はマザー基板３０に対して、その取付けおよび取り外しが容易に行える。

尚、上記説明においては、デバイス駆動ユニット２０は、信号の入出力を行う分配基板２２のみをプリント基板とし、動作用の主電源を供給する部分はデバイス駆動用主電源導体板２３および接地導体板２４といった導体板を用いている。しかしながら、デバイス駆動ユニットにおいては、動作用の主電源を供給する部分をも多層プリント基板の特定の配線層にて形成したものも本発明に含まれる。

つまり、動作用の主電源を供給するために多層プリント基板の配線が用いられる場合であっても、その配線が１つの半導体デバイスのみに対応するデバイス駆動ユニット内に形成されるものであれば、複数の半導体デバイスに共通して用いられるマザー基板に主電源供給用の配線を形成する場合に比べて流れる電流は低減されるため、焼損防止の効果は得られるものである。

半導体装置のバーンイン装置、特にハイパワーＣＰＵ（中央演算処理装置）等のハイパワーデバイスのバーンイン装置に有効に供され、焼損発生の危険性を低減し、さらに、焼損が発生した場合であってもその損失を最小限とすることのできるバーンイン基板を安価に提供する。

本発明の実施形態を示すものであり、図１（ａ）はバーンイン基板の構成を示す平面図、図１（ｂ）は側面図である。半導体デバイスの構成を示す図であり、図２（ａ）は側面図、図２（ｂ）は底面図である。上記バーンイン基板に用いられるデバイス駆動ユニットの要部構成を示す図である。上記デバイス駆動ユニットの構成を示す図であり、図４（ａ）は平面図、図４（ｂ）は正面図、図４（ｃ）は側面図である。図５（ａ）はデバイス駆動ユニットにおけるデバイス駆動用主電源導体板の平面図、図５（ｂ）は接地導体板の平面図である。

符号の説明

１０半導体デバイス
２０デバイス駆動ユニット（ユニット部材）
２１ソケット
２２分配基板
２３デバイス駆動用主電源導体板（電源供給用導体板）
２４接地導体板（接地用導体板）
３０マザー基板
３３Ｖ_ＤＤバスバー
３４ＧＮＤバスバー

Claims

半導体デバイスに対してバーンイン試験を実施するバーンイン装置に用いられ、複数の半導体デバイスを着脱可能に構成されていると共に、装着された該複数の半導体デバイスに対して電源の供給や信号の入出力の接続を介助するバーンイン基板において、
装着された複数の半導体デバイスに対し、少なくとも信号の入出力を行うための配線を有するマザー基板と、
装着される各半導体デバイス毎にマザー基板上に取付けられ、マザー基板と半導体デバイスとの間での信号の入出力、およびマザー基板以外からの半導体デバイスへの電源の供給を介助するユニット部材と、
上記ユニット部材に接続されて、上記半導体デバイスへの電源をユニット部材毎に個別に供給する電気良導体の棒材からなる電源側バスバーおよび接地側バスバーとを備えており、
上記マザー基板は、その一辺に上記バーンイン装置のエッジコネクタに挿入嵌合されることによって入出力信号の伝達を行うカードエッジを有しており、
上記電源側バスバーおよび上記接地側バスバーは、全て同一平面状に平行に布設され、上記マザー基板のカードエッジ側に近い一端から電流を供給されるものであると共に、ユニット部材毎に接続される上記電源側バスバーと上記接地側バスバーとの布設間隔は上記カードエッジ側から遠くなるユニット部材に対するものほど広がっていることを特徴とするバーンイン基板。
上記ユニット部材は、
上記マザー基板に形成された配線と電気的に接続される配線を有し、半導体デバイスに対して信号の入出力を行う分配基板と、
上記半導体デバイスに上記電源側バスバーおよび上記接地側バスバーから供給される動作用の主電源を供給するための電源供給用導体板および接地用導体板とを、絶縁体を介して積層した構造を有し、
上記分配基板における動作信号の入出力用の電極パッドと、電源供給用導体板および接地用導体板における接続電極とを、同一の実装面内に半導体デバイスの電極レイアウトと一致するように配してなることを特徴とする請求項１に記載のバーンイン基板。
上記請求項１または２に記載のバーンイン基板を備えたことを特徴とするバーンイン装置。