JP4412640B2 - Substrate processing equipment - Google Patents
Substrate processing equipment Download PDFInfo
- Publication number
- JP4412640B2 JP4412640B2 JP2003200989A JP2003200989A JP4412640B2 JP 4412640 B2 JP4412640 B2 JP 4412640B2 JP 2003200989 A JP2003200989 A JP 2003200989A JP 2003200989 A JP2003200989 A JP 2003200989A JP 4412640 B2 JP4412640 B2 JP 4412640B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- substrate
- gas
- reaction chamber
- pin guide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 title claims description 77
- 239000007789 gas Substances 0.000 claims description 50
- 238000006243 chemical reaction Methods 0.000 claims description 33
- 238000003780 insertion Methods 0.000 claims description 14
- 230000037431 insertion Effects 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 11
- 239000011261 inert gas Substances 0.000 claims description 10
- 238000007599 discharging Methods 0.000 claims 1
- 238000005229 chemical vapour deposition Methods 0.000 description 17
- 239000011521 glass Substances 0.000 description 10
- 230000015572 biosynthetic process Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 5
- 239000002245 particle Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000012467 final product Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Landscapes
- Chemical Vapour Deposition (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、CVD(chemical vapor deposition)装置などの反応室内で基板を自動で昇降させる手段を設けた基板の処理装置に関する。
【0002】
【従来の技術】
LCD(liquid crystal display)のアレイ基板や半導体チップなどの製造における基板の成膜には、CVD装置などの成膜装置が使用される。周知のCVD装置は、真空または減圧された反応室内に基板を載置して、気相または化学反応によって基板上に材料を成膜する装置である。
【0003】
図2に示すように、CVD装置40は、基板42が収納され、CVDによる基板42の成膜をおこなったりするための反応室20と、反応室20において、基板42を下方から支えて昇降させる複数のピン32と、ピン32が挿入される筒状体で構成されたピンガイド34と、ピン32を下方から支えて昇降させるピンバー44と、を含む。反応室20の底部にはピン32が通るピン挿入穴が開いている。ピンガイド34を構成する筒状体の内周面35とピン32とは隙間を有する。ピン32の形状は例えば円柱状である。アレイ基板や半導体チップを自動で製造するために、反応室20への基板42の出し入れはロボットアーム46でおこなう。
【0004】
CVD装置40のピン32とピンガイド34の材料は成膜やクリーニング時に使用するガスの特性上、セラミックを使用している。そのために、ピン32を昇降させると、ピンガイド34の内周面35とピン32との隙間も真空または減圧下であるので、ピン32とピンガイド34の接触抵抗が大きい。図3に示すように、時にはピン32がピンガイド34にかじりつくことがある。
【0005】
ピン32やピンガイド34の表面を滑らかに加工しても、図4に示すように、反応室20からのプロセスガスがピン32とピンガイド34の隙間に入り込み、ピン32の表面やピンガイド34の内周面35にプロセスガスによるパーティクル36が付着し、ピン32が昇降しにくくなる。LCDのアレイ基板であれば、基板42はガラス基板であるため、ピン32がかじりつくことによって、ロボットアーム46にてガラス基板42を搬出時に、基板の受け渡しが上手くいかず、ガラス基板が割れてしまう恐れがある。
【0006】
また、一般的にLCDのアレイ基板の製造であれば、1枚のガラス基板から複数枚のアレイ基板が製造される。したがって、1枚のガラス基板が大きくなり、ガラス基板の重量および厚みによってはガラス基板がたわんでしまう。ガラス基板がたわむことによって、ガラス基板を支えるピン32が傾くことがある。ピン32が傾くことによって、ピン32がピンガイド34に引っ掛かり、ガラス基板を昇降できなくなる。
【0007】
例えば、ピン32の太さは約3mmである。ピン32の太さを太くすれば、基板34の昇降をスムーズにおこなうことができる。しかし、CVDによって基板42を成膜するためには、基板42の温度を上げる必要がある。成膜室20の底部のチャンバ壁21には基板42の温度を上げるためのヒーターが組み込まれている(図示せず)。ピン32が太くなると、チャンバ壁21に設けられるピン挿入穴22が大きくなり、その箇所に対応した基板42の温度を上げにくくなる。そのため基板42の温度が上がっていない箇所の成膜が不均一になる恐れがある。したがって、ピン32を太くすることはできない。
【0008】
基板42は高温で成膜されるため、一度搬送トラブルが発生すると、チャンバ壁21に組み込まれたヒーターをオフにして、基板42やチャンバ壁21などの温度を落とした後、トラブルの処理をおこなわなければならない。再び成膜をおこなうためには、CVD装置40の試運転などをおこなう必要がある。搬送トラブルが発生してから再び成膜をおこなうまで、2日間程度必要で、搬送トラブルは、アレイ基板などの生産性を落とす原因となっている。アレイ基板の生産性が落ちると、最終的な製品であるLCDの生産性も落ちてしまう。
【0009】
また、基板42が傾いたままの状態でプロセスガスを反応室20内に導入し、基板42上に材料を成膜したとき、基板42上で均一に材料が成膜されない恐れがある。
【0010】
【発明が解決しようとする課題】
本発明は、CVD装置などの真空または減圧された反応室内での基板の昇降時における基板の搬送トラブルを低減し、トラブルの低減によってLCDのアレイ基板などの生産性を落とさない処理装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
本発明の処理装置の要旨は、基板の下面を支持して昇降させるピンと、底部の複数箇所に前記ピンを通すピン挿入穴を有し、該ピン挿入穴を含む底部上に基板が供給される反応室と、前記ピン挿入穴と同心配置されて、ピンが通される筒状体であり、該筒状体の内周面に複数の環状の凹部を軸方向に離隔して形成したピンガイドと、前記ピンガイド内にガスを導入するために、該ピンガイドにおいて軸方向中間部に貫通させたガス導入穴と、前記ピンガイドの端部から前記ガスを排出するガス排出穴と、を含む。ピンとピンガイドの内周面には隙間があり、隙間にガスが導入されることによって、ピンがピンガイドから浮き上がり、スムーズにピンが昇降する。
【0012】
前記ガスは不活性ガスである。反応室にガスが入り込んでも、窒素やアルゴンの不活性ガスであるので悪影響が少ない。
【0013】
【発明の実施の形態】
本発明の処理装置に係る実施の形態について、図面を用いて説明する。本発明の処理装置は、CVD装置などの反応室内で基板の昇降をおこなう装置である。本発明は、図2で示すCVD装置40の処理装置30を図1の処理装置10に変更する。
【0014】
図1に示すように、処理装置10は、基板42の下面を支えて基板42を昇降させるピン12と、基板42が外部より搬入されて基板42上に成膜がおこなわれる反応室20と、ピン12が通る筒状体であり、その筒状体の内周面15とピン12とで隙間17を有するピンガイド14と、ピンガイド14内にガスを導入するために、ピンガイド14の軸方向の中間部に貫通させたガス導入穴16と、ピンガイド14の端部からガスを排出するガス排出穴18と、を含む。
【0015】
ガス導入穴16はピンガイド14に設けられた貫通穴である。図1の矢印で示すように、ガス導入穴16を通して隙間17にガスを送ることによって、ピン12とピンガイド14の間にガスの流れる層ができる。したがって、ピン12とピンガイド14との摩擦が軽減され、ピン12がスムーズに昇降できる。ピン12の形状は、例えば円柱状である。例えば、ピン12の長さは42mm、ピン12の直径は3mm、隙間17の幅は10から100μm、ピン12のストロークは22mmである。ストロークは、反応室20内にピン12が伸び出す最大長である。ピン12やピンガイド14はセラミック等で形成する。1枚の基板42を複数のピン12で支えるため、1つのCVD装置40に複数の処理装置10が設けられる。
【0016】
反応室20はチャンバ壁21で構成され、反応室20の底部のチャンバ壁21にはピン12が通るピン挿入穴22を有する。ピン12とピン挿入穴22を形成する内壁は隙間を有する。反応室20の一の面は、基板42を出し入れするための扉を有する。
【0017】
ピンガイド14は、チャンバ壁21の下方に設けられ、ピンガイド14を形成する筒状体の中心軸は、ピン挿入穴22の中心軸と同軸となるように設けられる。ピンガイド14の内周面15に、その内周面15を一周する環状の凹部19が複数設けられている。ガス導入穴16からピンガイド14内に導入されたガスは、凹部19でガス圧が高められる。この凹部19でガス圧が高められることによって、隙間17をガスの層にすることができ、ピン12が内周面15から浮き上がった状態となる。
【0018】
ピンガイド14内に導入されたガスは、ピンガイド14の両端から排出される。反応室20内に全てのガスが入り込まないように、ピンガイド14の両端の内、反応室20側にガス排出穴18を設ける。隙間17を通ったガスの一部が反応室20に入り込む場合があるが、ガス排出穴18を通って排気される。ガスは不活性ガスであり、例えば窒素ガスやアルゴンガスである。基板42の成膜やエッチングに悪影響を与えないために、不活性ガスを使用する。
【0019】
成膜やエッチング時、反応室20にプロセスガスが導入されるが、反応室20からピン12とピンガイド14の隙間17にプロセスガスが入り込まないように不活性ガスを導入するときの圧力を制御する。不活性ガスが反応室20に少し入り込むように、不活性ガスの導入するときの圧力を制御しても良い。反応室20のピン挿入穴22とガス排出穴18の穴径との比率は、その形状や長さで値が変化する。そこで、ピン挿入穴22とガス排出穴18の穴径との比率は、不活性ガスとプロセスガスの圧力バランスとして、ピンガイド14上部の圧力が反応室20の圧力よりも高くなるように穴径を調節する。ガス圧の一例として、成膜時の反応室20への圧力は20から150Pa、ガス導入穴18への圧力は大気圧から1MPaの範囲にして、反応室20の穴径を調節する。この様にすることによって、プロセスガスがピン12とピンガイド14の隙間17に入り込むことはない。
【0020】
成膜室20の底面のチャンバ壁21には基板42の温度を上げるためのヒーターが組み込まれている。基板42の温度を上げるのは、CVDによって基板42を成膜するためである。ピン12の太さが上述したように3mmと細ければ、成膜室20の底面のピン挿入穴22はピン12の太さに対応して小さくなる。成膜時に基板42の温度を均一に上げることができ、成膜を確実におこなうことができる。本発明はピン12の太さを太くせずに、スムーズにピン12の昇降ができる。
【0021】
全てのピン12を同時に昇降させるためのピンバー44を備える。ピンバー44が全てのピン12の下端部を押し上げることによって、全てのピン12が同時に上昇する。ピンバー44を下げることによって、全てのピン12が同時に下降する。ピンバー44によってピン12が昇降され、基板42が昇降される。ピン12はピンバー44に固定されない。これは、基板42の成膜時、反応室20の温度を上げるため、ピンバー42とピン12が伸縮するのを考慮するためである。
【0022】
成膜室20への基板20の出し入れを自動でおこなうロボットアーム46が備えられる。ロボットアーム46とピン12との間の基板42の受け渡しは、ピン12が昇降することによっておこなう。
【0023】
少なくとも基板42の昇降時にガス導入穴16からピン12とピンガイド14との隙間17にガスを導入することによって隙間17にガスの層ができ、ピン12がスムーズに昇降する。反応室20からのプロセスガスがピン12とピンガイド14との隙間17に入り込まないため、ピン12やピンガイド14にプロセスガスのパーティクルが付着することもなく、ピン12がスムーズに昇降する。基板42の昇降時にトラブルが発生しにくいため、LCDのアレイ基板などの生産性を落とす恐れが少ない。ピン12の太さを太くせずに基板42の昇降をスムーズに行えるため、基板42の成膜も確実に行える。
【0024】
以上、本発明の実施形態について説明したが、本発明は上記の実施形態に限定されることはない。例えば、CVD装置40の反応室20内における基板42の昇降に本発明の処理装置10を使用したが、CVD装置40以外の蒸着装置などに使用しても良い。また、LCDのアレイ基板の製造以外に、半導体の製造などに本発明の処理装置10を使用しても良い。
【0025】
その他、本発明は、主旨を逸脱しない範囲で当業者の知識に基づき種々の改良、修正、変更を加えた態様で実施できるものである。
【0026】
【発明の効果】
本発明は、基板を昇降させるピンとピンガイドとの隙間にガスを導入する構成にすることによって、ピンがスムーズに昇降できる。反応室からのプロセスガスがピンとピンガイドとの隙間に入り込まないので、ピンやピンガイドにパーティクルが付着することはなく、ピンの昇降がスムーズに行える。ピンの昇降がスムーズに行えるため、基板昇降時のトラブルが低減され、LCDのアレイ基板などの生産性を落とす恐れが少ない。
【図面の簡単な説明】
【図1】本発明の処理装置の断面図である。
【図2】成膜室に入れられた基板をピンで上昇させる時の断面図である。
【図3】基板を下降させるときにピンが引っかかったときの断面図である。
【図4】処理装置のピンやピンガイドにパーティクルが付着してピンが引っかかった時の断面図である。
【符号の説明】
10,30:処理装置
12,32:ピン
14,34:ピンガイド
15,35:内周面
16:ガス導入穴
17:隙間
18:ガス排出穴
19:凹部
20:反応室
21:チャンバ壁
22:穴
36:パーティクル
40:CVD装置
42:基板
44:ピンバー
46:ロボットアーム[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a substrate processing apparatus provided with means for automatically raising and lowering a substrate in a reaction chamber such as a chemical vapor deposition (CVD) apparatus.
[0002]
[Prior art]
A film forming apparatus such as a CVD apparatus is used to form a substrate in manufacturing an LCD (liquid crystal display) array substrate or a semiconductor chip. A well-known CVD apparatus is an apparatus in which a substrate is placed in a vacuum or reduced pressure reaction chamber, and a material is deposited on the substrate by a gas phase or a chemical reaction.
[0003]
As shown in FIG. 2, the
[0004]
The material of the
[0005]
Even if the surface of the
[0006]
In general, when manufacturing an array substrate for an LCD, a plurality of array substrates are manufactured from a single glass substrate. Accordingly, one glass substrate becomes large, and the glass substrate is bent depending on the weight and thickness of the glass substrate. When the glass substrate is bent, the
[0007]
For example, the thickness of the
[0008]
Since the
[0009]
Further, when the process gas is introduced into the
[0010]
[Problems to be solved by the invention]
The present invention provides a processing apparatus that reduces substrate transport troubles when raising and lowering a substrate in a vacuum or reduced pressure reaction chamber, such as a CVD apparatus, and does not reduce the productivity of LCD array substrates and the like by reducing the troubles. For the purpose.
[0011]
[Means for Solving the Problems]
The gist of the processing apparatus of the present invention is to have pins for supporting the lower surface of the substrate to be moved up and down, and pin insertion holes for passing the pins at a plurality of locations on the bottom, and the substrate is supplied onto the bottom including the pin insertion hole. A pin guide that is arranged concentrically with the reaction chamber and the pin insertion hole and through which the pin passes, and in which a plurality of annular recesses are formed on the inner peripheral surface of the cylindrical body so as to be spaced apart in the axial direction And in order to introduce gas into the pin guide, a gas introduction hole that penetrates the pin guide to an axially intermediate portion, and a gas discharge hole that discharges the gas from the end portion of the pin guide. . There is a gap between the pin and the inner peripheral surface of the pin guide, and when the gas is introduced into the gap, the pin floats up from the pin guide, and the pin moves up and down smoothly.
[0012]
The gas is an inert gas. Even if gas enters the reaction chamber, it is an inert gas such as nitrogen or argon, so there is little adverse effect.
[0013]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the processing apparatus of the present invention will be described with reference to the drawings. The processing apparatus of the present invention is an apparatus for raising and lowering a substrate in a reaction chamber such as a CVD apparatus. In the present invention, the
[0014]
As shown in FIG. 1, the
[0015]
The
[0016]
The
[0017]
The
[0018]
The gas introduced into the
[0019]
The process gas is introduced into the
[0020]
A heater for raising the temperature of the
[0021]
A
[0022]
A
[0023]
A gas layer is formed in the
[0024]
As mentioned above, although embodiment of this invention was described, this invention is not limited to said embodiment. For example, although the
[0025]
In addition, the present invention can be implemented in a mode in which various improvements, modifications, and changes are made based on the knowledge of those skilled in the art without departing from the spirit of the present invention.
[0026]
【The invention's effect】
According to the present invention, the pins can be moved up and down smoothly by adopting a configuration in which gas is introduced into the gap between the pins that raise and lower the substrate and the pin guide. Since the process gas from the reaction chamber does not enter the gap between the pin and the pin guide, particles do not adhere to the pin or the pin guide, and the pin can be moved up and down smoothly. Since the pins can be raised and lowered smoothly, troubles when raising and lowering the substrate are reduced, and there is little risk of reducing the productivity of LCD array substrates and the like.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of a processing apparatus of the present invention.
FIG. 2 is a cross-sectional view when a substrate placed in a film formation chamber is raised by a pin.
FIG. 3 is a cross-sectional view when a pin is caught when the substrate is lowered.
FIG. 4 is a cross-sectional view when particles are attached to a pin or a pin guide of the processing apparatus and the pin is caught.
[Explanation of symbols]
10, 30: Processing
Claims (1)
底部の複数箇所に前記ピンを通すピン挿入穴を有し、該ピン挿入穴を含む底部上に基板が供給される反応室と、
前記ピン挿入穴と同心配置されて、ピンが通される筒状体であり、該筒状体の内周面を一周する複数の凹部を軸方向に離隔して形成したピンガイドと、
前記ピンガイド内に不活性ガスを導入するために、該ピンガイドにおいて軸方向中間部に貫通させたガス導入穴と、
前記ピンガイドの端部から前記不活性ガスを排出するガス排出穴と、
を含む基板の処理装置。A pin that supports the lower surface of the substrate and moves up and down;
A reaction chamber having a pin insertion hole through which the pin is passed at a plurality of positions on the bottom, and a substrate is supplied onto the bottom including the pin insertion hole;
A pin guide that is arranged concentrically with the pin insertion hole and through which the pin is passed, and a pin guide formed by separating a plurality of recesses around the inner peripheral surface of the cylindrical body in the axial direction;
In order to introduce an inert gas into the pin guide, a gas introduction hole that penetrates the pin guide in an axially intermediate portion;
A gas discharge hole for discharging the inert gas from an end of the pin guide;
A substrate processing apparatus including:
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003200989A JP4412640B2 (en) | 2003-07-24 | 2003-07-24 | Substrate processing equipment |
| TW93122227A TWI297737B (en) | 2003-07-24 | 2004-07-23 | Substrate processing apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003200989A JP4412640B2 (en) | 2003-07-24 | 2003-07-24 | Substrate processing equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005042141A JP2005042141A (en) | 2005-02-17 |
| JP4412640B2 true JP4412640B2 (en) | 2010-02-10 |
Family
ID=34261205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003200989A Expired - Fee Related JP4412640B2 (en) | 2003-07-24 | 2003-07-24 | Substrate processing equipment |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP4412640B2 (en) |
| TW (1) | TWI297737B (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100367485C (en) * | 2003-04-21 | 2008-02-06 | 东京毅力科创株式会社 | Apparatus for semiconductor processing of substrate to be processed |
| JP6451508B2 (en) * | 2015-05-29 | 2019-01-16 | 株式会社Sumco | Epitaxial growth apparatus, epitaxial wafer manufacturing method, and lift pin for epitaxial growth apparatus |
-
2003
- 2003-07-24 JP JP2003200989A patent/JP4412640B2/en not_active Expired - Fee Related
-
2004
- 2004-07-23 TW TW93122227A patent/TWI297737B/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005042141A (en) | 2005-02-17 |
| TW200512310A (en) | 2005-04-01 |
| TWI297737B (en) | 2008-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11133210B2 (en) | Dual temperature heater | |
| US8673076B2 (en) | Substrate processing apparatus and semiconductor device producing method | |
| JP4759073B2 (en) | Substrate support, substrate processing apparatus, substrate processing method, and semiconductor device manufacturing method | |
| US6780251B2 (en) | Substrate processing apparatus and method for fabricating semiconductor device | |
| US6991684B2 (en) | Heat-treating apparatus and heat-treating method | |
| US20030136341A1 (en) | Wafer lift pin for manufacturing a semiconductor device | |
| JP2000208439A (en) | Deposition apparatus | |
| CN110970343A (en) | Vapor phase growth apparatus and method for manufacturing epitaxial wafer | |
| CN112992769A (en) | Substrate processing apparatus and mounting table | |
| JP2003197721A (en) | Elevating/lowering pin for supporting substrate and multichamber film deposition device using it | |
| JP4412640B2 (en) | Substrate processing equipment | |
| US20030175426A1 (en) | Heat treatment apparatus and method for processing substrates | |
| KR20040111389A (en) | Lifting glass substrate without center lift pins | |
| JP2000195927A (en) | Vacuum chuck device | |
| JP5358201B2 (en) | Deposition method | |
| US20050095826A1 (en) | Heat-processing method and apparatus for semiconductor process | |
| KR100317462B1 (en) | Substrate processing apparatus | |
| JPH08115883A (en) | Film forming equipment | |
| JP5436763B2 (en) | Airtight module and exhaust method of the airtight module | |
| KR101436059B1 (en) | Apparatus and method for manufacturing semiconductor | |
| CN222182428U (en) | Vertical furnace tube device | |
| JP2021068871A (en) | Epitaxial growth device and method of manufacturing epitaxial wafer | |
| JP3664193B2 (en) | Heat treatment apparatus and heat treatment method | |
| JP4394843B2 (en) | Thin film formation method | |
| JP2000252350A (en) | Substrate delivery device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060721 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090601 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090821 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091023 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |