JP4413799B2

JP4413799B2 - Programmable controller

Info

Publication number: JP4413799B2
Application number: JP2005052319A
Authority: JP
Inventors: 栄一須藤
Original assignee: Hitachi Industrial Equipment Systems Co Ltd
Current assignee: Hitachi Industrial Equipment Systems Co Ltd
Priority date: 2005-02-28
Filing date: 2005-02-28
Publication date: 2010-02-10
Anticipated expiration: 2025-02-28
Also published as: JP2006236174A

Description

本発明は、バーストノイズが同軸ケーブルに誘起され通信障害が発生した時、バーストノイズが印加されていない間を検出しその間で通信を行ない、特に周期性のあるバーストノイズに効果を発揮するプログラマブルコントローラに関する。 The present invention is a programmable controller that detects when burst noise is induced in a coaxial cable and a communication failure occurs, detects when no burst noise is applied, and performs communication between them, and is particularly effective for periodic burst noise. About.

産業機器等を制御する装置として、プログラマブルコントローラ（以下「ＰＬＣ」と略す）が知られている。ＰＬＣは、同軸ケーブルなどで接続した他のＰＬＣと通信を行うことができる。従来方式について、図５〜図７により説明する。図５に従来技術でのＣＰＵ通信回路を示す。ＣＰＵ回路部１は、データ通信を行なうための通信制御通信フローを制御する。ベースバンド回路部２は、その通信データを変調又は復調を行なう。通信回路部３は、ベースバンド回路部２で変調又は復調したデータを物理的に接続する為の回路である。 2. Description of the Related Art A programmable controller (hereinafter abbreviated as “PLC”) is known as a device that controls industrial equipment and the like. The PLC can communicate with another PLC connected by a coaxial cable or the like. The conventional method will be described with reference to FIGS. FIG. 5 shows a CPU communication circuit in the prior art. The CPU circuit unit 1 controls a communication control communication flow for performing data communication. The baseband circuit unit 2 modulates or demodulates the communication data. The communication circuit unit 3 is a circuit for physically connecting data modulated or demodulated by the baseband circuit unit 2.

図６は従来技術でのＣＰＵリンク通信の概略を示す。ＣＰＵリンク５では、図５で示した通信回路同士で、同軸ケーブル４を介して送受信を行なう。その同軸ケーブル４にバーストノイズが重畳されたときのデータの流れを図７に示す。ＣＰＵリンク側ＡとＣＰＵリンク側Ｂの間では、データ通信６で相手側にデータを送信する。受信した側は、その応答として応答７を返す。これを必要回数分実行してデータ通信を行なっている。通信中にバーストノイズが重畳されると、応答７が帰ってこなかったり、また、データ通信６が破壊されて、その修復を行なうための通信時間が長くなる。 FIG. 6 shows an outline of CPU link communication in the prior art. In the CPU link 5, transmission and reception are performed via the coaxial cable 4 between the communication circuits shown in FIG. 5. A data flow when burst noise is superimposed on the coaxial cable 4 is shown in FIG. Between the CPU link side A and the CPU link side B, data is transmitted to the other party by data communication 6. The receiving side returns a response 7 as a response. This is executed as many times as necessary to perform data communication. If burst noise is superimposed during communication, the response 7 does not return, or the data communication 6 is destroyed and the communication time for repairing it becomes longer.

そのため、データ受信状態時に通信を行うことが提案されている（特許文献１、２参照）が、プログラマブルコントローラに接続する同軸ケーブルに発生するバーストノイズについては考慮されていなかった。
特開２００１−１５６８７６号公報特開２００２−１３５１９７号公報 For this reason, it has been proposed to perform communication in a data reception state (see Patent Documents 1 and 2), but the burst noise generated in the coaxial cable connected to the programmable controller has not been considered.
JP 2001-156876 A JP 2002-135197 A

従来の問題点として、ＰＬＣの同軸ＣＰＵリンクで、バーストノイズが同軸ケーブルに誘起され通信障害が発生すると、通信リトライ処理が実行されて通信時間が長くなるなどの問題があった。 As a conventional problem, when a burst noise is induced in a coaxial cable and a communication failure occurs in a PLC coaxial CPU link, a communication retry process is executed and the communication time becomes long.

本発明の目的は、バーストノイズが同軸ケーブルに誘起され通信障害が発生した時、バーストノイズが印加されていない間を検出しその間で通信を行なうことが可能なプログラマブルコントローラを提供することにある。 An object of the present invention is to provide a programmable controller capable of detecting a time during which burst noise is not applied and performing communication between burst noises induced in a coaxial cable and causing a communication failure.

本発明は、上記目的を達成するために、ＣＰＵ回路部と、ベースバンド回路部と、同軸ケーブルを介して送受信を行う通信回路部と、連続した複数のパルスからなり、ほぼ周期的に発生するバーストノイズの検出を行うトリガ検出部とを備え、該トリガ検出部は、基準電圧回路、比較器、上限値検出端子及び下限値検出端子で構成され、該基準電圧回路は、バーストノイズの電圧振幅を決定するための基準電圧源であり、該基準電圧を二つの前記比較器にて各々入力し、前記基準電圧より大きいプラス側のバーストノイズが印加されると前記上限値検出端子がＯＮし、前記基準電圧より小さいマイナス側のバーストノイズが印加されると、前記下限値検出端子がＯＮし、前記上限値検出端子又は下限値検出端子がＯＮすると、前記ＣＰＵ回路部に伝送してバーストノイズを検出し、前記バーストノイズの検出において、先ず該バーストノイズの周期を求め、最初の該バーストノイズが印加されている時間を計測し、次に該バーストノイズが印加されていない時間を計測し、該バーストノイズの発生有間隔時間及び発生無間隔時間の平均値を求め、該平均発生有間隔時間に誤差を加えて待ち時間とし、前記バーストノイズの最初のパルスを検出した時から待ち時間経過後に通信処理を開始し、前記バーストノイズの最後のパルスを検出した時から発生無間隔時間経過する前までに終了することを特徴とするプログラマブルコントローラである。In order to achieve the above object, the present invention comprises a CPU circuit unit, a baseband circuit unit, a communication circuit unit that transmits and receives via a coaxial cable, and a plurality of continuous pulses, and is generated almost periodically. A trigger detection unit that detects burst noise, and the trigger detection unit includes a reference voltage circuit, a comparator, an upper limit value detection terminal, and a lower limit value detection terminal. The reference voltage circuit has a voltage amplitude of burst noise. The reference voltage source for determining the upper limit value is input when the reference voltage is input to each of the two comparators, and a positive burst noise greater than the reference voltage is applied, When a negative burst noise smaller than the reference voltage is applied, the lower limit detection terminal is turned on, and when the upper limit detection terminal or the lower limit detection terminal is turned on, the CPU circuit In the burst noise detection, first, the period of the burst noise is obtained, the time during which the burst noise is first applied is measured, and then the burst noise is applied. Time was measured, the average value of the burst noise occurrence interval time and the occurrence non-interval time was obtained, and an error was added to the average occurrence interval time to obtain a waiting time, and the first pulse of the burst noise was detected. The programmable controller starts communication processing after a lapse of a waiting time from the time and ends before the elapse of the occurrence non-interval time from the time when the last pulse of the burst noise is detected.

本発明によれば、下記に示す効果がある。
バーストノイズの無い区間でＣＰＵ通信ができ、バーストノイズに通信データが重なることが無くなるので、バーストノイズによる通信障害が防止できることが可能である。 The present invention has the following effects.
CPU communication can be performed in a section without burst noise, and communication data does not overlap with burst noise. Therefore, communication failure due to burst noise can be prevented.

本発明を実施するための最良の形態を説明する。
以下、本発明のプログラマブルコントローラの一実施例について、図１〜図４を用いて説明する。 The best mode for carrying out the present invention will be described.
Hereinafter, one Example of the programmable controller of this invention is described using FIGS.

実施例を説明する。図１は、本実施例のプログラマブルコントローラのＣＰＵ通信回路の構成である。本実施例では、従来例（図５参照）と比較してトリガ検出回路部８を設けている。トリガ検出回路部８の具体的な構成を図２に示す。トリガ検出回路部８は、基準電圧回路９と比較器１０、１１、上限値検出端子１２と下限値検出端子１３で構成されている。まず、基準電圧回路９はバーストバーストノイズの電圧振幅幅を決定する為の基準電圧源である。基準電圧を比較器１０と１１にそれぞれ入力し、入力端子から来るバーストバーストノイズを検出する。そして、基準電圧より大きいプラス側のバーストノイズが印加されれば、上限値検出端子１２がＯＮする。同様に、基準電圧より小さいマイナス側のバーストノイズが印加されれば、下限値検出出力端子１３がＯＮする。上限値検出出力端子１２又は下限値検出出力端子１３がＯＮすると、図１のＣＰＵ回路部１に伝送してバーストノイズを検出する。 Examples will be described. FIG. 1 shows the configuration of the CPU communication circuit of the programmable controller of this embodiment. In this embodiment, a trigger detection circuit unit 8 is provided as compared with the conventional example (see FIG. 5). A specific configuration of the trigger detection circuit unit 8 is shown in FIG. The trigger detection circuit unit 8 includes a reference voltage circuit 9, comparators 10 and 11, an upper limit value detection terminal 12, and a lower limit value detection terminal 13. First, the reference voltage circuit 9 is a reference voltage source for determining the voltage amplitude width of burst burst noise. A reference voltage is input to each of the comparators 10 and 11, and burst burst noise coming from the input terminal is detected. If a positive burst noise greater than the reference voltage is applied, the upper limit detection terminal 12 is turned ON. Similarly, if a negative burst noise smaller than the reference voltage is applied, the lower limit detection output terminal 13 is turned ON. When the upper limit value detection output terminal 12 or the lower limit value detection output terminal 13 is turned ON, it is transmitted to the CPU circuit unit 1 in FIG. 1 to detect burst noise.

ＣＰＵ回路部１でバーストノイズを検出してから通信処理を行うまでの手順の一例について、図３のタイムチャートを用いて説明する。まず、バーストノイズの周期などを求める。最初のバーストノイズが印加されている（ノイズ有り）時間を求める。次に、バーストノイズが印加されてない（ノイズ無）時間を計測する。これを、５回分計測し、発生有間隔時間及び発生無間隔時間の平均を求める。そして、平均発生有間隔時間に誤差などの時間を加えて待ち時間とし、バーストノイズの最初のパルスを検出した時から待ち時間経過後に通信処理を開始する。通信処理は、バーストノイズの最後のパルスを検出した時から発生無間隔時間経過する前までに終了する。バーストノイズのパルスを検知してから所定時間経過しても次のパルスを検知しないとき、検知したパルス発生時がバーストノイズの終了時であったと判断する。なお、平均値の代わりに、ノイズ有り時間の最大値及びノイズ無時間の最小値を使用することも可能である。 An example of a procedure from when burst noise is detected by the CPU circuit unit 1 until communication processing is performed will be described with reference to the time chart of FIG. First, the burst noise period and the like are obtained. The time during which the first burst noise is applied (with noise) is obtained. Next, the time when no burst noise is applied (no noise) is measured. This is measured five times, and the average of the occurrence interval time and the occurrence non-interval time is obtained. Then, a time such as an error is added to the average occurrence interval time as a waiting time, and communication processing is started after the waiting time has elapsed since the first pulse of burst noise was detected. The communication process ends from when the last pulse of burst noise is detected and before the occurrence non-interval time elapses. If the next pulse is not detected even after a predetermined time has elapsed since the burst noise pulse was detected, it is determined that the detected pulse was generated at the end of the burst noise. Instead of the average value, it is possible to use the maximum value with noise and the minimum value with no noise.

実施例１におけるバーストノイズを検出してから通信処理を行うまでの手順の一例について、図４のフローチャートを用いて説明する。最初にトリガ検出回路部が起動される（Ｓ１０１）と、バーストノイズであるか判定する（Ｓ１０２）。バーストノイズは有る特定な周期で来る複数（例えば３回以上）のノイズからなる。したがって、ノイズが複数回発生するとバーストノイズと判断する。なお、５回カウントすると、以降のカウントは必要ない。５回カウント分の最大時間は１０ｍｓ程度である。最大カウント回数は他の回数に設定することができる。 An example of the procedure from the detection of burst noise in the first embodiment to the communication processing will be described with reference to the flowchart of FIG. First, when the trigger detection circuit unit is activated (S101), it is determined whether or not it is burst noise (S102). Burst noise is composed of a plurality of (for example, three or more) noises that come in a specific cycle. Therefore, if noise occurs multiple times, it is determined as burst noise. In addition, if it counts 5 times, the subsequent count is unnecessary. The maximum time for 5 counts is about 10 ms. The maximum count can be set to another number.

次に、５回カウントしたらノイズ有り時間とノイズ無時間を計測する（Ｓ１０３）。５回分カウントし、ノイズ有り時間の平均値を算出して誤差時間などを加えて待ち時間とし、また、ノイズ無時間の平均値を算出する（Ｓ１０４、Ｓ１０５）。これにより、バーストノイズの計測処理が終了する。バーストノイズがなくなり、再度、トリガ検出回路が起動される（Ｓ１１１）と、待ち時間を取る（Ｓ１１２）。バーストノイズがなくなったら、送信を開始する（Ｓ１１３）。ただし、送信できる時間はバーストノイズの発生無間隔時間以内であり、平均ノイズ無時間経過する前の終了とする（Ｓ１１４）。これは、平均ノイズ無時間が経過すると、次のバーストノイズに重なる可能性が高く、通信が出来なくなるためである。なお、送信量が多く、ノイズ無し時間内に入らないときは、２回以上に分割して送信する。 Next, after counting five times, the time with noise and the time without noise are measured (S103). Counting five times, calculating an average value with noise, adding an error time and so on to obtain a waiting time, and calculating an average value without noise (S104, S105). As a result, the burst noise measurement process ends. When the burst noise disappears and the trigger detection circuit is activated again (S111), a waiting time is taken (S112). When the burst noise disappears, transmission is started (S113). However, the time during which transmission can be performed is within the interval time when the burst noise is generated, and is ended before the average noise no time has elapsed (S114). This is because when no average noise has elapsed, there is a high possibility of overlapping with the next burst noise, and communication cannot be performed. When the transmission amount is large and the time does not fall within the noise-free time, the transmission is divided into two or more times.

以上実施例で説明したように、本発明は、バーストノイズの無い区間でＣＰＵ通信ができて、バーストノイズに通信データが重なることが無くなるのでバーストノイズによる通信障害が防止できることが可能である。 As described in the above embodiments, the present invention can perform CPU communication in a section without burst noise, and communication data does not overlap burst noise, so that communication failure due to burst noise can be prevented.

実施例のプログラマブルコントローラのＣＰＵ通信回路の説明図。Explanatory drawing of CPU communication circuit of the programmable controller of an Example. 実施例のプログラマブルコントローラのトリガ検出回路の内部構成の説明図。Explanatory drawing of the internal structure of the trigger detection circuit of the programmable controller of an Example. 実施例のプログラマブルコントローラにおける通信方式（タイムチャート）の一例の説明図。Explanatory drawing of an example of the communication system (time chart) in the programmable controller of an Example. 実施例のプログラマブルコントローラにおける通信方式（フローチャート）の一例の説明図。Explanatory drawing of an example of the communication system (flowchart) in the programmable controller of an Example. 従来技術でのＣＰＵ通信回路の説明図。Explanatory drawing of CPU communication circuit in a prior art. ＣＰＵ通信の概略の説明図。FIG. 3 is a schematic explanatory diagram of CPU communication. データの流れの説明図。Explanatory drawing of the flow of data.

Explanation of symbols

１ＣＰＵ回路
２ベースバンド回路
３通信回路
４同軸ケーブル
５ＣＰＵリンク
６データ通信
７応答
８トリガ検出回路
９基準電圧回路
１０、１１比較器
１２上限値検出出力端子
１３下限値検出出力端子 DESCRIPTION OF SYMBOLS 1 CPU circuit 2 Baseband circuit 3 Communication circuit 4 Coaxial cable 5 CPU link 6 Data communication 7 Response 8 Trigger detection circuit 9 Reference voltage circuit 10, 11 Comparator 12 Upper limit detection output terminal 13 Lower limit detection output terminal

Claims

A CPU circuit unit, a baseband circuit unit, a communication circuit unit that transmits and receives via a coaxial cable, and a trigger detection unit that detects burst noise that consists of a plurality of continuous pulses and that occurs almost periodically. ,
The trigger detection unit includes a reference voltage circuit, a comparator, an upper limit value detection terminal, and a lower limit value detection terminal. The reference voltage circuit is a reference voltage source for determining a voltage amplitude of burst noise. When the voltage is input to each of the two comparators and a positive burst noise larger than the reference voltage is applied, the upper limit detection terminal is turned on, and a negative burst noise smaller than the reference voltage is applied. Then, when the lower limit detection terminal is turned on and the upper limit detection terminal or the lower limit detection terminal is turned on, it is transmitted to the CPU circuit unit to detect burst noise,
In the detection of the burst noise, first, the period of the burst noise is obtained, the time when the burst noise is first applied is measured, the time when the burst noise is not applied is then measured, and the burst noise is measured. Calculate the average value of the occurrence interval time and occurrence non-interval time, add an error to the average occurrence interval time to make the waiting time, and start communication processing after the waiting time has elapsed since the first pulse of burst noise was detected The programmable controller ends before the elapse of the occurrence non-interval time from when the last pulse of the burst noise is detected .