JP4415440B2 - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法 Download PDFInfo
- Publication number
- JP4415440B2 JP4415440B2 JP2000017912A JP2000017912A JP4415440B2 JP 4415440 B2 JP4415440 B2 JP 4415440B2 JP 2000017912 A JP2000017912 A JP 2000017912A JP 2000017912 A JP2000017912 A JP 2000017912A JP 4415440 B2 JP4415440 B2 JP 4415440B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- gan
- semiconductor layer
- semiconductor laser
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
- Semiconductor Lasers (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、半導体レーザおよびその製造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたリッジ構造の半導体レーザに適用して好適なものである。
【０００２】
【従来の技術】
近年、光ディスクの高密度化に必要である青色領域から紫外線領域におよぶ発光が可能な半導体レーザとして、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの研究開発が盛んに行われている。書き込み型光ディスクの実現には、少なくとも２０ｍＷ以上の光出力が必要であるが、中村らのグループはこの材料系を用いたハイパワーレーザの作製に関して報告している（Appl.Phys.Lett.,72(1998)2014, Jpn.J.Appl.Phys.,37(1998)L627)。
【０００３】
図１４に従来のリッジ型ＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザは、ＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【０００４】
図１４に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１０１上に、アンドープのＧａＮバッファ層１０２を介して、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、例えばアンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０６、ｐ型ＡｌＧａＮキャップ層１０７、ｐ型ＧａＮ光導波層１０８、ｐ型ＡｌＧａＮクラッド層１０９およびｐ型ＧａＮコンタクト層１１０が順次積層されている。
【０００５】
ｎ型ＧａＮコンタクト層１０３の上層部、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、活性層１０６、ｐ型ＡｌＧａＮキャップ層１０７、ｐ型ＧａＮ光導波層１０８およびｐ型ＡｌＧａＮクラッド層１０９は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１０９の上層部およびｐ型ＧａＮコンタクト層１１０には一方向に延在する所定幅のリッジ形状のストライプが形成されている。
【０００６】
このストライプの両側の部分にはＳｉＯ2 膜１１１が埋め込まれており、ｐ側電極１１２はストライプ上面のｐ型ＧａＮコンタクト層１１０にのみ接触するような構造となっている。また、メサ部に隣接する部分のｎ型ＧａＮコンタクト層１０３上にｎ側電極１１３が設けられている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のようにＳｉＯ2 膜１１１をストライプの両側に埋め込んだＧａＮ系半導体レーザにおいては、ＳｉＯ2 の屈折率（１．５）がＧａＮの屈折率（２．５５）に比較して非常に小さいため、横方向の実効的な屈折率差が大きすぎ、横モード閉じ込めが強すぎる。そのため、レーザ光のシングルモード性が高くなり、例えば光ディスク記録装置の光ピックアップ内で使用した場合、レーザ光が戻り光と干渉して強いノイズを発生しまうという欠点があった。
【０００８】
したがって、この発明が解決しようとする課題は、マルチモード発振を可能とし、戻り光ノイズの低減を図ることができる半導体レーザおよびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明者は、従来技術が有する上述のような課題を解決すべく、鋭意検討を行った。その概要について以下に説明する。
【００１０】
いま、ＧａＮ系半導体レーザにおいて、ストライプの両側にＳｉＯ2 膜を埋め込む代わりに、ＧａＮ層を埋め込む場合を考える。このようにＧａＮ層を埋め込むことにより、横方向の実効的な屈折率差を１×１０-3から３×１０-3と小さく設定することができ、横モード閉じ込めを適度に弱くすることができる。このため、マルチモード発振（あるいは、パルセーション発振）が可能となり、戻り光ノイズの少ない半導体レーザを実現することができる。
【００１１】
このＧａＮ層の埋め込みには一般的には選択成長が用いられる。すなわち、図１に示すように、ＧａＮ系半導体レーザの製造工程において、ｐ型ＡｌＧａＮクラッド層１およびｐ型ＧａＮコンタクト層２まで成長させた後、そのｐ型ＧａＮコンタクト層２上にストライプ状のＳｉＯ2 膜３を形成し、このＳｉＯ2 膜３をマスクとしてｐ型ＡｌＧａＮクラッド層１の途中の深さまでエッチングを行ってストライプを形成した後、ＳｉＯ2 膜３をマスクとして埋め込み部位にＧａＮ層４を選択選択させ、埋め込みを行う。ところが、このようにしてＧａＮ層４を選択成長させても、ストライプの両側に段差ができて完全に埋め込むことは難しかった。また、ストライプの形状によっては、ＧａＮ層４の成長の際に面方位性が出るためにＧａＮ層４に鬆が形成されることもあった。
【００１２】
本発明者はこれらの問題が発生する原因について検討した結果、エッチングによりストライプを形成する際にその両側に形成される埋め込み部位の幅がほぼレーザチップの幅に等しく、通常は２００μｍ以上と非常に大きいことがその一つの大きな要因であるという結論に至った。すなわち、このように埋め込み部位の幅が非常に大きいため、ストライプの両側の部分においてＧａＮ層４の選択成長にあずかるＧａ原子およびＮ原子は、ストライプ上のＳｉＯ2 膜３上に供給されて横方向拡散により埋め込み部位にマイグレートしてくるものが大部分である。このため、ＧａＮ層４の選択成長の速度が遅く、しかも埋め込み形状が悪く平坦な埋め込みを行うことが困難となる。
【００１３】
このＧａＮ層４の埋め込み性は成長時間を長くすることによりある程度向上させることが可能であるが、このように長時間成長を行うと、ＧａＮ系半導体レーザの活性層として用いられるＩｎＧａＮ系半導体が高温の熱履歴に弱いため、成長中に活性層に大きな損傷が発生してしまい、レーザ特性の劣化を招くという問題があった。
【００１４】
本発明者は、これらの問題を解消するためには、ストライプの両側の埋め込み部位の幅を意図的に大幅に狭くし、埋め込み部位にその両側からＧａ原子およびＮ原子が供給されるようにすることが有効であることを見い出した。すなわち、図２に示すように、ストライプの両側の埋め込み部位の幅Ｗを限定された幅に設定し、ＧａＮ層４の選択成長を行うようにすれば、埋め込み部位にはその両側からＧａ原子およびＮ原子が供給されるため、ＧａＮ層４の選択成長の速度が速くなり、埋め込み形状も良好になって均一で平坦な埋め込みを行うことが可能となる。
【００１５】
本発明者はさらに、ストライプの両側の埋め込み部位の幅をどの程度まで狭くすれば、より短時間で良好な埋め込みを行うことができるかについて検討を行った。この目的のために、図３に示すように、ＧａＮ層１１上にＳｉＯ2 膜１２を形成し、このＳｉＯ2 膜１２に、幅をＷ1 、Ｗ2 、Ｗ3 、・・・（Ｗ1 ＜Ｗ2 ＜Ｗ3 ＜・・・）と変化させたストライプ状の開口１２ａを形成し、このＳｉＯ2 膜１２を成長マスクとして例えば減圧の有機金属化学気相成長（ＭＯＣＶＤ）法により開口１２ａの部分にＧａＮ層１３を選択成長させる実験を行った。その結果、開口１２ａの部分に成長するＧａＮ層１３の成長速度はこの開口１２ａの幅に依存し、開口１２ａの幅が小さくなるにつれて成長速度が大きくなる傾向があることがわかった。図４に開口１２ａの幅Ｗに対するＧａＮ層１３の成長速度の変化を模式的に示す。成長速度は開口１２ａのピッチによっても変化し、ピッチが大きくなるほど成長速度が大きくなる傾向がある。
【００１６】
本発明者は、この実験結果を踏まえてさらに検討を行った結果、ストライプの両側の埋め込み部位へのＧａＮ層、より一般的には窒化物系ＩＩＩ−Ｖ族化合物半導体層の埋め込みをより短時間で良好に行うためには、最も広くは、埋め込み部位の幅を５０μｍ以下にすればよく、好適には３０μｍ以下、より好適には２０μｍ以下にすればよいという結論に至った。
【００１７】
この発明は、本発明者による以上の検討に基づいて案出されたものである。
【００１８】
すなわち、上記課題を解決するために、この発明の第１の発明は、
リッジ形状のストライプを有する、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザにおいて、
ストライプの両側の埋め込み部位の幅が５０μｍ以下であり、
埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層が埋め込まれている
ことを特徴とするものである。
【００１９】
この発明の第２の発明は、
リッジ形状のストライプを有する、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造方法において、
ストライプを形成するとともに、ストライプの両側に幅が５０μｍ以下の埋め込み部位を形成する工程と、
埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層の選択成長を行う工程とを有する
ことを特徴とするものである。
【００２０】
この発明においては、埋め込み半導体層の成長時間の短縮を図り、埋め込み半導体層をより平坦にする観点より、埋め込み部位の幅は好適には３０μｍ以下、より好適には２０μｍ以下に選ばれる。
【００２１】
この発明において、典型的には、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成されるが、場合によっては、ｎ型クラッド層を含むｎ型半導体層に形成されることもある。埋め込み半導体層は、ｎ型、ｐ型、ｉ型のいずれであってもよく、必要に応じて選ばれる。ここで、ｎ型不純物としては例えばシリコン（Ｓｉ）、ｐ型不純物としては例えばマグネシウム（Ｍｇ）を用いることができる。埋め込み半導体層は、単層、多層のいずれであってもよい。埋め込み半導体層を多層構造とする場合には、例えば、必要に応じて同種または異種の半導体層の積層構造とすることができ、各層の導電型を異ならせてもよい。
【００２２】
例えば、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成され、埋め込み半導体層はｎ型半導体層である。あるいは、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成され、埋め込み半導体層はｎ型半導体層とその上のｐ型半導体層とからなる。
【００２３】
埋め込み半導体層は、例えば、Ｉｎx Ｇａ1-X Ｎ（０≦ｘ≦１）、Ａｌx Ｇａ1-X Ｎ（０≦ｘ≦１）などにより構成される。
【００２４】
この発明においては、横方向の実効的な屈折率差をより大きくするために、埋め込み半導体層の一部に、バンドギャップが発振波長に対応する光子エネルギー以下のものが用いられる。具体的には、例えば、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成され、活性層はＩｎx Ｇａ1-x Ｎ（ただし、０≦ｘ≦１）からなり、埋め込み半導体層はＩｎy Ｇａ1-y Ｎ（ただし、０≦ｙ≦１かつｘ≦ｙ）からなる第１の半導体層とＡｌz Ｇａ1-z Ｎ（ただし、０≦ｚ≦１）からなる第２の半導体層とからなる。
【００２５】
この発明において、典型的には、埋め込み部位以外の部分の表面に成長マスクを形成しておき、成長マスクを用いて埋め込み半導体層の選択成長を行う。成長マスクは、例えば、ＳｉＯ2 膜やＳｉＮ膜などにより形成することができる。
【００２６】
この発明において、埋め込み性の向上を図る観点からは、例えば、埋め込み半導体層の選択成長の初期の成長温度を４００℃以上８００℃未満とする。このように比較的低温で成長させる埋め込み半導体層は面方位に依存しないアモルファス状となるため、選択成長初期に埋め込み部位を良好に埋め込むことができる。このアモルファス状の部分の厚さは例えば２００ｎｍ以下に設定される。なお、このアモルファス状の部分は、後に行われる高温での成長時に結晶化される。
【００２７】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、Ｉｎ、ＢおよびＴｌからなる群より選ばれた少なくとも一種類のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどである。
【００２８】
埋め込み半導体層の成長には、有機金属化学気相成長（ＭＯＣＶＤ）法、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法などを用いることができる。
【００２９】
この発明において、半導体レーザは、実屈折率導波型半導体レーザとすることができる。
【００３０】
上述のように構成されたこの発明によれば、ストライプの両側の埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層が埋め込まれていることにより、ストライプの両側にＳｉＯ2 膜が埋め込まれた従来の半導体レーザに比べて横方向の実効的な屈折率差を十分に小さくすることができ、特に、埋め込み半導体層がＧａＮ系半導体からなる場合には、横方向の実効的な屈折率差を例えば１×１０-3から３×１０-3に設定することができる。また、ストライプの両側の埋め込み部位の幅が５０μｍ以下であることにより、この埋め込み部位に埋め込み半導体層を選択成長により成長させる場合、その成長速度が従来に比べて例えば数倍程度以上大きくなることにより、成長時間の大幅な短縮を図ることができるとともに、埋め込みを良好に行うことができ、埋め込み半導体層の表面の平坦化を図ることができる。特に、埋め込み半導体層の選択成長の初期の成長温度を４００℃以上８００℃未満とすることにより、埋め込み半導体層はアモルファス状となるため、成長初期に埋め込み部位を均一かつ平坦に埋め込むことができ、ひいてはその上に成長する層も均一かつ平坦にすることができる。
【００３１】
また、上述のように埋め込み半導体層の成長時間の大幅な短縮を図ることができることにより、選択成長時に活性層が受ける６００℃以上の高温の熱履歴を短くすることができ、活性層に生じる損傷を最小限に抑えることができる。
【００３２】
さらに、光出力−電流特性におけるキンクをなくし、戻り光ノイズの低減を図る観点からは、好適には、埋め込み半導体層の一部に発振波長に対応する光子エネルギー以下のバンドギャップを有する窒化物系ＩＩＩ−Ｖ族化合物半導体を用い、その厚さ、組成、不純物濃度などを調整することにより、横方向の実効的な屈折率差をより大きくする。例えば、埋め込み半導体層の一部にＩｎy Ｇａ1-y Ｎ（ただし、０≦ｙ≦１かつｘ≦ｙ）を用いることにより、横方向の実効的な屈折率差を３×１０-3から７×１０-3とより大きく設定することができる。
【００３３】
さらに、埋め込み半導体層の成長時に同時にｐ型層またはｎ型層の不純物の活性化を行うことができるので、この不純物の活性化のための工程を別に設ける必要がない。特に、ストライプを少なくともｐ型クラッド層を含むｐ型半導体層に形成し、埋め込み半導体層をｎ型半導体層とする場合には、このｎ型半導体層の成長の際に同時に、ｐ型層中のｐ型不純物、例えばＭｇの活性化を行うことができる。これは、ｎ型半導体層により、ｐ型不純物の不活性化の原因である水素原子の侵入を阻むことができることによるものと考えられる。
【００３４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００３５】
図５はこの発明の第１の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザは、ＳＣＨ構造を有するものである。
【００３６】
図５に示すように、このＧａＮ系半導体レーザにおいては、例えば厚さが４００μｍのｃ面サファイア基板５１上に、アンドープのＧａＮバッファ層５２を介して、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、例えばアンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０が順次積層されている。
【００３７】
ＧａＮバッファ層５２は厚さが例えば３０ｎｍである。ｎ型ＧａＮコンタクト層５３は厚さが例えば４μｍであり、ｎ型不純物として例えばシリコン（Ｓｉ）がドープされている。ｎ型ＡｌＧａＮクラッド層５４は厚さが例えば０．７μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層５５は厚さが例えば０．１μｍであり、ｎ型不純物として例えばＳｉがドープされている。アンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６は、例えば、井戸層の厚さが３ｎｍ、障壁層の厚さが４ｎｍである。
【００３８】
ｐ型ＡｌＧａＮキャップ層５７は厚さが例えば２０ｎｍであり、ｐ型不純物として例えばマグネシウム（Ｍｇ）がドープされている。このｐ型ＡｌＧａＮキャップ層５７のＡｌ組成は例えば０．２である。このｐ型ＡｌＧａＮキャップ層５７は、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０の成長時に活性層５６からＩｎが拡散して劣化するのを防止するため、および、活性層５６からのキャリアのオーバーフローを防止するためのものである。ｐ型ＧａＮ光導波層５８は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層５９は例えば厚さが０．７μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮコンタクト層６０は厚さが例えば０．３μｍであり、ｐ型不純物として例えばＭｇがドープされている。
【００３９】
ｎ型ＧａＮコンタクト層５３の上層部、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８およびｐ型ＡｌＧａＮクラッド層５９は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層５９の上層部およびｐ型ＧａＮコンタクト層６０には一方向に延在する所定幅のストライプが形成され、その両側に溝６１が形成されている。このストライプの延在方向は例えば〈１１−２０〉方向であり、幅は例えば２〜３μｍである。溝６１には、ｎ型ＧａＮ埋め込み層６２が埋め込まれている。このｎ型ＧａＮ埋め込み層６２は電流狭窄層としての役割も果たす。
【００４０】
ストライプ部のｐ型ＧａＮコンタクト層６０およびその両側のｎ型ＧａＮ埋め込み層６２上にｐ側電極６３が設けられている。このｐ側電極６３は、例えばＮｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＮｉ／Ｐｔ／Ａｕ構造を有し、これらのＮｉ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍおよび３００ｎｍである。また、メサ部に隣接する部分のｎ型ＧａＮコンタクト層５３上にｎ側電極６４が設けられている。このｎ側電極６４は、例えばＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ａｌ／Ｐｔ／Ａｕ構造を有し、これらのＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍ、１００ｎｍおよび３００ｎｍである。
【００４１】
図６に、このＧａＮ系半導体レーザにおける活性層５６と溝６１の底面との間の距離、言い換えればストライプの両側の部分のｐ型層の総厚ｄに対する実効屈折率差Δｎの変化を示す。図６に示すように、このＧａＮ系半導体レーザにおいては、ストライプをｎ型ＧａＮ埋め込み層６３により埋め込んでいることにより、横方向の実効屈折率差Δｎを１×１０-3〜３×１０-3と小さく設定することができる。また、ｄはレーザ特性に与える影響が非常に大きいが、素子作製時にその値を制御することは一般に難しい。これに対して、このＧａＮ系半導体レーザでは、ｄの値が０．２〜０．５μｍの範囲でΔｎは１×１０-3〜３×１０-3となるため、ｄが多少ばらついても、Δｎをこれらの範囲に容易に設定することができる。
【００４２】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００４３】
このＧａＮ系半導体レーザを製造するには、まず、図７に示すように、あらかじめサーマルクリーニングなどにより表面を清浄化したｃ面サファイア基板５１上にＭＯＣＶＤ法により例えば５２０℃程度の温度でアンドープのＧａＮバッファ層５２を成長させた後、基板温度を所定の成長温度に上昇させて、ＭＯＣＶＤ法により、ＧａＮバッファ層５２上に、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、例えばアンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０を順次成長させる。ここで、Ｉｎを含まない層であるｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０の成長温度は例えば１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６の成長温度は例えば７００〜８００℃とする。これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
【００４４】
次に、ＧａＮ系半導体層を成長させたｃ面サファイア基板５１をＭＯＣＶＤ装置から取り出す。次に、図８に示すように、ｐ型ＧａＮコンタクト層６０の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜６５を形成した後、このＳｉＯ2 膜６５上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜６５をエッチングし、ストライプ形状とする。次に、このＳｉＯ2 膜６５をマスクとして例えばＲＩＥ法によりｐ型ＡｌＧａＮクラッド層５９の厚さ方向の所定の深さまでエッチングを行うことによりストライプを形成するとともに、このストライプの両側に溝６１を形成する。この溝６１の幅は５０ｎｍ以下、好適には２０〜３０ｎｍ程度に設定する。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４５】
次に、図９に示すように、ＭＯＣＶＤ法により、例えば４００〜１０００℃の成長温度で、ＳｉＯ2 膜６５をマスクとして、ｎ型ＧａＮ埋め込み層６２を選択成長させ、溝６１を埋め込む。
【００４６】
次に、ｎ型ＧａＮ埋め込み層６２を成長させたｃ面サファイア基板５１をＭＯＣＶＤ装置から取り出す。次に、図１０に示すように、基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜６６を形成した後、このＳｉＯ2 膜６６上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜６６をエッチングし、所定形状とする。
【００４７】
次に、図１１に示すように、このＳｉＯ2 膜６６をマスクとして例えばＲＩＥ法によりｎ型ＧａＮコンタクト層５３が露出するまでエッチングを行うことにより、ｎ型ＧａＮコンタクト層５３の上層部、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０をメサ形状にパターニングする。
【００４８】
次に、ＳｉＯ2 膜６６をエッチング除去する。次に、基板表面に所定形状のレジストパターン（図示せず）形成し、真空蒸着法などにより基板全面にＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターンをその上のＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、図５に示すように、メサ部に隣接する部分のｎ型ＧａＮコンタクト層５３上にｎ側電極６４が形成される。次に、ｎ側電極６４をオーミック接触させるためのアロイ処理を行う。同様なプロセスで、メサ部におけるｐ型ＧａＮコンタクト層６０およびその両側の部分のｎ型ＧａＮ埋め込み層６２上にｐ側電極６３を形成する。次に、ｐ側電極６３をｐ型ＧａＮコンタクト層６０にオーミック接触させるためのアロイ処理を行う。
【００４９】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板５１を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、目的とする埋め込みリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００５０】
以上のように、この第１の実施形態によれば、ストライプの両側にｎ型ＧａＮ埋め込み層６２を埋め込んでいることにより、横方向の実効的な屈折率差を１×１０-3から３×１０-3と小さく設定することができる。このため、マルチモード発振が可能となり、戻り光ノイズの少ないＧａＮ系半導体レーザを実現することができる。また、ｎ型ＧａＮ埋め込み層６２が埋め込まれる埋め込み部位、すなわち溝６１の幅を５０μｍ以下にしていることにより、ｎ型ＧａＮ埋め込み層６２の成長時間を例えば従来に比べて２０分の１程度と大幅に短縮することができるとともに、平坦な形状とすることができる。また、このようにｎ型ＧａＮ埋め込み層６２の選択成長の時間の大幅な短縮を図ることができることにより、このｎ型ＧａＮ埋め込み層６２の選択成長時に活性層５６が受ける６００℃以上の高温の熱履歴を大幅に短くすることができ、活性層５６に生じる損傷を最小限に抑えることができ、レーザ特性の劣化を抑えることができる。
【００５１】
また、この第１の実施形態によれば、次のような利点を得ることもできる。すなわち、一般にＧａＮ系半導体の成長では、成長雰囲気中の水素により、成長層中のｐ型不純物が不活性化する問題があるため、ｐ型層の成長後に、窒素雰囲気中でポストアニールを行う必要がある。しかしながら、この第１の実施形態においては、ｎ型ＧａＮ埋め込み層６２の選択成長時には、ｐ型層中のＭｇの不活性化の原因となる水素の侵入を阻むことができることにより、この選択成長時に同時にｐ型層中のＭｇの活性化を行うことができる。このため、ポストアニールを行わないでも、ｎ型ＧａＮ埋め込み層６２の選択成長中にｐ型層中のｐ型不純物を活性化させることが可能である。
【００５２】
次に、この発明の第２の実施形態について説明する。この第２の実施形態においては、第１の実施形態によるＧａＮ系半導体レーザの製造において、ｎ型ＧａＮ埋め込み層６２の選択成長を２段階に分けて行う。すなわち、まず、最初に、４００℃以上８００℃未満の比較的低温で、ｎ型ＧａＮ埋め込み層６２を所定の厚さ、例えば２００ｎｍ以下の厚さに成長させる。このような低温で成長されたｎ型ＧａＮ埋め込み層６２はアモルファス状となるため、鬆が形成されることなく、埋め込み部位を均一かつ平坦に埋め込むことができる。次に、２回目の成長として、高温、例えば８００〜１０００℃の成長温度で残りのｎ型ＧａＮ埋め込み層６２を成長させる。この高温での成長時に、低温で成長させたアモルファス状の部分は再結晶化する。その他のことは第１の実施形態と同様であるので、説明を省略する。
【００５３】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、ｎ型ＧａＮ埋め込み層６２の埋め込み性をより一層向上させることができるという利点を得ることができる。
【００５４】
次に、この発明の第３の実施形態について説明する。この第３の実施形態においては、図１２に示すように、埋め込み半導体層が、ｎ型ＧａＮ埋め込み層６２とその上のｐ型ＧａＮ埋め込み層６７とからなる２層構造となっている。ｐ型ＧａＮ埋め込み層６７はストライプ部の側面でｐ型ＧａＮコンタクト層６０と接触している。そして、ｐ側電極６３はストライプ部のｐ型ＧａＮコンタクト層６０とｐ型ＧａＮ埋め込み層６７との両方とオーミック接触している。その他のことは第１の実施形態と同様であるので、説明を省略する。
【００５５】
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、ｐ側電極６３はストライプ部のｐ型ＧａＮコンタクト層６０だけでなく、ｐ型ＧａＮ埋め込み層６７にもオーミック接触していることにより、ｐ側電極６３のｐ型層に対する接触面積が大きくなり、その分だけｐ側電極６３の接触抵抗の低減を図ることができる。このため、ＧａＮ系半導体レーザの動作電圧の低減を図ることができる。ＧａＮ系半導体レーザの動作電圧は元々高いため、これは非常に有効である。
【００５６】
次に、この発明の第４の実施形態について説明する。この第４の実施形態においては、図１３に示すように、埋め込み半導体層が、ｎ型ＩｎＧａＮ埋め込み層６８とその上のｎ型ＧａＮ埋め込み層６２とからなる２層構造となっている。ｎ型ＩｎＧａＮ埋め込み層６８のバンドギャップは発振波長に対応する光子エネルギー以下とする。ｎ型ＩｎＧａＮ埋め込み層６８の厚さは例えば３００ｎｍ以下とする。その他のことは第１の実施形態と同様であるので、説明を省略する。
【００５７】
この第４の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、光ディスクへの書き込みを行う光源としての用途を考えると、第１の実施形態によるＧａＮ系半導体レーザのように横方向の実効的な屈折率差を小さく設定すると、いわゆるホールバーニングにより光出力−電流特性にキンクが生じてしまう。これに対して、この第４の実施形態においては、埋め込み半導体層の一部を構成するｎ型ＩｎＧａＮ埋め込み層６８のバンドギャップが発振波長に対応する光子エネルギー以下であることにより、このｎ型ＩｎＧａＮ埋め込み層６８の厚さ、組成、不純物濃度などを調整することで、横方向の実効的な屈折率差を３×１０-3から７×１０-3とより大きく設定することができ、光出力−電流特性にキンクが生じなくなる。このため、光ディスクの記録レベルの高い光出力まで光出力−電流特性を線形に保つことができる。
【００５８】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５９】
例えば、上述の実施形態において挙げた数値、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、形状、基板、原料、プロセスなどを用いてもよい。
【００６０】
また、上述の実施形態においては、リッジストライプの延びる方向をｃ面サファイア基板１の〈１１−２０〉方向にしているが、このリッジストライプの延びる方向は〈１−１００〉方向にしてもよい。
【００６１】
また、上述の実施形態においては、基板としてｃ面サファイア基板を用いているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基板などの他の基板を用いてもよい。
【００６２】
さらに、上述の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、例えば、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザに適用してもよい。
【００６３】
【発明の効果】
以上説明したように、この発明によれば、ストライプの両側の埋め込み部位の幅を５０μｍ以下とし、この埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層を埋め込むので、マルチモード発振を可能とし、戻り光ノイズの低減を図ることができる。
【図面の簡単な説明】
【図１】この発明の原理を説明するための略線図である。
【図２】この発明の原理を説明するための略線図である。
【図３】この発明の原理を説明するための略線図である。
【図４】この発明の原理を説明するための略線図である。
【図５】この発明の第１の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザにおけるストライプの両側のｐ型層の総厚ｄと実効屈折率差Δｎとの関係を示すグラフである。
【図７】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図９】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１２】この発明の第３の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す断面図である。
【図１３】この発明の第４の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す断面図である。
【図１４】従来のリッジ構造のＧａＮ系半導体レーザを示す斜視図である。
【符号の説明】
５１・・・ｃ面サファイア基板、５３・・・ｎ型ＧａＮコンタクト層、５４・・・ｎ型ＡｌＧａＮクラッド層、５５・・・ｎ型ＧａＮ光導波層、５６・・・活性層、５８・・・ｐ型ＧａＮ光導波層、５９・・・ｐ型ＡｌＧａＮクラッド層、６０・・・ｐ型ＧａＮコンタクト層、６１・・・溝、６２・・・ｎ型ＧａＮ埋め込み層、６３・・・ｐ側電極、６４・・・ｎ側電極、６７・・・ｐ型ＧａＮ埋め込み層、６８・・・ｎ型ＩｎＧａＮ埋め込み層
【発明の属する技術分野】
この発明は、半導体レーザおよびその製造方法に関し、特に、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いたリッジ構造の半導体レーザに適用して好適なものである。
【０００２】
【従来の技術】
近年、光ディスクの高密度化に必要である青色領域から紫外線領域におよぶ発光が可能な半導体レーザとして、ＡｌＧａＩｎＮなどの窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの研究開発が盛んに行われている。書き込み型光ディスクの実現には、少なくとも２０ｍＷ以上の光出力が必要であるが、中村らのグループはこの材料系を用いたハイパワーレーザの作製に関して報告している（Appl.Phys.Lett.,72(1998)2014, Jpn.J.Appl.Phys.,37(1998)L627)。
【０００３】
図１４に従来のリッジ型ＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザは、ＳＣＨ（Separate Confinement Heterostructure）構造を有するものである。
【０００４】
図１４に示すように、このＧａＮ系半導体レーザにおいては、ｃ面サファイア基板１０１上に、アンドープのＧａＮバッファ層１０２を介して、ｎ型ＧａＮコンタクト層１０３、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、例えばアンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層１０６、ｐ型ＡｌＧａＮキャップ層１０７、ｐ型ＧａＮ光導波層１０８、ｐ型ＡｌＧａＮクラッド層１０９およびｐ型ＧａＮコンタクト層１１０が順次積層されている。
【０００５】
ｎ型ＧａＮコンタクト層１０３の上層部、ｎ型ＡｌＧａＮクラッド層１０４、ｎ型ＧａＮ光導波層１０５、活性層１０６、ｐ型ＡｌＧａＮキャップ層１０７、ｐ型ＧａＮ光導波層１０８およびｐ型ＡｌＧａＮクラッド層１０９は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層１０９の上層部およびｐ型ＧａＮコンタクト層１１０には一方向に延在する所定幅のリッジ形状のストライプが形成されている。
【０００６】
このストライプの両側の部分にはＳｉＯ2 膜１１１が埋め込まれており、ｐ側電極１１２はストライプ上面のｐ型ＧａＮコンタクト層１１０にのみ接触するような構造となっている。また、メサ部に隣接する部分のｎ型ＧａＮコンタクト層１０３上にｎ側電極１１３が設けられている。
【０００７】
【発明が解決しようとする課題】
しかしながら、上述のようにＳｉＯ2 膜１１１をストライプの両側に埋め込んだＧａＮ系半導体レーザにおいては、ＳｉＯ2 の屈折率（１．５）がＧａＮの屈折率（２．５５）に比較して非常に小さいため、横方向の実効的な屈折率差が大きすぎ、横モード閉じ込めが強すぎる。そのため、レーザ光のシングルモード性が高くなり、例えば光ディスク記録装置の光ピックアップ内で使用した場合、レーザ光が戻り光と干渉して強いノイズを発生しまうという欠点があった。
【０００８】
したがって、この発明が解決しようとする課題は、マルチモード発振を可能とし、戻り光ノイズの低減を図ることができる半導体レーザおよびその製造方法を提供することにある。
【０００９】
【課題を解決するための手段】
本発明者は、従来技術が有する上述のような課題を解決すべく、鋭意検討を行った。その概要について以下に説明する。
【００１０】
いま、ＧａＮ系半導体レーザにおいて、ストライプの両側にＳｉＯ2 膜を埋め込む代わりに、ＧａＮ層を埋め込む場合を考える。このようにＧａＮ層を埋め込むことにより、横方向の実効的な屈折率差を１×１０-3から３×１０-3と小さく設定することができ、横モード閉じ込めを適度に弱くすることができる。このため、マルチモード発振（あるいは、パルセーション発振）が可能となり、戻り光ノイズの少ない半導体レーザを実現することができる。
【００１１】
このＧａＮ層の埋め込みには一般的には選択成長が用いられる。すなわち、図１に示すように、ＧａＮ系半導体レーザの製造工程において、ｐ型ＡｌＧａＮクラッド層１およびｐ型ＧａＮコンタクト層２まで成長させた後、そのｐ型ＧａＮコンタクト層２上にストライプ状のＳｉＯ2 膜３を形成し、このＳｉＯ2 膜３をマスクとしてｐ型ＡｌＧａＮクラッド層１の途中の深さまでエッチングを行ってストライプを形成した後、ＳｉＯ2 膜３をマスクとして埋め込み部位にＧａＮ層４を選択選択させ、埋め込みを行う。ところが、このようにしてＧａＮ層４を選択成長させても、ストライプの両側に段差ができて完全に埋め込むことは難しかった。また、ストライプの形状によっては、ＧａＮ層４の成長の際に面方位性が出るためにＧａＮ層４に鬆が形成されることもあった。
【００１２】
本発明者はこれらの問題が発生する原因について検討した結果、エッチングによりストライプを形成する際にその両側に形成される埋め込み部位の幅がほぼレーザチップの幅に等しく、通常は２００μｍ以上と非常に大きいことがその一つの大きな要因であるという結論に至った。すなわち、このように埋め込み部位の幅が非常に大きいため、ストライプの両側の部分においてＧａＮ層４の選択成長にあずかるＧａ原子およびＮ原子は、ストライプ上のＳｉＯ2 膜３上に供給されて横方向拡散により埋め込み部位にマイグレートしてくるものが大部分である。このため、ＧａＮ層４の選択成長の速度が遅く、しかも埋め込み形状が悪く平坦な埋め込みを行うことが困難となる。
【００１３】
このＧａＮ層４の埋め込み性は成長時間を長くすることによりある程度向上させることが可能であるが、このように長時間成長を行うと、ＧａＮ系半導体レーザの活性層として用いられるＩｎＧａＮ系半導体が高温の熱履歴に弱いため、成長中に活性層に大きな損傷が発生してしまい、レーザ特性の劣化を招くという問題があった。
【００１４】
本発明者は、これらの問題を解消するためには、ストライプの両側の埋め込み部位の幅を意図的に大幅に狭くし、埋め込み部位にその両側からＧａ原子およびＮ原子が供給されるようにすることが有効であることを見い出した。すなわち、図２に示すように、ストライプの両側の埋め込み部位の幅Ｗを限定された幅に設定し、ＧａＮ層４の選択成長を行うようにすれば、埋め込み部位にはその両側からＧａ原子およびＮ原子が供給されるため、ＧａＮ層４の選択成長の速度が速くなり、埋め込み形状も良好になって均一で平坦な埋め込みを行うことが可能となる。
【００１５】
本発明者はさらに、ストライプの両側の埋め込み部位の幅をどの程度まで狭くすれば、より短時間で良好な埋め込みを行うことができるかについて検討を行った。この目的のために、図３に示すように、ＧａＮ層１１上にＳｉＯ2 膜１２を形成し、このＳｉＯ2 膜１２に、幅をＷ1 、Ｗ2 、Ｗ3 、・・・（Ｗ1 ＜Ｗ2 ＜Ｗ3 ＜・・・）と変化させたストライプ状の開口１２ａを形成し、このＳｉＯ2 膜１２を成長マスクとして例えば減圧の有機金属化学気相成長（ＭＯＣＶＤ）法により開口１２ａの部分にＧａＮ層１３を選択成長させる実験を行った。その結果、開口１２ａの部分に成長するＧａＮ層１３の成長速度はこの開口１２ａの幅に依存し、開口１２ａの幅が小さくなるにつれて成長速度が大きくなる傾向があることがわかった。図４に開口１２ａの幅Ｗに対するＧａＮ層１３の成長速度の変化を模式的に示す。成長速度は開口１２ａのピッチによっても変化し、ピッチが大きくなるほど成長速度が大きくなる傾向がある。
【００１６】
本発明者は、この実験結果を踏まえてさらに検討を行った結果、ストライプの両側の埋め込み部位へのＧａＮ層、より一般的には窒化物系ＩＩＩ−Ｖ族化合物半導体層の埋め込みをより短時間で良好に行うためには、最も広くは、埋め込み部位の幅を５０μｍ以下にすればよく、好適には３０μｍ以下、より好適には２０μｍ以下にすればよいという結論に至った。
【００１７】
この発明は、本発明者による以上の検討に基づいて案出されたものである。
【００１８】
すなわち、上記課題を解決するために、この発明の第１の発明は、
リッジ形状のストライプを有する、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザにおいて、
ストライプの両側の埋め込み部位の幅が５０μｍ以下であり、
埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層が埋め込まれている
ことを特徴とするものである。
【００１９】
この発明の第２の発明は、
リッジ形状のストライプを有する、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造方法において、
ストライプを形成するとともに、ストライプの両側に幅が５０μｍ以下の埋め込み部位を形成する工程と、
埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層の選択成長を行う工程とを有する
ことを特徴とするものである。
【００２０】
この発明においては、埋め込み半導体層の成長時間の短縮を図り、埋め込み半導体層をより平坦にする観点より、埋め込み部位の幅は好適には３０μｍ以下、より好適には２０μｍ以下に選ばれる。
【００２１】
この発明において、典型的には、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成されるが、場合によっては、ｎ型クラッド層を含むｎ型半導体層に形成されることもある。埋め込み半導体層は、ｎ型、ｐ型、ｉ型のいずれであってもよく、必要に応じて選ばれる。ここで、ｎ型不純物としては例えばシリコン（Ｓｉ）、ｐ型不純物としては例えばマグネシウム（Ｍｇ）を用いることができる。埋め込み半導体層は、単層、多層のいずれであってもよい。埋め込み半導体層を多層構造とする場合には、例えば、必要に応じて同種または異種の半導体層の積層構造とすることができ、各層の導電型を異ならせてもよい。
【００２２】
例えば、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成され、埋め込み半導体層はｎ型半導体層である。あるいは、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成され、埋め込み半導体層はｎ型半導体層とその上のｐ型半導体層とからなる。
【００２３】
埋め込み半導体層は、例えば、Ｉｎx Ｇａ1-X Ｎ（０≦ｘ≦１）、Ａｌx Ｇａ1-X Ｎ（０≦ｘ≦１）などにより構成される。
【００２４】
この発明においては、横方向の実効的な屈折率差をより大きくするために、埋め込み半導体層の一部に、バンドギャップが発振波長に対応する光子エネルギー以下のものが用いられる。具体的には、例えば、ストライプは少なくともｐ型クラッド層を含むｐ型半導体層に形成され、活性層はＩｎx Ｇａ1-x Ｎ（ただし、０≦ｘ≦１）からなり、埋め込み半導体層はＩｎy Ｇａ1-y Ｎ（ただし、０≦ｙ≦１かつｘ≦ｙ）からなる第１の半導体層とＡｌz Ｇａ1-z Ｎ（ただし、０≦ｚ≦１）からなる第２の半導体層とからなる。
【００２５】
この発明において、典型的には、埋め込み部位以外の部分の表面に成長マスクを形成しておき、成長マスクを用いて埋め込み半導体層の選択成長を行う。成長マスクは、例えば、ＳｉＯ2 膜やＳｉＮ膜などにより形成することができる。
【００２６】
この発明において、埋め込み性の向上を図る観点からは、例えば、埋め込み半導体層の選択成長の初期の成長温度を４００℃以上８００℃未満とする。このように比較的低温で成長させる埋め込み半導体層は面方位に依存しないアモルファス状となるため、選択成長初期に埋め込み部位を良好に埋め込むことができる。このアモルファス状の部分の厚さは例えば２００ｎｍ以下に設定される。なお、このアモルファス状の部分は、後に行われる高温での成長時に結晶化される。
【００２７】
この発明において、窒化物系ＩＩＩ−Ｖ族化合物半導体は、Ｇａ、Ａｌ、Ｉｎ、ＢおよびＴｌからなる群より選ばれた少なくとも一種類のＩＩＩ族元素と、少なくともＮを含み、場合によってさらにＡｓまたはＰを含むＶ族元素とからなる。この窒化物系ＩＩＩ−Ｖ族化合物半導体の具体例を挙げると、ＧａＮ、ＡｌＧａＮ、ＡｌＮ、ＧａＩｎＮ、ＡｌＧａＩｎＮ、ＩｎＮなどである。
【００２８】
埋め込み半導体層の成長には、有機金属化学気相成長（ＭＯＣＶＤ）法、ハイドライド気相エピタキシャル成長あるいはハライド気相エピタキシャル成長（ＨＶＰＥ）法、分子線エピタキシー（ＭＢＥ）法などを用いることができる。
【００２９】
この発明において、半導体レーザは、実屈折率導波型半導体レーザとすることができる。
【００３０】
上述のように構成されたこの発明によれば、ストライプの両側の埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層が埋め込まれていることにより、ストライプの両側にＳｉＯ2 膜が埋め込まれた従来の半導体レーザに比べて横方向の実効的な屈折率差を十分に小さくすることができ、特に、埋め込み半導体層がＧａＮ系半導体からなる場合には、横方向の実効的な屈折率差を例えば１×１０-3から３×１０-3に設定することができる。また、ストライプの両側の埋め込み部位の幅が５０μｍ以下であることにより、この埋め込み部位に埋め込み半導体層を選択成長により成長させる場合、その成長速度が従来に比べて例えば数倍程度以上大きくなることにより、成長時間の大幅な短縮を図ることができるとともに、埋め込みを良好に行うことができ、埋め込み半導体層の表面の平坦化を図ることができる。特に、埋め込み半導体層の選択成長の初期の成長温度を４００℃以上８００℃未満とすることにより、埋め込み半導体層はアモルファス状となるため、成長初期に埋め込み部位を均一かつ平坦に埋め込むことができ、ひいてはその上に成長する層も均一かつ平坦にすることができる。
【００３１】
また、上述のように埋め込み半導体層の成長時間の大幅な短縮を図ることができることにより、選択成長時に活性層が受ける６００℃以上の高温の熱履歴を短くすることができ、活性層に生じる損傷を最小限に抑えることができる。
【００３２】
さらに、光出力−電流特性におけるキンクをなくし、戻り光ノイズの低減を図る観点からは、好適には、埋め込み半導体層の一部に発振波長に対応する光子エネルギー以下のバンドギャップを有する窒化物系ＩＩＩ−Ｖ族化合物半導体を用い、その厚さ、組成、不純物濃度などを調整することにより、横方向の実効的な屈折率差をより大きくする。例えば、埋め込み半導体層の一部にＩｎy Ｇａ1-y Ｎ（ただし、０≦ｙ≦１かつｘ≦ｙ）を用いることにより、横方向の実効的な屈折率差を３×１０-3から７×１０-3とより大きく設定することができる。
【００３３】
さらに、埋め込み半導体層の成長時に同時にｐ型層またはｎ型層の不純物の活性化を行うことができるので、この不純物の活性化のための工程を別に設ける必要がない。特に、ストライプを少なくともｐ型クラッド層を含むｐ型半導体層に形成し、埋め込み半導体層をｎ型半導体層とする場合には、このｎ型半導体層の成長の際に同時に、ｐ型層中のｐ型不純物、例えばＭｇの活性化を行うことができる。これは、ｎ型半導体層により、ｐ型不純物の不活性化の原因である水素原子の侵入を阻むことができることによるものと考えられる。
【００３４】
【発明の実施の形態】
以下、この発明の実施形態について図面を参照しながら説明する。なお、実施形態の全図において、同一または対応する部分には同一の符号を付す。
【００３５】
図５はこの発明の第１の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す。このＧａＮ系半導体レーザは、ＳＣＨ構造を有するものである。
【００３６】
図５に示すように、このＧａＮ系半導体レーザにおいては、例えば厚さが４００μｍのｃ面サファイア基板５１上に、アンドープのＧａＮバッファ層５２を介して、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、例えばアンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０が順次積層されている。
【００３７】
ＧａＮバッファ層５２は厚さが例えば３０ｎｍである。ｎ型ＧａＮコンタクト層５３は厚さが例えば４μｍであり、ｎ型不純物として例えばシリコン（Ｓｉ）がドープされている。ｎ型ＡｌＧａＮクラッド層５４は厚さが例えば０．７μｍであり、ｎ型不純物として例えばＳｉがドープされている。ｎ型ＧａＮ光導波層５５は厚さが例えば０．１μｍであり、ｎ型不純物として例えばＳｉがドープされている。アンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６は、例えば、井戸層の厚さが３ｎｍ、障壁層の厚さが４ｎｍである。
【００３８】
ｐ型ＡｌＧａＮキャップ層５７は厚さが例えば２０ｎｍであり、ｐ型不純物として例えばマグネシウム（Ｍｇ）がドープされている。このｐ型ＡｌＧａＮキャップ層５７のＡｌ組成は例えば０．２である。このｐ型ＡｌＧａＮキャップ層５７は、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０の成長時に活性層５６からＩｎが拡散して劣化するのを防止するため、および、活性層５６からのキャリアのオーバーフローを防止するためのものである。ｐ型ＧａＮ光導波層５８は厚さが例えば０．１μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＡｌＧａＮクラッド層５９は例えば厚さが０．７μｍであり、ｐ型不純物として例えばＭｇがドープされている。ｐ型ＧａＮコンタクト層６０は厚さが例えば０．３μｍであり、ｐ型不純物として例えばＭｇがドープされている。
【００３９】
ｎ型ＧａＮコンタクト層５３の上層部、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８およびｐ型ＡｌＧａＮクラッド層５９は所定幅のメサ形状を有する。また、このメサ部におけるｐ型ＡｌＧａＮクラッド層５９の上層部およびｐ型ＧａＮコンタクト層６０には一方向に延在する所定幅のストライプが形成され、その両側に溝６１が形成されている。このストライプの延在方向は例えば〈１１−２０〉方向であり、幅は例えば２〜３μｍである。溝６１には、ｎ型ＧａＮ埋め込み層６２が埋め込まれている。このｎ型ＧａＮ埋め込み層６２は電流狭窄層としての役割も果たす。
【００４０】
ストライプ部のｐ型ＧａＮコンタクト層６０およびその両側のｎ型ＧａＮ埋め込み層６２上にｐ側電極６３が設けられている。このｐ側電極６３は、例えばＮｉ膜、Ｐｔ膜およびＡｕ膜を順次積層したＮｉ／Ｐｔ／Ａｕ構造を有し、これらのＮｉ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍおよび３００ｎｍである。また、メサ部に隣接する部分のｎ型ＧａＮコンタクト層５３上にｎ側電極６４が設けられている。このｎ側電極６４は、例えばＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次積層したＴｉ／Ａｌ／Ｐｔ／Ａｕ構造を有し、これらのＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜の厚さは例えばそれぞれ１０ｎｍ、１００ｎｍ、１００ｎｍおよび３００ｎｍである。
【００４１】
図６に、このＧａＮ系半導体レーザにおける活性層５６と溝６１の底面との間の距離、言い換えればストライプの両側の部分のｐ型層の総厚ｄに対する実効屈折率差Δｎの変化を示す。図６に示すように、このＧａＮ系半導体レーザにおいては、ストライプをｎ型ＧａＮ埋め込み層６３により埋め込んでいることにより、横方向の実効屈折率差Δｎを１×１０-3〜３×１０-3と小さく設定することができる。また、ｄはレーザ特性に与える影響が非常に大きいが、素子作製時にその値を制御することは一般に難しい。これに対して、このＧａＮ系半導体レーザでは、ｄの値が０．２〜０．５μｍの範囲でΔｎは１×１０-3〜３×１０-3となるため、ｄが多少ばらついても、Δｎをこれらの範囲に容易に設定することができる。
【００４２】
次に、上述のように構成されたこの第１の実施形態によるＧａＮ系半導体レーザの製造方法について説明する。
【００４３】
このＧａＮ系半導体レーザを製造するには、まず、図７に示すように、あらかじめサーマルクリーニングなどにより表面を清浄化したｃ面サファイア基板５１上にＭＯＣＶＤ法により例えば５２０℃程度の温度でアンドープのＧａＮバッファ層５２を成長させた後、基板温度を所定の成長温度に上昇させて、ＭＯＣＶＤ法により、ＧａＮバッファ層５２上に、ｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、例えばアンドープＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０を順次成長させる。ここで、Ｉｎを含まない層であるｎ型ＧａＮコンタクト層５３、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０の成長温度は例えば１０００℃程度とし、Ｉｎを含む層であるＧａ1-x Ｉｎx Ｎ／Ｇａ1-y Ｉｎy Ｎ多重量子井戸構造の活性層５６の成長温度は例えば７００〜８００℃とする。これらのＧａＮ系半導体層の成長原料は、例えば、ＩＩＩ族元素であるＧａの原料としてはトリメチルガリウム（（ＣＨ3 ）3 Ｇａ、ＴＭＧ）を、ＩＩＩ族元素であるＡｌの原料としてはトリメチルアルミニウム（（ＣＨ3 ）3 Ａｌ、ＴＭＡ）を、ＩＩＩ族元素であるＩｎの原料としてはトリメチルインジウム（（ＣＨ3 ）3 Ｉｎ、ＴＭＩ）を、Ｖ族元素であるＮの原料としてはアンモニア（ＮＨ3 ）を用いる。また、キャリアガスとしては、例えば、水素（Ｈ2 ）と窒素（Ｎ2 ）との混合ガスを用いる。ドーパントについては、ｎ型ドーパントとしては例えばモノシラン（ＳｉＨ4 ）を、ｐ型ドーパントとしては例えばビス＝メチルシクロペンタジエニルマグネシウム（（ＣＨ3 Ｃ5 Ｈ4 ）2 Ｍｇ）あるいはビス＝シクロペンタジエニルマグネシウム（（Ｃ5 Ｈ5 ）2 Ｍｇ）を用いる。
【００４４】
次に、ＧａＮ系半導体層を成長させたｃ面サファイア基板５１をＭＯＣＶＤ装置から取り出す。次に、図８に示すように、ｐ型ＧａＮコンタクト層６０の全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜６５を形成した後、このＳｉＯ2 膜６５上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜６５をエッチングし、ストライプ形状とする。次に、このＳｉＯ2 膜６５をマスクとして例えばＲＩＥ法によりｐ型ＡｌＧａＮクラッド層５９の厚さ方向の所定の深さまでエッチングを行うことによりストライプを形成するとともに、このストライプの両側に溝６１を形成する。この溝６１の幅は５０ｎｍ以下、好適には２０〜３０ｎｍ程度に設定する。このＲＩＥのエッチングガスとしては例えば塩素系ガスを用いる。
【００４５】
次に、図９に示すように、ＭＯＣＶＤ法により、例えば４００〜１０００℃の成長温度で、ＳｉＯ2 膜６５をマスクとして、ｎ型ＧａＮ埋め込み層６２を選択成長させ、溝６１を埋め込む。
【００４６】
次に、ｎ型ＧａＮ埋め込み層６２を成長させたｃ面サファイア基板５１をＭＯＣＶＤ装置から取り出す。次に、図１０に示すように、基板全面に例えばＣＶＤ法、真空蒸着法、スパッタリング法などにより例えば厚さが０．４μｍのＳｉＯ2 膜６６を形成した後、このＳｉＯ2 膜６６上にリソグラフィーにより所定形状のレジストパターン（図示せず）を形成し、このレジストパターンをマスクとして、例えばフッ酸系のエッチング液を用いたウエットエッチング、または、ＣＦ4 やＣＨＦ3 などのフッ素を含むエッチングガスを用いたＲＩＥ法によりＳｉＯ2 膜６６をエッチングし、所定形状とする。
【００４７】
次に、図１１に示すように、このＳｉＯ2 膜６６をマスクとして例えばＲＩＥ法によりｎ型ＧａＮコンタクト層５３が露出するまでエッチングを行うことにより、ｎ型ＧａＮコンタクト層５３の上層部、ｎ型ＡｌＧａＮクラッド層５４、ｎ型ＧａＮ光導波層５５、活性層５６、ｐ型ＡｌＧａＮキャップ層５７、ｐ型ＧａＮ光導波層５８、ｐ型ＡｌＧａＮクラッド層５９およびｐ型ＧａＮコンタクト層６０をメサ形状にパターニングする。
【００４８】
次に、ＳｉＯ2 膜６６をエッチング除去する。次に、基板表面に所定形状のレジストパターン（図示せず）形成し、真空蒸着法などにより基板全面にＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜を順次形成した後、レジストパターンをその上のＴｉ膜、Ａｌ膜、Ｐｔ膜およびＡｕ膜とともに除去する（リフトオフ）。これによって、図５に示すように、メサ部に隣接する部分のｎ型ＧａＮコンタクト層５３上にｎ側電極６４が形成される。次に、ｎ側電極６４をオーミック接触させるためのアロイ処理を行う。同様なプロセスで、メサ部におけるｐ型ＧａＮコンタクト層６０およびその両側の部分のｎ型ＧａＮ埋め込み層６２上にｐ側電極６３を形成する。次に、ｐ側電極６３をｐ型ＧａＮコンタクト層６０にオーミック接触させるためのアロイ処理を行う。
【００４９】
この後、上述のようにしてレーザ構造が形成されたｃ面サファイア基板５１を劈開などによりバー状に加工して両共振器端面を形成し、さらにこれらの共振器端面に端面コーティングを施した後、このバーを劈開などによりチップ化する。以上により、目的とする埋め込みリッジ構造およびＳＣＨ構造のＧａＮ系半導体レーザが製造される。
【００５０】
以上のように、この第１の実施形態によれば、ストライプの両側にｎ型ＧａＮ埋め込み層６２を埋め込んでいることにより、横方向の実効的な屈折率差を１×１０-3から３×１０-3と小さく設定することができる。このため、マルチモード発振が可能となり、戻り光ノイズの少ないＧａＮ系半導体レーザを実現することができる。また、ｎ型ＧａＮ埋め込み層６２が埋め込まれる埋め込み部位、すなわち溝６１の幅を５０μｍ以下にしていることにより、ｎ型ＧａＮ埋め込み層６２の成長時間を例えば従来に比べて２０分の１程度と大幅に短縮することができるとともに、平坦な形状とすることができる。また、このようにｎ型ＧａＮ埋め込み層６２の選択成長の時間の大幅な短縮を図ることができることにより、このｎ型ＧａＮ埋め込み層６２の選択成長時に活性層５６が受ける６００℃以上の高温の熱履歴を大幅に短くすることができ、活性層５６に生じる損傷を最小限に抑えることができ、レーザ特性の劣化を抑えることができる。
【００５１】
また、この第１の実施形態によれば、次のような利点を得ることもできる。すなわち、一般にＧａＮ系半導体の成長では、成長雰囲気中の水素により、成長層中のｐ型不純物が不活性化する問題があるため、ｐ型層の成長後に、窒素雰囲気中でポストアニールを行う必要がある。しかしながら、この第１の実施形態においては、ｎ型ＧａＮ埋め込み層６２の選択成長時には、ｐ型層中のＭｇの不活性化の原因となる水素の侵入を阻むことができることにより、この選択成長時に同時にｐ型層中のＭｇの活性化を行うことができる。このため、ポストアニールを行わないでも、ｎ型ＧａＮ埋め込み層６２の選択成長中にｐ型層中のｐ型不純物を活性化させることが可能である。
【００５２】
次に、この発明の第２の実施形態について説明する。この第２の実施形態においては、第１の実施形態によるＧａＮ系半導体レーザの製造において、ｎ型ＧａＮ埋め込み層６２の選択成長を２段階に分けて行う。すなわち、まず、最初に、４００℃以上８００℃未満の比較的低温で、ｎ型ＧａＮ埋め込み層６２を所定の厚さ、例えば２００ｎｍ以下の厚さに成長させる。このような低温で成長されたｎ型ＧａＮ埋め込み層６２はアモルファス状となるため、鬆が形成されることなく、埋め込み部位を均一かつ平坦に埋め込むことができる。次に、２回目の成長として、高温、例えば８００〜１０００℃の成長温度で残りのｎ型ＧａＮ埋め込み層６２を成長させる。この高温での成長時に、低温で成長させたアモルファス状の部分は再結晶化する。その他のことは第１の実施形態と同様であるので、説明を省略する。
【００５３】
この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、ｎ型ＧａＮ埋め込み層６２の埋め込み性をより一層向上させることができるという利点を得ることができる。
【００５４】
次に、この発明の第３の実施形態について説明する。この第３の実施形態においては、図１２に示すように、埋め込み半導体層が、ｎ型ＧａＮ埋め込み層６２とその上のｐ型ＧａＮ埋め込み層６７とからなる２層構造となっている。ｐ型ＧａＮ埋め込み層６７はストライプ部の側面でｐ型ＧａＮコンタクト層６０と接触している。そして、ｐ側電極６３はストライプ部のｐ型ＧａＮコンタクト層６０とｐ型ＧａＮ埋め込み層６７との両方とオーミック接触している。その他のことは第１の実施形態と同様であるので、説明を省略する。
【００５５】
この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、ｐ側電極６３はストライプ部のｐ型ＧａＮコンタクト層６０だけでなく、ｐ型ＧａＮ埋め込み層６７にもオーミック接触していることにより、ｐ側電極６３のｐ型層に対する接触面積が大きくなり、その分だけｐ側電極６３の接触抵抗の低減を図ることができる。このため、ＧａＮ系半導体レーザの動作電圧の低減を図ることができる。ＧａＮ系半導体レーザの動作電圧は元々高いため、これは非常に有効である。
【００５６】
次に、この発明の第４の実施形態について説明する。この第４の実施形態においては、図１３に示すように、埋め込み半導体層が、ｎ型ＩｎＧａＮ埋め込み層６８とその上のｎ型ＧａＮ埋め込み層６２とからなる２層構造となっている。ｎ型ＩｎＧａＮ埋め込み層６８のバンドギャップは発振波長に対応する光子エネルギー以下とする。ｎ型ＩｎＧａＮ埋め込み層６８の厚さは例えば３００ｎｍ以下とする。その他のことは第１の実施形態と同様であるので、説明を省略する。
【００５７】
この第４の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、次のような利点を得ることができる。すなわち、光ディスクへの書き込みを行う光源としての用途を考えると、第１の実施形態によるＧａＮ系半導体レーザのように横方向の実効的な屈折率差を小さく設定すると、いわゆるホールバーニングにより光出力−電流特性にキンクが生じてしまう。これに対して、この第４の実施形態においては、埋め込み半導体層の一部を構成するｎ型ＩｎＧａＮ埋め込み層６８のバンドギャップが発振波長に対応する光子エネルギー以下であることにより、このｎ型ＩｎＧａＮ埋め込み層６８の厚さ、組成、不純物濃度などを調整することで、横方向の実効的な屈折率差を３×１０-3から７×１０-3とより大きく設定することができ、光出力−電流特性にキンクが生じなくなる。このため、光ディスクの記録レベルの高い光出力まで光出力−電流特性を線形に保つことができる。
【００５８】
以上、この発明の実施形態について具体的に説明したが、この発明は、上述の実施形態に限定されるものではなく、この発明の技術的思想に基づく各種の変形が可能である。
【００５９】
例えば、上述の実施形態において挙げた数値、構造、形状、基板、原料、プロセスなどはあくまでも例に過ぎず、必要に応じて、これらと異なる数値、構造、形状、基板、原料、プロセスなどを用いてもよい。
【００６０】
また、上述の実施形態においては、リッジストライプの延びる方向をｃ面サファイア基板１の〈１１−２０〉方向にしているが、このリッジストライプの延びる方向は〈１−１００〉方向にしてもよい。
【００６１】
また、上述の実施形態においては、基板としてｃ面サファイア基板を用いているが、必要に応じて、ＳｉＣ基板、Ｓｉ基板、スピネル基板などの他の基板を用いてもよい。
【００６２】
さらに、上述の実施形態においては、この発明をＳＣＨ構造のＧａＮ系半導体レーザに適用した場合について説明したが、この発明は、例えば、ＤＨ（Double Heterostructure）構造のＧａＮ系半導体レーザに適用してもよい。
【００６３】
【発明の効果】
以上説明したように、この発明によれば、ストライプの両側の埋め込み部位の幅を５０μｍ以下とし、この埋め込み部位に窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層を埋め込むので、マルチモード発振を可能とし、戻り光ノイズの低減を図ることができる。
【図面の簡単な説明】
【図１】この発明の原理を説明するための略線図である。
【図２】この発明の原理を説明するための略線図である。
【図３】この発明の原理を説明するための略線図である。
【図４】この発明の原理を説明するための略線図である。
【図５】この発明の第１の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す断面図である。
【図６】この発明の第１の実施形態によるＧａＮ系半導体レーザにおけるストライプの両側のｐ型層の総厚ｄと実効屈折率差Δｎとの関係を示すグラフである。
【図７】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図８】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図９】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１０】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１１】この発明の第１の実施形態によるＧａＮ系半導体レーザの製造方法を説明するための断面図である。
【図１２】この発明の第３の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す断面図である。
【図１３】この発明の第４の実施形態によるリッジ構造のＧａＮ系半導体レーザを示す断面図である。
【図１４】従来のリッジ構造のＧａＮ系半導体レーザを示す斜視図である。
【符号の説明】
５１・・・ｃ面サファイア基板、５３・・・ｎ型ＧａＮコンタクト層、５４・・・ｎ型ＡｌＧａＮクラッド層、５５・・・ｎ型ＧａＮ光導波層、５６・・・活性層、５８・・・ｐ型ＧａＮ光導波層、５９・・・ｐ型ＡｌＧａＮクラッド層、６０・・・ｐ型ＧａＮコンタクト層、６１・・・溝、６２・・・ｎ型ＧａＮ埋め込み層、６３・・・ｐ側電極、６４・・・ｎ側電極、６７・・・ｐ型ＧａＮ埋め込み層、６８・・・ｎ型ＩｎＧａＮ埋め込み層
Claims (9)
- 少なくともｐ型クラッド層を含むｐ型半導体層上にＳｉＯ 2 膜により形成された所定形状のマスクを形成する工程と、
上記マスクを用いて上記ｐ型半導体層のエッチングを行うことにより、上記ｐ型半導体層にリッジ形状のストライプを形成するとともに、上記ストライプの両側に幅が５０μｍ以下の溝を形成する工程と、
上記マスクを用いて窒化物系ＩＩＩ−Ｖ族化合物半導体からなる埋め込み半導体層を選択成長させ、上記溝を埋め込む工程とを有する、窒化物系ＩＩＩ−Ｖ族化合物半導体を用いた半導体レーザの製造方法。 - 上記埋め込み半導体層の選択成長の初期の成長温度を４００℃以上８００℃未満としてアモルファス状の上記埋め込み半導体層を選択成長させた後、成長温度を８００〜１０００℃として残りの上記埋め込み半導体層を選択成長させ、この際、上記アモルファス状の上記埋め込み半導体層を再結晶化する請求項１記載の半導体レーザの製造方法。
- 上記埋め込み半導体層としてｎ型半導体層とその上のｐ型半導体層とを選択成長させ、上記ストライプと上記ｐ型半導体層との両方とオーミック接触するようにｐ側電極を形成する請求項１または２記載の半導体レーザの製造方法。
- 上記溝の幅が３０μｍ以下である請求項１〜３のいずれか一項記載の半導体レーザの製造方法。
- 上記溝の幅が２０μｍ以下である請求項１〜３のいずれか一項記載の半導体レーザの製造方法。
- 上記埋め込み半導体層はＩｎ x Ｇａ 1-x Ｎ（０≦ｘ≦１）からなる請求項１〜５のいずれか一項記載の半導体レーザの製造方法。
- 上記埋め込み半導体層はＡｌ x Ｇａ 1-x Ｎ（０≦ｘ≦１）からなる請求項１〜５のいずれか一項記載の半導体レーザの製造方法。
- 活性層がＩｎ x Ｇａ 1-x Ｎ（ただし、０≦ｘ≦１）からなり、上記埋め込み半導体層がＩｎ y Ｇａ 1-y Ｎ（ただし、０≦ｙ≦１かつｘ≦ｙ）からなる第１の半導体層とＡｌ z Ｇａ 1-z Ｎ（ただし、０≦ｚ≦１）からなる第２の半導体層とからなる請求項１記載の半導体レーザの製造方法。
- 上記半導体レーザは実屈折率導波型半導体レーザである請求項１〜８のいずれか一項記載の半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017912A JP4415440B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000017912A JP4415440B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体レーザの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001210912A JP2001210912A (ja) | 2001-08-03 |
| JP2001210912A5 JP2001210912A5 (ja) | 2006-10-26 |
| JP4415440B2 true JP4415440B2 (ja) | 2010-02-17 |
Family
ID=18544837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000017912A Expired - Fee Related JP4415440B2 (ja) | 2000-01-24 | 2000-01-24 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4415440B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| JP2006222224A (ja) * | 2005-02-09 | 2006-08-24 | Sony Corp | 窒化物半導体の製造方法および半導体素子の製造方法 |
| JP2010267735A (ja) * | 2009-05-13 | 2010-11-25 | Sharp Corp | 窒化物半導体レーザ素子、光ディスク装置および画像表示装置 |
-
2000
- 2000-01-24 JP JP2000017912A patent/JP4415440B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001210912A (ja) | 2001-08-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3930161B2 (ja) | 窒化物系半導体素子、発光素子及びその製造方法 | |
| JP3653169B2 (ja) | 窒化ガリウム系半導体レーザ素子 | |
| US20040041156A1 (en) | Nitride semiconductor light emitting element and production thereof | |
| KR20070058397A (ko) | 반도체 발광소자 | |
| KR100539289B1 (ko) | 반도체 발광 장치 및 그 제조 방법 | |
| US6620641B2 (en) | Semiconductor light emitting device and its manufacturing method | |
| US7508001B2 (en) | Semiconductor laser device and manufacturing method thereof | |
| US20110058586A1 (en) | Nitride semiconductor laser | |
| JP2004063537A (ja) | 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法 | |
| JP3804335B2 (ja) | 半導体レーザ | |
| JP3735638B2 (ja) | 半導体レーザおよびその製造方法 | |
| JP5507792B2 (ja) | Ｉｉｉ族窒化物半導体光素子 | |
| JP4178807B2 (ja) | 半導体発光素子およびその製造方法 | |
| EP1569309A1 (en) | Semiconductor light-emitting device and method for manufacturing same | |
| JP4683731B2 (ja) | 窒化物半導体レーザ素子とこれを含む光学装置 | |
| JP4415440B2 (ja) | 半導体レーザの製造方法 | |
| JP2002164617A (ja) | 半導体レーザ素子 | |
| JP4179280B2 (ja) | 半導体発光素子の製造方法 | |
| JP3963233B2 (ja) | 窒化ガリウム系化合物半導体発光素子及びその製造方法 | |
| JP5532082B2 (ja) | 窒化物半導体レーザ素子 | |
| JP3975971B2 (ja) | 半導体レーザの製造方法 | |
| JP3518842B2 (ja) | 窒化ガリウム系化合物半導体レーザ | |
| JP4826019B2 (ja) | 半導体レーザ素子の製造方法 | |
| JP2001144374A (ja) | 半導体レーザ装置 | |
| JP2000164985A (ja) | 半導体レーザ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041222 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050111 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060908 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060908 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090227 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090303 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090501 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091104 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091117 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |