JP4418764B2 - Manufacturing method of resin-encapsulated semiconductor package - Google Patents
Manufacturing method of resin-encapsulated semiconductor package Download PDFInfo
- Publication number
- JP4418764B2 JP4418764B2 JP2005048259A JP2005048259A JP4418764B2 JP 4418764 B2 JP4418764 B2 JP 4418764B2 JP 2005048259 A JP2005048259 A JP 2005048259A JP 2005048259 A JP2005048259 A JP 2005048259A JP 4418764 B2 JP4418764 B2 JP 4418764B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead frame
- solvent
- sealing
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/874—On different surfaces
- H10W72/884—Die-attach connectors and bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、片面一括封止を用いて、アウターリードが側面から突出した樹脂封止型半導体パッケージを製造することができる方法に関するものである。 The present invention relates to a method capable of manufacturing a resin-encapsulated semiconductor package in which outer leads protrude from a side surface using single-sided collective sealing.
従来の半導体パッケージは、リードフレーム上に半導体素子を接着し、半導体素子とリードフレームをワイヤで接合した後、リードフレームのアウターリードを除く全体を封止樹脂で封止したものである。このようなパッケージとして、QFP(Quad Flat Package)などがある。しかし、このパッケージは、小面積化、薄型化の点では未だ改善の余地があり、また各半導体素子を個別に封止するため生産性が低いという問題があった。 In a conventional semiconductor package, a semiconductor element is bonded onto a lead frame, the semiconductor element and the lead frame are joined with a wire, and then the entire lead frame except the outer leads is sealed with a sealing resin. Such packages include QFP (Quad Flat Package). However, this package still has room for improvement in terms of reduction in area and thickness, and there is a problem that productivity is low because each semiconductor element is individually sealed.
この問題を解決するために提案された半導体パッケージの製造方法について説明する(例えば、特許文献1又は2参照)。まず、リードフレーム上の複数の半導体素子を封止樹脂で片面一括封止する。次に、個々に分離個片化する。この方法により製造されるパッケージとして、例えばQFN(Quad Flat Non-leaded package)やSON(Small Outline Non-leaded package)などがある。このパッケージでは、リードフレームが封止樹脂から突出していないので、小面積化及び薄型化を図ることができる。また、リードフレーム上の複数の半導体素子を樹脂で片面一括封止するため生産性が高い。 A method of manufacturing a semiconductor package proposed to solve this problem will be described (see, for example, Patent Document 1 or 2). First, a plurality of semiconductor elements on the lead frame are collectively sealed on one side with a sealing resin. Next, it separates into individual pieces. Examples of packages manufactured by this method include QFN (Quad Flat Non-leaded package) and SON (Small Outline Non-leaded package). In this package, since the lead frame does not protrude from the sealing resin, the area and thickness can be reduced. Further, productivity is high because a plurality of semiconductor elements on the lead frame are sealed on one side with resin.
従来の製造方法により得た半導体パッケージでは、パッケージ裏面の封止樹脂から露出したリードフレームを外部接続用電極としている。このため、マザー基板への実装において半田の接合面積が小さいため半田接合強度が低いという問題があった。また、基板に曲げが加わった際にその応力を緩衝する場がなく、実装後の信頼性が低いという問題もあった。 In a semiconductor package obtained by a conventional manufacturing method, a lead frame exposed from the sealing resin on the back surface of the package is used as an external connection electrode. For this reason, there is a problem that the solder joint strength is low because the solder joint area is small in mounting on the mother board. There is also a problem that there is no place to buffer the stress when the substrate is bent, and the reliability after mounting is low.
一方、アウターリードが側面から突出した半導体パッケージは、マザー基板への実装においてアウターリードの周囲全体に半田が濡れるため半田接合強度が高く、基板曲げ耐性も強い。しかし、この構造の半導体パッケージは、従来の製造方法では製造するのが困難であった。それは、アウターリードも含めて樹脂で片面一括封止されるため、個片化時にパッケージの側面から突出した清浄なアウターリードを露出させることができないからである。 On the other hand, the semiconductor package with the outer leads protruding from the side surface has high solder joint strength and strong substrate bending resistance since the entire periphery of the outer leads is wet when mounted on the mother board. However, it has been difficult to manufacture the semiconductor package having this structure by the conventional manufacturing method. This is because one side is collectively sealed with a resin including the outer leads, and therefore, the clean outer leads protruding from the side surfaces of the package cannot be exposed at the time of individualization.
本発明は、上述のような課題を解決するためになされたもので、その目的は、片面一括封止を用いて、アウターリードが側面から突出した樹脂封止型半導体パッケージを製造することができる方法を得るものである。 The present invention has been made to solve the above-described problems, and an object of the present invention is to manufacture a resin-encapsulated semiconductor package in which outer leads protrude from the side surface using single-sided collective sealing. Get the method.
本発明に係る樹脂封止型半導体パッケージの製造方法は、複数の同一パターンが碁盤目状に形成されたリードフレームの各パターンのダイパッドに半導体素子をダイボンドする工程と、半導体素子の電極パッドとリードフレームのインナーリードをワイヤによりワイヤボンドする工程と、リードフレームの隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂を設ける工程と、リードフレーム上に実装された複数の半導体素子を封止樹脂で片面一括封止する封止工程と、封止工程の後にリードフレームを溶剤に浸漬することで溶剤可溶性樹脂を溶解除去する工程と、各々のパッケージに分離個片化する工程とを有し、
前記溶剤可溶性樹脂は、重量分率30〜50%のスチレンブタジエンゴム、アクリル樹脂、ブチラール樹脂、又はエチルセルロースを、トルエン、キシレン、又はメチルエチルケトンに溶かし込んで希釈したものである。本発明のその他の特徴は以下に明らかにする。
A method for manufacturing a resin-encapsulated semiconductor package according to the present invention includes a step of die-bonding a semiconductor element to a die pad of each pattern of a lead frame in which a plurality of identical patterns are formed in a grid pattern, and electrode pads and leads of the semiconductor element A step of wire bonding the inner leads of the frame with wires, a step of providing a solvent-soluble resin on the outer leads between adjacent packages of the lead frame, and a plurality of semiconductor elements mounted on the lead frame on one side with a sealing resin It possesses a sealing step of collectively sealing a step of dissolving and removing the solvent-soluble resin by immersing after the sealing step the lead frame in a solvent, and separating individual pieces in each package,
The solvent-soluble resin is prepared by dissolving styrene butadiene rubber, acrylic resin, butyral resin, or ethyl cellulose having a weight fraction of 30 to 50% in toluene, xylene, or methyl ethyl ketone . Other features of the present invention will become apparent below.
本発明により、片面一括封止を用いた場合でも、アウターリードが側面から突出した樹脂封止型半導体パッケージを製造することができる。これにより、小面積化及び薄型化を図ることができ、生産性が高く、半田接合強度が高く、基板曲げ耐性も強い樹脂封止型半導体パッケージを得ることができる。 According to the present invention, even when single-sided collective sealing is used, a resin-encapsulated semiconductor package in which outer leads protrude from the side surfaces can be manufactured. As a result, it is possible to reduce the area and thickness, and to obtain a resin-encapsulated semiconductor package with high productivity, high solder joint strength, and strong substrate bending resistance.
実施の形態1.
以下、本発明の実施の形態1に係る樹脂封止型半導体パッケージの製造方法について図1及び図2を用いて説明する。図1は、各工程における横断面図、図2は各工程におけるアウターリード切断位置における別方向から見た断面図である。
Embodiment 1 FIG.
Hereinafter, a method for manufacturing a resin-encapsulated semiconductor package according to the first embodiment of the present invention will be described with reference to FIGS. FIG. 1 is a cross-sectional view in each process, and FIG. 2 is a cross-sectional view seen from another direction at the outer lead cutting position in each process.
まず、図1(a),図2(a)に示すように、リードフレーム11の各パターンのダイパッドに半導体素子12をダイボンドする。リードフレーム11は42アロイや銅からなる板状のもので、エッチングやパンチングにより複数の同一パターンが碁盤目状に形成されている。また、リードフレーム11のインナーリードには、後のワイヤボンドでワイヤ13と金属接合が得られるように、銀などのめっきが施されている。
First, as shown in FIGS. 1A and 2A, the
そして、半導体素子12の電極パッドとリードフレーム11のインナーリードをワイヤ13によりワイヤボンドする。ワイヤ13の材料は、主に金が使用される。また、接合に使用される材料は、半田や銀ペースト等の接着剤である。
Then, the electrode pads of the
さらに、リードフレーム11の隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂14を幅0.3mm以上で設ける。この溶剤可溶性樹脂14がリードフレーム11の下面に垂れないように、リードフレーム11の下面に密着するようにフィルムを載置するのが好ましい。フィルム材料としては、PET(ポリエチレンテレフタレート)、シリコーン、またはFEP(四フッ化エチレン−六フッ化プロピレン共重合体)などのフッ素系樹脂が挙げられる。溶剤可溶性樹脂はスチレンブタジエンゴム、アクリル樹脂、ブチラール樹脂、エチルセルロースなどを重量分率30〜50%程度含み、トルエン、キシレン、メチルエチルケトンなどの有機溶剤に溶かし込んで希釈したものを用いる。更に、充填剤として、シリカなどの無機粉末を含んでも良い。溶剤可溶性樹脂の塗布は、印刷、ディスペンス、インクジェットなどの方法で行われる。溶剤可溶性樹脂14の塗布後、含まれる溶剤を揮発させることで、溶剤可溶性樹脂14を固化させる。その後、フィルムを除去する。
Furthermore, a solvent-
次に、図1(b),図2(b)に示すように、リードフレーム11上に実装された複数の半導体素子12を封止樹脂15で片面一括封止する。この際、リードフレーム11のアウターリード領域に設けた溶剤可溶性樹脂14も同時に封止樹脂15で片面一括封止される。ここでは、封止材としてシート状樹脂を用い、装置は真空ラミネータまたは真空プレスを用いる。また、トランスファーモールド法を用いても良いが、この場合、封止時にリードフレーム11の裏面への封止樹脂15の周り込みを防ぐため、封止シートを用いるのが望ましい。この封止シートは、予め半導体素子12搭載前のリードフレーム11に設けても良い。真空ラミネータおよび真空プレスでは、一般的に搬送用にPETなどのフィルムを用いるため、封止樹脂15の成形加圧時に、リードフレーム11下面とフィルムが密着し、リードフレーム11下面への封止樹脂15の回り込みを抑えることができる。勿論、トランスファーモールド法と同様に、封止シートを用いて、真空ラミネータや真空プレスで成形することも可能である。
Next, as shown in FIGS. 1B and 2B, a plurality of
次に、図1(c),図2(c)に示すように、封止樹脂15で片面一括封止されたリードフレーム11を溶剤に浸漬することで溶剤可溶性樹脂14を溶解除去する。封止時に封止シートを用いた場合は、一括封止後、封止シートをリードフレーム11から剥離しておく。浸漬する溶剤は、溶剤可溶性樹脂14を希釈していた溶剤を使用すれば良い。そうすることで、元々溶剤可溶性樹脂14が存在した箇所、つまりアウターリード部は空洞16となる。
Next, as shown in FIGS. 1C and 2C, the solvent-
次に、図1(d),図2(d)に示すように、溶剤可溶性樹脂14を溶解除去した後にアウターリードに外装めっきをする。めっきは半田浴で電気めっきによる。外装めっきにより、露出しているリードフレーム11面全体にめっき皮膜17が付着する。元々溶剤可溶性樹脂14が存在した箇所が空洞であるため、アウターリードの表面(半導体素子12搭載面側)や側面にもめっき皮膜17が付着する。
Next, as shown in FIGS. 1D and 2D, after the solvent-
次に、図1(e),図2(e)に示すように、各々のパッケージに分離個片化する。個片化は、ダイシング法を用いて2段階で行う。ダイシング法はダイヤモンド粉を円盤の外周に焼結した回転刃を回転させながら、ウエハなどを切断する方式である。まず、封止樹脂15で片面一括封止されたリードフレーム11の半導体素子12搭載面側から、アウターリード領域の空洞上に残った封止樹脂15を除去する。除去する封止樹脂15の幅が0.3mm程度の場合は、厚いダイシングの刃を用いて、不要な樹脂部を1回の走査で削り落とせばよい。ダイシングの深さは、リードフレーム11表面から上へ、0〜100μmの位置とする。次に、半導体素子12の搭載面側から、2段階目のダイシングを行い、アウターリードを切断する。用いる回転刃は1段階目に用いた回転刃より薄いものを用いる。以上で、各々個片化された半導体パッケージが完成する。なお、溶剤可溶性樹脂14の幅を0.3mm以上とすることで、半導体パッケージ側面からのアウターリードの突出を0.2mm以上とすることができる。また、2段階目のダイシングの代わりに、金型によるリードカットで個片化しても良い。また、これまでの説明では、ダイシング前に外装めっきを行ったが、1段階目のダイシングと2段階目のダイシングの間に外装めっき工程を挿入しても、同じ完成品が得られる。
Next, as shown in FIGS. 1E and 2E, each package is separated into individual pieces. The singulation is performed in two stages using a dicing method. The dicing method is a method of cutting a wafer or the like while rotating a rotary blade obtained by sintering diamond powder on the outer periphery of a disk. First, the sealing
以上説明した製造方法により、片面一括封止を用いて、アウターリード18が側面から突出した樹脂封止型半導体パッケージを製造することができる。これにより、小面積化及び薄型化を図ることができ、生産性が高く、半田接合強度が高く、基板曲げ耐性も強い樹脂封止型半導体パッケージを得ることができる。 By the manufacturing method described above, a resin-encapsulated semiconductor package in which the outer leads 18 protrude from the side surfaces can be manufactured using single-sided collective sealing. As a result, it is possible to reduce the area and thickness, and to obtain a resin-encapsulated semiconductor package with high productivity, high solder joint strength, and strong substrate bending resistance.
また、アウターリード18の表面には、除去が困難な封止樹脂15ではなく、溶剤可溶性樹脂14が接しているため、溶剤浸漬により容易にアウターリード表面を清浄化することができる。これにより、リード切断面を除いたアウターリード全面に外装めっきが付着した半導体パッケージを得ることができる。従って、本実施の形態に係る半導体パッケージを外部基板へ実装する際には、接合力の大きい良好な半田接合が形成され、実装信頼性が向上する。
Further, since the surface of the
実施の形態2.
以下、本発明の実施の形態2に係る樹脂封止型半導体パッケージの製造方法について図3及び図4を用いて説明する。図3は、各工程における横断面図、図4は各工程におけるアウターリード切断位置における別方向から見た断面図である。図1又は図2と同様の構成要素には同じ番号を付し、説明を省略する。
Embodiment 2. FIG.
Hereinafter, a method for manufacturing the resin-encapsulated semiconductor package according to the second embodiment of the present invention will be described with reference to FIGS. FIG. 3 is a cross-sectional view in each process, and FIG. 4 is a cross-sectional view seen from another direction at the outer lead cutting position in each process. Constituent elements similar to those in FIG. 1 or FIG.
実施の形態2では、図3(a),図4(a)に示すように、リードフレーム11に半導体素子12をダイボンドする前に、リードフレーム11の少なくともアウターリードとなる領域に外装めっきをする。図では、リードフレーム11全面にめっき皮膜17aを形成した場合について示す。リードフレーム11に予め施されるめっきはプリプレーティングと呼ばれる。また、めっき皮膜17aの構成は、ニッケル−パラジウム−金を想定している。そして、めっき皮膜17aを形成した後、リードフレーム11の隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂14を実施の形態1と同様にして設ける。
In the second embodiment, as shown in FIGS. 3A and 4A, before the
次に、図3(b),図4(b)に示すように、リードフレーム11上に実装された複数の半導体素子12を封止樹脂15で片面一括封止する。
Next, as shown in FIGS. 3B and 4B, the plurality of
次に、図3(c),図4(c)に示すように、封止樹脂15で片面一括封止されたリードフレーム11を溶剤に浸漬することで溶剤可溶性樹脂14を溶解除去する。これにより、元々溶剤可溶性樹脂14が存在した箇所、つまりアウターリード部は空洞16となり、アウターリード表面に予め施されたプリプレーティング面が露出する。
Next, as shown in FIGS. 3C and 4C, the solvent-
次に、図3(d),図4(d)に示すように、各々のパッケージに分離個片化する。実施の形態1では分離個片化の前に外装めっきを行ったが、本実施の形態2では、予めリードフレーム11にプリプレーティングが施されているため、この時点で外装めっきを行う必要はない。
Next, as shown in FIGS. 3D and 4D, each package is separated into individual pieces. In the first embodiment, the outer plating is performed before the separation, but in the second embodiment, since the
以上説明した製造方法により、片面一括封止を用いて、アウターリード18が側面から突出した樹脂封止型半導体パッケージを製造することができる。これにより、小面積化及び薄型化を図ることができ、生産性が高く、半田接合強度が高く、基板曲げ耐性も強い樹脂封止型半導体パッケージを得ることができる。 By the manufacturing method described above, a resin-encapsulated semiconductor package in which the outer leads 18 protrude from the side surfaces can be manufactured using single-sided collective sealing. As a result, it is possible to reduce the area and thickness, and to obtain a resin-encapsulated semiconductor package with high productivity, high solder joint strength, and strong substrate bending resistance.
また、封止時にアウターリード18部分のめっき皮膜17aに接しているのは、除去が困難な封止樹脂15ではなく、溶剤可溶性樹脂14であるため、封止後の溶剤浸漬により、容易にアウターリード表面を全面に渡って清浄化し、予めリードフレーム11に施されたプリプレーティング面が露出再生できる。これにより、リード切断面を除いたアウターリード全面に外装めっきが付着した半導体パッケージを得ることができる。従って、本実施の形態に係る半導体パッケージを外部基板へ実装する際には、接合力の大きい良好な半田接合が形成され、実装信頼性が向上する。
Further, since it is not the sealing
実施の形態3.
図5は、本発明の実施の形態3に係る半導体パッケージの製造方法における封止工程を示す横断面図である。図示のように、片面一括封止に用いるシート状樹脂15aをリードフレーム11上に載置している。封止装置として真空ラミネータまたは真空プレスを用いる。
Embodiment 3 FIG.
FIG. 5 is a cross-sectional view showing a sealing step in the method of manufacturing a semiconductor package according to the third embodiment of the present invention. As shown in the drawing, a sheet-
ここで、実施の形態3では、溶剤可溶性樹脂14の高さを、リードフレーム11のインナーリードと半導体素子12をワイヤボンドしているワイヤ13の高さより高くしている。その他の工程は実施の形態1又は2と同様である。これにより、シート状樹脂15aを封止前のリードフレーム11上に載置しても、ワイヤ13を変形することがない。
Here, in the third embodiment, the height of the solvent-
11 リードフレーム
12 半導体素子
13 ワイヤ
14 溶剤可溶性樹脂
15 封止樹脂
15a シート状樹脂
17,17a めっき皮膜
DESCRIPTION OF
Claims (4)
前記半導体素子の電極パッドと前記リードフレームのインナーリードをワイヤによりワイヤボンドする工程と、
前記リードフレームの隣接するパッケージ間のアウターリード上に溶剤可溶性樹脂を設ける工程と、
前記リードフレーム上に実装された複数の前記半導体素子を封止樹脂で片面一括封止する封止工程と、
前記封止工程の後に前記リードフレームを溶剤に浸漬することで前記溶剤可溶性樹脂を溶解除去する工程と、
各々のパッケージに分離個片化する工程とを有し、
前記溶剤可溶性樹脂は、重量分率30〜50%のスチレンブタジエンゴム、アクリル樹脂、ブチラール樹脂、又はエチルセルロースを、トルエン、キシレン、又はメチルエチルケトンに溶かし込んで希釈したものであることを特徴とする半導体パッケージの製造方法。 A step of die-bonding a semiconductor element to a die pad of each pattern of a lead frame in which a plurality of identical patterns are formed in a grid pattern;
Wire bonding the electrode pads of the semiconductor element and the inner leads of the lead frame with wires;
Providing a solvent-soluble resin on the outer leads between adjacent packages of the lead frame;
A sealing step of collectively sealing one side of the plurality of semiconductor elements mounted on the lead frame with a sealing resin;
A step of dissolving and removing the solvent-soluble resin by immersing the lead frame in a solvent after the sealing step;
Possess and separating individual pieces to each package,
The solvent-soluble resin is obtained by dissolving styrene butadiene rubber, acrylic resin, butyral resin, or ethyl cellulose having a weight fraction of 30 to 50% in toluene, xylene, or methyl ethyl ketone and diluting them. Manufacturing method.
The height of the said solvent soluble resin is made higher than the height of the said wire, and sheet-like resin is used for the said single-sided package sealing, The manufacturing of the semiconductor package of any one of Claims 1-3 characterized by the above-mentioned. Method.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005048259A JP4418764B2 (en) | 2005-02-24 | 2005-02-24 | Manufacturing method of resin-encapsulated semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005048259A JP4418764B2 (en) | 2005-02-24 | 2005-02-24 | Manufacturing method of resin-encapsulated semiconductor package |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006237187A JP2006237187A (en) | 2006-09-07 |
| JP4418764B2 true JP4418764B2 (en) | 2010-02-24 |
Family
ID=37044527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005048259A Expired - Fee Related JP4418764B2 (en) | 2005-02-24 | 2005-02-24 | Manufacturing method of resin-encapsulated semiconductor package |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4418764B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4367476B2 (en) * | 2006-10-25 | 2009-11-18 | 株式会社デンソー | Mold package manufacturing method |
| JP6030970B2 (en) * | 2013-02-12 | 2016-11-24 | エスアイアイ・セミコンダクタ株式会社 | Resin-sealed semiconductor device and manufacturing method thereof |
| CN108724550B (en) | 2013-11-07 | 2020-07-31 | Agc株式会社 | Mold release film and method for manufacturing semiconductor package |
| JP7479771B2 (en) * | 2020-10-01 | 2024-05-09 | 三菱電機株式会社 | Semiconductor device, manufacturing method thereof, and power conversion device |
-
2005
- 2005-02-24 JP JP2005048259A patent/JP4418764B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006237187A (en) | 2006-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7799611B2 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US8329509B2 (en) | Packaging process to create wettable lead flank during board assembly | |
| TWI337775B (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| CN100385641C (en) | Semiconductor package having partially pre-patterned lead frame and method of manufacturing the same | |
| US7439097B2 (en) | Taped lead frames and methods of making and using the same in semiconductor packaging | |
| CN102132402B (en) | Thin foil semiconductor package | |
| EP1335427B1 (en) | Resin-moulded semiconductor device | |
| JP2002076228A (en) | Resin-sealed semiconductor device | |
| JP2002261228A (en) | Lead frame | |
| JPH11340409A (en) | Lead frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same | |
| US9659842B2 (en) | Methods of fabricating QFN semiconductor package and metal plate | |
| CN104681449A (en) | Leadless semiconductor package with optical inspection feature | |
| CN102208391A (en) | Lead frame with sagged unit chip bonding region | |
| JP2003174131A (en) | Resin-sealed semiconductor device and method of manufacturing the same | |
| JP2005223331A (en) | Lead frame, semiconductor chip package using the same, and manufacturing method thereof | |
| JP4418764B2 (en) | Manufacturing method of resin-encapsulated semiconductor package | |
| JP2002033345A (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| US20250210471A1 (en) | Semiconductor chip packaging defect free dimple process and device | |
| CN108010899A (en) | Separated pre-formed packaging lead frame and manufacturing method thereof | |
| CN206584920U (en) | Separating pre-forming package lead frame | |
| JP4570797B2 (en) | Manufacturing method of semiconductor device | |
| JP2002026168A (en) | Semiconductor device and method of manufacturing the same | |
| JP2002026192A (en) | Lead frame | |
| JP4362902B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
| JP2002164496A (en) | Semiconductor device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061222 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080818 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091124 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121204 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131204 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |