JP4420538B2 - ウェーハパッケージの製造方法 - Google Patents
ウェーハパッケージの製造方法 Download PDFInfo
- Publication number
- JP4420538B2 JP4420538B2 JP2000222128A JP2000222128A JP4420538B2 JP 4420538 B2 JP4420538 B2 JP 4420538B2 JP 2000222128 A JP2000222128 A JP 2000222128A JP 2000222128 A JP2000222128 A JP 2000222128A JP 4420538 B2 JP4420538 B2 JP 4420538B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- sealing member
- forming
- seed layer
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/095—Feed-through, via through the lid
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Micromachines (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はウェーハレベルのパッケージング技術に関するものであり、より具体的にはウェーハレベルの半導体のチップスケールにおいてのパッケージングに関する。
【０００２】
【従来の技術】
現在、半導体デバイスをパッケージングする為に様々なウェーハに対するウェーハボンディング技術が利用されている。この技術にはガラス陽極に対するシリコンボンディングや、シリコンに対するシリコン融着ボンディング、そして様々な中間材料を実際のボンディング媒体として利用したウェーハに対するウェーハボンディングが含まれる。このような中間材料には二酸化シリコンや、金、インジウム及びアルミニウム等の軟質金属が含まれ、これらは電気的、熱的及び／又は圧着技法によりボンディングされる。
【０００３】
これらの技術全てには様々な問題がある。ガラスウェーハをシリコンウェーハに陽極ボンディングする場合は高電圧を使用するが、これがシリコンウェーハ上の電子回路に悪影響を及ぼす可能性がある。同様にシリコン対シリコンのボンディングもまた、非常に高い電圧及び温度で実施しなければならない。これら技術のいずれも、ボンディングに要する温度よりも低い融点を持つ金属を溶かしてしまう可能性がある。従ってシリコンウェーハ上の半導体デバイスが特定の種類のものである場合には利用出来ない。ガラスフリット(glass frit)等のような材料は相対的に大きいボンディング面積を要し、この結果、ダイのサイズ（die size）が大きくなって一枚のウェーハ上に作成できるデバイスの数が限定されてしまう。更にこれらの技術の中にはパッケージングされたデバイスの気密封止の信頼性を保証することが出来ないものもある。
【０００４】
このようなパッケージング方法の一例はKong等による米国特許第５，４４８，０１４号に記載されている。しかしながら、Kong等の方法においては、２枚のウェーハ間の距離を調節する為に多層のスタンドオフ(standoff:支持棒)が必要とされる。さらに、ウェーハ各々に異なる材料を利用するという開示の方法では、開示のとおりに熱を用いてパッケージを製作すると、材料の異なる熱膨張率によって悪い結果が生じる可能性がある。
【０００５】
【発明が解決しようとする課題】
半導体上、又は半導体中のマイクロデバイスを非電気的に低温で気密封止することが出来る比較的簡単な製造方法が長い間求められてきた。更にこの製造方法は、標準的又は標準に近い製造方法であって、一般的な半導体研究施設や製造施設において現在利用されている製造方法を利用した方法が求められている。
【０００６】
更に、既存の方法ではエポキシやグロメット(grommet)、即ち封止リングをワイヤ周囲のスルーホールで使用することなくウェーハパッケージ自体に電気導体を貫通させることが出来るウェーハに対するウェーハ封止方法がなかったため、過去においてはパッケージングされたデバイスへの電気的接触を得ることは困難であった。以前の封止技術は、非常に小さく扱いにくいことに加え、封止部材中の配線導体の屈曲により封止が開き、漏れを生じる可能性もあった。
【０００７】
【課題を解決するための手段】
本発明は、マイクロデバイスがベースウェーハ上のボンディングパッドに接続していることを特徴とするマイクロキャップウェーハレベルパッケージを提供するものである。ベースウェーハ上の周縁パッドはボンディングパッド及びマイクロデバイスを取り囲んでいる。キャップウェーハの上にはガスケット(gasket：詰め物)が形成されている。ボンディングパッドガスケットはボンディングパッドの周縁に整合し、周縁パッドガスケットはベースウェーハ上の周縁パッドに整合する。キャップウェーハ中にはボンディングパッドガスケットの周界内に事前に決められた深さに溝（well：例えば、材料を取り除いてできる溝や凹部などをいう。）が形成されている。そのキャップウェーハはベースウェーハ上に配置され、ガスケットがパッドにボンディングされてボンディングパッドガスケットと周縁パッドガスケットとの間に気密封止空間（hermetically sealed volume)が形成されている。キャップウェーハは薄く削られ、「マイクロキャップ」が形成される。マイクロデバイスを利用する装置の導体が接続出来るように、マイクロキャップは溝がパッケージ内ではあるが気密封止の外にあるボンディングパッドへと通じるスルーホールになるまで、基本的に事前に決められた深さの下まで薄く削られる。この構成により、封止部材中に電気接続を通すことなくウェーハレベルパッケージの気密封止に高い信頼性が保証されるのである。更にこの製造方法によれば、マイクロキャップは原位置のままで形成されるので壊れやすいマイクロキャップをアセンブリ中に取り上げて扱うことが無い為にウェーハを以前可能であったよりも薄くすることが可能になる。
【０００８】
本発明は更に、マイクロデバイスがベースウェーハ上のボンディングパッドに接続していることを特徴とするマイクロキャップウェーハレベルパッケージを提供するものである。ベースウェーハ上の周縁パッドがボンディングパッドとマイクロデバイスを囲んでいる。キャップウェーハは、その中に事前に決められた深さを持つ溝が形成されるように加工される。キャップウェーハ中の溝の壁は導電性材料でコーティングされる。キャップウェーハの上には接触ガスケット及び周縁ガスケットが形成されており、接触ガスケットはベースウェーハ上のボンディングパッドに対して位置合わせが可能であり、周縁ガスケットはベースウェーハ上の周縁パッドに整合するようになっている。次にキャップウェーハはベースウェーハ上に配置され、接触ガスケット及び周縁ガスケットがパッドへとボンディングされて周縁ガスケット内には気密封止空間が形成される。キャップウェーハは導電性材料が露出し、キャップウェーハを貫通して気密封止空間の外へと通じる導電性バイアが形成されるまで、事前に決められた深さの下まで薄く加工される。このバイア構成により、ウェーハレベルパッケージ中の気密封止接続に高い信頼性と導電性が保証されるのである。更にこの製造方法によれば、マイクロキャップは原位置のままで形成されるので壊れやすいマイクロキャップをアセンブリ中に取り上げて扱うことが無い為にウェーハを以前可能であったよりも薄くすることが可能になる。
【０００９】
本発明は、半導体デバイスを気密封止しつつウェーハの一方を通じて電気的又は熱的接続を提供するウェーハレベルのチップスケールパッケージ中に電気的又は機械的デバイスを設けるものである。
【００１０】
本発明は更に、パッケージ自体を封止するウェーハを介してデバイスへの電気接続を作ることが可能のウェーハレベルのチップスケールパッケージ中にデバイスを設けるものである。
【００１１】
本発明は更に、デバイスへの電気接続を、デバイスの封止と同時に別個に封止されるボンディングパッドへと通じるキャップウェーハ中の開口を通じて作ることが出来るウェーハレベルのチップスケールパッケージ中にデバイスを設けるものである。
【００１２】
本発明は更に、ウェーハレベルで気密封止を行う低温バッチプロセスを採用し、ベースウェーハ上の標準的ボンディングパッドへの電気接続が可能なウェーハレベルのチップスケールパッケージング技術を提供するものである。
【００１３】
本発明は更に、高電圧又は高温を要さずに半導体デバイスの気密封止を行う比較的簡便な製造方法を提供するものである。
【００１４】
本発明は更に、代表的な半導体研究施設又は製造施設で採用される標準的製造方法や装置、又はそれに近い製造方法ステップ及び装置を用いてウェーハパッケージを製造する方法を提供するものである。
【００１５】
本発明の上記及び更なる利点は、添付図と共に以下の詳細説明を読むことにより、当業者に明らかとなる。
【００１６】
【発明の実施の形態】
まず図１を参照すると、マイクロキャップウェーハレベルパッケージ１０の断面図が示されている。マイクロキャップウェーハレベルパッケージ１０は、例えば集積回路等の能動素子又はセンサなどの受動素子であるマイクロデバイス１４が結合したベースウェーハ１２を含む。導電性リード線（図示せず）によりマイクロデバイス１４に接続するボンディングパッド１６、１８もまた、ベースウェーハ１２に結合している。ベースウェーハ１２の周縁には、ボンディングパッド１６、１８と同時に形成することが出来る周縁パッド２０が設けられている。
【００１７】
キャップウェーハ２４とベースウェーハ１２上の周縁パッド２０との間には周縁パッド封止部材、即ちガスケット２２が設けられており、これが周縁パッド２０へと冷間圧接ボンディングされることによりマイクロデバイス１４の周囲に気密封止空間２５が作られている。キャップウェーハ２４は非導電性材料又は単結晶シリコン等の高抵抗半導体材料から作ることが出来る。しかしながら、熱膨張率の不整合に起因する問題を回避する為にベースウェーハ１２及びキャップウェーハ２４はいずれも同じ半導体材料から作成されていることが望ましい。
【００１８】
キャップウェーハ２４はその中にスルーホール２６及び２８を有し、これによりそれぞれボンディングパッド１６及び１８へ通じている。スルーホール２６、２８は径が１０〜５００μｍであり、従来型のワイヤボンディングツールを通すことが出来るようになっている。ボンディングワイヤ３０、３２のような導体をそれぞれボンディングパッド１６、１８へとボンディングしてマイクロデバイス１４への電気接続を作ることが可能である。ボンディングパッド封止部材、即ちガスケット３４、３６はボンディングパッド１６、１８それぞれの周縁にボンディングされ、ガスケット２２は周縁パッド２０へとボンディングされ、これにより気密封止空間２５が形成される。気密封止空間２５はマイクロデバイス１４及びボンディングパッドガスケット３４、３６を包含するものである。また、マイクロデバイス１４とボンディングパッド１６、１８との電気接続（図示せず）は気密封止空間２５内にあり、いずれのガスケットも通過していない。
【００１９】
図示の実施例においては、ボンディングパッド１６、１８、ガスケット２２、３４、３６及び周縁パッド２０は金で形成される。しかしながら、本発明の範囲から離れることなく他の材料を利用することも可能である。例えば、シリコン、インジウム、アルミニウム、銅、銀、これらの合金及びこれらの化合物等のように相互にボンディングすることが可能の他の材料を利用することも出来る。
【００２０】
次に図２〜図７を見ると、図１に示したマイクロキャップウェーハレベルパッケージ１０の製造プロセスが示されている。以下の説明において、異なる図の中でも同様の部品には全て同じ定義及び同じ符号が適用されるものとする。
【００２１】
図２はキャップウェーハ２４を示す図である。スパッタリング又は蒸着等のプロセスを通じて導電性シード層（seed layer)４８がキャップウェーハ２４の溝側の面全体に形成される。この実施例においては、シード層４８は金である。金は、最初に非常に薄い接着層（図示せず）をスパッタリングした後に成膜される。接着層はシード層４８が良好に接着し、かつキャップウェーハ２４への接着性が良好な材料から成る。最良の態様においては、シード層４８が金、キャップウェーハ２４がシリコンである場合、接着層はクロム、ニッケルクロム、チタン又はそれらの合金等の金属から成る。その後、金が接着層の上にスパッタリングによって堆積される。金の厚さは、例えば２００〜３００nm(２０００〜３０００オングストローム)である。接着層が使用されるのは、金自体ではシリコンに対して直接的に良好な接着が得られない為である。しかしながら、両層とも通常は従来の製造装置を利用して単一のスパッタリング又は蒸着処理において設けられる。
【００２２】
フォトレジスト層５０が塗布され、従来のフォトリソグラフィープロセスにより露光、現像されて、ガスケット２２、３４、３６の形状を画定するパターン化された開口５２が作成される。ガスケット２２、３４、３６形成用のパターン作成には厚膜フォトレジストリソグラフィーを行うことが望ましい。標準的なフォトレジストでは形成される層が相対的に薄くなる為、より粘度の高い厚いフォトレジスト層５０が必要である。必要に応じて厚いフォトレジスト層５０を多層にして使用する。ガスケット２２、３４、３６をパターン化する為に用いるフォトレジストの厚さは、少なくともガスケット２２、３４、３６の最終の厚さ分はなければならない。
【００２３】
図３はシード層４８を電極として利用して電気メッキ処理を行った後のキャップウェーハ２４を示したものである。ガスケットの導電性材料をフォトレジスト層５０の開口５２中、導電性のシード層４８上に堆積する。その後フォトレジスト層５０を従来のフォトレジスト剥離技術を利用して除去する。
【００２４】
図４においては、先にフォトレジスト層５０の下にあった残りのシード層４８を従来のエッチングプロセスによりエッチング除去する。ガスケット２２、３４、３６は除去されるシード層４８の厚み分、高さが低くなる。もう１枚の厚いフォトレジスト層５４を形成し、ガスケット２２、３４、３６を覆う。厚膜フォトレジストフォトリソグラフィーを利用してフォトレジスト層５４をパターン化及び現像し、キャップウェーハ２４中の溝をエッチングする領域を露出させる。
【００２５】
図５はエッチングされ、フォトレジスト層５４が除去された後のキャップウェーハ２４を示す図である。キャップウェーハ２４の当初の厚みは、説明の便宜上２００μｍを超えるものとする。その後キャップウェーハ２４をエッチングして溝５６、５８を形成するが、これらの深さも説明の便宜上約１００μｍとする。溝５６、５８の形成にはドライエッチ等の従来のエッチングプロセスを利用することが出来る。そのようなドライエッチプロセスの１つには、シリコンの深いエッチングにおいて高アスペクト比のチャネル及びバイアをエッチング形成する為に利用されるプラズマエッチングプロセスがあげられる。このプロセスでは、エッチングプロセスとエッチングを施した壁にポリマーを堆積するプロセスとを交互に行うことで、アンダーカット(undercut)を最低限に抑制する方法がとられている。このプロセスによれば、非常に深いエッチングがわずかなアンダーカットを生じただけで得られる。この目的は溝５６、５８の深さが加工後のキャップウェーハ２４の最終の厚さを越える深さとなるように、十分に深くエッチングするところにある。キャップウェーハ２４の最終の厚さが１００μｍ未満である場合、溝５６、５８の深さは１００μｍ以上なければならない。
【００２６】
図６においては、キャップウェーハ２４は裏返されてベースウェーハ１２に整合した状態にある。ベースウェーハ１２には従来の製造プロセスを利用してボンディングパッド１６、１８及び周縁パッド２０が設けられている。簡単に述べると、ベースウェーハ１２上に接着層（図示せず）を成膜し、スパッタリング又は蒸着により導電性材料を堆積させる。フォトリソグラフィーによってパターン化を行い、不要の導電性材料をエッチング除去、そしてフォトレジストを除去する。他の手法においては、フォトリソグラフィーと、接着層及び導電性材料層の形成を行い、その後フォトレジストと不要の導電性材料を除去してボンディングパッド１６、１８及び周縁パッド２０を形成する。チャネル、またはワイヤ（図示せず）によりベースウェーハ１２上のマイクロデバイス１４をボンディングパッド１６、１８へと電気的に接続する。ガスケット３４及び３６は、ベースウェーハ１２上のボンディングパッド１６及び１８に、ボンディングパッド１６、１８の周縁にてそれぞれ接触し、ガスケット２２は周縁パッド２０と接触する。ボンディングワイヤ３０、３２を図１に示したようにボンディングする為に十分な領域が各ガスケット３４、３６内に作られるように、ガスケット３４、３６はそれぞれ対応するボンディングパッド１６、１８の周縁に実質的に整合するように構成されている。
【００２７】
その後ベースウェーハ１２及びキャップウェーハ２４を位置合わせし、３５０℃以下の温度下で冷間圧接が生じるまで圧接する。ガスケット３４、３６はそれらに対応するボンディングパッド１６、１８に融着し、同様にガスケット２２も周縁パッド２０に融着する。これによりマイクロデバイス１４に完全に気密封止された空間２５が提供される。
【００２８】
図７においては、気密封止が作られた後に従来のウェーハ研削又はラッピング及び研磨技術によりキャップウェーハ２４が薄く削られ、溝５６、５８がスルーホール２６、２８になった状態にある。スルーホール２６、２８はキャップウェーハ２４を貫通して伸びている。こうしてマイクロキャップウェーハレベルパッケージ１０は、マイクロデバイスを利用する装置（図示せず）へと接続することが出来るようになる。電気接触は、ボールボンディング又はウェッジボンディング等の従来のボンディング技術を使ってボンディングワイヤ３０、３２をボンディングすることにより、ベースウェーハ１２上のボンディングパッド１６、１８へと作られる。このことには、ボンディングにより生じる力が相対的に厚いベースウェーハ１２へと印加されるという利点が含まれる。
【００２９】
次に図８〜図１０を参照すると、ここには図１に示したマイクロキャップウェーハレベルパッケージ１０を他の態様の方法で製造した場合における様々な段階が示されている。
【００３０】
図８では、キャップウェーハ２４に従来のフォトリソグラフィー技術を用いて溝５６、５８がパターン化される。ここでも説明の便宜上、キャップウェーハ２４の当初の厚さが２００μｍを超えているものとする。次にキャップウェーハ２４に溝５６、５８がエッチングされるが、溝の深さも説明の便宜上、約１００μｍとする。溝５６、５８の形成には、以前にも説明したような従来のエッチングプロセスを利用することが出来る。ここでも目的は溝５６、５８の深さが加工後のキャップウェーハ２４の最終の厚さを越える深さとなるように、十分に深くエッチングするところにある。溝５６、５８の深さが１００μｍであった場合、最終的な厚さまで加工した時点で溝５６、５８がスルーホールを形成することになるようにキャップウェーハ２４の最終の厚さは１００μｍ未満でなければならない。
【００３１】
図９においては、スパッタリング等のプロセスによりシード層４８がキャップウェーハ２４全体及び溝５６、５８中に形成される。シード層４８が金から成る場合、最初に非常に薄い接着層（図示せず）をスパッタリングした後にシード層４８が堆積される。ここでも接着層は、クロム、ニッケルクロム、チタン又は他の金属等のように、シリコンであるキャップウェーハ２４及び金であるガスケット材料への接着性が良好な金属から形成される。その後接着層の上からスパッタリングにより金が堆積される。この金の厚さは、例えば２００〜３００nm(２０００〜３０００オングストローム)である。通常は、両層とも従来の製造装置を利用して単一のスパッタリング処理により形成される。
【００３２】
フォトレジスト層５０もまた、従来のフォトリソグラフィープロセスで形成、露光及び現像され、ガスケット２２、３４、３６の形状を画定するパターン化された開口５２が作られる。ガスケット２２、３４、３６形成用のパターンの作成には、厚膜フォトレジストリソグラフィーを利用することが望ましい。ガスケット２２、３４、３６をパターン化する為に用いるフォトレジストは、少なくともガスケット２２、３４、３６の最終の厚さ分の高さを持っていなければならない。更に、厚膜フォトレジスト間に気泡が生じないように、溝５６、６８を埋める為に用いる層の数は出来る限り少なくしなければならない。フォトレジストの厚さをキャップウェーハ２４表面上でより均等にする為に、厚膜フォトレジストを多層としても良い。
【００３３】
図１０は、シード層４８を電極として利用して電気メッキを施した後のキャップウェーハ２４を示す図である。ガスケット２２、３４、３６の導電性材料は、開口５２中にフォトレジスト層５０を通して露出した導電性のシード層４８上に堆積される。その後フォトレジスト層５０は従来のフォトレジスト剥離技術により除去される。
【００３４】
このようにしてキャップウェーハ２４を図６に示したように裏返してベースウェーハ１２へとボンディングすることが出来るようになり、その後は同様のプロセスが実施される。
【００３５】
次に図１１を参照するが、ここではキャップウェーハ６２が、ベースウェーハ１２上にある相対的に丈高、即ち厚いマイクロデバイス６４を収容出来るようにエッチングされていることを特徴とするマイクロキャップウェーハレベルパッケージ６０が描かれている。キャップウェーハ６２及びマイクロデバイス６４間の間隙は、キャップウェーハ６２のマイクロデバイス６４直上部分をエッチングする等で凹部６６を画定する為のプロセスを追加することにより調節することが出来る。相対的に丈高のマイクロデバイス、又は可能な限り小さなパッケージに封止しなければならないマイクロデバイスを収容する為の追加エッチングには、従来のドライエッチングプロセスを利用することが可能である。従ってキャップウェーハ６２を薄く加工する処理は、凹部６６近くまで実施されることになる。更にこれによってガスケット２２、３４、３６をマイクロデバイス６４の厚さよりも短くすることが出来、この結果、金等の材料の使用量が削減され、従来のフォトレジストのリソグラフィープロセスを採用することが出来るようになる。
【００３６】
次に図１２を見ると、キャップウェーハ７２及びベースウェーハ７４を有するマイクロキャップウェーハレベルパッケージ７０が示されている。ウェーハはシリコン製である為、これらに従来の半導体製造プロセスを用いてキャップウェーハ７２及び／又はベースウェーハ７４中にそれぞれ集積回路７６、７８を形成することは容易である。ガスケット３４、３６は導電性材料から成る為、導電性のシード層の一部を残すことにより、又はキャップウェーハ７２上にポリシリコンのチャネルを形成することにより、これらを介して集積回路７６をボンディングパッド１６、１８へと電気的に接続することは容易に出来る。ベースウェーハ７４中の集積回路７８は、マイクロデバイス１４と同様の方法で接続可能である。
【００３７】
キャップウェーハ２４とマイクロデバイス１４との間には間隙を示した。本発明はデバイスを収容する為にそのような間隙が必要であるかないかにかかわらず利用可能である。例えば、センサ又はフィルタ等を含むアプリケーションの幾つかにおいては、デバイスを適正に作動させる為にはデバイス上に空間が必要である。同様に、加速器やプレッシャセンサ等、自由に動けることを必要とする機械装置や可動部品をデバイスが含む場合は間隙が必要である。また、例えば集積回路デバイスの場合、この間隙は必要無い。間隙の距離は、ガスケットのめっきの高さと、キャップウェーハ２４及びベースウェーハ１２を結合する際のガスケットの圧迫による印加圧力との組み合わせにより調整することが可能であり、従って多層ガスケットの必要性は無い。
【００３８】
次に図１３を参照すると、ここではベースウェーハ１１２を有するマイクロキャップウェーハレベルパッケージ１１０の断面図が示されている。ベースウェーハ１１２はそれに結合したマイクロデバイスを有しており、このマイクロデバイスは集積回路等の能動素子、又はセンサ等の受動素子である。マイクロデバイス１１４は導電性リード線（図示せず）を介し、これらもまたベースウェーハ１１２に結合するボンディングパッド１１６、１１８へと電気的に接続している。ベースウェーハ１１２の周縁には、ボンディングパッド１１６、１１８と同時に、同じ厚さに形成することが出来る周縁パッド１２０がある。
【００３９】
周縁パッド封止部材、即ちガスケット１２２はキャップウェーハ１２４とベースウェーハ１１２上の周縁パッド１２０との間に設けられ、周縁パッド１２０へと冷間圧接されることによりマイクロデバイス１１４の周囲に気密封止された空間１２５が作られる。キャップウェーハ１２４は非導電性材料又は単結晶シリコン等の高抵抗半導体材料から作ることが出来る。しかしながら、熱膨張率の不整合による問題を回避する為にベースウェーハ１１２及びキャップウェーハ１２４は、両方とも同じ材料で作成することが望ましい。
【００４０】
キャップウェーハ１２４はその中に導電性バイア１２６、１２８を有する。ガスケット１２２の形成と同時に、接触ガスケット１３０、１３２がそれぞれ導電性バイア１２６、１２８上に形成される。接触ガスケット１３０、１３２はそれぞれのボンディングパッド１１６、１１８へと冷間圧接され、これによりマイクロデバイス１１４への電気接触が作られる。本発明によれば、マイクロデバイス１１４とそのボンディングパッド（例えばボンディングパッド１１６、１１８）との間の電気接触（図示せず）は気密封止空間１２５中に位置し、ガスケット１２２を通過していない。
【００４１】
キャップウェーハ１２４には更に外部ボンディングパッド１３４、１３５が設けられているが、これらには導体、即ちボンディングワイヤ１３６、１３８がそれぞれボンディングされており、マイクロキャップウェーハレベルパッケージ及びマイクロデバイス１１４を、マイクロデバイス１１４を利用する装置（図示せず）へと接続している。外部ボンディングパッド１３５は、接触ガスケット１３２により気密封止が提供される為に閉じていない導電性バイア１２８の中心線からずらして配置することが出来る。
【００４２】
図示の実施例においてはボンディングパッド１１６、１１８、周縁パッド１２０及び接触ガスケット１３０、１３２は金である。しかしながら、本発明の範囲から離れることなく、他の材料を利用することも可能である。例えば、シリコン、インジウム、アルミニウム、銅、銀、これらの合金及びこれらの化合物等、相互にボンディングが可能の他の材料を利用することが出来る。
【００４３】
次に図１４〜図１８を参照するが、これらには図１３に示したマイクロキャップウェーハレベルパッケージ１１０の製造ステップが描かれている。以下の説明において、異なる図においても同様の部品には同じ定義及び同じ符号を適用した。
【００４４】
図１４は側壁１４６、１４７をそれぞれに有する溝１４０、１４２が形成されたキャップウェーハ１２４を示す図である。溝１４０、１４２は従来のフォトリソグラフィー及びエッチングプロセスによって形成される。従来型のエッチングプロセスの１つにドライエッチングがあげられるが、これはシリコンのディープエッチングにおいて高アスペクト比のチャネル及びバイアをエッチング形成する為に利用されるプラズマエッチングプロセスである。このプロセスでは、エッチングプロセスとエッチングを施した壁にポリマーを堆積するプロセスとを交互に行うことで、アンダーカットを最低限に抑制する方法がとられている。このプロセスによれば、非常に深いエッチングがわずかなアンダーカットを生じただけで得られる。この目的は溝１４０、１４２の深さが加工後のキャップウェーハ１２４の最終の厚さを越える深さとなるように、十分に深くエッチングするところにある。このプロセスにはキャップウェーハ１２４の厚さを溝側ではない面から研削又はラッピング及び研磨等のプロセスによって薄くし、溝１４０、１４２を露出させることが含まれる。説明の便宜上、キャップウェーハ１２４は当初、２００μｍを超える厚さを有するものとする。その後キャップウェーハ１２４に溝１４０、１４２がエッチングされるが、これらも説明の便宜上、径が約１〜５０μｍ、深さが１００μｍを超えるものとする。
【００４５】
図１５においては、バイアススパッタリング又は蒸着プロセスにより導電性シード層１５２がキャップウェーハ１２４の溝側面上に形成される。最良の態様においては、シード層１５２は金であり、これは最初に非常に薄い接着層（図示せず）をバイアススパッタリングした後に成膜される。接着層はキャップウェーハ１２４への接着性が良好で、シード層１５２もまたこれに良好に接着する材料から作られる。シード層１５２が金、キャップウェーハ１２４がシリコンである場合、接着層はクロム、ニッケルクロム、チタン又はそれらの合金等の金属が使われる。接着層が使用されるのは、金自体ではシリコンに対して直接的に良好な接着が得られない為である。その後、金が、接着層上にスパッタリングによってこの事例においては４００〜５００nm（４０００〜５０００オングストローム）の厚さに堆積される。しかしながら、両層とも通常は従来の製造装置を利用して単一のスパッタリング又は蒸着処理において設けられる。壁１４６、１４７上の金の被覆性を更に向上させる為に、溝１４０、１４２底部にある金材料の一部を側壁１４６、１４７へと投じる為に第一の金層をスパッタリングしてエッチングしても良い。この後に最終的な金のバイアススパッタリングを行う。
【００４６】
フォトレジスト層１５４が従来のフォトリソグラフィープロセスにより形成、露光、現像されて、接触ガスケット１３０、１３２及びガスケット１２２の形状を画定するパターン化された開口１５６が形成される。接触ガスケット１３０、１３２及びガスケット１２２形成用のパターン作成には厚膜フォトレジストリソグラフィーを行うことが望ましい。標準的なフォトレジストでは形成される層が相対的に薄くなる為、より粘度の高い厚いフォトレジスト層１５４が必要である。接触ガスケット１３０、１３２及びガスケット１２２をパターン化する為に用いる厚膜フォトレジストの厚さは、少なくとも接触ガスケット１３０、１３２及びガスケット１２２の最終の厚さ分はなければならない。フォトレジスト層１５４は、キャップウェーハ１２４上のフォトレジストの厚さがより均一となるように多層で形成しても良い。
【００４７】
図１６はシード層１５２を電極として利用して電気メッキを行った後のキャップウェーハ１２４を示す図である。接触ガスケット１３０、１３２及びガスケット１２２の導電性材料が、シード層１５２上のフォトレジスト層１５４のパターン化された開口１５６中に堆積される。フォトレジスト層１５４は従来のフォトレジスト剥離技術を用いて除去される。残ったシード層１５２は従来のエッチングプロセスにより選択的にエッチング除去される。シード層１５２が除去されると、接触ガスケット１３０、１３２及びガスケット１２２の高さは、除去されたシード層の厚み分低くなる。
【００４８】
図１７においては、キャップウェーハ１２４は裏返され、ベースウェーハ１１２に整合した状態にある。ベースウェーハ１１２には従来のフォトリソグラフィープロセスによりボンディングパッド１１６、１１８及び周縁パッド１２０が設けられている。簡単に説明すると、接着層（図示せず）をベースウェーハ１１２上に形成し、導電性材料をスパッタリング又は蒸着により堆積する。フォトリソグラフィーによるパターンの形成を実施し、不要の導電性材料をエッチング除去、そしてフォトレジストを除去する。他の手法においては、フォトリソグラフィーを実施し、接着層及び導電性材料の堆積を行ってその後フォトレジスト及び不要の導電性材料を除去することにより接触ガスケット１３０、１３２及びガスケット１２２が形成される。ベースウェーハ１１２もまたそれに結合するマイクロデバイス１１４を含んでおり、このマイクロデバイスはチャネルまたはワイヤ（図示せず）によりボンディングパッド１１６、１１８に接続している。
【００４９】
その後ベースウェーハ１１２及びキャップウェーハ１２４の位置を整合させる。接触ガスケット１３０、１３２はベースウェーハ１１２上のボンディングパッド１１６、１１８にそれぞれ接触し、ガスケット１２２は周縁パッド１２０に接触する。
【００５０】
ベースウェーハ１１２及びキャップウェーハ１２４はその後、３５０℃以下の温度にて冷間圧接ボンディングが生じるまで圧接される。接触ガスケット１３０、１３２はそれぞれのボンディングパッド１１６、１１８に融着する。同時に、ガスケット１２２及び周縁パッド１２０も融着する。これにより、マイクロデバイス１１４に気密封止空間１２５が提供される。
【００５１】
気密封止を完成させた後、キャップウェーハ１２４はウェーハ研削又はラッピング及び研磨技術により溝１４０、１４２が口を開いて導電性バイア１２６、１２８がキャップウェーハ１２４を貫通するまで薄く削られ、これにより「マイクロキャップ」が形成される。
【００５２】
図１８ではキャップウェーハ１２４上にニッケルクロムや金等のような金属層がバイアススパッタリングにより、この事例においては挿入７００nm(７０００オングストローム)の厚さに形成される。その後標準的なフォトリソグラフィー及びエッチングプロセスを用いて外部ボンディングパッド１３４、１３５が形成される。外部ボンディングパッドは導電性バイア１２６上に直接設けられており、外部ボンディングパッド１３５は導電性バイア１２８からずらして設けられている。
【００５３】
このようにすると、マイクロキャップウェーハレベルパッケージ１１０はマイクロデバイスを利用する装置（図示せず）に接続することが出来る状態になる。電気接触はキャップウェーハ１２４上、気密封止空間１２５の外部にある外部ボンディングパッド１３４、１３５に作ることが出来る。図１３に示したボンディングワイヤ１３６、１３８は、ボールボンディングやウエッジボンディングのような従来のボンディング技術を用いて外部ボンディングパッド１３４、１３５上にボンディングすることが出来る。更に他の態様においては、ボンディングパッドをボンディングパッド１３５に示したように延長し、導電性バイア１２８からずらした位置にボンディング出来るようにすることによりワイヤ１３６及び１３８をより近接させて設け、ウェーハレベルパッケージ１１０をより小型化することが出来る。
【００５４】
キャップウェーハとマイクロデバイスの間には間隙が存在するものとして図示している。本発明はデバイスを収容する為にそのような間隙が必要であるかないかにかかわらず利用可能である。例えば、センサ又はフィルタ等のようなアプリケーションの幾つかにおいては、デバイスを適正に作動させる為にはデバイス上に空間が必要である。同様に、加速器やプレッシャセンサ等、自由に動けることを必要とする機械装置や可動部品をデバイスが含む場合は間隙が必要である。また、例えば集積回路デバイスの場合、この間隙は必要無い。間隙の距離は、ガスケットのめっきの高さと、キャップウェーハ及びベースウェーハを結合する際のガスケットの圧迫による印加圧力との組み合わせにより調整することが可能であり、従って多層ガスケットの必要性は無い。
【００５５】
本発明はウェーハレベルでのパッケージングを必要とするあらゆる状況に適用可能である。本発明は能動素子及び受動素子の両方のパッケージングに利用可能であり、これらには集積回路、フィルタ、プレッシャセンサ、加速器、多種にわたる機械的熱量計、及びその他のデバイスが含まれるがこれらに限られない。
【００５６】
本発明を、個々のマイクロキャップウェーハレベルパッケージを例に取って図示及び説明したが、説明した方法によれば同時に複数のマイクロキャップウェーハレベルパッケージのウェーハレベルでの製造が可能であることは当業者に明らかである。説明したプロセスは所定のウェーハ上にあるマイクロデバイス全てに対して適用可能である。パッケージングされたデバイスは、従来の方法で切断、即ちダイシング（分割）することが出来て、気密にパッケージングされた個々のデバイスが提供される。
【００５７】
また、本発明は最良の実施態様である特定の実施例に基づいて説明したが、上述の説明に照らし、数多くの変更及び改変が当業者に明らかであることは言うまでもない。従って、添付請求項に示す本発明の範囲は、そのような変更及び改変を全て含むことを意図したものである。本明細書の記載事項及び添付図に示した内容は全て説明目的のものであり、限定的な意味は持たないものと解釈される。
【図面の簡単な説明】
【図１】本発明のマイクロキャップウェーハレベルパッケージの断面図である。
【図２】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図３】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図４】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図５】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図６】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図７】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図８】本発明のマイクロキャップウェーハレベルパッケージの他の製造プロセスを示す図である。
【図９】本発明のマイクロキャップウェーハレベルパッケージの他の製造プロセスを示す図である。
【図１０】本発明のマイクロキャップウェーハレベルパッケージの他の製造プロセスを示す図である。
【図１１】大型の半導体デバイスを収容する為に他の方法で加工した本発明のマイクロキャップウェーハレベルパッケージを示す図である。
【図１２】一体型集積回路の他の配置を示す、本発明のマイクロキャップウェーハレベルパッケージの図である。
【図１３】本発明のマイクロキャップウェーハレベルパッケージの他の実施例の断面図である。
【図１４】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１５】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１６】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１７】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１８】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【符号の説明】
１２ 第一のウェーハ（ベースウェーハ）
１４ マイクロデバイス
１６ ボンディングパッド
２０ 周縁パッド
２２ 第二の封止部材（周縁パッドガスケット）
２４ 第二のウェーハ（キャップウェーハ）
２５ 気密封止空間
３４ 第一の封止部材（接触ガスケット）
４８ シード層
５０ 封止を形づくる材料
５６ 溝
６６ 凹部
７２ 第一のウェーハ
７４ 第二のウェーハ
７６、７８ ウェーハ中に形成したマイクロデバイス
【発明の属する技術分野】
本発明はウェーハレベルのパッケージング技術に関するものであり、より具体的にはウェーハレベルの半導体のチップスケールにおいてのパッケージングに関する。
【０００２】
【従来の技術】
現在、半導体デバイスをパッケージングする為に様々なウェーハに対するウェーハボンディング技術が利用されている。この技術にはガラス陽極に対するシリコンボンディングや、シリコンに対するシリコン融着ボンディング、そして様々な中間材料を実際のボンディング媒体として利用したウェーハに対するウェーハボンディングが含まれる。このような中間材料には二酸化シリコンや、金、インジウム及びアルミニウム等の軟質金属が含まれ、これらは電気的、熱的及び／又は圧着技法によりボンディングされる。
【０００３】
これらの技術全てには様々な問題がある。ガラスウェーハをシリコンウェーハに陽極ボンディングする場合は高電圧を使用するが、これがシリコンウェーハ上の電子回路に悪影響を及ぼす可能性がある。同様にシリコン対シリコンのボンディングもまた、非常に高い電圧及び温度で実施しなければならない。これら技術のいずれも、ボンディングに要する温度よりも低い融点を持つ金属を溶かしてしまう可能性がある。従ってシリコンウェーハ上の半導体デバイスが特定の種類のものである場合には利用出来ない。ガラスフリット(glass frit)等のような材料は相対的に大きいボンディング面積を要し、この結果、ダイのサイズ（die size）が大きくなって一枚のウェーハ上に作成できるデバイスの数が限定されてしまう。更にこれらの技術の中にはパッケージングされたデバイスの気密封止の信頼性を保証することが出来ないものもある。
【０００４】
このようなパッケージング方法の一例はKong等による米国特許第５，４４８，０１４号に記載されている。しかしながら、Kong等の方法においては、２枚のウェーハ間の距離を調節する為に多層のスタンドオフ(standoff:支持棒)が必要とされる。さらに、ウェーハ各々に異なる材料を利用するという開示の方法では、開示のとおりに熱を用いてパッケージを製作すると、材料の異なる熱膨張率によって悪い結果が生じる可能性がある。
【０００５】
【発明が解決しようとする課題】
半導体上、又は半導体中のマイクロデバイスを非電気的に低温で気密封止することが出来る比較的簡単な製造方法が長い間求められてきた。更にこの製造方法は、標準的又は標準に近い製造方法であって、一般的な半導体研究施設や製造施設において現在利用されている製造方法を利用した方法が求められている。
【０００６】
更に、既存の方法ではエポキシやグロメット(grommet)、即ち封止リングをワイヤ周囲のスルーホールで使用することなくウェーハパッケージ自体に電気導体を貫通させることが出来るウェーハに対するウェーハ封止方法がなかったため、過去においてはパッケージングされたデバイスへの電気的接触を得ることは困難であった。以前の封止技術は、非常に小さく扱いにくいことに加え、封止部材中の配線導体の屈曲により封止が開き、漏れを生じる可能性もあった。
【０００７】
【課題を解決するための手段】
本発明は、マイクロデバイスがベースウェーハ上のボンディングパッドに接続していることを特徴とするマイクロキャップウェーハレベルパッケージを提供するものである。ベースウェーハ上の周縁パッドはボンディングパッド及びマイクロデバイスを取り囲んでいる。キャップウェーハの上にはガスケット(gasket：詰め物)が形成されている。ボンディングパッドガスケットはボンディングパッドの周縁に整合し、周縁パッドガスケットはベースウェーハ上の周縁パッドに整合する。キャップウェーハ中にはボンディングパッドガスケットの周界内に事前に決められた深さに溝（well：例えば、材料を取り除いてできる溝や凹部などをいう。）が形成されている。そのキャップウェーハはベースウェーハ上に配置され、ガスケットがパッドにボンディングされてボンディングパッドガスケットと周縁パッドガスケットとの間に気密封止空間（hermetically sealed volume)が形成されている。キャップウェーハは薄く削られ、「マイクロキャップ」が形成される。マイクロデバイスを利用する装置の導体が接続出来るように、マイクロキャップは溝がパッケージ内ではあるが気密封止の外にあるボンディングパッドへと通じるスルーホールになるまで、基本的に事前に決められた深さの下まで薄く削られる。この構成により、封止部材中に電気接続を通すことなくウェーハレベルパッケージの気密封止に高い信頼性が保証されるのである。更にこの製造方法によれば、マイクロキャップは原位置のままで形成されるので壊れやすいマイクロキャップをアセンブリ中に取り上げて扱うことが無い為にウェーハを以前可能であったよりも薄くすることが可能になる。
【０００８】
本発明は更に、マイクロデバイスがベースウェーハ上のボンディングパッドに接続していることを特徴とするマイクロキャップウェーハレベルパッケージを提供するものである。ベースウェーハ上の周縁パッドがボンディングパッドとマイクロデバイスを囲んでいる。キャップウェーハは、その中に事前に決められた深さを持つ溝が形成されるように加工される。キャップウェーハ中の溝の壁は導電性材料でコーティングされる。キャップウェーハの上には接触ガスケット及び周縁ガスケットが形成されており、接触ガスケットはベースウェーハ上のボンディングパッドに対して位置合わせが可能であり、周縁ガスケットはベースウェーハ上の周縁パッドに整合するようになっている。次にキャップウェーハはベースウェーハ上に配置され、接触ガスケット及び周縁ガスケットがパッドへとボンディングされて周縁ガスケット内には気密封止空間が形成される。キャップウェーハは導電性材料が露出し、キャップウェーハを貫通して気密封止空間の外へと通じる導電性バイアが形成されるまで、事前に決められた深さの下まで薄く加工される。このバイア構成により、ウェーハレベルパッケージ中の気密封止接続に高い信頼性と導電性が保証されるのである。更にこの製造方法によれば、マイクロキャップは原位置のままで形成されるので壊れやすいマイクロキャップをアセンブリ中に取り上げて扱うことが無い為にウェーハを以前可能であったよりも薄くすることが可能になる。
【０００９】
本発明は、半導体デバイスを気密封止しつつウェーハの一方を通じて電気的又は熱的接続を提供するウェーハレベルのチップスケールパッケージ中に電気的又は機械的デバイスを設けるものである。
【００１０】
本発明は更に、パッケージ自体を封止するウェーハを介してデバイスへの電気接続を作ることが可能のウェーハレベルのチップスケールパッケージ中にデバイスを設けるものである。
【００１１】
本発明は更に、デバイスへの電気接続を、デバイスの封止と同時に別個に封止されるボンディングパッドへと通じるキャップウェーハ中の開口を通じて作ることが出来るウェーハレベルのチップスケールパッケージ中にデバイスを設けるものである。
【００１２】
本発明は更に、ウェーハレベルで気密封止を行う低温バッチプロセスを採用し、ベースウェーハ上の標準的ボンディングパッドへの電気接続が可能なウェーハレベルのチップスケールパッケージング技術を提供するものである。
【００１３】
本発明は更に、高電圧又は高温を要さずに半導体デバイスの気密封止を行う比較的簡便な製造方法を提供するものである。
【００１４】
本発明は更に、代表的な半導体研究施設又は製造施設で採用される標準的製造方法や装置、又はそれに近い製造方法ステップ及び装置を用いてウェーハパッケージを製造する方法を提供するものである。
【００１５】
本発明の上記及び更なる利点は、添付図と共に以下の詳細説明を読むことにより、当業者に明らかとなる。
【００１６】
【発明の実施の形態】
まず図１を参照すると、マイクロキャップウェーハレベルパッケージ１０の断面図が示されている。マイクロキャップウェーハレベルパッケージ１０は、例えば集積回路等の能動素子又はセンサなどの受動素子であるマイクロデバイス１４が結合したベースウェーハ１２を含む。導電性リード線（図示せず）によりマイクロデバイス１４に接続するボンディングパッド１６、１８もまた、ベースウェーハ１２に結合している。ベースウェーハ１２の周縁には、ボンディングパッド１６、１８と同時に形成することが出来る周縁パッド２０が設けられている。
【００１７】
キャップウェーハ２４とベースウェーハ１２上の周縁パッド２０との間には周縁パッド封止部材、即ちガスケット２２が設けられており、これが周縁パッド２０へと冷間圧接ボンディングされることによりマイクロデバイス１４の周囲に気密封止空間２５が作られている。キャップウェーハ２４は非導電性材料又は単結晶シリコン等の高抵抗半導体材料から作ることが出来る。しかしながら、熱膨張率の不整合に起因する問題を回避する為にベースウェーハ１２及びキャップウェーハ２４はいずれも同じ半導体材料から作成されていることが望ましい。
【００１８】
キャップウェーハ２４はその中にスルーホール２６及び２８を有し、これによりそれぞれボンディングパッド１６及び１８へ通じている。スルーホール２６、２８は径が１０〜５００μｍであり、従来型のワイヤボンディングツールを通すことが出来るようになっている。ボンディングワイヤ３０、３２のような導体をそれぞれボンディングパッド１６、１８へとボンディングしてマイクロデバイス１４への電気接続を作ることが可能である。ボンディングパッド封止部材、即ちガスケット３４、３６はボンディングパッド１６、１８それぞれの周縁にボンディングされ、ガスケット２２は周縁パッド２０へとボンディングされ、これにより気密封止空間２５が形成される。気密封止空間２５はマイクロデバイス１４及びボンディングパッドガスケット３４、３６を包含するものである。また、マイクロデバイス１４とボンディングパッド１６、１８との電気接続（図示せず）は気密封止空間２５内にあり、いずれのガスケットも通過していない。
【００１９】
図示の実施例においては、ボンディングパッド１６、１８、ガスケット２２、３４、３６及び周縁パッド２０は金で形成される。しかしながら、本発明の範囲から離れることなく他の材料を利用することも可能である。例えば、シリコン、インジウム、アルミニウム、銅、銀、これらの合金及びこれらの化合物等のように相互にボンディングすることが可能の他の材料を利用することも出来る。
【００２０】
次に図２〜図７を見ると、図１に示したマイクロキャップウェーハレベルパッケージ１０の製造プロセスが示されている。以下の説明において、異なる図の中でも同様の部品には全て同じ定義及び同じ符号が適用されるものとする。
【００２１】
図２はキャップウェーハ２４を示す図である。スパッタリング又は蒸着等のプロセスを通じて導電性シード層（seed layer)４８がキャップウェーハ２４の溝側の面全体に形成される。この実施例においては、シード層４８は金である。金は、最初に非常に薄い接着層（図示せず）をスパッタリングした後に成膜される。接着層はシード層４８が良好に接着し、かつキャップウェーハ２４への接着性が良好な材料から成る。最良の態様においては、シード層４８が金、キャップウェーハ２４がシリコンである場合、接着層はクロム、ニッケルクロム、チタン又はそれらの合金等の金属から成る。その後、金が接着層の上にスパッタリングによって堆積される。金の厚さは、例えば２００〜３００nm(２０００〜３０００オングストローム)である。接着層が使用されるのは、金自体ではシリコンに対して直接的に良好な接着が得られない為である。しかしながら、両層とも通常は従来の製造装置を利用して単一のスパッタリング又は蒸着処理において設けられる。
【００２２】
フォトレジスト層５０が塗布され、従来のフォトリソグラフィープロセスにより露光、現像されて、ガスケット２２、３４、３６の形状を画定するパターン化された開口５２が作成される。ガスケット２２、３４、３６形成用のパターン作成には厚膜フォトレジストリソグラフィーを行うことが望ましい。標準的なフォトレジストでは形成される層が相対的に薄くなる為、より粘度の高い厚いフォトレジスト層５０が必要である。必要に応じて厚いフォトレジスト層５０を多層にして使用する。ガスケット２２、３４、３６をパターン化する為に用いるフォトレジストの厚さは、少なくともガスケット２２、３４、３６の最終の厚さ分はなければならない。
【００２３】
図３はシード層４８を電極として利用して電気メッキ処理を行った後のキャップウェーハ２４を示したものである。ガスケットの導電性材料をフォトレジスト層５０の開口５２中、導電性のシード層４８上に堆積する。その後フォトレジスト層５０を従来のフォトレジスト剥離技術を利用して除去する。
【００２４】
図４においては、先にフォトレジスト層５０の下にあった残りのシード層４８を従来のエッチングプロセスによりエッチング除去する。ガスケット２２、３４、３６は除去されるシード層４８の厚み分、高さが低くなる。もう１枚の厚いフォトレジスト層５４を形成し、ガスケット２２、３４、３６を覆う。厚膜フォトレジストフォトリソグラフィーを利用してフォトレジスト層５４をパターン化及び現像し、キャップウェーハ２４中の溝をエッチングする領域を露出させる。
【００２５】
図５はエッチングされ、フォトレジスト層５４が除去された後のキャップウェーハ２４を示す図である。キャップウェーハ２４の当初の厚みは、説明の便宜上２００μｍを超えるものとする。その後キャップウェーハ２４をエッチングして溝５６、５８を形成するが、これらの深さも説明の便宜上約１００μｍとする。溝５６、５８の形成にはドライエッチ等の従来のエッチングプロセスを利用することが出来る。そのようなドライエッチプロセスの１つには、シリコンの深いエッチングにおいて高アスペクト比のチャネル及びバイアをエッチング形成する為に利用されるプラズマエッチングプロセスがあげられる。このプロセスでは、エッチングプロセスとエッチングを施した壁にポリマーを堆積するプロセスとを交互に行うことで、アンダーカット(undercut)を最低限に抑制する方法がとられている。このプロセスによれば、非常に深いエッチングがわずかなアンダーカットを生じただけで得られる。この目的は溝５６、５８の深さが加工後のキャップウェーハ２４の最終の厚さを越える深さとなるように、十分に深くエッチングするところにある。キャップウェーハ２４の最終の厚さが１００μｍ未満である場合、溝５６、５８の深さは１００μｍ以上なければならない。
【００２６】
図６においては、キャップウェーハ２４は裏返されてベースウェーハ１２に整合した状態にある。ベースウェーハ１２には従来の製造プロセスを利用してボンディングパッド１６、１８及び周縁パッド２０が設けられている。簡単に述べると、ベースウェーハ１２上に接着層（図示せず）を成膜し、スパッタリング又は蒸着により導電性材料を堆積させる。フォトリソグラフィーによってパターン化を行い、不要の導電性材料をエッチング除去、そしてフォトレジストを除去する。他の手法においては、フォトリソグラフィーと、接着層及び導電性材料層の形成を行い、その後フォトレジストと不要の導電性材料を除去してボンディングパッド１６、１８及び周縁パッド２０を形成する。チャネル、またはワイヤ（図示せず）によりベースウェーハ１２上のマイクロデバイス１４をボンディングパッド１６、１８へと電気的に接続する。ガスケット３４及び３６は、ベースウェーハ１２上のボンディングパッド１６及び１８に、ボンディングパッド１６、１８の周縁にてそれぞれ接触し、ガスケット２２は周縁パッド２０と接触する。ボンディングワイヤ３０、３２を図１に示したようにボンディングする為に十分な領域が各ガスケット３４、３６内に作られるように、ガスケット３４、３６はそれぞれ対応するボンディングパッド１６、１８の周縁に実質的に整合するように構成されている。
【００２７】
その後ベースウェーハ１２及びキャップウェーハ２４を位置合わせし、３５０℃以下の温度下で冷間圧接が生じるまで圧接する。ガスケット３４、３６はそれらに対応するボンディングパッド１６、１８に融着し、同様にガスケット２２も周縁パッド２０に融着する。これによりマイクロデバイス１４に完全に気密封止された空間２５が提供される。
【００２８】
図７においては、気密封止が作られた後に従来のウェーハ研削又はラッピング及び研磨技術によりキャップウェーハ２４が薄く削られ、溝５６、５８がスルーホール２６、２８になった状態にある。スルーホール２６、２８はキャップウェーハ２４を貫通して伸びている。こうしてマイクロキャップウェーハレベルパッケージ１０は、マイクロデバイスを利用する装置（図示せず）へと接続することが出来るようになる。電気接触は、ボールボンディング又はウェッジボンディング等の従来のボンディング技術を使ってボンディングワイヤ３０、３２をボンディングすることにより、ベースウェーハ１２上のボンディングパッド１６、１８へと作られる。このことには、ボンディングにより生じる力が相対的に厚いベースウェーハ１２へと印加されるという利点が含まれる。
【００２９】
次に図８〜図１０を参照すると、ここには図１に示したマイクロキャップウェーハレベルパッケージ１０を他の態様の方法で製造した場合における様々な段階が示されている。
【００３０】
図８では、キャップウェーハ２４に従来のフォトリソグラフィー技術を用いて溝５６、５８がパターン化される。ここでも説明の便宜上、キャップウェーハ２４の当初の厚さが２００μｍを超えているものとする。次にキャップウェーハ２４に溝５６、５８がエッチングされるが、溝の深さも説明の便宜上、約１００μｍとする。溝５６、５８の形成には、以前にも説明したような従来のエッチングプロセスを利用することが出来る。ここでも目的は溝５６、５８の深さが加工後のキャップウェーハ２４の最終の厚さを越える深さとなるように、十分に深くエッチングするところにある。溝５６、５８の深さが１００μｍであった場合、最終的な厚さまで加工した時点で溝５６、５８がスルーホールを形成することになるようにキャップウェーハ２４の最終の厚さは１００μｍ未満でなければならない。
【００３１】
図９においては、スパッタリング等のプロセスによりシード層４８がキャップウェーハ２４全体及び溝５６、５８中に形成される。シード層４８が金から成る場合、最初に非常に薄い接着層（図示せず）をスパッタリングした後にシード層４８が堆積される。ここでも接着層は、クロム、ニッケルクロム、チタン又は他の金属等のように、シリコンであるキャップウェーハ２４及び金であるガスケット材料への接着性が良好な金属から形成される。その後接着層の上からスパッタリングにより金が堆積される。この金の厚さは、例えば２００〜３００nm(２０００〜３０００オングストローム)である。通常は、両層とも従来の製造装置を利用して単一のスパッタリング処理により形成される。
【００３２】
フォトレジスト層５０もまた、従来のフォトリソグラフィープロセスで形成、露光及び現像され、ガスケット２２、３４、３６の形状を画定するパターン化された開口５２が作られる。ガスケット２２、３４、３６形成用のパターンの作成には、厚膜フォトレジストリソグラフィーを利用することが望ましい。ガスケット２２、３４、３６をパターン化する為に用いるフォトレジストは、少なくともガスケット２２、３４、３６の最終の厚さ分の高さを持っていなければならない。更に、厚膜フォトレジスト間に気泡が生じないように、溝５６、６８を埋める為に用いる層の数は出来る限り少なくしなければならない。フォトレジストの厚さをキャップウェーハ２４表面上でより均等にする為に、厚膜フォトレジストを多層としても良い。
【００３３】
図１０は、シード層４８を電極として利用して電気メッキを施した後のキャップウェーハ２４を示す図である。ガスケット２２、３４、３６の導電性材料は、開口５２中にフォトレジスト層５０を通して露出した導電性のシード層４８上に堆積される。その後フォトレジスト層５０は従来のフォトレジスト剥離技術により除去される。
【００３４】
このようにしてキャップウェーハ２４を図６に示したように裏返してベースウェーハ１２へとボンディングすることが出来るようになり、その後は同様のプロセスが実施される。
【００３５】
次に図１１を参照するが、ここではキャップウェーハ６２が、ベースウェーハ１２上にある相対的に丈高、即ち厚いマイクロデバイス６４を収容出来るようにエッチングされていることを特徴とするマイクロキャップウェーハレベルパッケージ６０が描かれている。キャップウェーハ６２及びマイクロデバイス６４間の間隙は、キャップウェーハ６２のマイクロデバイス６４直上部分をエッチングする等で凹部６６を画定する為のプロセスを追加することにより調節することが出来る。相対的に丈高のマイクロデバイス、又は可能な限り小さなパッケージに封止しなければならないマイクロデバイスを収容する為の追加エッチングには、従来のドライエッチングプロセスを利用することが可能である。従ってキャップウェーハ６２を薄く加工する処理は、凹部６６近くまで実施されることになる。更にこれによってガスケット２２、３４、３６をマイクロデバイス６４の厚さよりも短くすることが出来、この結果、金等の材料の使用量が削減され、従来のフォトレジストのリソグラフィープロセスを採用することが出来るようになる。
【００３６】
次に図１２を見ると、キャップウェーハ７２及びベースウェーハ７４を有するマイクロキャップウェーハレベルパッケージ７０が示されている。ウェーハはシリコン製である為、これらに従来の半導体製造プロセスを用いてキャップウェーハ７２及び／又はベースウェーハ７４中にそれぞれ集積回路７６、７８を形成することは容易である。ガスケット３４、３６は導電性材料から成る為、導電性のシード層の一部を残すことにより、又はキャップウェーハ７２上にポリシリコンのチャネルを形成することにより、これらを介して集積回路７６をボンディングパッド１６、１８へと電気的に接続することは容易に出来る。ベースウェーハ７４中の集積回路７８は、マイクロデバイス１４と同様の方法で接続可能である。
【００３７】
キャップウェーハ２４とマイクロデバイス１４との間には間隙を示した。本発明はデバイスを収容する為にそのような間隙が必要であるかないかにかかわらず利用可能である。例えば、センサ又はフィルタ等を含むアプリケーションの幾つかにおいては、デバイスを適正に作動させる為にはデバイス上に空間が必要である。同様に、加速器やプレッシャセンサ等、自由に動けることを必要とする機械装置や可動部品をデバイスが含む場合は間隙が必要である。また、例えば集積回路デバイスの場合、この間隙は必要無い。間隙の距離は、ガスケットのめっきの高さと、キャップウェーハ２４及びベースウェーハ１２を結合する際のガスケットの圧迫による印加圧力との組み合わせにより調整することが可能であり、従って多層ガスケットの必要性は無い。
【００３８】
次に図１３を参照すると、ここではベースウェーハ１１２を有するマイクロキャップウェーハレベルパッケージ１１０の断面図が示されている。ベースウェーハ１１２はそれに結合したマイクロデバイスを有しており、このマイクロデバイスは集積回路等の能動素子、又はセンサ等の受動素子である。マイクロデバイス１１４は導電性リード線（図示せず）を介し、これらもまたベースウェーハ１１２に結合するボンディングパッド１１６、１１８へと電気的に接続している。ベースウェーハ１１２の周縁には、ボンディングパッド１１６、１１８と同時に、同じ厚さに形成することが出来る周縁パッド１２０がある。
【００３９】
周縁パッド封止部材、即ちガスケット１２２はキャップウェーハ１２４とベースウェーハ１１２上の周縁パッド１２０との間に設けられ、周縁パッド１２０へと冷間圧接されることによりマイクロデバイス１１４の周囲に気密封止された空間１２５が作られる。キャップウェーハ１２４は非導電性材料又は単結晶シリコン等の高抵抗半導体材料から作ることが出来る。しかしながら、熱膨張率の不整合による問題を回避する為にベースウェーハ１１２及びキャップウェーハ１２４は、両方とも同じ材料で作成することが望ましい。
【００４０】
キャップウェーハ１２４はその中に導電性バイア１２６、１２８を有する。ガスケット１２２の形成と同時に、接触ガスケット１３０、１３２がそれぞれ導電性バイア１２６、１２８上に形成される。接触ガスケット１３０、１３２はそれぞれのボンディングパッド１１６、１１８へと冷間圧接され、これによりマイクロデバイス１１４への電気接触が作られる。本発明によれば、マイクロデバイス１１４とそのボンディングパッド（例えばボンディングパッド１１６、１１８）との間の電気接触（図示せず）は気密封止空間１２５中に位置し、ガスケット１２２を通過していない。
【００４１】
キャップウェーハ１２４には更に外部ボンディングパッド１３４、１３５が設けられているが、これらには導体、即ちボンディングワイヤ１３６、１３８がそれぞれボンディングされており、マイクロキャップウェーハレベルパッケージ及びマイクロデバイス１１４を、マイクロデバイス１１４を利用する装置（図示せず）へと接続している。外部ボンディングパッド１３５は、接触ガスケット１３２により気密封止が提供される為に閉じていない導電性バイア１２８の中心線からずらして配置することが出来る。
【００４２】
図示の実施例においてはボンディングパッド１１６、１１８、周縁パッド１２０及び接触ガスケット１３０、１３２は金である。しかしながら、本発明の範囲から離れることなく、他の材料を利用することも可能である。例えば、シリコン、インジウム、アルミニウム、銅、銀、これらの合金及びこれらの化合物等、相互にボンディングが可能の他の材料を利用することが出来る。
【００４３】
次に図１４〜図１８を参照するが、これらには図１３に示したマイクロキャップウェーハレベルパッケージ１１０の製造ステップが描かれている。以下の説明において、異なる図においても同様の部品には同じ定義及び同じ符号を適用した。
【００４４】
図１４は側壁１４６、１４７をそれぞれに有する溝１４０、１４２が形成されたキャップウェーハ１２４を示す図である。溝１４０、１４２は従来のフォトリソグラフィー及びエッチングプロセスによって形成される。従来型のエッチングプロセスの１つにドライエッチングがあげられるが、これはシリコンのディープエッチングにおいて高アスペクト比のチャネル及びバイアをエッチング形成する為に利用されるプラズマエッチングプロセスである。このプロセスでは、エッチングプロセスとエッチングを施した壁にポリマーを堆積するプロセスとを交互に行うことで、アンダーカットを最低限に抑制する方法がとられている。このプロセスによれば、非常に深いエッチングがわずかなアンダーカットを生じただけで得られる。この目的は溝１４０、１４２の深さが加工後のキャップウェーハ１２４の最終の厚さを越える深さとなるように、十分に深くエッチングするところにある。このプロセスにはキャップウェーハ１２４の厚さを溝側ではない面から研削又はラッピング及び研磨等のプロセスによって薄くし、溝１４０、１４２を露出させることが含まれる。説明の便宜上、キャップウェーハ１２４は当初、２００μｍを超える厚さを有するものとする。その後キャップウェーハ１２４に溝１４０、１４２がエッチングされるが、これらも説明の便宜上、径が約１〜５０μｍ、深さが１００μｍを超えるものとする。
【００４５】
図１５においては、バイアススパッタリング又は蒸着プロセスにより導電性シード層１５２がキャップウェーハ１２４の溝側面上に形成される。最良の態様においては、シード層１５２は金であり、これは最初に非常に薄い接着層（図示せず）をバイアススパッタリングした後に成膜される。接着層はキャップウェーハ１２４への接着性が良好で、シード層１５２もまたこれに良好に接着する材料から作られる。シード層１５２が金、キャップウェーハ１２４がシリコンである場合、接着層はクロム、ニッケルクロム、チタン又はそれらの合金等の金属が使われる。接着層が使用されるのは、金自体ではシリコンに対して直接的に良好な接着が得られない為である。その後、金が、接着層上にスパッタリングによってこの事例においては４００〜５００nm（４０００〜５０００オングストローム）の厚さに堆積される。しかしながら、両層とも通常は従来の製造装置を利用して単一のスパッタリング又は蒸着処理において設けられる。壁１４６、１４７上の金の被覆性を更に向上させる為に、溝１４０、１４２底部にある金材料の一部を側壁１４６、１４７へと投じる為に第一の金層をスパッタリングしてエッチングしても良い。この後に最終的な金のバイアススパッタリングを行う。
【００４６】
フォトレジスト層１５４が従来のフォトリソグラフィープロセスにより形成、露光、現像されて、接触ガスケット１３０、１３２及びガスケット１２２の形状を画定するパターン化された開口１５６が形成される。接触ガスケット１３０、１３２及びガスケット１２２形成用のパターン作成には厚膜フォトレジストリソグラフィーを行うことが望ましい。標準的なフォトレジストでは形成される層が相対的に薄くなる為、より粘度の高い厚いフォトレジスト層１５４が必要である。接触ガスケット１３０、１３２及びガスケット１２２をパターン化する為に用いる厚膜フォトレジストの厚さは、少なくとも接触ガスケット１３０、１３２及びガスケット１２２の最終の厚さ分はなければならない。フォトレジスト層１５４は、キャップウェーハ１２４上のフォトレジストの厚さがより均一となるように多層で形成しても良い。
【００４７】
図１６はシード層１５２を電極として利用して電気メッキを行った後のキャップウェーハ１２４を示す図である。接触ガスケット１３０、１３２及びガスケット１２２の導電性材料が、シード層１５２上のフォトレジスト層１５４のパターン化された開口１５６中に堆積される。フォトレジスト層１５４は従来のフォトレジスト剥離技術を用いて除去される。残ったシード層１５２は従来のエッチングプロセスにより選択的にエッチング除去される。シード層１５２が除去されると、接触ガスケット１３０、１３２及びガスケット１２２の高さは、除去されたシード層の厚み分低くなる。
【００４８】
図１７においては、キャップウェーハ１２４は裏返され、ベースウェーハ１１２に整合した状態にある。ベースウェーハ１１２には従来のフォトリソグラフィープロセスによりボンディングパッド１１６、１１８及び周縁パッド１２０が設けられている。簡単に説明すると、接着層（図示せず）をベースウェーハ１１２上に形成し、導電性材料をスパッタリング又は蒸着により堆積する。フォトリソグラフィーによるパターンの形成を実施し、不要の導電性材料をエッチング除去、そしてフォトレジストを除去する。他の手法においては、フォトリソグラフィーを実施し、接着層及び導電性材料の堆積を行ってその後フォトレジスト及び不要の導電性材料を除去することにより接触ガスケット１３０、１３２及びガスケット１２２が形成される。ベースウェーハ１１２もまたそれに結合するマイクロデバイス１１４を含んでおり、このマイクロデバイスはチャネルまたはワイヤ（図示せず）によりボンディングパッド１１６、１１８に接続している。
【００４９】
その後ベースウェーハ１１２及びキャップウェーハ１２４の位置を整合させる。接触ガスケット１３０、１３２はベースウェーハ１１２上のボンディングパッド１１６、１１８にそれぞれ接触し、ガスケット１２２は周縁パッド１２０に接触する。
【００５０】
ベースウェーハ１１２及びキャップウェーハ１２４はその後、３５０℃以下の温度にて冷間圧接ボンディングが生じるまで圧接される。接触ガスケット１３０、１３２はそれぞれのボンディングパッド１１６、１１８に融着する。同時に、ガスケット１２２及び周縁パッド１２０も融着する。これにより、マイクロデバイス１１４に気密封止空間１２５が提供される。
【００５１】
気密封止を完成させた後、キャップウェーハ１２４はウェーハ研削又はラッピング及び研磨技術により溝１４０、１４２が口を開いて導電性バイア１２６、１２８がキャップウェーハ１２４を貫通するまで薄く削られ、これにより「マイクロキャップ」が形成される。
【００５２】
図１８ではキャップウェーハ１２４上にニッケルクロムや金等のような金属層がバイアススパッタリングにより、この事例においては挿入７００nm(７０００オングストローム)の厚さに形成される。その後標準的なフォトリソグラフィー及びエッチングプロセスを用いて外部ボンディングパッド１３４、１３５が形成される。外部ボンディングパッドは導電性バイア１２６上に直接設けられており、外部ボンディングパッド１３５は導電性バイア１２８からずらして設けられている。
【００５３】
このようにすると、マイクロキャップウェーハレベルパッケージ１１０はマイクロデバイスを利用する装置（図示せず）に接続することが出来る状態になる。電気接触はキャップウェーハ１２４上、気密封止空間１２５の外部にある外部ボンディングパッド１３４、１３５に作ることが出来る。図１３に示したボンディングワイヤ１３６、１３８は、ボールボンディングやウエッジボンディングのような従来のボンディング技術を用いて外部ボンディングパッド１３４、１３５上にボンディングすることが出来る。更に他の態様においては、ボンディングパッドをボンディングパッド１３５に示したように延長し、導電性バイア１２８からずらした位置にボンディング出来るようにすることによりワイヤ１３６及び１３８をより近接させて設け、ウェーハレベルパッケージ１１０をより小型化することが出来る。
【００５４】
キャップウェーハとマイクロデバイスの間には間隙が存在するものとして図示している。本発明はデバイスを収容する為にそのような間隙が必要であるかないかにかかわらず利用可能である。例えば、センサ又はフィルタ等のようなアプリケーションの幾つかにおいては、デバイスを適正に作動させる為にはデバイス上に空間が必要である。同様に、加速器やプレッシャセンサ等、自由に動けることを必要とする機械装置や可動部品をデバイスが含む場合は間隙が必要である。また、例えば集積回路デバイスの場合、この間隙は必要無い。間隙の距離は、ガスケットのめっきの高さと、キャップウェーハ及びベースウェーハを結合する際のガスケットの圧迫による印加圧力との組み合わせにより調整することが可能であり、従って多層ガスケットの必要性は無い。
【００５５】
本発明はウェーハレベルでのパッケージングを必要とするあらゆる状況に適用可能である。本発明は能動素子及び受動素子の両方のパッケージングに利用可能であり、これらには集積回路、フィルタ、プレッシャセンサ、加速器、多種にわたる機械的熱量計、及びその他のデバイスが含まれるがこれらに限られない。
【００５６】
本発明を、個々のマイクロキャップウェーハレベルパッケージを例に取って図示及び説明したが、説明した方法によれば同時に複数のマイクロキャップウェーハレベルパッケージのウェーハレベルでの製造が可能であることは当業者に明らかである。説明したプロセスは所定のウェーハ上にあるマイクロデバイス全てに対して適用可能である。パッケージングされたデバイスは、従来の方法で切断、即ちダイシング（分割）することが出来て、気密にパッケージングされた個々のデバイスが提供される。
【００５７】
また、本発明は最良の実施態様である特定の実施例に基づいて説明したが、上述の説明に照らし、数多くの変更及び改変が当業者に明らかであることは言うまでもない。従って、添付請求項に示す本発明の範囲は、そのような変更及び改変を全て含むことを意図したものである。本明細書の記載事項及び添付図に示した内容は全て説明目的のものであり、限定的な意味は持たないものと解釈される。
【図面の簡単な説明】
【図１】本発明のマイクロキャップウェーハレベルパッケージの断面図である。
【図２】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図３】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図４】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図５】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図６】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図７】本発明のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図８】本発明のマイクロキャップウェーハレベルパッケージの他の製造プロセスを示す図である。
【図９】本発明のマイクロキャップウェーハレベルパッケージの他の製造プロセスを示す図である。
【図１０】本発明のマイクロキャップウェーハレベルパッケージの他の製造プロセスを示す図である。
【図１１】大型の半導体デバイスを収容する為に他の方法で加工した本発明のマイクロキャップウェーハレベルパッケージを示す図である。
【図１２】一体型集積回路の他の配置を示す、本発明のマイクロキャップウェーハレベルパッケージの図である。
【図１３】本発明のマイクロキャップウェーハレベルパッケージの他の実施例の断面図である。
【図１４】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１５】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１６】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１７】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【図１８】図１３に示す他の実施例のマイクロキャップウェーハレベルパッケージの製造プロセスを示す図である。
【符号の説明】
１２ 第一のウェーハ（ベースウェーハ）
１４ マイクロデバイス
１６ ボンディングパッド
２０ 周縁パッド
２２ 第二の封止部材（周縁パッドガスケット）
２４ 第二のウェーハ（キャップウェーハ）
２５ 気密封止空間
３４ 第一の封止部材（接触ガスケット）
４８ シード層
５０ 封止を形づくる材料
５６ 溝
６６ 凹部
７２ 第一のウェーハ
７４ 第二のウェーハ
７６、７８ ウェーハ中に形成したマイクロデバイス
Claims (10)
- 第一のウェーハと、第二のウェーハと、マイクロデバイスとを提供するステップと、
前記第一のウェーハ上にボンディングパッドと、前記ボンディングパッドを取り囲む周縁パッドとを形成するステップと、
前記第二のウェーハ上に前記ボンディングパッドの周縁と実質的に整合する第一の封止部材と、前記第一の封止部材を取り囲み前記周縁パッドと整合する第二の封止部材とを形成するステップと、
前記第二のウェーハ中に溝を形成するステップと、
前記第一のウェーハと第二のウェーハの間に気密封止空間を形成するために、前記第一及び第二の封止部材と前記ボンディングパッドと前記周縁パッドとを利用して、前記第一のウェーハと第二のウェーハとを合わせてボンディングするステップと、ここで、前記溝が前記ボンディングパッド上に来るように前記第二のウェーハを配置することができ、前記マイクロデバイスが前記封止部材の間の前記気密封止空間中にあり、
前記第二のウェーハの一部を除去することにより、前記溝を前記第二のウェーハ中のスルーホールにし、前記スルーホールを前記第一のウェーハ上のボンディングパッドへと通じさせるステップと
を含むウェーハパッケージの製造方法。 - 前記第一及び第二の封止部材を形成するステップが、
前記第二のウェーハ上にシード層を形成するステップと、
前記シード層を加工してその上に前記封止部材を形づくる材料を残すステップと、
前記封止を形づくる材料を利用して前記封止部材を前記シード層上へと堆積させるステップと、
前記封止部材を形づくる材料を除去するステップと、
元は前記封止部材を形づくる材料下にあった前記シード層部分を除去するステップと
を含むことを特徴とする請求項１に記載のウェーハパッケージ製造方法。 - 前記第二のウェーハ中に前記溝を形成するステップが、
前記第二のウェーハを加工してその上に溝を形づくる材料を残すステップと、
前記溝を形づくる材料を利用して、前記第二のウェーハ中に事前に決められた深さの溝を形成するステップと、
前記溝を形づくる材料を除去するステップと
を含むことを特徴とする請求項１に記載のウェーハパッケージ製造方法。 - 前記第二のウェーハ上及び前記溝中に、前記第二の封止部材へと導電的に接続するシード層を形成するステップを含むことを特徴とする請求項１に記載のウェーハパッケージ製造方法。
- 前記第一及び第二の封止部材を形成するステップが、
前記第二のウェーハ上及び前記溝中にシード層を形成するステップと、
前記シード層を加工して、前記封止部材を形づくる材料をその上に残すステップと、
前記封止部材を形づくる材料を利用して、前記シード層を堆積させるステップと、
元は前記封止部材を形づくる材料の下にあり、前記溝中の前記封止部材の一方と導電的に接触した前記シード層部分を除去するステップと、
前記封止部材の前記一方と接触している前記シード層と導電的に接触する外部ボンディングパッドを形成するステップと
を含むことを特徴とする請求項１に記載のウェーハパッケージ製造方法。 - ボンディングを低温下で圧縮荷重をかけて実施し、これにより前記第一の封止部材を前記ボンディングパッドへと冷間圧接し、前記第二の封止部材を前記周縁パッドへと冷間圧接することを特徴とする請求項１に記載のウェーハパッケージ製造方法。
- 前記ウェーハパッケージをマイクロデバイスを使用する装置中に配置するステップと、
前記マイクロデバイスを使用する装置と前記第一のウェーハ上にあるボンディングパッドとを接続するステップを含む請求項１に記載のウェーハパッケージ製造方法。 - 前記ウェーハの一方に凹部を画定し、これにより丈高のマイクロデバイスを収容出来るようにするステップを含む請求項１に記載のウェーハパッケージ製造方法。
- 前記マイクロデバイスを設けるステップが、前記第一及び第二のウェーハのうちの少なくとも一方を加工して前記マイクロデバイスをその中に形成するステップを含むことを特徴とする請求項１に記載のウェーハパッケージ製造方法。
- 前記第一及び第二の封止部材を形成するステップにおいて、金、シリコン、インジウム、アルミニウム、銅、銀、これらの物質の合金、これらの物質の化合物から構成されるグループの中から選択された１つの材料を用いて前記第一及び第二の封止部材を形成することを特徴とする請求項１に記載のウェーハパッケージ製造方法。
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/359,844 US6265246B1 (en) | 1999-07-23 | 1999-07-23 | Microcap wafer-level package |
| US09/359844 | 1999-10-08 | ||
| US09/415,284 US6376280B1 (en) | 1999-07-23 | 1999-10-08 | Microcap wafer-level package |
| US09/415284 | 1999-10-08 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068574A JP2001068574A (ja) | 2001-03-16 |
| JP4420538B2 true JP4420538B2 (ja) | 2010-02-24 |
Family
ID=27000653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000222128A Expired - Lifetime JP4420538B2 (ja) | 1999-07-23 | 2000-07-24 | ウェーハパッケージの製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6429511B2 (ja) |
| JP (1) | JP4420538B2 (ja) |
Families Citing this family (129)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6853067B1 (en) | 1999-10-12 | 2005-02-08 | Microassembly Technologies, Inc. | Microelectromechanical systems using thermocompression bonding |
| US6514789B2 (en) * | 1999-10-26 | 2003-02-04 | Motorola, Inc. | Component and method for manufacture |
| US6512183B2 (en) * | 2000-10-10 | 2003-01-28 | Matsushita Electric Industrial Co., Ltd. | Electronic component mounted member and repair method thereof |
| JP4447143B2 (ja) * | 2000-10-11 | 2010-04-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
| JP2004514316A (ja) * | 2000-11-09 | 2004-05-13 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 電子デバイス、電子デバイスを有する半導体デバイス、及び電子デバイスを製造する方法 |
| US20020096421A1 (en) * | 2000-11-29 | 2002-07-25 | Cohn Michael B. | MEMS device with integral packaging |
| US6856007B2 (en) | 2001-08-28 | 2005-02-15 | Tessera, Inc. | High-frequency chip packages |
| US7343535B2 (en) * | 2002-02-06 | 2008-03-11 | Avago Technologies General Ip Dte Ltd | Embedded testing capability for integrated serializer/deserializers |
| US6969667B2 (en) * | 2002-04-01 | 2005-11-29 | Hewlett-Packard Development Company, L.P. | Electrical device and method of making |
| JP3529050B2 (ja) * | 2002-07-12 | 2004-05-24 | 沖電気工業株式会社 | 半導体装置の製造方法 |
| US7275292B2 (en) | 2003-03-07 | 2007-10-02 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Method for fabricating an acoustical resonator on a substrate |
| GB0306721D0 (en) * | 2003-03-24 | 2003-04-30 | Microemissive Displays Ltd | Method of forming a semiconductor device |
| US6972480B2 (en) | 2003-06-16 | 2005-12-06 | Shellcase Ltd. | Methods and apparatus for packaging integrated circuit devices |
| WO2005004195A2 (en) | 2003-07-03 | 2005-01-13 | Shellcase Ltd. | Method and apparatus for packaging integrated circuit devices |
| US6777263B1 (en) | 2003-08-21 | 2004-08-17 | Agilent Technologies, Inc. | Film deposition to enhance sealing yield of microcap wafer-level package with vias |
| US7275424B2 (en) * | 2003-09-08 | 2007-10-02 | Analog Devices, Inc. | Wafer level capped sensor |
| US20050054133A1 (en) * | 2003-09-08 | 2005-03-10 | Felton Lawrence E. | Wafer level capped sensor |
| US6982437B2 (en) * | 2003-09-19 | 2006-01-03 | Agilent Technologies, Inc. | Surface emitting laser package having integrated optical element and alignment post |
| US6953990B2 (en) * | 2003-09-19 | 2005-10-11 | Agilent Technologies, Inc. | Wafer-level packaging of optoelectronic devices |
| US20050063431A1 (en) * | 2003-09-19 | 2005-03-24 | Gallup Kendra J. | Integrated optics and electronics |
| US7520679B2 (en) * | 2003-09-19 | 2009-04-21 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Optical device package with turning mirror and alignment post |
| US6998691B2 (en) * | 2003-09-19 | 2006-02-14 | Agilent Technologies, Inc. | Optoelectronic device packaging with hermetically sealed cavity and integrated optical element |
| US6900509B2 (en) * | 2003-09-19 | 2005-05-31 | Agilent Technologies, Inc. | Optical receiver package |
| US20050063648A1 (en) * | 2003-09-19 | 2005-03-24 | Wilson Robert Edward | Alignment post for optical subassemblies made with cylindrical rods, tubes, spheres, or similar features |
| US7224056B2 (en) * | 2003-09-26 | 2007-05-29 | Tessera, Inc. | Back-face and edge interconnects for lidded package |
| US20050116344A1 (en) * | 2003-10-29 | 2005-06-02 | Tessera, Inc. | Microelectronic element having trace formed after bond layer |
| US7019605B2 (en) | 2003-10-30 | 2006-03-28 | Larson Iii John D | Stacked bulk acoustic resonator band-pass filter with controllable pass bandwidth |
| US7332985B2 (en) | 2003-10-30 | 2008-02-19 | Avago Technologies Wireless Ip (Singapore) Pte Ltd. | Cavity-less film bulk acoustic resonator (FBAR) devices |
| EP1528677B1 (en) | 2003-10-30 | 2006-05-10 | Agilent Technologies, Inc. | Film acoustically-coupled transformer with two reverse c-axis piezoelectric elements |
| US7362198B2 (en) | 2003-10-30 | 2008-04-22 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd | Pass bandwidth control in decoupled stacked bulk acoustic resonator devices |
| US6946928B2 (en) | 2003-10-30 | 2005-09-20 | Agilent Technologies, Inc. | Thin-film acoustically-coupled transformer |
| US20050170609A1 (en) * | 2003-12-15 | 2005-08-04 | Alie Susan A. | Conductive bond for through-wafer interconnect |
| US6936918B2 (en) * | 2003-12-15 | 2005-08-30 | Analog Devices, Inc. | MEMS device with conductive path through substrate |
| US7038559B2 (en) | 2004-02-23 | 2006-05-02 | Ruby Richard C | Vertically separated acoustic filters and resonators |
| US20050213995A1 (en) * | 2004-03-26 | 2005-09-29 | Myunghee Lee | Low power and low jitter optical receiver for fiber optic communication link |
| FR2870227B1 (fr) * | 2004-05-12 | 2006-08-11 | Commissariat Energie Atomique | Procede d'obturation d'un event et machine mettant en oeuvre un tel procede |
| US7576427B2 (en) * | 2004-05-28 | 2009-08-18 | Stellar Micro Devices | Cold weld hermetic MEMS package and method of manufacture |
| US7608534B2 (en) * | 2004-06-02 | 2009-10-27 | Analog Devices, Inc. | Interconnection of through-wafer vias using bridge structures |
| US7615833B2 (en) | 2004-07-13 | 2009-11-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator package and method of fabricating same |
| US20070036835A1 (en) * | 2004-07-19 | 2007-02-15 | Microchips, Inc. | Hermetically Sealed Devices for Controlled Release or Exposure of Reservoir Contents |
| US7388454B2 (en) * | 2004-10-01 | 2008-06-17 | Avago Technologies Wireless Ip Pte Ltd | Acoustic resonator performance enhancement using alternating frame structure |
| US7422962B2 (en) * | 2004-10-27 | 2008-09-09 | Hewlett-Packard Development Company, L.P. | Method of singulating electronic devices |
| CN104925744A (zh) * | 2004-11-04 | 2015-09-23 | 微芯片生物技术公司 | 压入式冷焊密封方法和装置 |
| US20060099733A1 (en) * | 2004-11-09 | 2006-05-11 | Geefay Frank S | Semiconductor package and fabrication method |
| US8981876B2 (en) | 2004-11-15 | 2015-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Piezoelectric resonator structures and electrical filters having frame elements |
| US20060125084A1 (en) * | 2004-12-15 | 2006-06-15 | Fazzio Ronald S | Integration of micro-electro mechanical systems and active circuitry |
| US7202560B2 (en) | 2004-12-15 | 2007-04-10 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Wafer bonding of micro-electro mechanical systems to active circuitry |
| US7791434B2 (en) | 2004-12-22 | 2010-09-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic resonator performance enhancement using selective metal etch and having a trench in the piezoelectric |
| KR100661350B1 (ko) * | 2004-12-27 | 2006-12-27 | 삼성전자주식회사 | Ｍｅｍｓ 소자 패키지 및 그 제조방법 |
| US20060138626A1 (en) * | 2004-12-29 | 2006-06-29 | Tessera, Inc. | Microelectronic packages using a ceramic substrate having a window and a conductive surface region |
| US7282433B2 (en) * | 2005-01-10 | 2007-10-16 | Micron Technology, Inc. | Interconnect structures with bond-pads and methods of forming bump sites on bond-pads |
| US20060183270A1 (en) * | 2005-02-14 | 2006-08-17 | Tessera, Inc. | Tools and methods for forming conductive bumps on microelectronic elements |
| US7427819B2 (en) | 2005-03-04 | 2008-09-23 | Avago Wireless Ip Pte Ltd | Film-bulk acoustic wave resonator with motion plate and method |
| US8143095B2 (en) | 2005-03-22 | 2012-03-27 | Tessera, Inc. | Sequential fabrication of vertical conductive interconnects in capped chips |
| US7369013B2 (en) | 2005-04-06 | 2008-05-06 | Avago Technologies Wireless Ip Pte Ltd | Acoustic resonator performance enhancement using filled recessed region |
| US7436269B2 (en) | 2005-04-18 | 2008-10-14 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustically coupled resonators and method of making the same |
| US7692521B1 (en) | 2005-05-12 | 2010-04-06 | Microassembly Technologies, Inc. | High force MEMS device |
| US7485956B2 (en) * | 2005-08-16 | 2009-02-03 | Tessera, Inc. | Microelectronic package optionally having differing cover and device thermal expansivities |
| US20070045812A1 (en) * | 2005-08-31 | 2007-03-01 | Micron Technology, Inc. | Microfeature assemblies including interconnect structures and methods for forming such interconnect structures |
| US7868522B2 (en) | 2005-09-09 | 2011-01-11 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Adjusted frequency temperature coefficient resonator |
| US7391286B2 (en) | 2005-10-06 | 2008-06-24 | Avago Wireless Ip Pte Ltd | Impedance matching and parasitic capacitor resonance of FBAR resonators and coupled filters |
| US7675390B2 (en) | 2005-10-18 | 2010-03-09 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating single decoupled stacked bulk acoustic resonator |
| US7737807B2 (en) | 2005-10-18 | 2010-06-15 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating series-connected decoupled stacked bulk acoustic resonators |
| US7423503B2 (en) | 2005-10-18 | 2008-09-09 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating film acoustically-coupled transformer |
| US7425787B2 (en) * | 2005-10-18 | 2008-09-16 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic galvanic isolator incorporating single insulated decoupled stacked bulk acoustic resonator with acoustically-resonant electrical insulator |
| US7525398B2 (en) | 2005-10-18 | 2009-04-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustically communicating data signals across an electrical isolation barrier |
| US7463499B2 (en) | 2005-10-31 | 2008-12-09 | Avago Technologies General Ip (Singapore) Pte Ltd. | AC-DC power converter |
| US7393758B2 (en) * | 2005-11-03 | 2008-07-01 | Maxim Integrated Products, Inc. | Wafer level packaging process |
| US7354799B2 (en) * | 2005-11-08 | 2008-04-08 | Intel Corporation | Methods for anchoring a seal ring to a substrate using vias and assemblies including an anchored seal ring |
| US7561009B2 (en) | 2005-11-30 | 2009-07-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator (FBAR) devices with temperature compensation |
| US20070138644A1 (en) * | 2005-12-15 | 2007-06-21 | Tessera, Inc. | Structure and method of making capped chip having discrete article assembled into vertical interconnect |
| US7936062B2 (en) | 2006-01-23 | 2011-05-03 | Tessera Technologies Ireland Limited | Wafer level chip packaging |
| US7612636B2 (en) | 2006-01-30 | 2009-11-03 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Impedance transforming bulk acoustic wave baluns |
| US7746677B2 (en) | 2006-03-09 | 2010-06-29 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | AC-DC converter circuit and power supply |
| US7479685B2 (en) | 2006-03-10 | 2009-01-20 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Electronic device on substrate with cavity and mitigated parasitic leakage path |
| US7629865B2 (en) | 2006-05-31 | 2009-12-08 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Piezoelectric resonator structures and electrical filters |
| JP5092462B2 (ja) * | 2006-06-13 | 2012-12-05 | 株式会社デンソー | 力学量センサ |
| US7508286B2 (en) | 2006-09-28 | 2009-03-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | HBAR oscillator and method of manufacture |
| KR100831405B1 (ko) * | 2006-10-02 | 2008-05-21 | (주) 파이오닉스 | 웨이퍼 본딩 패키징 방법 |
| US20080087979A1 (en) * | 2006-10-13 | 2008-04-17 | Analog Devices, Inc. | Integrated Circuit with Back Side Conductive Paths |
| US7667324B2 (en) * | 2006-10-31 | 2010-02-23 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd. | Systems, devices, components and methods for hermetically sealing electronic modules and packages |
| US20080144863A1 (en) * | 2006-12-15 | 2008-06-19 | Fazzio R Shane | Microcap packaging of micromachined acoustic devices |
| US8604605B2 (en) | 2007-01-05 | 2013-12-10 | Invensas Corp. | Microelectronic assembly with multi-layer support structure |
| WO2008086530A2 (en) * | 2007-01-11 | 2008-07-17 | Analog Devices, Inc. | Mems sensor with cap electrode |
| US20080231600A1 (en) | 2007-03-23 | 2008-09-25 | Smith George E | Near-Normal Incidence Optical Mouse Illumination System with Prism |
| EP2011762B1 (en) * | 2007-07-02 | 2015-09-30 | Denso Corporation | Semiconductor device with a sensor connected to an external element |
| US7791435B2 (en) | 2007-09-28 | 2010-09-07 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Single stack coupled resonators having differential output |
| US7855618B2 (en) | 2008-04-30 | 2010-12-21 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator electrical impedance transformers |
| US7732977B2 (en) | 2008-04-30 | 2010-06-08 | Avago Technologies Wireless Ip (Singapore) | Transceiver circuit for film bulk acoustic resonator (FBAR) transducers |
| US7943411B2 (en) * | 2008-09-10 | 2011-05-17 | Analog Devices, Inc. | Apparatus and method of wafer bonding using compatible alloy |
| US8956904B2 (en) | 2008-09-10 | 2015-02-17 | Analog Devices, Inc. | Apparatus and method of wafer bonding using compatible alloy |
| US8102044B2 (en) * | 2008-10-20 | 2012-01-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bonded wafer structure and method of fabrication |
| US8902023B2 (en) | 2009-06-24 | 2014-12-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator structure having an electrode with a cantilevered portion |
| US8248185B2 (en) | 2009-06-24 | 2012-08-21 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Acoustic resonator structure comprising a bridge |
| DE102009036033B4 (de) * | 2009-08-04 | 2012-11-15 | Austriamicrosystems Ag | Durchkontaktierung für Halbleiterwafer und Herstellungsverfahren |
| DE102009042479A1 (de) | 2009-09-24 | 2011-03-31 | Msg Lithoglas Ag | Verfahren zum Herstellen einer Anordnung mit einem Bauelement auf einem Trägersubstrat und Anordnung sowie Verfahren zum Herstellen eines Halbzeuges und Halbzeug |
| US8193877B2 (en) | 2009-11-30 | 2012-06-05 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Duplexer with negative phase shifting circuit |
| US8796904B2 (en) | 2011-10-31 | 2014-08-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer |
| US9243316B2 (en) | 2010-01-22 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method of fabricating piezoelectric material with selected c-axis orientation |
| US8232845B2 (en) | 2010-09-27 | 2012-07-31 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Packaged device with acoustic resonator and electronic circuitry and method of making the same |
| US8962443B2 (en) | 2011-01-31 | 2015-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor device having an airbridge and method of fabricating the same |
| US9048812B2 (en) | 2011-02-28 | 2015-06-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic wave resonator comprising bridge formed within piezoelectric layer |
| US9203374B2 (en) | 2011-02-28 | 2015-12-01 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonator comprising a bridge |
| US9425764B2 (en) | 2012-10-25 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having composite electrodes with integrated lateral features |
| US9083302B2 (en) | 2011-02-28 | 2015-07-14 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked bulk acoustic resonator comprising a bridge and an acoustic reflector along a perimeter of the resonator |
| US9154112B2 (en) | 2011-02-28 | 2015-10-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Coupled resonator filter comprising a bridge |
| US9148117B2 (en) | 2011-02-28 | 2015-09-29 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Coupled resonator filter comprising a bridge and frame elements |
| US9136818B2 (en) | 2011-02-28 | 2015-09-15 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked acoustic resonator comprising a bridge |
| US9444426B2 (en) | 2012-10-25 | 2016-09-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Accoustic resonator having integrated lateral feature and temperature compensation feature |
| US8575820B2 (en) | 2011-03-29 | 2013-11-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Stacked bulk acoustic resonator |
| US8350445B1 (en) | 2011-06-16 | 2013-01-08 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising non-piezoelectric layer and bridge |
| US9069005B2 (en) * | 2011-06-17 | 2015-06-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Capacitance detector for accelerometer and gyroscope and accelerometer and gyroscope with capacitance detector |
| US8922302B2 (en) | 2011-08-24 | 2014-12-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator formed on a pedestal |
| US9608592B2 (en) | 2014-01-21 | 2017-03-28 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic wave resonator (FBAR) having stress-relief |
| US9667218B2 (en) | 2012-01-30 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Temperature controlled acoustic resonator comprising feedback circuit |
| US9667220B2 (en) | 2012-01-30 | 2017-05-30 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Temperature controlled acoustic resonator comprising heater and sense resistors |
| US9154103B2 (en) | 2012-01-30 | 2015-10-06 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Temperature controlled acoustic resonator |
| JP2014022663A (ja) * | 2012-07-20 | 2014-02-03 | Denso Corp | 半導体装置 |
| US9793877B2 (en) | 2013-12-17 | 2017-10-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Encapsulated bulk acoustic wave (BAW) resonator device |
| US9793874B2 (en) | 2014-05-28 | 2017-10-17 | Avago Technologies General Ip Singapore (Singapore) Pte. Ltd. | Acoustic resonator with electrical interconnect disposed in underlying dielectric |
| US9444428B2 (en) | 2014-08-28 | 2016-09-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Film bulk acoustic resonators comprising backside vias |
| US9680445B2 (en) | 2014-10-31 | 2017-06-13 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Packaged device including cavity package with elastic layer within molding compound |
| JP6421050B2 (ja) | 2015-02-09 | 2018-11-07 | 株式会社ジェイデバイス | 半導体装置 |
| CN105138958B (zh) * | 2015-07-27 | 2020-06-23 | 联想(北京)有限公司 | 一种电子设备、显示屏以及面板 |
| CN105293420A (zh) * | 2015-10-30 | 2016-02-03 | 北京时代民芯科技有限公司 | 一种mems圆片级真空封装结构及其制作方法 |
| US10263587B2 (en) | 2016-12-23 | 2019-04-16 | Avago Technologies International Sales Pte. Limited | Packaged resonator with polymeric air cavity package |
| TWI746082B (zh) * | 2020-07-24 | 2021-11-11 | 海華科技股份有限公司 | 可攜式電子裝置及其影像擷取模組 |
| CN114071892B (zh) * | 2021-09-10 | 2023-12-29 | 北京控制工程研究所 | 一种cqfp240封装器件加固及安装方法 |
| CN117134728B (zh) * | 2023-10-23 | 2024-03-26 | 北京超材信息科技有限公司 | 滤波元件及其制备方法、滤波器及其制备方法及射频模组 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3784883A (en) * | 1971-07-19 | 1974-01-08 | Communications Transistor Corp | Transistor package |
| US5448014A (en) * | 1993-01-27 | 1995-09-05 | Trw Inc. | Mass simultaneous sealing and electrical connection of electronic devices |
| US5373627A (en) * | 1993-11-23 | 1994-12-20 | Grebe; Kurt R. | Method of forming multi-chip module with high density interconnections |
| JP3056960B2 (ja) * | 1993-12-27 | 2000-06-26 | 株式会社東芝 | 半導体装置及びｂｇａパッケージ |
| JPH0969603A (ja) * | 1995-09-01 | 1997-03-11 | Mitsubishi Electric Corp | 電力用半導体装置、その外装ケースとその製造方法 |
| US5593919A (en) * | 1995-09-05 | 1997-01-14 | Motorola Inc. | Process for forming a semiconductor device including conductive members |
| JP2894254B2 (ja) | 1995-09-20 | 1999-05-24 | ソニー株式会社 | 半導体パッケージの製造方法 |
| US5731542A (en) * | 1996-05-23 | 1998-03-24 | Motorola, Inc. | Apparatus and method for mounting an electronic component to a substrate and method for spray-cooling an electronic component mounted to a substrate |
| US5604160A (en) | 1996-07-29 | 1997-02-18 | Motorola, Inc. | Method for packaging semiconductor devices |
| US5798557A (en) | 1996-08-29 | 1998-08-25 | Harris Corporation | Lid wafer bond packaging and micromachining |
| US5888884A (en) | 1998-01-02 | 1999-03-30 | General Electric Company | Electronic device pad relocation, precision placement, and packaging in arrays |
| US6043109A (en) | 1999-02-09 | 2000-03-28 | United Microelectronics Corp. | Method of fabricating wafer-level package |
| US6265246B1 (en) | 1999-07-23 | 2001-07-24 | Agilent Technologies, Inc. | Microcap wafer-level package |
| US6228675B1 (en) | 1999-07-23 | 2001-05-08 | Agilent Technologies, Inc. | Microcap wafer-level package with vias |
-
2000
- 2000-07-24 JP JP2000222128A patent/JP4420538B2/ja not_active Expired - Lifetime
-
2001
- 2001-10-01 US US09/969,432 patent/US6429511B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6429511B2 (en) | 2002-08-06 |
| US20020017713A1 (en) | 2002-02-14 |
| JP2001068574A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4420538B2 (ja) | ウェーハパッケージの製造方法 | |
| JP4486229B2 (ja) | ウエハパッケージの製造方法 | |
| JP4388210B2 (ja) | ウエハパッケージの製造方法 | |
| EP2727136B1 (en) | Process for a sealed mems device with a portion exposed to the environment | |
| TWI357115B (en) | Device having a compliant element pressed between | |
| KR100907514B1 (ko) | 센서 장치, 센서 시스템 및 그것의 제조 방법 | |
| US7396478B2 (en) | Multiple internal seal ring micro-electro-mechanical system vacuum packaging method | |
| US6225145B1 (en) | Method of fabricating vacuum micro-structure | |
| US20070275495A1 (en) | Method for fabricating a pressure sensor using SOI wafers | |
| US7955885B1 (en) | Methods of forming packaged micro-electromechanical devices | |
| JPH10300610A (ja) | 圧力センサのための可撓膜を備えたマイクロシステムとその製造法 | |
| TW201716314A (zh) | 半導體裝置及其製造方法 | |
| US20180222745A1 (en) | Method and system for mems devices with dual damascene formed electrodes | |
| US20180141803A1 (en) | Mems component having low-resistance wiring and method for manufacturing it | |
| JP5721742B2 (ja) | ウェハ構造の電気的結合 | |
| JP2005129888A (ja) | センサ装置、センサシステム、センサ装置の製造方法及びセンサシステムの製造方法 | |
| CN108807197B (zh) | 具有侧壁金属化部的芯片封装 | |
| US20060033189A1 (en) | Structure and method of forming capped chips | |
| EP1199744B1 (en) | Microcap wafer-level package | |
| JP4675945B2 (ja) | 半導体装置 | |
| CN115215290B (zh) | Mems器件晶圆级封装方法及mems器件 | |
| TW490771B (en) | Integrated high frequency module and its wafer level manufacture and package method | |
| JPH11145316A (ja) | デバイス封止構造体 | |
| JP2006126212A (ja) | センサ装置 | |
| JPS63260053A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060905 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20070404 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070404 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090708 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090917 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091120 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091201 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4420538 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D02 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121211 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131211 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |