Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4423827B2 - FM tone generation circuit - Google Patents
[go: Go Back, main page]

JP4423827B2 - FM tone generation circuit - Google Patents

FM tone generation circuit Download PDF

Info

Publication number
JP4423827B2
JP4423827B2 JP2001240887A JP2001240887A JP4423827B2 JP 4423827 B2 JP4423827 B2 JP 4423827B2 JP 2001240887 A JP2001240887 A JP 2001240887A JP 2001240887 A JP2001240887 A JP 2001240887A JP 4423827 B2 JP4423827 B2 JP 4423827B2
Authority
JP
Japan
Prior art keywords
data
output
frequency
selector
operator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001240887A
Other languages
Japanese (ja)
Other versions
JP2003058163A (en
Inventor
健一 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP2001240887A priority Critical patent/JP4423827B2/en
Publication of JP2003058163A publication Critical patent/JP2003058163A/en
Application granted granted Critical
Publication of JP4423827B2 publication Critical patent/JP4423827B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Electrophonic Musical Instruments (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、FM(周波数変調)方式によって楽音信号を形成するFM楽音形成回路に関する。
【0002】
【従来の技術】
シンセサイザや電子オルガンの楽音信号を形成する方式は種々知られているが、その1つにFM方式がある。このFM方式による楽音形成回路は、オペレータと呼ばれる正弦波発生器を2〜6個組み合わせて構成される。図4はオペレータOPの構成を示すブロック図である。この図において、符号1はフェイズジェネレータであり、その詳細を図5に示す。図5において、FNはオペレータOPにおいて発生させるディジタル楽音信号のノートを指示する周波数ナンバ、BLはオクターブを指示するオクターブデータである。2はシフタであり、周波数ナンバFNをオクターブデータBLが指示するビット数だけシフトし周波数データFDとして出力する。周知のように、Mオクターブ上の周波数ナンバは周波数ナンバFNを2M倍すること、すなわち、周波数ナンバをMビット上位方向へシフトすることによって得られる。
【0003】
シフト&アダー3はシフタ2から出力される周波数データFDに、4ビットの制御データMultに対応する次の倍率を乗算する回路である。
データMult:0 1 2 3 4 5 6 7 8 9 10,11 12,13 14,15
倍率 :1/2 1 2 3 4 5 6 7 8 9 10 12 15
すなわち、このシフト&アダー3は周波数データFDを所定ビット数だけシフトするシフタと、シフト後のデータに周波数データFDを1回または複数回加算する回路とから構成され、例えば、制御データMultが「3」の場合は、周波数データFDを1ビットシフトすることによって2倍とし、次いでシフト後のデータに周波数データFDを1回加算して3倍とする。同様に、制御データMultが「6」の場合は、周波数データFDを2ビットシフトし2回加算して6倍とする。累算器4はシフト&アダー3の出力を繰り返し累算する回路であり、累算値がオーバフローすると最小値から再び累算を行う。この累算器4の出力が位相データωctとして加算器7(図4)へ出力される。この累算器4の出力は、鋸歯状に変化するデータとなる。
【0004】
加算器7は上述した位相データωctと別のオペレータ等からのデータDpとを加算し、加算結果をサインテーブル8へ出力する。サインテーブル8はサイン波形の各瞬時値が記憶されたメモリであり、加算器7の出力がそのアドレス端子へ印加されると、サイン波形の各瞬時値が順次読み出され、乗算器9へ出力される。すなわち、このサインテーブル8の出力は、
sin(ωct+Dp)
となる。
【0005】
10はエンベロープジェネレータであり、エンベロープデータA(t)を発生し乗算器9へ出力する。乗算器9はエンベロープジェネレータ10の出力とサインテーブル8の出力を乗算して出力する。すなわち、この乗算器の出力(オペレータOPの出力)は、
A(t)sin(ωct+Dp)
なる式で表される正弦波となる。
【0006】
図6は上述したオペレータを2個シリーズに接続した楽音形成回路の構成を示すブロック図である。いま、オペレータOP1の出力を、
A1(t)sinωmt
とし、このオペレータOP1の出力をオペレータOP2へデータDpとして印加すると、オペレータOP2の出力は、
A(t)sin{ωct+A1(t)sinωmt}
となる。すなわち、FM変調波形となる。
【0007】
このように、FM方式による楽音形成回路は、複数のオペレータOPを種々組み合わせることによって変化に富んだ楽音波形を形成するものである。
【0008】
【発明が解決しようとする課題】
ところで、上述した従来のFM楽音形成回路は、制御データMult=4ビットという制約があり、このため、シフト&アダー3によって、基本となる周波数データFDの1/2倍、1倍、2倍・・・という限られた単純な倍率の周波数データを作ることはできるが、例えば1.5倍、2.5倍、2.25倍、21倍等の複雑な倍率の周波数データを作ることができない欠点があった。
【0009】
この発明は、このような事情を考慮してなされたもので、その目的は、従来の楽音形成回路によっては作ることができなかった高次あるいは小数の音程/倍音の楽音信号を形成することができるFM音源オペレータを提供することにある。
【0010】
【課題を解決するための手段】
この発明は上記の課題を解決すべくなされたもので、請求項1に記載の発明は、発生楽音の周波数を指示する第1の周波数データまたは外部から供給される第2の周波数データの一方を外部から供給される第1の制御データに基づいて選択し出力するセレクタと、前記セレクタの出力データを外部から供給される第2の制御データに基づく倍率で変更するデータ変更手段と、前記データ変更手段の出力を累算する累算手段と、前記累算手段の出力に基づいて楽音信号を形成する楽音信号形成手段とを具備する第1〜第nのオペレータからなるFM楽音形成回路であって、第k(k=1,2,・・・n−1)のオペレータの前記データ変更手段の出力を第(k+1)のオペレータの前記セレクタへ第2の周波数データとして印加することを特徴とするFM楽音形成回路である。
【0011】
また、請求項2に記載の発明は、請求項1に記載のFM楽音形成回路において、前記データ変更手段の後部に前記データ変更手段の出力データを1/2にする1/2回路を設け、前記1/2回路の出力を前記データ変更手段の出力に代えて前記累算手段および次段のオペレータの前記セレクタへ供給することを特徴とする。
【0012】
また、請求項3に記載の発明は、発生楽音の周波数を指示する第1の周波数データまたは外部から供給される第2の周波数データの一方を外部から供給される第1の制御データに基づいて選択し出力するセレクタと、前記セレクタの出力データを外部から供給される第2の制御データに基づく倍率で変更するデータ変更手段と、前記データ変更手段の出力を累算する累算手段と、前記累算手段の出力に基づいて楽音信号を形成する楽音信号形成手段と、前記データ変更手段の出力データを時分割駆動の時間幅だけ遅延させ前記セレクタへ前記第2の周波数データとして印加する遅延回路とを具備し、前記データ変更手段、前記累算手段および前記楽音信号形成手段が前記時間幅に基づく時分割駆動されることを特徴とするFM楽音形成回路である。
【0013】
また、請求項4に記載の発明は、請求項3に記載のFM楽音形成回路において、前記データ変更手段の後部に前記データ変更手段の出力データを1/2にする1/2回路を設け、前記1/2回路の出力を前記データ変更手段の出力に代えて前記累算手段および前記遅延回路へ供給することを特徴とする。
【0014】
【発明の実施の形態】
以下、図面を参照し、この発明の実施の形態について説明する。図1はこの発明の第1の実施の形態によるFM楽音信号形成回路の構成を示すブロック図であり、この図に示すFM楽音信号形成回路は4個のオペレータ11〜14から構成されている。オペレータ11〜14は各々前述した図4および図5に示す従来のオペレータOPとほぼ同様に構成されており、同一の構成要素には同一の符号が付してある。また、各オペレータ11〜14へは共通に周波数ナンバFNおよびオクターブデータBLが印加されている。さらに、各オペレータ11〜14の出力は、出力ミキサ(図示略)または他のオペレータ11〜14の加算器7へ印加される。
【0015】
オペレータ11〜14が従来のオペレータOPと異なる点は次の2点である。
(1)各オペレータ11〜14のシフタ2とシフト&アダー3との間にセレクタ16〜19が挿入されている。そして、各セレクタ16〜19の選択動作は各々、1ビットの制御データSLC1〜SLC4によって制御される。すなわち、制御データSLC1〜SLC4が各々”0”の場合は各セレクタ16〜19の第1入力端のデータがセレクタ16〜19から出力され、”1”の場合は各セレクタ16〜19の第2入力端のデータがセレクタ16〜19から出力される。
(2)オペレータ11のシフト&アダー3の出力がオペレータ12のセレクタ17の第1入力端へ印加され、オペレータ12のシフト&アダー3の出力がオペレータ13のセレクタ18の第1入力端へ印加され、また、オペレータ13のシフト&アダー3の出力がオペレータ14のセレクタ19の第1入力端へ印加されている。
【0016】
このような構成において、制御データSLC1を”0”に、制御データSLC2〜SLC4を”1”に設定すると、オペレータ11のシフト&アダー3の出力がセレクタ17を介してオペレータ12のシフト&アダー3へ印加され、オペレータ12のシフト&アダー3の出力がセレクタ18を介してオペレータ13のシフト&アダー3へ印加され、オペレータ13のシフト&アダー3の出力がセレクタ19を介してオペレータ14のシフト&アダー3へ印加される。
【0017】
これにより、例えば、シフト&アダー3へ印加する制御データMult1〜Mult4を各々「0」、「3」、「5」、「3」とすれば、オペレータ12〜14から各々、周波数データFDの
オペレータ12・・・0.5×3=1.5倍
オペレータ13・・・0.5×3×5=7.5倍
オペレータ14・・・0.5×3×5×3=22.5倍
の周波数データに対応する正弦波信号が出力される。
【0018】
また、例えば、制御データSLC1、SLC3を”0”、制御データSLC2、SLC4を”1”とし、また、制御データMult1〜Mult4を各々「0」、「3」、「0」、「5」とすれば、オペレータ12、14から各々、周波数データFDの
オペレータ12・・・0.5×3=1.5倍
オペレータ14・・・0.5×5=2.5倍
の周波数データに対応する正弦波信号が出力される。
【0019】
このように、制御データSLC1〜SLC4および制御データMult1〜Mult4を種々選択することにより、種々の変化に富んだ音程の正弦波信号を形成することができる。そして、図1の各オペレータ11〜14は各々、別の発音チャンネルとして使用してもよく、あるいは、同一の発音チャンネルの複数のスロットとして使用してもよい。
【0020】
なお、上記実施形態においては、周波数ナンバFNおよびオクターブデータBLを各オペレータへ共通に印加しているが、各オペレータ毎にそれぞれ異なる周波数ナンバFNおよびオクターブデータBLを印加してもよい。
また、各セレクタ17〜19へは、前段のオペレータのみならず、他のオペレータのシフト&アダー3の出力を印加してもよい。
【0021】
図2はこの発明の第2の実施形態の構成を示すブロック図である。この図に示す実施形態は回路の各構成要素を時分割で使用するようになっており、2個のオペレータとして動作する。すなわち、この回路は交互に繰り返される第1、第2の時間帯においてそれぞれ別のオペレータとして動作するもので、第1の時間帯においては、制御データSLC=”1”がセレクタ21へ印加され、これにより、シフタ2から出力される周波数データFDがセレクタ21を介してシフト&アダー3へ印加され、シフト&アダー3において制御データMultに応じた倍率が乗算され、累算器4へ出力される。
【0022】
次に、第2の時間帯になると、制御データSLC=”0”がセレクタ21へ印加され、これにより、遅延回路22の出力がセレクタ21を介してシフト&アダー3へ印加される。ここで、遅延回路22の遅延時間は第1の時間帯(=第2の時間帯)の時間幅と等しくなっており、したがって、第2の時間帯においては第1の時間帯においてシフト&アダー3から出力された周波数データがセレクタ21を介してシフト&アダー3へ印加される。そして、シフト&アダー3において、この時点の制御データMult応じた倍率が乗算され、累算器4へ出力される。
【0023】
このように、上述した第2の実施形態は、図1におけるオペレータ11および12の組合わせと同じ機能を有している。
なお、図2に示す実施形態を、図1の4つのオペレータの機能を達成するように時分割駆動してもよい。
【0024】
図3はこの発明の第3の実施形態の構成を示すブロック図であり、この図に示す実施形態が図2に示すものと異なる点は、シフト&アダー3の後部に1/2シフタ24が設けられ、この1/2シフタ24の出力データが遅延回路22へ供給されている点である。この1/2シフタ24は、制御データ1/2Muが”0”の時はシフト&アダー3の出力をそのままスルーさせるが、”1”の時は、シフト&アダー3の出力を下位方向へ1ビットシフトして出力する。すわわち、シフト&アダー3の出力を1/2にして出力する。
【0025】
これにより、例えば、第1、第2の時間帯において共に
Mult=3、1/2Mu=”1”
とすれば、第2の時間帯において
3×0.5×3×0.5×FD=2.25×FD
なる周波数データFDが得られる。すなわち、上述した第1、第2の実施形態よりさらに微細な音程の正弦波信号を形成することが可能となる。
なお、図1の回路において各シフト&アダー3の後部に1/2シフタを挿入しても、図3の回路と同様な効果が得られることは勿論である。
【0026】
【発明の効果】
以上説明したように、この発明によれば、従来の楽音形成回路によっては作ることができなかった高次あるいは小数の音程/倍音の楽音信号を簡単な構成によって形成することができる効果が得られる。
【図面の簡単な説明】
【図1】 この発明の第1の実施形態によるFM楽音形成回路の構成を示すブロック図である。
【図2】 この発明の第2の実施形態によるFM楽音形成回路の構成を示すブロック図である。
【図3】 この発明の第3の実施形態によるFM楽音形成回路の構成を示すブロック図である。
【図4】 従来のオペレータの構成を示すブロック図である。
【図5】 図4に示すオペレータにおけるフェイズジェネレータ1の構成を示すブロック図である。
【図6】 図4に示すオペレータを2個用いて構成した楽音形成回路の構成を示すブロック図である。
【符号の説明】
2…シフタ、3…シフト&アダー、4…累算器、7…加算器、8…サインテーブル、9…乗算器、10…エンベロープジェネレータ、11〜14…オペレータ、22…遅延回路、24…1/2シフタ。
[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an FM tone generation circuit that forms a tone signal by FM (frequency modulation).
[0002]
[Prior art]
Various methods for generating musical tone signals of synthesizers and electronic organs are known, and one of them is the FM method. This FM tone generation circuit is configured by combining two to six sine wave generators called operators. FIG. 4 is a block diagram showing the configuration of the operator OP. In this figure, reference numeral 1 denotes a phase generator, the details of which are shown in FIG. In FIG. 5, FN is a frequency number that indicates a note of a digital musical tone signal generated by the operator OP, and BL is octave data that indicates an octave. Reference numeral 2 denotes a shifter, which shifts the frequency number FN by the number of bits indicated by the octave data BL and outputs it as frequency data FD. As is well known, the frequency number on the M octave is obtained by multiplying the frequency number FN by 2 M , that is, by shifting the frequency number upward by M bits.
[0003]
The shift & adder 3 is a circuit that multiplies the frequency data FD output from the shifter 2 by the next magnification corresponding to the 4-bit control data Mult.
Data Mult: 0 1 2 3 4 5 6 7 8 9 9,11 12,13 14,15
Magnification: 1/2 1 2 3 4 5 6 7 8 9 10 12 15
In other words, the shift & adder 3 includes a shifter that shifts the frequency data FD by a predetermined number of bits and a circuit that adds the frequency data FD to the shifted data one or more times. In the case of “3”, the frequency data FD is doubled by shifting by 1 bit, and then the frequency data FD is added once to the shifted data to be tripled. Similarly, when the control data Mult is “6”, the frequency data FD is shifted by 2 bits and added twice to make 6 times. The accumulator 4 is a circuit that repeatedly accumulates the output of the shift & adder 3, and accumulates again from the minimum value when the accumulated value overflows. The output of the accumulator 4 is output to the adder 7 (FIG. 4) as phase data ωct. The output of the accumulator 4 is data that changes in a sawtooth shape.
[0004]
The adder 7 adds the phase data ωct described above and data Dp from another operator or the like, and outputs the addition result to the sine table 8. The sine table 8 is a memory in which each instantaneous value of the sine waveform is stored. When the output of the adder 7 is applied to its address terminal, each instantaneous value of the sine waveform is sequentially read and output to the multiplier 9. Is done. That is, the output of the sign table 8 is
sin (ωct + Dp)
It becomes.
[0005]
An envelope generator 10 generates envelope data A (t) and outputs it to the multiplier 9. The multiplier 9 multiplies the output of the envelope generator 10 and the output of the sine table 8 and outputs the result. That is, the output of this multiplier (output of the operator OP) is
A (t) sin (ωct + Dp)
A sine wave represented by the following formula.
[0006]
FIG. 6 is a block diagram showing a configuration of a tone generation circuit in which the above-described operators are connected in series. Now, the output of operator OP1
A1 (t) sinωmt
When the output of the operator OP1 is applied as data Dp to the operator OP2, the output of the operator OP2 is
A (t) sin {ωct + A1 (t) sinωmt}
It becomes. That is, an FM modulation waveform is obtained.
[0007]
As described above, the FM-based musical tone forming circuit forms a musical tone waveform rich in change by combining various operators OP in various ways.
[0008]
[Problems to be solved by the invention]
By the way, the above-described conventional FM tone generation circuit has a restriction that the control data Mult = 4 bits. Therefore, the shift & adder 3 reduces the basic frequency data FD to 1/2 times, 1 time, 2 times,・ ・ Although it is possible to create frequency data with a limited simple magnification, there is a drawback that it is not possible to create frequency data with complex magnifications such as 1.5 times, 2.5 times, 2.25 times, and 21 times.
[0009]
The present invention has been made in consideration of such circumstances, and its object is to form a high-order or decimal tone / harmonic tone signal that could not be produced by a conventional tone-forming circuit. It is to provide an FM sound source operator that can be used.
[0010]
[Means for Solving the Problems]
The present invention has been made to solve the above problems, and the invention according to claim 1 is characterized in that one of the first frequency data indicating the frequency of the generated musical sound and the second frequency data supplied from the outside is used. A selector that selects and outputs based on first control data supplied from outside, a data changing means that changes output data of the selector at a magnification based on second control data supplied from outside, and the data change An FM musical tone forming circuit comprising first to nth operators, comprising accumulating means for accumulating outputs of the means and musical tone signal forming means for forming musical tone signals based on the output of the accumulating means. The output of the data changing means of the kth (k = 1, 2,..., N−1) operator is applied as second frequency data to the selector of the (k + 1) th operator. A FM tone formation circuit.
[0011]
Further, the invention according to claim 2 is the FM musical tone forming circuit according to claim 1, wherein a 1/2 circuit for halving the output data of the data changing means is provided at the rear of the data changing means, The output of the 1/2 circuit is supplied to the accumulating means and the selector of the next-stage operator instead of the output of the data changing means.
[0012]
According to a third aspect of the present invention, one of the first frequency data indicating the frequency of the generated musical sound or the second frequency data supplied from the outside is based on the first control data supplied from the outside. A selector for selecting and outputting; data changing means for changing output data of the selector at a magnification based on second control data supplied from the outside; accumulating means for accumulating outputs of the data changing means; A musical tone signal forming means for forming a musical tone signal based on the output of the accumulating means, and a delay circuit for delaying the output data of the data changing means by a time width of time-division driving and applying it to the selector as the second frequency data An FM musical tone forming circuit, wherein the data changing means, the accumulating means, and the musical tone signal forming means are time-division driven based on the time width. That.
[0013]
According to a fourth aspect of the present invention, in the FM musical tone forming circuit according to the third aspect, a 1/2 circuit for halving the output data of the data changing means is provided at the rear of the data changing means, The output of the 1/2 circuit is supplied to the accumulating means and the delay circuit in place of the output of the data changing means.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram showing the configuration of an FM musical tone signal forming circuit according to the first embodiment of the present invention, and the FM musical tone signal forming circuit shown in FIG. 1 includes four operators 11-14. Each of the operators 11 to 14 is configured in substantially the same manner as the conventional operator OP shown in FIGS. 4 and 5 described above, and the same components are denoted by the same reference numerals. Further, the frequency number FN and the octave data BL are applied to the operators 11 to 14 in common. Furthermore, the output of each operator 11-14 is applied to the output mixer (not shown) or the adder 7 of the other operators 11-14.
[0015]
The operators 11 to 14 are different from the conventional operator OP in the following two points.
(1) Selectors 16 to 19 are inserted between the shifter 2 and the shift & adder 3 of each operator 11 to 14. The selection operations of the selectors 16 to 19 are controlled by 1-bit control data SLC1 to SLC4, respectively. That is, when the control data SLC1 to SLC4 are “0”, the data of the first input terminals of the selectors 16 to 19 are output from the selectors 16 to 19, and when the control data SLC1 to SLC4 is “1”, the second data of the selectors 16 to 19 is output. Data at the input end is output from the selectors 16-19.
(2) The output of the shift & adder 3 of the operator 11 is applied to the first input terminal of the selector 17 of the operator 12, and the output of the shift & adder 3 of the operator 12 is applied to the first input terminal of the selector 18 of the operator 13. The output of the shift & adder 3 of the operator 13 is applied to the first input terminal of the selector 19 of the operator 14.
[0016]
In such a configuration, when the control data SLC1 is set to “0” and the control data SLC2 to SLC4 are set to “1”, the output of the shift & adder 3 of the operator 11 is sent to the shift & adder 3 of the operator 12 via the selector 17. The output of the shift & adder 3 of the operator 12 is applied to the shift & adder 3 of the operator 13 via the selector 18, and the output of the shift & adder 3 of the operator 13 is shifted to the shift & adder 3 of the operator 14 via the selector 19. Applied to adder 3.
[0017]
Thus, for example, if the control data Mult1 to Mult4 to be applied to the shift & adder 3 are “0”, “3”, “5” and “3”, respectively, the operators of the frequency data FD from the operators 12 to 14 respectively. 12 ... 0.5x3 = 1.5 times operator 13 ... 0.5x3x5 = 7.5 times operator 14 ... Sine wave signal corresponding to 0.5x3x5x3 = 22.5 times frequency data is output The
[0018]
For example, the control data SLC1 and SLC3 are set to “0”, the control data SLC2 and SLC4 are set to “1”, and the control data Mult1 to Mult4 are set to “0”, “3”, “0”, and “5”, respectively. Then, a sine wave signal corresponding to the frequency data of the operator 12... 0.5 × 3 = 1.5 times the operator 14... 0.5 × 5 = 2.5 times of the frequency data FD is output from the operators 12 and 14, respectively.
[0019]
As described above, by selecting the control data SLC1 to SLC4 and the control data Mult1 to Mult4 in various ways, it is possible to form a sine wave signal having a variety of pitches. 1 may be used as separate sound generation channels, or may be used as a plurality of slots of the same sound generation channel.
[0020]
In the above embodiment, the frequency number FN and the octave data BL are commonly applied to each operator. However, different frequency numbers FN and octave data BL may be applied to each operator.
Further, the outputs of the shift & adder 3 of other operators as well as the preceding operator may be applied to the selectors 17 to 19.
[0021]
FIG. 2 is a block diagram showing the configuration of the second embodiment of the present invention. The embodiment shown in this figure uses each component of the circuit in a time-sharing manner, and operates as two operators. That is, this circuit operates as a separate operator in the first and second time zones that are alternately repeated, and in the first time zone, the control data SLC = "1" is applied to the selector 21, As a result, the frequency data FD output from the shifter 2 is applied to the shift & adder 3 via the selector 21, the multiplication according to the control data Mult is multiplied in the shift & adder 3, and output to the accumulator 4. .
[0022]
Next, at the second time zone, the control data SLC = “0” is applied to the selector 21, whereby the output of the delay circuit 22 is applied to the shift & adder 3 via the selector 21. Here, the delay time of the delay circuit 22 is equal to the time width of the first time zone (= second time zone). Therefore, in the second time zone, shift & adder is performed in the first time zone. The frequency data output from 3 is applied to the shift & adder 3 via the selector 21. Then, the shift & adder 3 multiplies the magnification according to the control data Mult at this time and outputs the result to the accumulator 4.
[0023]
Thus, the second embodiment described above has the same function as the combination of the operators 11 and 12 in FIG.
Note that the embodiment shown in FIG. 2 may be time-division driven so as to achieve the functions of the four operators shown in FIG.
[0024]
FIG. 3 is a block diagram showing the configuration of the third embodiment of the present invention. The embodiment shown in this figure is different from that shown in FIG. 2 in that a 1/2 shifter 24 is provided at the rear of the shift & adder 3. The output data of the 1/2 shifter 24 is provided to the delay circuit 22. When the control data 1 / 2Mu is “0”, the 1/2 shifter 24 passes through the output of the shift & adder 3 as it is, but when the control data 1 / 2Mu is “1”, the output of the shift & adder 3 is 1 in the lower direction. Bit shift and output. That is, the output of the shift & adder 3 is halved and output.
[0025]
Thus, for example, both in the first and second time zones
Mult = 3, 1 / 2Mu = "1"
Then, 3 × 0.5 × 3 × 0.5 × FD = 2.25 × FD in the second time zone
The following frequency data FD is obtained. That is, it is possible to form a sine wave signal having a finer pitch than the first and second embodiments described above.
Of course, even if a 1/2 shifter is inserted in the rear part of each shift & adder 3 in the circuit of FIG. 1, the same effect as the circuit of FIG. 3 can be obtained.
[0026]
【The invention's effect】
As described above, according to the present invention, it is possible to obtain a high-order or decimal tone / overtone tone signal that cannot be produced by a conventional tone generation circuit with a simple configuration. .
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of an FM tone generation circuit according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a configuration of an FM musical tone forming circuit according to a second embodiment of the present invention.
FIG. 3 is a block diagram showing a configuration of an FM tone generation circuit according to a third embodiment of the present invention.
FIG. 4 is a block diagram showing a configuration of a conventional operator.
5 is a block diagram showing a configuration of a phase generator 1 in the operator shown in FIG.
6 is a block diagram showing a configuration of a tone generation circuit configured using two operators shown in FIG. 4; FIG.
[Explanation of symbols]
2 ... Shifter, 3 ... Shift & Adder, 4 ... Accumulator, 7 ... Adder, 8 ... Sine table, 9 ... Multiplier, 10 ... Envelope generator, 11-14 ... Operator, 22 ... Delay circuit, 24 ... 1 / 2 shifter.

Claims (4)

発生楽音の周波数を指示する第1の周波数データまたは外部から供給される第2の周波数データの一方を外部から供給される第1の制御データに基づいて選択し出力するセレクタと、
前記セレクタの出力データを外部から供給される第2の制御データに基づく倍率で変更するデータ変更手段と、
前記データ変更手段の出力を累算する累算手段と、
前記累算手段の出力に基づいて楽音信号を形成する楽音信号形成手段と、
を具備する第1〜第nのオペレータからなるFM楽音形成回路であって、
第k(k=1,2,・・・n−1)のオペレータの前記データ変更手段の出力を第(k+1)のオペレータの前記セレクタへ第2の周波数データとして印加することを特徴とするFM楽音形成回路。
A selector that selects and outputs one of first frequency data indicating the frequency of the generated musical sound or second frequency data supplied from outside based on first control data supplied from outside;
Data changing means for changing the output data of the selector at a magnification based on second control data supplied from the outside;
Accumulating means for accumulating the output of the data changing means;
Musical tone signal forming means for forming a musical tone signal based on the output of the accumulation means;
An FM musical tone forming circuit comprising first to nth operators comprising:
The output of the data changing means of the kth (k = 1, 2,..., N−1) operator is applied as second frequency data to the selector of the (k + 1) th operator. Music generation circuit.
前記データ変更手段の後部に前記データ変更手段の出力データを1/2にする1/2回路を設け、前記1/2回路の出力を前記データ変更手段の出力に代えて前記累算手段および次段のオペレータの前記セレクタへ供給することを特徴とする請求項1に記載のFM楽音形成回路。A ½ circuit that halves the output data of the data changing unit is provided at the rear of the data changing unit, and the output of the 1/2 circuit is replaced with the output of the data changing unit, and the accumulating unit and the next 2. The FM tone generation circuit according to claim 1, wherein the FM tone generation circuit is supplied to the selector of a stage operator. 発生楽音の周波数を指示する第1の周波数データまたは外部から供給される第2の周波数データの一方を外部から供給される第1の制御データに基づいて選択し出力するセレクタと、
前記セレクタの出力データを外部から供給される第2の制御データに基づく倍率で変更するデータ変更手段と、
前記データ変更手段の出力を累算する累算手段と、
前記累算手段の出力に基づいて楽音信号を形成する楽音信号形成手段と、
前記データ変更手段の出力データを時分割駆動の時間幅だけ遅延させ前記セレクタへ前記第2の周波数データとして印加する遅延回路と、
を具備し、前記データ変更手段、前記累算手段および前記楽音信号形成手段が前記時間幅に基づく時分割駆動されることを特徴とするFM楽音形成回路。
A selector that selects and outputs one of first frequency data indicating the frequency of the generated musical sound or second frequency data supplied from outside based on first control data supplied from outside;
Data changing means for changing the output data of the selector at a magnification based on second control data supplied from the outside;
Accumulating means for accumulating the output of the data changing means;
Musical tone signal forming means for forming a musical tone signal based on the output of the accumulation means;
A delay circuit that delays the output data of the data changing means by a time width of time-division driving and applies the second frequency data to the selector;
And the data changing means, the accumulating means and the tone signal forming means are time-division driven based on the time width.
前記データ変更手段の後部に前記データ変更手段の出力データを1/2にする1/2回路を設け、前記1/2回路の出力を前記データ変更手段の出力に代えて前記累算手段および前記遅延回路へ供給することを特徴とする請求項3に記載のFM楽音形成回路。A ½ circuit that halves the output data of the data changing unit is provided at the rear of the data changing unit, and the output of the 1/2 circuit is replaced with the output of the data changing unit, and the accumulating unit and the 4. The FM tone generation circuit according to claim 3, wherein the FM tone generation circuit is supplied to a delay circuit.
JP2001240887A 2001-08-08 2001-08-08 FM tone generation circuit Expired - Fee Related JP4423827B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001240887A JP4423827B2 (en) 2001-08-08 2001-08-08 FM tone generation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001240887A JP4423827B2 (en) 2001-08-08 2001-08-08 FM tone generation circuit

Publications (2)

Publication Number Publication Date
JP2003058163A JP2003058163A (en) 2003-02-28
JP4423827B2 true JP4423827B2 (en) 2010-03-03

Family

ID=19071432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001240887A Expired - Fee Related JP4423827B2 (en) 2001-08-08 2001-08-08 FM tone generation circuit

Country Status (1)

Country Link
JP (1) JP4423827B2 (en)

Also Published As

Publication number Publication date
JP2003058163A (en) 2003-02-28

Similar Documents

Publication Publication Date Title
JPS61294499A (en) Musical sound signal generator
US4377960A (en) Electronic musical instrument of waveform memory reading type
USRE31653E (en) Electronic musical instrument of the harmonic synthesis type
US5218156A (en) Apparatus for combining stored waveforms to synthesize musical tones
EP0675481B1 (en) Tone signal generator having a sound effect function
JP4423827B2 (en) FM tone generation circuit
JP2833403B2 (en) Electronic musical instrument sound generator
US4393743A (en) Electronic musical instruments of the type synthesizing a plurality of partial tone signals
USRE33738E (en) Electronic musical instrument of waveform memory reading type
JP2766662B2 (en) Waveform data reading device and waveform data reading method for musical sound generator
US5254805A (en) Electronic musical instrument capable of adding musical effect to musical tones
KR100295398B1 (en) Sound signal synthesizer
JPS6220557B2 (en)
JPS6230639B2 (en)
JP2003058162A (en) Fm sound source circuit
JPS6022191A (en) sound source device
JP4254673B2 (en) Music generator
JP4254018B2 (en) Waveform generation apparatus and waveform generation method
JP3085801B2 (en) Modulation signal generator
JP2988065B2 (en) Music signal generator
JP3651290B2 (en) Music signal generator
JPH1049172A (en) Method and device for synthesizing musical sound signal
JP2003058161A (en) Musical sound signal generating circuit
JPH0236959B2 (en)
JP2006047728A (en) Waveform generator and program

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121218

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131218

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees