JP4424925B2

JP4424925B2 - 表示装置

Info

Publication number: JP4424925B2
Application number: JP2003160400A
Authority: JP
Inventors: 亮一大津; 貴徳中山; 貴弘宮▲崎▼
Original assignee: 株式会社日立ディスプレイズ
Priority date: 2003-06-05
Filing date: 2003-06-05
Publication date: 2010-03-03
Anticipated expiration: 2023-06-05
Also published as: CN100517036C; US20040246425A1; CN1573443A; JP2004361700A; US7821609B2; US7202929B2; US20070153193A1

Description

【０００１】
【発明の属する技術分野】
本発明は表示装置に係り、特に、点欠陥の修復に好適な構成を有する液晶表示装置を提供することにある。
【０００２】
【従来の技術】
液晶表示装置は液晶を介して対向配置される基板を外囲器とし、該液晶の広がり方向に多数の画素が形成されて構成されている。そして、各画素は、前記各基板の液晶側の面においてフォトリソグラフィ技術によって微細加工された導電層、絶縁層、および半導体層等が積層された電子回路を備えている。
【０００３】
このため、製造工程中における前記導電層の断線等によりいわゆる点欠陥（画素それ自体の欠陥）が発生してしまう場合があり、それを修復する技術が知られ（特許文献１、特許文献２参照）、該画素を常時黒表示することで、該欠陥を目視し難くしている。
【特許文献１】
特開平１１−１２５８４０号公報
【特許文献２】
特開２００１−１３５８０９号公報
【０００４】
【発明が解決しようとする課題】
しかし、近年、ＴＶ用の液晶表示装置等のように、その一画素当りのサイズが大きくなってくると、上記したような修復だけでは充分でなくなり、点欠陥による弊害が目視できるようになってきていることが指摘されるに至った。
【０００５】
たとえば、カラー用液晶表示装置は、互いに隣接する３つの画素にそれぞれ赤（Ｒ）、緑（Ｇ）、青（Ｂ）の色を担当させて構成している。このため、たとえば一方向に並設される各画素はその一方の側から、…赤（Ｒ）、緑（Ｇ）、青（Ｂ）赤（Ｒ）、緑（Ｇ）、青（Ｂ）、赤（Ｒ）、緑（Ｇ）…というように配置される。そして、このうちたとえば赤（Ｒ）の色を担当する一の画素に欠陥が生じ、これを修復して黒表示させた場合、その修復した画素も含んでその両脇のそれぞれ一つあるいは二つの画素に及んでいわゆるシアンの色で目視されるようになる。
【０００６】
このことから、従来のように欠陥が生じた一画素を黒表示するだけでは充分でなくなり、その黒表示する部分の面積を極力小さくするように修復することが要望されるに至った。
【０００７】
本発明は、このような事情に基づいてなされたもので、その目的は、いわゆる点欠陥の修復による黒表示の弊害を回避させた表示装置を提供することにある。
【０００８】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
【０００９】
手段１．
本発明による表示装置は、たとえば、液晶を介して対向配置される第１および第２の基板のうち第１の基板の液晶側の各画素領域に、ゲート信号線からの走査信号によって駆動されるスイッチング素子を介してドレイン信号からの映像信号が供給される画素電極と、前記スイッチング素子と前記画素電極を接続するソース電極と、前記ゲート信号線に隣接し且つ平行に形成された容量信号線と、前記画素電極と前記容量信号線との間に誘電体膜を介して形成される容量素子とを備えるものであって、
前記画素領域は複数に区分され、前記各区分は前記画素電極と前記容量素子を有し、前記ソース電極は前記ゲート信号線と前記容量信号線間で分岐する複数の分岐ソース電極を有し、前記ゲート信号線と前記容量信号線間の前記ソース電極配置位置には、前記画素電極は形成されず、該各区分の前記画素電極と前記スイッチング素子は前記分岐ソース電極を経て接続され、前記画素電極と前記分岐ソース電極の接続部は前記容量信号線上に形成され、前記各画素電極には前記スイッチング素子から前記ソース電極及び分岐ソース電極を経てそれぞれに映像信号が供給されることを特徴とするものである。
【００１１】
手段２．
本発明による表示装置は、たとえば、手段１の構成を前提とし、前記第２の基板の液晶側の面には、前記スイッチング素子から分岐された前記ソース電極を少なくとも被うようにしてブラックマトリクスが形成されていることを特徴とするものである。
【００１６】
手段３．
本発明による表示装置は、たとえば、手段１の構成を前提とし、前記画素電極は一方向に延在する帯状の複数の電極群から構成されるとともに、これら各画素電極との間に電界を発生せしめる対向電極が前記各画素電極を間にして配置される該一方向に延在する帯状の複数の電極群として前記第１の基板側に形成されていることを特徴とするものである。
【００１７】
手段４．
本発明による表示装置は、たとえば、手段３の構成を前提とし、前記画素電極と前記対向電極は、透光性材料からなることを特徴とするものである。
手段５．
本発明による表示装置は、たとえば、手段１の構成を前提とし、前記各画素電極との間に電界を発生せしめる前記対向電極が、前記第２の基板側に形成されていることを特徴とするものである。
【００１８】
手段６．
本発明による表示装置は、たとえば、手段５の構成を前提とし、前記画素領域内の前記第１の基板側に、前記画素電極の分割個所を塞ぐ遮光膜が形成されていることを特徴とするものである。
【００２１】
なお、本発明は以上の構成に限定されず、本発明の技術思想を逸脱しない範囲で種々の変更が可能である。
【００２２】
【発明の実施の形態】
以下、本発明による液晶表示装置の実施例を図面を用いて説明をする。
実施例１．
図１（ａ）は、本発明による液晶表示装置の画素の構成を示す平面図である。また、図１（ａ）のａ−ａ線における断面図を図２（ａ）に、ｂ−ｂ線における断面図を図２（ｂ）に、ｃ−ｃ線における断面図をそれぞれ図２（ｃ）に示している。
【００２３】
本発明による液晶表示装置の各画素はマトリクス状に配置され、図１（ａ）に示す画素に対して上下左右に配置される各画素も同様の構成となっている。
【００２４】
図１（ａ）において、透明基板ＳＵＢ１（図２参照）の液晶側の面に、まず、ｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬ（図１では１個のみ示している）が形成されている。
【００２５】
これらゲート信号線ＧＬは後述のドレイン信号線ＤＬとともに矩形状の領域を囲むようになっており、この領域を画素領域として構成するようになり、これら画素領域の集合が液晶表示領域として構成されるようになる。
【００２６】
また、各ゲート信号線ＧＬの間の領域であって、図中下側のゲート信号線ＧＬに近接して、かつ平行に配置された容量信号線ＣＬが形成されている。これらゲート信号線ＧＬおよび容量信号線ＣＬはたとえば同一の材料から構成され、同一の工程で製造されるようになっている。
【００２７】
なお、この容量信号線ＣＬは後述のドレイン信号線ＤＬの形成領域の両脇にそれぞれ沿って一対の分岐信号線ＣＴＭとなって図中下側に延在され、ゲート信号線ＧＬの近傍にて互いに接続されたパターンをなしている。換言すれば、ドレイン信号線ＤＬは画素領域内において、容量信号線ＣＬによって囲まれるようにして形成される。ドレイン信号線ＤＬからの電界が該ドレイン電極ＤＬの両脇に形成される容量信号線ＣＬの分岐信号線ＣＴＭに終端させやすくし、後述する画素電極ＰＸに終端するのを回避せんがためである。ドレイン信号線ＤＬからの電界が該画素電極ＰＸに終端すると該電界がノイズとして作用するようになってしまうからである。
【００２８】
そして、透明基板ＳＵＢ１の表面には、ゲート信号線ＧＬおよび容量信号線ＣＬをも被って第１絶縁膜ＧＩが形成されている。この第１絶縁膜ＧＬは後述する薄膜トランジスタＴＦＴのゲート絶縁膜として機能するとともに、該ゲート信号線ＧＬおよび容量信号線ＣＬに対する後述のドレイン信号線ＤＬの層間絶縁膜としての機能をも有するようになっている。
【００２９】
そして、この第１絶縁膜ＧＩの表面であって、前記ゲート信号線ＧＬの一部の領域に重畳するようにしてたとえばアモルファスＳｉからなる半導体層Ａ−Ｓｉが形成されている。
【００３０】
この半導体層ａ−Ｓｉは、薄膜トランジスタＴＦＴのそれであって、その上面にドレイン電極ＤＴおよびソース電極ＳＴを形成することにより、前記ゲート信号線ＧＬの一部をゲート電極とする逆スタガ構造のMIS型トランジスタを構成することができる。
【００３１】
ここで、前記ドイレン電極ＤＴおよびソース電極ＳＴはドレイン信号線ＤＬの形成の際に同時に形成されるようになっている。
【００３２】
すなわち、ｙ方向に延在されｘ方向に並設されるドレイン信号線ＤＬが形成され、その一部が前記半導体層ａ−Ｓｉの上面にまで延在されてドレイン電極ＤＴが形成され、また、このドレイン電極ＤＴと薄膜トランジスタＴＦＴのチャネル長分だけ離間されてソース電極ＳＴが形成されている。
【００３３】
このソース電極ＳＴは半導体層ａ−Ｓｉ面から画素領域（この図では図中下側の画素領域）側の容量信号線ＣＬの上方に至るまで若干延在され、この延在部によって後述の画素電極ＰＸとの接続を図るためのコンタクト部を構成するようになっている。
【００３４】
ここで、このコンタクト部はその面積が比較的大きくたとえば３個形成され、これらの各コンタクト部ＣＮＴ１、ＣＮＴ２、ＣＮＴ３は前記容量信号線ＣＬ上にて並設して配置されている。
【００３５】
各コンタクト部ＣＮＴ１、ＣＮＴ２、ＣＮＴ３を前記容量信号線ＣＬ上に配置させることで、これらの間には第１絶縁膜ＧＩを誘電体膜とする容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３が形成されるようになる。これら容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３は、それぞれ後述する画素電極ＰＸに供給される映像信号を該画素電極ＰＸに比較的長く蓄積させる等の機能をもたせるようになっている。
【００３６】
このように薄膜トランジスタＴＦＴ、ドイレン信号線ＤＬ、ドレイン電極ＤＴ、およびソース電極ＳＴが形成された透明基板ＳＵＢ１の表面にはたとえばＳｉＮからなる保護膜ＰＡＳ１、たとえば樹脂からなる保護膜ＰＡＳ２が形成されている。これら保護膜ＰＡＳ１、ＰＡＳ２は前記薄膜トランジスタＴＦＴの液晶との直接の接触を回避する膜で、該薄膜トランジスタＴＦＴの特性劣化を防止せんとするようになっている。また、保護膜ＰＡＳ２の材料として樹脂を用いているのは保護膜ＰＡＳ１、ＰＡＳ２の全体の誘電率を低減させるためと、表面を平坦化するためである。
【００３７】
そして、前記保護膜ＰＡＳ２の上面には画素電極ＰＸが形成されている。この画素電極ＰＸはｙ方向に延在されｘ方向に並設されたたとえば６個の電極群から構成されている。これら各画素電極ＰＸは隣接するもの同志で２個づつグループ化され、それぞれのグループの画素電極ＰＸは前記コンタクト部ＣＮＴのうち近接する一のコンタクト部上の保護膜ＰＡＳ２、ＰＡＳ１を貫通するスルーホールＴＨをとおして該コンタクト部に電気的に接続されている。
【００３８】
すなわち、画素内に配置される各画素電極ＰＸのうち、図中左側から２個の画素電極ＰＸはスルーホールＴＨ１を通して容量信号線ＣＬとの間に容量素子Ｃｓｔｇ１を構成するコンタクト部ＣＮＴ１に接続され、前記薄膜トランジスタＴＦＴのソース電極ＳＴに接続されている。また、さらに図中右側へ２個の画素電極ＰＸはスルーホールＴＨ２を通して容量信号線ＣＬとの間に容量素子Ｃｓｔｇ２を構成するコンタクト部ＣＮＴ２に接続され、前記薄膜トランジスタＴＦＴのソース電極ＳＴに接続されている。また、さらに図中右側へ２個の画素電極ＰＸはスルーホールＴＨ３を通して容量信号線ＣＬとの間に容量素子Ｃｓｔｇ３を構成するコンタクト部ＣＮＴ３に接続され、前記薄膜トランジスタＴＦＴのソース電極ＳＴに接続されている。
【００３９】
このように画素電極ＰＸが形成された保護膜ＰＡＳ２の表面には、対向電極ＣＴも形成されている。対向電極ＣＴの材料としては導電材なら何でもよいが、この実施例ではたとえば、ITO (Indium Tin Oxide)、ITZO(Indium Tin Zinc Oxide)、IZO (Indium Zinc Oxide)、SnO₂（酸化スズ）、In₂O₃（酸化インジウム）等の光透過性の材料で構成されている。画素のいわゆる開口率を向上させるためである。
【００４０】
この対向電極ＣＴは、図中ｙ方向に延在する前記各画素電極ＰＸの両脇においてそれぞれ該画素電極ＰＸと平行に図中ｙ方向に延在する７個の電極群から構成されている。
【００４１】
そして、そのうちの２個はドレイン信号線ＤＬおよびその両脇の容量信号線ＣＬの分岐信号線ＣＴＭをも充分に被った線幅として構成されている。ドレイン信号線ＤＬからの電界が該ドレイン電極ＤＬの上方に形成される対向電極ＣＴに終端させやすくしているためである。
【００４２】
さらに、対向電極ＣＴを構成する材料層は、該対向電極ＣＴに接続された状態で、前記容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３の形成領域を回避させてゲート信号線ＧＬをも充分被うようにして形成されている。同様の趣旨で、ゲート信号線ＧＬからの電界を該材料層（対向電圧信号線ＣＯＬ）に終端させるためである。なお、この材料層は保護膜ＰＡＳ２、保護膜ＰＡＳ１、第１絶縁膜ＧＩを貫通するスルーホールＴＨ４を通して容量信号線ＣＬに接続されている。容量信号線ＣＬと対向電極ＣＴとの電位を同じにするためである。
【００４３】
このため、前記ゲート信号線ＧＬを充分に被い、かつ対向電極ＣＴと同電位に保持される前記材料層は、該対向電極ＣＴに信号を供給するための対向電圧信号線ＣＯＬとしての機能を有するようになる。
【００４４】
このようにして構成される画素電極ＰＸと対向電極ＣＴは、一方の側のドレイン信号線ＤＬから他方の側のドレイン信号線ＤＬにかけて、対向電極ＣＴ、画素電極ＰＸ、対向電極ＣＴ、画素電極ＰＸ、……、対向電極ＣＴの順にそれぞれ等間隔に配置されるようになる。互いに隣接して配置された画素電極ＰＸと対向電極ＣＴとの間には、透明基板ＳＵＢ１の面とほぼ平行な成分を有する電界が発生され、この電界によって液晶を挙動させ、その光透過率を制御させるようになっている。
【００４５】
なお、この実施例では、画素電極ＰＸおよび対向電極ＣＴは、画素領域のほぼ中央を境にして屈曲されたパターンをなし、それにともない、ドレイン信号線ＤＬおよびその両脇の分岐信号線ＣＴＭ（容量信号線ＣＬ）も屈曲されたパターンをなしていわゆるマルチドメイン方式を採用している。すなわち、液晶はその分子配列が同じ状態でも、液晶表示装置に入射する光の入射方向によって透過光の偏光状態が変化するので、入射方向に対応して光の透過率が異なってしまう。このような液晶表示装置の視角依存性は視角方向に対し視点を斜めに傾けると、輝度の逆転現象を引き起こすことになり、カラー表示の場合に画像が色づくという表示特性を有する。このため、画素電極ＰＸをその延在方向に少なくとも一つの屈曲部を形成したパターンとし、さらにこのパターンを平行にシフトした形状で対向電極ＣＴを形成し、これら各電極の屈曲点を結んだ仮想の線を境にし一方の領域と他方の領域とで各電極間に作用する電界の方向を異ならしめ、これにより、視野角に依存する画像の色づきを補償するようにしたものである。
【００４６】
このように、画素電極ＰＸ、対向電極ＣＴ等が形成された保護膜ＰＡＳ２の上面には、該画素電極ＰＸ、対向電極ＣＴ等をも被って配向膜ＡＬが形成されている。この配向膜ＡＬはそれに接触して配置される液晶の初期配向方向を決定するための膜である。
【００４７】
なお、このように構成された透明基板ＳＵＢ１と液晶を介して対向配置される透明基板ＳＵＢ２の液晶側の面には、図２に示すように、カラーフィルタＣＦ、ブラックマトリクスＢＭ、平坦化膜ＯＣ、配向膜ＡＬが形成されている。ブラックマトリクスＢＭは、ゲート信号線ＧＬおよび容量信号線ＣＬを充分に被うように、図中ｘ方向に延在された帯状に延在されたパターンをなし、前記画素電極ＰＸおよび対向電極ＣＴのそれぞれの先端は該ブラックマトリクスＢＭによって目視できないようになっている。
【００４８】
ここで、前記液晶はいわゆるノーマリーブラックと称されるものが用いられている。すなわち、画素電極ＰＸと対向電極ＣＴとの間に電界が発生していない場合に黒表示がなされ、電界が発生している場合にその電界の強度に応じて黒表示から白表示に移行する態様となっている。
【００４９】
また、透明基板ＳＵＢ１および透明基板ＳＵＢ２のそれぞれに、液晶と反対側の面に偏光板ＰＯＬ１、ＰＯＬ２が貼付され、これにより液晶の挙動を可視化できるようにしているが、図１（ｂ）に示すように、一方の透明基板、たとえば透明基板ＳＵＢ１の偏光板ＰＯＬ１の偏光透過軸はｙ方向に一致づけられ、透明基板ＳＵＢ２の偏光板ＰＯＬ２の偏光透過軸はｘ方向に一致づけられるように構成されている。
【００５０】
このように構成した液晶表示装置は、一の画素領域を３つの領域に区分させ、当該画素に備えられる一の薄膜トランジスタＴＦＴからの映像信号を３つに分岐させて、それぞれの各領域の画素電極ＰＸに供給させるとともに、これら各領域毎に該映像信号を蓄積させるための容量素子を備えさせたものである。
【００５１】
このため、図３に示すように、画素領域の一部に異物ＳＴＭが残存し、この異物ＳＴＭによって画素電極ＰＸと対向電極ＣＴとの短絡が生じた場合に、該画素電極ＰＸの薄膜トランジスタＴＦＴのソース電極ＳＴとの接続部、より詳しくは、該画素電極ＰＸによって形成される容量素子Ｃｓｔｇ（図では容量素子Ｃｓｔｇ１）と前記薄膜トランジスタＴＦＴのソース電極ＳＴとの間の接続部をたとえばレーザ光によって切断し、切断部ＣＵＴを形成することができる。
【００５２】
これにより、画素領域の１／３は修復後に黒表示がなされるようになるが、残りの２／３の画素領域において画素としての機能が回復するようになる。
【００５３】
そして、前記切断によって、前記薄膜トランジスタＴＦＴに対し前記容量素子Ｃｓｔｇおよび液晶の容量も分離されることになる。このことは、該薄膜トランジスタＴＦＴにとって信号を書き込むべき容量は残存された領域の容量素子Ｃｓｔｇと液晶の容量となるので、容量が軽くなる。この結果、欠陥修正を行った画素において薄膜トランジスタＴＦＴの書き込み特性が向上し、他の画素より高い電圧の信号が書き込まれる効果を有する。
【００５４】
ノーマリーブラックの場合、これは該画素で他の正常な画素より同じ映像信号電圧に対してサブ領域辺りの輝度が向上することを意味する。これにより、欠陥修正で画素内に動作しない領域が生じることになるが、他の領域が修正前より中間調での輝度が向上するために、動作する領域の低減による輝度低下をある程度補償することが可能となる。すなわち、欠陥修正による画素全体の輝度低下の抑制が実現し、より広い面積での欠陥修正に対応することができ、歩留まりの劇的な改善が実現することになる。
【００５５】
ここで、液晶の印加される電界（電圧）に対する輝度の特性図である図１（ｃ）に示すように、特に変色輝点が問題になる中間調で、短絡の生じてないサブ領域の面積当たりの輝度は、修復前において、書き込み電圧Ｖ１で輝度Ｂ１に対し、修正で薄膜トランジスタＴＦＴの書き込むべき容量が低減するので、修復後において、書き込み電圧Ｖ２で輝度Ｂ２に増大するようになる。これにより、欠陥修正で変色輝点を修正する際に、欠陥が生じた画素の輝度低下を抑制でき、修正率の大幅向上が実現する。
【００５６】
なお、上述した実施例では、容量素子Ｃｓｔｇを３個設け、それぞれの容量素子Ｃｓｔｇに対して２個の画素電極ＰＸを割り当てて構成したものである。しかし、これらの数は特に限定されるものではなく、容量素子Ｃｓｔｇは３個以上であっても、また、それぞれの容量素子Ｃｓｔｇに割り当てられる画素電極ＰＸは何個でもよい。本実施例の場合はスルーホールＴＨの数を低減させる趣旨から１個の容量素子Ｃｓｔｇに割り当てられる画素電極ＰＸは複数であることが好ましい。
【００５７】
実施例２．
図４は、本発明による液晶表示装置の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。
【００５８】
図１（ａ）の場合と比較して異なる構成は、ブラックマトリクスＢＭの配置個所にある。ゲート信号線ＧＬの延在方向に平行に配置されるブラックマトリクスＢＭは、該ゲート信号線ＧＬを充分に被っているが、容量信号線ＣＬ側の辺において、該辺からは該容量信号線ＣＬの一部が露出されるように形成されている。換言すれば、該辺は該容量信号線ＣＬに重なり合うように位置づけられている。
【００５９】
ゲート信号線ＧＬと画素電極ＰＸの間はいわゆるドメインが生じ易いのに対し、容量信号線ＣＬと画素電極ＰＸの間は該ドメインが生じ難いことに基づく構成である。これにより、画素のいわゆる開口率を向上させることができる。
【００６０】
なお、実施例１に示した構成も同様であるが、ゲート信号線ＧＬとこれに近接される容量信号線ＣＬとの間の領域は前記ブラックマトリクスＢＭによって被われた構成となっている。この領域は、修復時にたとえばレーザー光線等で薄膜トランジスタＴＦＴのソース電極ＳＴとそれに接続される画素電極ＰＸとの切り離しをする個所に相当することから、該レーザー光線によってカラーフィルタＣＦが変質あるいは変色するのを該ブラックマトリクスＢＭで隠す必要があるからである。
【００６１】
実施例３．
図５は、本発明による液晶表示装置の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。また、図６（ａ）は図５のａ−ａ線における断面図を、図６（ｂ）は図５のｂ−ｂ線における断面図を、図６（ｃ）は図５のｃ−ｃ線における断面図を示している。
【００６２】
図１（ａ）の場合と比較して異なる構成は、まず、対向電極ＣＴが画素電極ＰＸと同層に形成されたものではなく、ゲート信号線ＧＬ（容量信号線ＣＬ）および第１絶縁膜ＧＩの下層に形成されていることにある。
【００６３】
また、この対向電極ＣＴはＩＴＯ等の透光性材料から構成され、画素領域のほぼ全域を被って形成され、前記容量信号線ＣＬの一部に重畳されて形成されている。
【００６４】
すなわち、平板状に形成された対向電極ＣＴの上面に絶縁膜（第１絶縁膜ＧＩ、第１保護膜ＰＡＳ１）を介して複数の電極群からなる画素電極ＰＸが形成された構成となっており、これら各電極の間に発生する電界によって液晶の光透過率を制御させるようになっている。
【００６５】
そして、薄膜トランジスタＴＦＴの液晶の直接の接触を回避させるための保護膜が第１保護膜ＰＡＳ１のみとなっており、第２保護膜ＰＡＳ２が形成されていない構成となっている。対向電極ＣＴと画素電極ＰＸとの間に発生する電界の強度を低減させないためである。
【００６６】
このように構成した液晶表示装置においても、一つの画素領域をたとえば３つの領域に区分させ、当該画素に備えられる一つの薄膜トランジスタＴＦＴからの映像信号を３つに分岐させ、それぞれの各領域の画素電極ＰＸに供給させるとともに、これら各領域毎に該映像信号を蓄積させるための容量素子を備えさせた構成となっており、実施例１と同様の効果を奏する。
【００６７】
なお、この実施例では、ブラックマトリクスＢＭは、たとえば各画素にて他の隣接する画素との間を画するように格子状に形成したパターンを用いている。しかし、これに限定されないことはもちろんである。
【００６８】
実施例４．
図７は、本発明による液晶表示装置の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。
【００６９】
図１（ａ）の場合と比較して異なる構成は、まず、薄膜トラジスタＴＦＴのソース電極ＳＴとこれに接続される画素電極ＰＸの間に形成される容量素子Ｃｓｔｇの構成にある。
【００７０】
図１（ａ）の場合、各容量素子Ｃｓｔｇは複数の画素電極ＰＸに共通となって構成されたものであるが、図７の場合においては、一の画素電極ＰＸに対して一の容量素子Ｃｓｔｇを備える当該画素電極ＰＸを有するようになっている。
【００７１】
これにより、薄膜トランジスタＴＦＴのソース電極ＳＴから各容量素子Ｃｓｔｇを介して画素電極ＰＸへの分岐数を増大させて、修復後における画素の輝度低下を極力低減させるようにできる。
【００７２】
この場合、該容量素子Ｃｓｔｇの形成部分において、その電極と画素電極ＰＸを電気的に接続させるためのスルーホールＴＨが前記分岐数の増大にともなって増大するようになる。このため、この実施例では、図中ｘ方向に並設される各スルーホールＴＨを一つ置きにｙ方向にずらして配置させ、これにより各スルーホールＴＨは隣接する他のスルーホールＴＨとの離間距離をなるべく遠ざけるように配慮されている。
【００７３】
この実施例では、図７に示すように、各容量素子Ｃｓｔｇのうち複数の画素電極ＰＸを共通に担当させたものも存在するが、このような構成は一のスルーホールＴＨと隣接する他のスルーホールＴＨとの離間距離で決定されるものであり、必ずしも、薄膜トランジスタＴＦＴのソース電極からの分岐は各画素電極ＰＸごとに定める必要のないものである。
【００７４】
実施例５．
図８（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図で、図１（ａ）に対応した図となっている。
【００７５】
図１（ａ）の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴがそれを介して映像信号を供給する画素に対し、ドレイン信号線ＤＬに沿ってそれに隣接する他の画素（図中上側の画素）の画素電極ＰＸにも同一の映像信号線を供給する準備がある構成としていることにある。
【００７６】
すなわち、まず、前記薄膜トランジスタＴＦＴはドレイン信号線ＤＬに接続されるドレイン電極ＤＴを間にして、図中下側に形成したソース電極ＳＴの他に図中上側にも第２ソース電極ＳＴ２が形成されている。そして、この第２ソース電極ＳＴ２はそれが形成された側の画素領域に及んで延在され、かつ分岐されて、それぞれ前記画素領域にて区分された複数（図では３つ）の領域における各画素電極ＰＸの先端部に重ねられるまで延在されて構成されている。
【００７７】
なお、これにより、前記薄膜トランジスタＴＦＴはドレイン電極ＤＴを共通とし、ソース電極ＳＴとの間で動作する薄膜トランジスタＴＦＴを駆動用トランジスタと称し、第２ソース電極との間で動作する薄膜トランジスタＴＦＴを修正用トランジスタと称することができる。
【００７８】
通常（修復前）の状態で、前記各画素電極ＰＸの先端部と薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２は電気的に接続されていないようになっている。図８（ｂ）の断面図で示すように、薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２は第１保護膜ＰＡＳ１の下層に配置されているのに対し、前記各画素電極ＰＸは第２保護膜ＰＡＳ２の上層に配置されているからである。なお、図８（ｂ）は図８（ａ）のｂ−ｂ線における断面図を示している。
【００７９】
このような構成において、その製造工程中に、図９（ａ）に示すように、薄膜トランジスタＴＦＴからの配線の一部に不良、例えば断線（図中ＦＧで示す）が生じた場合、薄膜トランジスタＴＦＴからの信号が画素電極ＰＸに供給されず、当該薄膜トランジスタＴＦＴで駆動されるべき画素が全域にわたって黒点となってしまう。
【００８０】
この実施例では、該不良画素に対して隣接する他のゲート信号線ＧＬにより駆動される欠陥修正用の薄膜トランジスタＴＦＴから信号を供給し得るようにすることで、表示を回復することができる。
【００８１】
すなわち、前記欠陥ＦＧが発生し、この欠陥ＦＧによって駆動用薄膜トランジスタＴＦＴから画素電極ＰＸへの信号が供給されない状態になったとき、修正用薄膜トランジスタＴＦＴからの出力と画素電極ＰＸをレーザー光線等を用いて、それらを電気的に導通状態にする（図中ＳＨＲＴで示す）。これにより、修正用薄膜トランジスタＴＦＴから画素電極ＰＸへ映像信号が供給される状態に戻るため、表示上点欠陥が修復される。
【００８２】
ここで、修復された画素に表示される画像は1画素分ずれたものとなるが、同じ色の隣接する画素間で同一の表示を行えば、通常の使用状態で該画素に欠陥があることを認識することは困難であり、実使用上、ほぼ正常な動作に回復することができる。
【００８３】
なお、レーザー光線による導通を容易にするため、修正用薄膜トランジスタＴＦＴからの出力は金属層で配線され、絶縁膜を介して画素電極ＰＸと重畳させる構成が望ましい。熱吸収率の良い金属層により、透明基板ＳＵＢ１の裏面からのレーザー照射による接続が容易に行えるからである。
【００８４】
図９（ｂ）は、図９（ａ）のｂ−ｂ線における断面図を示し、レーザー光線の照射によって薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２と画素電極ＰＸとが電気的に接続されていることを示している。
【００８５】
また、図９（ｃ）は、改良された他の実施例を示す図で、図９（ｂ）に対応した図となっている。薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２と画素電極ＰＸの修復の際の接続を図る個所において、第２絶縁膜ＰＡＳ２に孔開けを行なっている。これにより、レーザー光線による前記各部材の接続を容易に行なえる構成としている。図９（ｄ）は、図９（ｃ）の構成において該接続を図った際の断面を示す図である。
【００８６】
実施例６．
図１０は、図９に示した構成の液晶表示装置において、ドレイン信号線ＤＬと薄膜トランジスタＴＦＴのソース電極ＳＴであって、その分岐前の部分とが短絡した場合（図中ＦＧで示す）、その修復の態様を示した図である。
【００８７】
この場合、前記薄膜トランジスタＴＦＴのソース電極ＳＴから画素領域の区分された各領域における画素電極ＰＸへの接続のための分岐部をたとえばレーザー光線で切断するとともに（図中ＣＵＴで示す）、当該画素の図中下側に位置づけられる画素を駆動する薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２と当該画素電極ＰＸとの接続を図る（図中ＳＨＲＴで示す）。
【００８８】
この修復にあっても、修復された画素に表示される画像は1画素分ずれたものとなるが、同じ色の隣接する画素間で同一の表示を行えば、通常の使用状態で該画素に欠陥があることを認識することは困難であり、実使用上、ほぼ正常な動作に回復することができる。
【００８９】
実施例７．
図１１は、本発明による液晶表示装置の他の実施例を示す図で、図９（ａ）に対応した図となっている。
【００９０】
図９（ａ）の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２は、その一部がゲート信号線ＧＬおよび容量信号線ＣＬを被い、かつ対向電極ＣＴと同電位に保持される材料層（対向電圧信号線ＣＯＬ）から露出して延在した後に分岐され、その分岐経路の一部が前記材料層側に延在して再度重畳するようにし、該重畳部の一部に設けられたスルーホールＴＨ５を介して前記第２ソース電極ＳＴ２と前記材料層とを導通状態にした構成となっていることにある。
【００９１】
この場合、薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２と当該画素の画素電極ＰＸは、図１１（ａ）のｂ−ｂ線における断面図である図１１（ｂ）に示すように、第２保護膜ＰＡＳ２、第１保護膜ＰＡＳ１を介して重畳しており、その部分で容量が生じる。
【００９２】
このため、この容量により隣接する図中下側の画素の画素電極ＰＸの電位によって前記第２ソース電極ＳＴ２の電位が影響されることになる。
【００９３】
一方、薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２はゲート信号線ＧＬに重畳して形成され、前記第２ソース電極ＳＴ２の電位に大幅な変動があると、前記ゲート信号線ＧＬの書き込み特性に影響を及ぼすことがあり得る。特に、表示画像の電圧に大きな差がある場合、例えば隣接する画素で白表示と黒表示がされるような場合に、書き込み特性への影響が生じる。
【００９４】
この結果、白と黒の境界部の1ラインで輝度が白と黒の間の値になり、境界が若干ぼやけたように見えるようになる。これは重畳部の容量などの設計で解消することもできるが、原理的に回避するほうが設計の自由度を増し、薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２と画素電極ＰＸの重畳部の面積を大きくして欠陥修正をより容易にする上で望ましい。
【００９５】
本実施例における構成では、正常な状態において薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２の電位がいわゆるコモン電位となって安定化するため、該修正用の薄膜トランジスタＴＦＴによるゲートの書き込みへの影響は画面全体で均一になり、局所的な輝度変動は原理的に生じなくなる。したがって、表示画像としては修正用の薄膜トランジスタＴＦＴによる影響は原理的に解消されることになる。
【００９６】
実施例８．
図１２（ａ）は、図１１に示した構成の液晶表示装置において、ドレイン信号線ＤＬと薄膜トランジスタＴＦＴのソース電極ＳＴであって、その分岐前の部分とが短絡した場合（図中ＦＧで示す）、その修復の態様を示した図である。
【００９７】
この場合、前記薄膜トランジスタＴＦＴのソース電極ＳＴから画素領域の区分された各領域における画素電極ＰＸへの接続のための分岐部をたとえばレーザー光線で切断するとともに（図中ＣＵＴで示す）、当該画素の図中下側に位置づけられる画素を駆動する薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２と当該画素電極ＰＸとの接続を図る（図中ＳＨＲＴで示す）。
【００９８】
そして、前記薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２と、ゲート信号線ＧＬおよび容量信号線ＣＬを被い、かつ対向電極ＣＴと同電位に保持される材料層とを接続する経路をたとえばレーザー構成の照射によって切断する（図中ＣＵＴ２で示す）。
【００９９】
これにより、前記薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２から当該画素への映像信号の供給が可能となり、欠陥修復ができるようになる。
【０１００】
欠陥修復後における、図１２（ａ）のｂ−ｂ線における断面図を図１２（ｂ）に示す。
【０１０１】
この修復にあっても、修復された画素に表示される画像は1画素分ずれたものとなるが、同じ色の隣接する画素間で同一の表示を行えば、通常の使用状態で該画素に欠陥があることを認識することは困難であり、実使用上、ほぼ正常な動作に回復することができる。
【０１０２】
実施例９．
図１３は、本発明による液晶表示装置の他の実施例を示す図で、図１１（ａ）に対応した図となっている。
【０１０３】
図１１（ａ）の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴのソース電極ＳＴの構造にある。
【０１０４】
該薄膜トランジスタＴＦＴのチャネル領域のチャネル長はゲート信号線ＧＬの延在方向に一致づけられて形成されている。これにより、該薄膜トランジスタＴＦＴのソース電極ＳＴはゲート信号線ＧＬの延在方向に直交する方向に延在し、その一端は図中下側に位置づけられる画素領域に延在し、他端は図中上側に位置づけられる画素領域に延在されて形成されている。
【０１０５】
図中下側に位置づけられる画素領域に延在するソース電極ＳＴは該画素を駆動するための映像信号が供給されるように構成されるが、図中上側に位置づけられる画素領域に延在するソース電極ＳＴは修復時において該画素の各画素電極ＰＸに接続し得るように構成されている。
【０１０６】
このように構成した場合、図１１に示したように、図中上側に位置づけられる画素領域に延在するソース電極ＳＴは、ゲート信号線ＧＬおよび容量信号線ＣＬをも被い、かつ対向電極ＣＴと同電位に保持される材料層（対向電圧信号線ＣＯＬ）との電気的接続を必要としなくなる。
【０１０７】
図中上側に位置づけられる画素領域に延在するソース電極ＳＴは図中下側に位置づけられる画素領域に延在するソース電極ＳＴと同電位になり、図中下側に位置づけられる画素領域に形成される容量素子Ｃｓｔｇによってその電位は安定化されるようになるからである。
【０１０８】
実施例１０．
図１４（ａ）は、本発明による液晶表示装置の他の実施例を示す図で、図１２（ａ）に対応した図となっている。なお、図１４（ａ）のｂ−ｂ線における断面図を図１４（ｂ）に示す。
【０１０９】
図１２（ａ）の場合と比較して異なる構成は、まず、薄膜トランジスタＴＦＴに対して図中上側に位置づけられる画素領域に延在される該薄膜トランジスタＴＦＴの第２ソース電極ＳＴ２が形成されていないことにある。
【０１１０】
そして、ゲート信号線ＧＬおよびそれに近接して隣接配置される容量信号線ＣＬのいずれも交差するようにして形成された導電層ＰＸＭを有し、この導電層ＰＸＭはたとえばドレイン信号線ＤＬと同層に形成されている。
【０１１１】
該導電層ＰＸＭの一端は、図中上側に位置づけられる画素領域の画素電極ＰＸの一端に重畳するようにして延在され、その延在部にて第２保護膜ＰＡＳ２、第１保護膜ＰＡＳ１を貫通するスルーホールＴＨ５を通して該画素電極ＰＸに接続されている。また、該導電層ＰＸＭの他端は前記容量信号線ＣＬに第１絶縁膜ＧＩを介して重畳されている。
【０１１２】
このように構成した場合、図中上側に位置づけられる画素領域の画素電極ＰＸは、該画素領域とは異なる隣接画素領域のゲート信号線ＧＬとの間に容量Ｃａｄｄを構成し、容量信号線ＣＬとの間に容量Ｃｓｔｇを構成するようになる。
【０１１３】
他の実施例として、図中上側に位置づけられる画素領域の画素電極ＰＸをそのまま延在させ、該画素領域とは異なる隣接画素領域のゲート信号線ＧＬおよび容量信号線ＣＬに交差するように構成しても同様な効果を奏するが、本実施例の場合、前記ゲート信号線ＧＬおよび容量信号線ＣＬを被い、かつ対向電極ＣＴと同電位の材料層（対向電圧信号線ＣＯＬ）が該画素電極ＰＸと同層で存在するため、該画素電極ＰＸと異なる層で形成した前記導電層ＰＸＭによって、前記各容量Ｃａｄｄ、Ｃｓｔｇを設けるようにしている。
【０１１４】
実施例１１．
図１５（ａ）は、図１４に示した構成の液晶表示装置において、たとえばその薄膜トランジスタＴＦＴのソース電極ＳＴが図中下側の画素領域の各画素電極ＰＸへの接続経路にて断線（図中ＦＧで示す）が生じ、いわゆる点欠陥が発生した場合の修復の態様を示す図である。
【０１１５】
まず、図中下側の画素領域における容量信号線ＣＬを電気的に孤立させるため、各容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３を間にした各脇部をたとえばレーザー光線で切断する（図中ＣＵＴ１、ＣＵＴ２で示す）。これにより、フローティングの導電層が得られる。
【０１１６】
そして、このフローティングされた導電層と前記導電層ＰＸＭとをたとえばレーザー光線を用いて電気的に接続し（図中ＳＨＲＴで示す）、さらに、該導電層ＰＸＭとその下層の容量信号線ＣＬとをたとえばレーザー光線を用いて電気的に接続する。
【０１１７】
これにより、図中下側の画素領域の各画素電極ＰＸは、図中上側の画素領域の各画素電極ＰＸと同電位になり、換言すれば、図中下側の画素領域の各画素電極ＰＸに図中上側の画素領域の映像信号が供給されることになる。したがって、画素の欠陥を回復することができる。
【０１１８】
図１５（ａ）のｂ−ｂ線における断面図である図１５（ｂ）に示すように、ソース電極ＳＴと画素電極ＰＸの接続が示されていないが、平面図から明らかなように、スルーホールＴＨ３により該ソース電極ＳＴと画素電極ＰＸが接続しているため、ソース電極ＳＴと容量信号線ＣＬを接続すれば隣接する２個の画素の画素電極ＰＸが電気的に接続できる。
【０１１９】
なお、対向電極ＣＴは容量信号線ＣＬとスルーホールＴＨ４で接続されているため、たとえ容量信号線ＣＬを上述のように切断しても他の画素経由で容量信号線ＣＬと対向電極ＣＴの電気的接続は正常に維持されることになる。
【０１２０】
ここで、図１５（ａ）にも示されているように、ゲート信号線ＧＬを充分被って形成され、かつ対向電極ＣＴと同電位に保持される材料層（対向電圧信号線ＣＯＬ）は、容量信号線ＣＬ上の容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３が形成されている部分を露出するように形成され、これにより、該容量信号線ＣＬのレーザー光線による切断を容易にする構成となっている。
【０１２１】
また、この切断は直線状で実施することにより修正時間の短縮、確実化が図れるため、本実施例ではゲート信号線ＧＬの一部を切り欠いて、他の電極からゲート信号線ＧＬが露出した直線状の領域を確保している。
【０１２２】
実施例１２．
図１６は、本発明による液晶表示装置の他の実施例を示す図で、図１４（ａ）に対応する図である。図１４（ａ）の場合と比較して異なる構成は、薄膜トランジスタＴＦＴのソース電極ＳＴから、たとえば３つに区分された画素領域の各画素電極ＰＸにそれぞれ分岐されて映像信号が供給される経路において、もう一つの分岐経路を形成し、この分岐経路ＳＰを容量信号線ＣＬに第１絶縁膜ＧＩを介して重畳させて構成したものである。
【０１２３】
この場合、実施例１１に示したような点欠陥が生じた際には、該実施例１１に示したように容量信号線ＣＬとたとえば３つに区分された画素領域の各画素電極ＰＸとの短絡作業を、容量信号線ＣＬと前記分岐経路ＳＰとの短絡作業に替えることができる。これにより、修復作業の効率化が図れるようになる。
【０１２４】
実施例１３．
図１７は、本発明による液晶表示装置の画素の他の実施例を示す平面図である。
図１７に示す画素は上述の各実施例と示した画素と異なりいわゆる縦電界方式と称されるものである。すなわち、液晶を介して対向配置される各透明基板のうち一方の透明基板ＳＵＢ１の液晶側の面の各画素領域のそれぞれにそのほぼ全域を被って透光性の導電層からなる画素電極ＰＸが形成され、他方の透明基板ＳＵＢ２の液晶側の面には各画素領域に共通なやはり透光性の導電層からなる対向電極ＣＴが形成されている。
【０１２５】
各画素領域において独立に映像信号が供給される画素電極ＰＸと該映像信号に対して基準となる基準信号が供給される対向電極ＣＴとの間に、すなわち透明基板に対してほぼ垂直方向の電界が発生することにより、それら電極の間の液晶の光透過率を制御できるように構成されている。
【０１２６】
なお、各画素領域は、上述した各実施例の画素と同様に、たとえばｘ方向に延在しｙ方向に並設されるゲート信号線ＧＬとｙ方向に延在しｘ方向に並設されるドレイン信号線ＤＬとで囲まれた領域とし、この画素領域の前記画素電極ＰＸには、片側のゲート信号線ＧＬからの走査信号によってＯＮされる薄膜トランジスタＴＦＴを介して片側のドレイン信号線ＤＬから映像信号が供給されるようになっている。
【０１２７】
そして、前記画素領域は、図中ｘ方向にたとえば３つの領域に区分けされ、それぞれの各領域にそれぞれ電気的に独立した画素電極ＰＸ１、ＰＸ２、ＰＸ３が形成されている。
【０１２８】
これらの各画素電極ＰＸ１、ＰＸ２、ＰＸ３には、当該画素を駆動させる薄膜トランジスタＴＦＴのソース電極ＳＴから３つに分岐された経路を介して映像信号が供給されるように構成されている。
【０１２９】
また、前記各画素電極ＰＸ１、ＰＸ２、ＰＸ３と前記薄膜トランジスタＴＦＴとの間には該薄膜トランジスタＴＦＴを駆動させるゲート信号線ＧＬと近接かつ平行に配置される容量信号線ＣＬが形成され、この容量信号線ＣＬ上にて区分された画素領域の各領域ごとに容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３が形成されている。
【０１３０】
すなわち、前記薄膜トランジスタＴＦＴのソース電極ＳＴから前記経路を経て分岐された一の映像信号は画素電極ＰＸ１に供給されるとともにその映像信号は容量素子Ｃｓｔｇ１によって蓄積され、他の一の映像信号は画素電極ＰＸ２に供給されるとともにその映像信号は容量素子Ｃｓｔｇ２によって蓄積され、他の残りの映像信号は画素電極ＰＸ３に供給されるとともにその映像信号は容量素子Ｃｓｔｇ３によって蓄積されるようになっている。
【０１３１】
ここで、各容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３はそれぞれ、実施例１に示した構成と同様、容量信号線ＣＬ、その上面に形成された第１絶縁膜ＧＩ、その上面に形成されたソース電極ＳＴの分岐された延在部、その上面に形成された第１保護膜ＰＡＳ１、第２保護膜ＰＡＳ２、その上面に形成され、かつ第２保護膜ＰＡＳ２、第１保護膜ＰＡＳ１を貫通するスルーホールＴＨ１、ＴＨ２、ＴＨ３を通して前記ソース電極ＳＴの分岐された各延在部と電気的に接続される画素電極ＰＸ１、ＰＸ２、ＰＸ３とで形成されている。
【０１３２】
図１８（ａ）は、図１７のXVIII−XVIII線における断面図を示しており、前記画素電極ＰＸは３個に分離されて画素電極ＰＸ１、ＰＸ２、ＰＸ３から構成されていることを明らかにし、また、透明基板ＳＵＢ２の液晶側の面には各画素に共通に形成された対向電極ＣＴが備えられている。
【０１３３】
この場合、液晶ＬＣは透明基板ＳＵＢ１、ＳＵＢ２に垂直な成分を有する電界によって挙動するものを用いているため、各画素電極ＰＸ１、ＰＸ２、ＰＸ３の分離部においていわゆるドメインが発生する憂いが生じる。
【０１３４】
図１８（ｂ）は、このような憂いを解消した他の実施例を示す断面図で、図１８（ａ）に対応する図となっている。前記対向電極ＣＴにたとえばスリットＳＬＴを形成し、このスリットＳＬＴは各画素電極ＰＸ１、ＰＸ２、ＰＸ３のほぼ中央に対向してｙ方向に延在するように配置されるようにしたものである。換言すれば、一画素領域において、各画素電極ＰＸ１、ＰＸ２、ＰＸ３とほぼ同様のパターンからなる各対向電極ＣＴが、該画素電極ＰＸに対してずれて配置されている。図では、一例として半ピッチ分ｘ方向にシフトしたように配置されている。
【０１３５】
この場合、液晶ＬＣとしては、透明基板ＳＵＢ１、ＳＵＢ２の垂直方向に対して僅かな角度を有する方向に沿った成分を有する電界によって挙動するものを用いる。これは、いわゆる垂直配向方式と称されるものである。
【０１３６】
このように構成することによって、いわゆるドメインが発生することはなく、画素電極ＰＸを分離させた場合における不都合を解消することができる。
【０１３７】
実施例１４．
図１９は、本発明による液晶表示装置の他の実施例を示す平面図で、図１７に対応した図である。
【０１３８】
図１７の場合と比較して異なる構成は、一画素領域の区分けされた各領域にそれぞれ画素電極ＰＸ１、ＰＸ２、ＰＸ３を形成した結果、該画素電極ＰＸ１とＰＸ２との分離個所、および該画素電極ＰＸ２とＰＸ３との分離個所にそれぞれ遮光層ＳＭを形成し、この部分に発生するいわゆるドメインを目視できないように構成していることにある。
【０１３９】
このため、該遮光層ＳＭは、各画素電極ＰＸの分離個所を充分に被うため、その延在方向に対して左右両側の辺は分離された各画素電極ＰＸの辺と重畳できるように、充分な幅を有している。
【０１４０】
図１９のIIX−IIX線における断面図である図２０（ａ）に示すように、前記遮光層ＳＭは、たとえば透明基板ＳＵＢ１側において、ドレイン信号線ＤＬと同層に、すなわち第１絶縁膜ＧＩの上面に、該ドレイン信号線ＤＬの材料と同一の材料で形成されている。
【０１４１】
また、他の実施例として、前記遮光層ＳＭは、図２０（ａ）に対応する図である図２０（ｂ）に示すように、やはり透明基板ＳＵＢ１側において、ゲート信号線ＧＬと同層に、すなわち透明基板ＳＵＢ１の上面に、該ゲート信号線ＧＬの材料と同一の材料で形成するようにしてもよい。
【０１４２】
実施例１５．
図２１（ａ）は、本発明による液晶表示装置の他の実施例を示す平面図で、図１９に対応した図である。なお、図２１（ｂ）は図２１（ａ）のｂ−ｂ線における断面図を示している。
【０１４３】
図１９の場合と比較して異なる構成は、画素電極ＰＸ１とＰＸ２の分離個所および画素電極ＰＸ２とＰＸ３の分離個所に形成された遮光膜ＳＭは、走査信号線ＧＬと同層に、すなわち透明基板ＳＵＢ１の上面に形成し、かつ該走査信号線ＧＬと電気的に接続されるように形成したことにある。
【０１４４】
このように構成することにより、各画素電極ＰＸの分離個所における前記遮光膜ＳＭとの重畳部分は第２保護膜ＰＡＳ２、第１保護膜ＰＡＳ１、第１絶縁膜ＧＩを誘電体膜とする容量素子Ｃａｄｄ１、Ｃａｄｄ２、Ｃａｄｄ３が形成されることになる。このため、他の容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３とともに、容量素子の容量を大きく形成することができる効果を奏する。
【０１４５】
なお、図２２は、図２１（ｂ）に対応する図であり、遮光膜ＳＭと各画素電極ＰＸとの間に容量素子Ｃａｄｄが形成されていることを断面的に示したものである。
【０１４６】
なお、この遮光膜ＳＭは走査信号線ＧＬと接続する代わりに、容量信号線ＣＬと接続してもよい。この場合、容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３として容量素子Ｃｓｔｇの容量を増加できる。
【０１４７】
実施例１６．
図２３は、本発明による液晶表示装置の他の実施例を示す平面図で、図２１（ａ）に対応した図である。
【０１４８】
図２１（ａ）の場合と比較して異なる構成は、まず、画素電極ＰＸ１とＰＸ２の分離個所に形成された遮光膜ＳＭは、ゲート信号線ＧＬと同層に、すなわち透明基板ＳＵＢ１の上面に形成し、かつ該ゲート信号線ＧＬと電気的に接続されるように形成したことにある。そして、この液晶表示装置において、容量信号線ＣＬを形成しない構成としている。
【０１４９】
各画素領域に形成する容量素子が、各画素電極ＰＸの分離個所における前記遮光膜ＳＬとの重畳部分にて形成される容量素子Ｃａｄｄ１、Ｃａｄｄ２、Ｃａｄｄ３で充分な場合に適用でき、このため、画素電極ＰＸと容量信号線ＣＬとの間に形成する容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３を特に設けることのない構成としている。
【０１５０】
また、このような構成によれば、容量信号線ＣＬを形成しない構成となっていることから、各画素の面積を大きくできるようになる。
【０１５１】
実施例１７．
図２４は、本発明による液晶表示装置の他の実施例を示す平面図で、図１７に対応した図となっている。また、図２４のIIXV−IIXV線における断面図を図２５に示している。
【０１５２】
図１７の場合と比較して異なる構成は、各画素電極ＰＸ１、ＰＸ２、ＰＸ３のそれぞれは、その中央部にて屈曲されたパターンをなし、ほぼ“く”の字状をなしている。
【０１５３】
これにともない、画素電極ＰＸ１、ＰＸ３に隣接して配置されるドレイン信号線ＤＬもほぼ“く”の字状をなして形成されている。
【０１５４】
この場合においても、図１７に示したと同様、前記各画素電極ＰＸ１、ＰＸ２、ＰＸ３と薄膜トランジスタＴＦＴとの間には該薄膜トランジスタＴＦＴを駆動させるゲート信号線ＧＬと近接かつ平行に配置される容量信号線ＣＬが形成され、この容量信号線ＣＬ上にて区分された画素領域の各領域ごとに容量素子Ｃｓｔｇ１、Ｃｓｔｇ２、Ｃｓｔｇ３が形成されている。
【０１５５】
すなわち、前記薄膜トランジスタＴＦＴのソース電極ＳＴから前記経路を経て分岐された一の映像信号は画素電極ＰＸ１に供給されるとともにその映像信号は容量素子Ｃｓｔｇ１によって蓄積され、他の一の映像信号は画素電極ＰＸ２に供給されるとともにその映像信号は容量素子Ｃｓｔｇ２によって蓄積され、他の残りの映像信号は画素電極ＰＸ３に供給されるとともにその映像信号は容量素子Ｃｓｔｇ３によって蓄積されるようになっている。
【０１５６】
この場合においても、図２５（ａ）に示すように、透明基板ＳＵＢ２側に形成する対向電極ＣＴは各画素に共通に全面的に導電層を形成して構成してもよく、また、図２５（ｂ）に示すように、該対向電極ＣＴにたとえばスリットＳＬＴを形成し、このスリットＳＬＴは各画素電極ＰＸ１、ＰＸ２、ＰＸ３のほぼ中央に対向してｙ方向に延在するように配置されるようにしたものである。この場合のスリットＳＬＴは屈曲を有することはいうまでもない。
【０１５７】
実施例１８．
図２６は、本発明による液晶表示装置の他の実施例を示す平面図で、図２４に対応した図となっている。
【０１５８】
図２４の場合と比較して異なる構成は、まず、容量信号線ＣＬが存在しない構成となっている。そして、各画素電極ＰＸ１、ＰＸ２、ＰＸ３の各一端部はゲート信号線ＧＬに重畳するように延在され、その重畳部には、それぞれ容量素子Ｃａｄｄ１、Ｃａｄｄ２、Ｃａｄｄ３を構成するようになっている。
【０１５９】
なお、この構成では、透明基板ＳＵＢ２側の対向電極ＣＴは、各画素電極ＰＸ１、ＰＸ２、ＰＸ３とほぼ同様のパターンからなり、該画素電極ＰＸに対して半ピッチ分ｘ方向にシフトしたように配置されるようになっており、これにより、各画素電極ＰＸの分離個所におけるいわゆるドメインの発生を防止している。
【０１６０】
また、前記容量素子Ｃａｄｄ１、Ｃａｄｄ２、Ｃａｄｄ３の形成領域は、ブラックマトリクスＢＭに覆われており、換言すれば、このブラックマトリクスＢＭの下方にて前記容量素子Ｃａｄｄ１、Ｃａｄｄ２、Ｃａｄｄ３を形成していることから、画素のいわゆる開口率を向上させることができる。
【０１６１】
上述した各実施例はそれぞれ単独に、あるいは組み合わせて用いても良い。それぞれの実施例での効果を単独であるいは相乗して奏することができるからである。
【０１６２】
また、点欠陥を低減できる本発明は、有機、有機ＥＬ等、液晶以外の表示装置にも適用できることはいうまでもない。
【０１６３】
【発明の効果】
以上説明したことから明らかとなるように、本発明による液晶表示装置によれば、点欠陥の修復による黒表示の弊害を回避させた液晶表示装置を提供するにある。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の画素の一実施例を示す平面図である。
【図２】図１の要部における断面を示した図である。
【図３】図１に示す液晶表示装置の画素欠陥の修復の態様を示す図である。
【図４】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図５】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図６】図５の要部における断面を示した図である。
【図７】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図８】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図９】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１０】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１１】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１２】図１１に示す液晶表示装置の画素欠陥の修復の態様を示す図である。
【図１３】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１４】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１５】本発明による液晶表示装置の画素の他の実施例を示す構成図である。
【図１６】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１７】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図１８】図１７のXVIII−XVIII線における断面図である。
【図１９】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図２０】図１９のIIX−IIX線における断面図である。
【図２１】本発明による液晶表示装置の画素の他の実施例を示す平面図および断面図である。
【図２２】図２１に示す構成において容量素子が形成されていることを断面的に示した図である。
【図２３】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図２４】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【図２５】図２４のIIXV−IIXV線における断面図である。
【図２６】本発明による液晶表示装置の画素の他の実施例を示す平面図である。
【符号の説明】
ＳＵＢ…透明基板、ＧＬ…ゲート信号線、ＤＬ…ドレイン信号線、ＴＦＴ…薄膜トランジスタ、ＤＴ…ドレイン電極、ＳＴ…ソース電極、ＰＸ…画素電極、ＣＴ…対向電極、ＣＬ…容量信号線、ＣＯＬ…対向電圧信号線、Ｃｓｔｇ、Ｃａｄｄ…容量素子、ＢＭ…ブラックマトリクス、ＴＨ…スルーホール、ＳＭ…遮光膜。

Claims

液晶を介して対向配置される第１および第２の基板のうち第１の基板の液晶側の各画素領域に、ゲート信号線からの走査信号によって駆動されるスイッチング素子を介してドレイン信号からの映像信号が供給される画素電極と、前記スイッチング素子と前記画素電極を接続するソース電極と、前記ゲート信号線に隣接し且つ平行に形成された容量信号線と、前記画素電極と前記容量信号線との間に誘電体膜を介して形成される容量素子とを備えるものであって、
前記画素領域は複数に区分され、前記各区分は前記画素電極と前記容量素子を有し、前記ソース電極は前記ゲート信号線と前記容量信号線間で分岐する複数の分岐ソース電極を有し、前記ゲート信号線と前記容量信号線間の前記ソース電極配置位置には、前記画素電極は形成されず、該各区分の前記画素電極と前記スイッチング素子は前記分岐ソース電極を経て接続され、前記画素電極と前記分岐ソース電極の接続部は前記容量信号線上に形成され、前記各画素電極には前記スイッチング素子から前記ソース電極及び分岐ソース電極を経てそれぞれに映像信号が供給されることを特徴とする液晶表示装置。
前記第２の基板の液晶側の面には、前記スイッチング素子から分岐された前記ソース電極を少なくとも被うようにしてブラックマトリクスが形成されていることを特徴とする請求項１に記載の液晶表示装置。
前記画素電極は一方向に延在する帯状の複数の電極群から構成されるとともに、これら各画素電極との間に電界を発生せしめる対向電極が前記各画素電極を間にして配置される該一方向に延在する帯状の複数の電極群として前記第１の基板側に形成されていることを特徴とする請求項１に記載の液晶表示装置。
前記画素電極と前記対向電極は、透光性材料からなることを特徴とする請求項３に記載の液晶表示装置。
前記各画素電極との間に電界を発生せしめる前記対向電極が、前記第２の基板側に形成されていることを特徴とする請求項１に記載の液晶表示装置。
前記画素領域内の前記第１の基板側に、前記画素電極の分割個所を塞ぐ遮光膜が形成されていることを特徴とする請求項５に記載の液晶表示装置。