JP4430491B2 - 画像転送装置及び画像形成装置 - Google Patents

Description

本発明は、１つの装置から他の装置へ画像転送を行う画像転送装置、およびこの画像転送装置を備えたコピー機能、プリンタ機能 ファクシミリ機能などの複数の機能を備えた複合型の画像形成装置に関する。

画像データの転送に、ＬＶＤＳ（Low Voltage Differential Signaling）によって行う場合がある。この場合、例えば、ナショナルセミコンダクター社のＤＳ９０ＣＲ２８５（チャンネル・リンク・トランスミッタ）、ＤＳ９０ＣＲ２８６Ａ（チャンネル・リンク・レシーバ）が使われる。ＤＳ９０ＣＲ２８５では、２８ビット分のパラレル・データをパラレル／シリアル変換し、４つのＬＶＤＳデータストリームで転送され、５個目のＬＶＤＳリンクで送信用クロックが転送される。これが、伝送路を経由して相手側に到達し、ＤＳ９０ＣＲ２８６Ａに入力され、２８ビットのパラレル・データとクロック信号とに変換される。

ここで、自分の都合によるタイミングで、相手側から画像データの転送を受けたい場合、ＬＶＤＳによってラインの基準を示す信号を送り、相手側がこの基準信号を受信し、これを基準に送り返して来ても、伝送線路における遅延時間の発生等により、精度良く、所望のタイミングで画像データを受け取ることができない。

また、遅延時間のばらつきが発生する要因として、デバイス間のばらつきが存在する。例えば、１つのデバイスで転送できる量以上の数のパラレル・データを転送したい場合には、複数のデバイスに分割して転送を行うことになるが、デバイス間のクロック信号の遅延時間差は大きく、実質的には、送信側で同一の信号を使用していても、受信側では周波数は等しいが、位相の保証できない信号として扱う必要がある。

これに関連する技術として、特許文献１および２に開示された通信システムが公知である。特許文献１に開示された発明は、クロックとこのクロックに同期したパラレル信号からシリアル信号を生成して送出するシリアル化送信回路からのシリアル信号を受信して、パラレル化受信回路ではクロックとパラレル信号に復元するように構成され、シリアル化送信回路は入力されるクロックの周波数を逓倍する逓倍器を備え、パラレル化受信回路は出力されるクロックを分周する分周器を備え、たとえば、クロック周波数の異なるカラーデジタル複写機においても同一のインタフェース回路(通信システム)が使用できるようにしたものである。すなわち、特許文献１には、パラレル信号を複数のシリアル信号に変換して伝送する装置において、伝送線路の遅延特性のばらつきにかかわらず、遅延量を補正することによって正常に受信できるようにする技術が記載されている。

また、特許文献２に開示された発明は、画像読み取り部において、それぞれのＬＶＤＳ伝送路内に、同一のＬＳＹＮＣ信号を含ませて送信し、画像処理部において、それぞれの伝送路で生じる信号遅延時間をＬＳＹＮＣ信号により各々算出し、画像データを書き込む複数のＦＩＦＯメモリへの書き込みタイミングを制御する書き込みタイミング信号を、算出した信号遅延時間を基にそれぞれ作成することにより、ＦＩＦＯメモリに書き込まれるＲＧＢ画像データの位相を確実に合わせることができるようにしたものである。この発明では、１つの画像データを複数のＬＶＤＳデバイスに分割して転送する画像データ転送システムにおいて、それぞれのＬＶＤＳ伝送路内に、同一の画像データ同期信号を含ませている。
特開２００３−３１８７４１号公報 特開２００２−１６９７７０号公報

特許文献１記載の発明では、シリアル信号路に遅延時間が可変の遅延素子とパターン発生手段とパターンエラー判定手段とを設け、遅延素子の遅延量を調整するようにしたり、受信部で受信した複数の送信用クロックの中から、エラー率測定手段を使用して、最適なクロックを選択するようにしているが、アナログ的に調整しているので、回路が複雑となっている。

また、特許文献２記載の発明では、１つの画像データを複数のＬＶＤＳデバイスに分割して転送する画像データ転送システムにおいて、それぞれのＬＶＤＳ伝送路内に、同一の画像データ同期信号を含ませている。このため、受信側で、伝送線路で生じる信号遅延時間差を算出し、遅延時間のばらつきを補正することができる。しかし、この特許文献２記載の発明では、画像読み取り部（スキャナ）からのデータ転送についての例で説明されており、相手側からの要求により、画像転送を開始することについてまで、配慮されていない。

本発明は、このような従来技術の実情に鑑みてなされたもので、その目的は、アナログ的調整は行わず、デジタル処理によって同期化することによって回路の複雑化を抑えるとともに、複数の非同期クロックで転送されるデータを元の同期した信号に再生することにある。

前記目的を達成するため、第１の手段は、Ａ側機器及びＢ側機器間でＬＶＤＳによって画像転送を行う画像転送装置であって、Ａ側機器は、当該Ａ側機器からＢ側機器に向けてラインの基準を示す信号及びその他制御信号を送信する手段を備え、Ｂ側機器は、Ａ側機器からラインの基準を示す信号及びその他の制御信号を受け取る手段、ラインの基準を示す信号及びその他制御信号を送り返す手段、並びにラインの基準を示す信号から所定のタイミング後、画像データを出力する手段を備えた画像転送装置において、Ａ側機器は、シリアル／パラレル変換を行う複数のＬＶＤＳレシーバと、パラレル／シリアル変換を行う少なくとも１つのＬＶＤＳトランスミッタと、を備え、Ｂ側機器は、Ａ側機器の複数のＬＶＤＳレシーバとそれぞれ対応して設けられると共に、パラレル／シリアル変換を行う複数のＬＶＤＳトランスミッタと、Ａ側機器の少なくとも１つのＬＶＤＳトランスミッタと対応して設けられると共に、シリアル／パラレル変換を行う少なくとも１つのＬＶＤＳレシーバと、を備え、Ｂ側機器の複数のＬＶＤＳトランスミッタからパラレル／シリアル変換して送信するラインの基準を示す信号は、Ａ側機器の複数のＬＶＤＳレシーバでシリアル／パラレル変換するデバイス毎に少なくとも１本分入力されることを特徴とする。

上記構成により、Ｂ側機器の複数のＬＶＤＳトランスミッタからパラレル／シリアル変換して送信するラインの基準を示す信号がＡ側機器の複数のＬＶＤＳレシーバでシリアル／パラレル変換するデバイス毎に最低１本分入れていることから、各ＬＶＤＳレシーバのデバイス毎にクロックの遅延時間差が発生して、非同期として扱っても、ＬＶＤＳレシーバのデバイス毎にラインの基準を示す信号が存在するため、この信号を元にして正確に画像データの転送を行うことができる。

第２の手段は、第１の手段において、前記Ａ側機器では、前記複数のＬＶＤＳレシーバのデバイス毎に出力するクロック毎に、前記Ｂ側機器の前記複数のＬＶＤＳトランスミッタから前記ラインの基準を示す信号、前記その他制御信号、及び前記画像データを取り込み、共通のクロックに乗せ代えて当該複数のＬＶＤＳレシーバのデバイスからの当該ラインの基準を示す信号、当該その他制御信号、及び当該画像データを当該共通のクロックとして処理することを特徴とする。これにより、上述第１の手段と同様にラインの基準を示す信号が存在しているので、この信号を元にして複数の非同期クロックで転送されるデータを元の同期した信号として再生することができる。

第３の手段は、第２の手段において、前記Ａ側機器における前記共通のクロックの乗せ代えでは、当該共通のクロックが前記複数のＬＶＤＳレシーバのデバイス毎に出力するクロックより低速の場合、当該複数のＬＶＤＳレシーバのデバイスからの前記ラインの基準を示す信号、前記その他制御信号、及び前記画像データの周波数成分を落として乗せ代えることを特徴とする。これにより、共通のクロックが各ＬＶＤＳレシーバのデバイス毎に出力するクロックより低速の場合でも、第２の手段の場合と同様に、複数の非同期クロックで転送されるデータを元の同期した信号として再生することができる。

第４の手段は、第１〜第３の手段に係る画像転送装置を画像形成装置が備えていることを特徴とする。

後述の実施形態において、Ａ側機器は１０１、Ｂ側機器は１０６に、ラインの基準を示す信号はライン同期信号（ＬＳＹＮＣ）に、その他の制御信号は画像同期信号（ＰＳＹＮＣ）に、送信する手段はＬＶＤＳのトランスミッタ１０４、受け取る手段はＬＶＤＳレシーバ１０９に、送り返す手段はＬＶＤＳのトランスミッタ１０７，１０８に、ＬＶＤＳデバイスは第１および第２のＬＶＤＳレシーバ１０２，１０３にそれぞれ対応する。

本発明によれば、アナログ的調整は行わず、デジタル処理によって同期化することによって回路の複雑化を抑えるとともに、複数の非同期クロックで転送されるデータを元の同期した信号に再生することができる。

以下、本発明の実施形態について図面を参照して説明する。

図１に発明の実施形態に係る画像転送装置の構成を示すブロック図である。図１において、符号１０１はＡ側機器である。これがメインとなり、Ｂ側機器１０６に要求を発行し、画像転送を行う。

Ａ側機器１０１内部の構成は、第１および第２のＬＶＤＳレシーバ１０２，１０３、ＬＶＤＳのトランスミッタ１０４、及びＡ側制御部１０５で構成される。第１および第２のＬＤＶＳレシーバ（ＤＳ９０ＣＲ２８６Ａ）１０２，１０３は、シリアル／パラレル変換を行い、１デバイス当たり２８本のパラレル信号に変換する。また、ＬＶＤＳトランスミッタ（ＤＳ９０ＣＲ２１５）１０４は、パラレル／シリアル変換を行い、デバイス当たり２１本のパラレル信号をパラレル／シリアル変換して送信する。Ａ側制御部１０５はＡ側機器全体を制御する。

Ｂ側機器１０６は、Ａ側機器１０１からの要求により、画像を転送する。Ｂ側機器１０６の内部の構成は、第１および第２のＬＶＤＳトランスミッタ１０７，１０８、ＬＶＤＳレシーバ１０９、及びＢ側制御部分１１０で構成される。

ＬＤＶＳトランスミッタ（ＤＳ９０ＣＲ２８５）は、パラレル／シリアル変換を行い、１デバイス当たり２８本のパラレル信号を変換して送信する。また、ＬＶＤＳレシーバ（ＤＳ９０ＣＲ２１６Ａ）は、シリアル／パラレル変換を行い、デバイス当たり２１本のパラレル信号に変換する。Ｂ側制御部１１０はＢ側機器全体を制御する。

前記Ａ側機器１０１と前記Ｂ側機器１０６は、伝送路を介して接続され、これにより相互の画像転送が可能となっている。

図１において、トランスミッタ１０４には、
１）ＬＳＹＮＣ＿Ｒ＿Ｎ（Ｒ（レッド）色のライン同期信号）、ＰＳＹＮＣ＿Ｒ＿Ｎ（Ｒ色の画像同期信号）
２）ＬＳＹＮＣ＿Ｇ＿Ｎ（Ｇ（グリーン）色のライン同期信号）、ＰＳＹＮＣ＿Ｇ＿Ｎ（Ｇ色の画像同期信号）
３）ＬＳＹＮＣ＿Ｂ＿Ｎ（Ｂ（ブルー）色のライン同期信号）、ＰＳＹＮＣ＿Ｂ＿Ｎ（Ｂ色の画像同期信号）
４）ＬＳＹＮＣ＿Ｋ＿Ｎ（Ｋ（ブラック）色のライン同期信号）、ＰＳＹＮＣ＿Ｋ＿Ｎ（Ｋ色の画像同期信号）
５）送信クロックＣＬＫ＿Ｔ
が入力されている。

ＬＶＤＳトランスミッタ１０４は、入力された信号をパラレル／シリアル変換し、ＬＶＤＳレシーバ１０９に送信する。ＬＶＤＳレシーバ１０９では、シリアル／パラレル変換し、元の信号を再生する。また、受信クロックを再生する。

これにより、再生された信号
１）ＬＳＹＮＣ＿Ｒ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｒ＿Ｎ＿ｂ
２）ＬＳＹＮＣ＿Ｇ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｇ＿Ｎ＿ｂ
３）ＬＳＹＮＣ＿Ｂ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｂ＿Ｎ＿ｂ
４）ＬＳＹＮＣ＿Ｋ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｋ＿Ｎ＿ｂ
５）受信ＣＬＫ＿Ｒ
は、Ｂ側制御部１１０に入力される。

また、受信クロックＣＬＫ＿Ｒは、第１および第２のＬＶＤＳトランスミッタ１０７，１０８に供給され、第２のトランスミッタ１０８には、ＬＳＹＮＣ＿Ｒ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｒ＿Ｎ＿ｂ、ＬＳＹＮＣ＿Ｇ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｇ＿Ｎ＿ｂが供給される。また、Ｂ側制御部１１０からの画像データＩ＿Ｄ＿Ｒ＿Ｎ［７：０］＿ｂ、Ｉ＿Ｄ＿Ｇ＿Ｎ［７：０］＿ｂが供給される。

第１のトランスミッタ１０７には、ＬＳＹＮＣ＿Ｂ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｂ＿Ｎ＿ｂ、ＬＳＹＮＣ＿Ｋ＿Ｎ＿ｂ、ＰＳＹＮＣ＿Ｋ＿Ｎ＿ｂが供給される。また、Ｂ側制御部１１０からの画像データＩ＿Ｄ＿Ｂ＿Ｎ［７：０］＿ｂ、Ｉ＿Ｄ＿Ｋ＿Ｎ［７：０］＿ｂが供給される。すなわち、この構成とすることにより、１０８のＬＶＤＳデバイス（第２のトランスミッタ１０８）はＲ色、Ｇ色用、１０７のＬＶＤＳデバイス（第１のトランスミッタ１０７）はＢ色、Ｋ色用として機能する。デバイスを分けているのは、１デバイス当たり２８本のパラレル信号しか対応できないからである。

さて、これらの信号は、Ａ側機器１０１の第２および第１のＬＶＤＳレシーバ１０３，１０２に入力され、第２および第１のＬＶＤＳレシーバ１０３，１０２では、シリアル／パラレル変換し、元の信号を再生する。また、受信クロックを再生する。

これにより、
１）Ｉ＿ＩＬＳＹＮＣ＿Ｒ＿Ｎ、Ｉ＿ＰＬＳＹＮＣ＿Ｒ＿Ｎ
２）Ｉ＿ＩＬＳＹＮＣ＿Ｇ＿Ｎ、Ｉ＿ＰＬＳＹＮＣ＿Ｇ＿Ｎ
３）Ｉ＿Ｄ＿Ｒ＿Ｎ［７：０］
４）Ｉ＿Ｄ＿Ｇ＿Ｎ［７：０］
５）ＣＬＫ＿ＲＧ
が第２のレシーバ１０３から再生される。

また、
１）Ｉ＿ＩＬＳＹＮＣ＿Ｂ＿Ｎ、Ｉ＿ＰＬＳＹＮＣ＿Ｂ＿Ｎ
２）Ｉ＿ＩＬＳＹＮＣ＿Ｋ＿Ｎ、Ｉ＿ＰＬＳＹＮＣ＿Ｋ＿Ｎ
３）Ｉ＿Ｄ＿Ｂ＿Ｎ［７：０］
４）Ｉ＿Ｄ＿Ｋ＿Ｎ［７：０］
５）ＣＬＫ＿ＢＫ
が第１のレシーバ１０２から再生される。

なお、ここで、ＣＬＫ＿ＲＧとＣＬＫ＿ＢＫはもともとは同一の信号であるが、位相差が発生していることに注意が必要である。これらの信号、及び、クロックはＡ側制御部１０５に入力される。

これにより、Ａ側機器１０１では、画像データをＢ側機器１０６から取得したい場合、色ごとに、ライン単位で制御して画像を取得することができる。ただし、２個のＬＶＤＳトランスミッタに分割して画像を転送しているので、ここでの例では、ＲＧとＢＫの２種類のクロックに同期した信号として受け取ることになる。

図２にタイミングチャートを示す。

図２（ａ）において、ＣＬＫ＿Ｔは、Ａ側の送信クロックであり、これに同期して、
１）ＬＳＹＮＣ＿Ｒ＿Ｎ
２）ＰＳＹＮＣ＿Ｒ＿Ｎ
３）ＬＳＹＮＣ＿Ｂ＿Ｎ
４）ＰＳＹＮＣ＿Ｂ＿Ｎ
を出力する。

これらの信号は、ロー・アクティブの信号で、Ｌｏｗレベルの場合に有効となる。ここで、ＰＳＹＮＣ＿ｘ＿Ｎは、ｘ色の画像同期信号を示し、これがＬｏｗとなることにより、ｘ色の画像転送を要求する。ＬＳＹＮＣ＿ｘ＿Ｎは、ｘ色のライン同期信号を示し、これが１クロック分Ｌｏｗとなることにより、ｘ色の１ライン分の画像転送を要求する。従って、ここでは、Ｒ色とＢ色の画像転送要求の開始部分を示している。なお、Ｇ色、Ｋ色も同様なので、ここでの説明は省略する。

図２（ｂ）において、ＣＬＫ＿ＲＧは、Ａ側機器で受けたＲ色Ｇ色用の再生された受信クロックであり、これに合わせて、
１）Ｉ＿ＬＹＮＣ＿Ｒ＿Ｎ
２）Ｉ＿ＰＳＹＮＣ＿Ｒ＿Ｎ
３）Ｉ＿Ｄ＿Ｒ＿Ｎ［７：０］
が再生される。

これらは、前記ＰＳＹＮＣ＿Ｒ＿Ｎ、ＬＳＹＮＣ＿Ｒ＿Ｎのアサートを受け、Ｂ側で、これの折り返し、及び、これに合わせて画像データを送り出してきたものである。

同様に、図２（ｃ）において、ＣＬＫ＿ＢＫは、Ａ側機器で受けたＢ色Ｋ色用の再生された受信クロックであり、これに合わせて、
１）Ｉ＿ＬＹＮＣ＿Ｂ＿Ｎ
２）Ｉ＿ＰＳＹＮＣ＿Ｂ＿Ｎ
３）Ｉ＿Ｄ＿Ｂ＿Ｎ［７：０］
が再生される。

なお、クロックＣＬＫ＿ＲＧとＣＬＫ＿ＢＫの位相は合っている必要はない。

このようにして、Ａ側機器１０１では、Ｂ側機器１０６から画像データを取得したい場合、色ごとにライン単位で制御して画像を取得することができる。

次に、図３のタイミングチャートを使用して、共通のクロックへの乗せ代えについて説明する。ここでは、共通のクロック（ｃｏｍ＿ｃｌｋ）よりも、ＬＶＤＳレシーバ・デバイス（Ｂ側機器１０６）出力クロックの方が早い場合で示す。

図３において、ＣＬＫ＿ＢＫはＢ色、Ｋ色用のＬＶＤＳレシーバ・デバイス出力クロック、Ｉ＿Ｄ＿Ｂ＿ＮはＬＶＤＳレシーバ・デバイスからの出力データ、Ｉ＿Ｄ＿Ｂ＿Ｎ＿１ｄは、Ｉ＿Ｄ＿Ｂ＿Ｎを１ＣＬＫ＿ＢＫ分遅延させたデータ、Ｔｒｇは２ＣＬＫ＿ＢＫ毎に状態を反転させる信号、ＤＤはｔｒｇの状態変化と同じタイミングでＩ＿Ｄ＿Ｂ＿Ｎ、Ｉ＿Ｄ＿Ｂ＿Ｎ＿１ｄをサンプリングしたものである。Ｔｒｇ，ＤＤを共通クロック（ｃｏｍ＿ｃｌｋ）でサンプリングしたものが、Ｔｒｇ＿ｄ１、ＤＤ＿ｄ１である。ｂ＿ｖａｌはｃｏｍ＿ｃｌｋの立ち上がりエッジでｔｒｇ＿ｄ１が前回のｔｒｇ＿ｄ１と状態が異なる場合にＨｉｇｈとなる信号、ｂ＿ｄａｔａはｂ＿ｖａｌがＨｉｇｈを出力するクロックエッジでのみ、ＤＤ＿ｄ１の状態をサンプリングしたものである。

以上の説明は、データ（Ｉ＿Ｄ＿Ｂ＿Ｎ）についてのみであるが、Ｉ＿ＬＳＹＮＣ＿Ｂ＿Ｎ、Ｉ＿ＰＳＹＮＣ＿Ｂ＿Ｎについても同様である。

これにより、ｂ＿ｐｓｙｎｃ［１：０］、ｂ＿ｌｓｙｎｃ［１：０］が生成できる。

以上の様にして、ｃｏｍ＿ｃｌｋに同期したＢ色のデータ、ＰＳＹＮＣ＿Ｎ、ＬＳＹＮＣ＿Ｎが取得でき、他の色についても同様の処理を行うことにより、ｃｏｍ＿ｃｌｋに同期したデータ、ＰＳＹＮＣ＿Ｎ、ＬＳＹＮＣ＿Ｎが取得できる。

なお、ここでは、ＰＳＹＮＣ＿Ｎ、ＬＳＹＮＣ＿Ｎは２ビットの信号になっているが、ＬＳＹＮＣ＿Ｎ［１：０］のビット０側が０の場合、そのときのｂ＿ｄａｔａ［１５：８］、ｂ＿ｐｓｙｎｃ＿［１］、ｂ＿ｌｓｙｎｃ［１］を使用せず、次のビットから使用する様に制御すれば、有効なデータのみを使用するように制御できる。

なお、本実施形態に係る画像転送装置は、情報処理装置を含む通信システムばかりでなく、コピー機能、プリンタ機能 ファクシミリ機能などの複数の機能を備えた複合型の画像形成装置、所謂ＭＦＰに適用することもできる。

以上のように本実施形態によれば、Ａ側からＢ側向けて、ラインの基準を示す信号、及び、その他制御信号を送信し、Ｂ側では、Ａ側からの上記信号を受け取り、ラインの基準を示す信号、及び、その他制御信号を送り返すとともに、ラインの基準を示す信号から所定のタイミング後、画像データを出力するように構成し、Ｂ側機器の各ＬＶＤＳトランスミッタからパラレル／シリアル変換して送信するラインの基準を示す信号は、Ａ側機器の各ＬＶＤＳレシーバでシリアル／パラレル変換するデバイス毎に少なくとも１本分入力されるので、各ＬＶＤＳレシーバのデバイス毎にクロックの遅延時間差が発生して、非同期として扱っても、ＬＶＤＳレシーバのデバイス毎にラインの基準を示す信号が存在しているので、この信号を元にして正確に画像データの転送を行うことができる。

また、Ａ側では、各ＬＶＤＳレシーバのデバイス毎に出力するクロック毎に、ラインの基準を示す信号、その他制御信号、及び画像データを取り込み、共通のクロックに乗せ代えて各ＬＶＤＳレシーバのデバイスからのラインの基準を示す信号、その他制御信号、及び画像データを共通のクロックとして処理を行うように構成しているので、各ＬＶＤＳレシーバのデバイス毎にクロックの遅延時間差が発生して、非同期として扱っても、ＬＶＤＳレシーバのデバイス毎にラインの基準を示す信号が存在しているので、この信号を元にして複数の非同期クロックで転送されるデータを元の同期した信号に再生することができる。

さらに、共通のクロックへの乗せ代えにおいて、共通のクロックが各ＬＶＤＳレシーバのデバイス毎に出力するクロックより低速の場合、各ＬＶＤＳレシーバのデバイスからのラインの基準を示す信号、その他制御信号、及び画像データの周波数成分を落として乗せ代える様にしているので、共通のクロックが各ＬＶＤＳレシーバのデバイス毎に出力するクロックより低速な場合でも、上記の場合と同様に、複数の非同期クロックで転送されるデータを元の同期した信号として再生することができる。

発明の実施形態に係る画像転送装置の構成を示すブロック図である。 Ａ側機器とＢ側機器間のデータ転送のタイミングを示すタイミングチャートである。 共通のクロックへ乗せ代えてデータ転送を行うときのタイミングを示すタイミングチャートである。

符号の説明

１０１ Ａ側機器
１０２，１０３，１０９ ＬＶＤＳレシーバ
１０４，１０７，１０８ ＬＶＤＳトランスミッタ
１０５ Ａ側機器制御部
１０６ Ｂ側機器
１１０ Ｂ側機器制御部

Claims (4)

1. Ａ側機器及びＢ側機器間でＬＶＤＳによって画像転送を行う画像転送装置であって、前記Ａ側機器は、当該Ａ側機器から前記Ｂ側機器に向けてラインの基準を示す信号及びその他制御信号を送信する手段を備え、前記Ｂ側機器は、前記Ａ側機器から前記ラインの基準を示す信号及びその他の制御信号を受け取る手段、前記ラインの基準を示す信号及びその他制御信号を送り返す手段、並びに前記ラインの基準を示す信号から所定のタイミング後、画像データを出力する手段を備えた画像転送装置において、
   前記Ａ側機器は、シリアル／パラレル変換を行う複数のＬＶＤＳレシーバと、パラレル／シリアル変換を行う少なくとも１つのＬＶＤＳトランスミッタと、を備え、
   前記Ｂ側機器は、前記Ａ側機器の前記複数のＬＶＤＳレシーバとそれぞれ対応して設けられると共に、パラレル／シリアル変換を行う複数のＬＶＤＳトランスミッタと、前記Ａ側機器の前記少なくとも１つのＬＶＤＳトランスミッタと対応して設けられると共に、シリアル／パラレル変換を行う少なくとも１つのＬＶＤＳレシーバと、を備え、
   前記Ｂ側機器の前記複数のＬＶＤＳトランスミッタから前記パラレル／シリアル変換して送信する前記ラインの基準を示す信号は、前記Ａ側機器の前記複数のＬＶＤＳレシーバで前記シリアル／パラレル変換するデバイス毎に少なくとも１本分入力されることを特徴とする画像転送装置。
2. 前記Ａ側機器では、前記複数のＬＶＤＳレシーバのデバイス毎に出力するクロック毎に、前記Ｂ側機器の前記複数のＬＶＤＳトランスミッタから前記ラインの基準を示す信号、前記その他制御信号、及び前記画像データを取り込み、共通のクロックに乗せ代えて当該複数のＬＶＤＳレシーバのデバイスからの当該ラインの基準を示す信号、当該その他制御信号、及び当該画像データを当該共通のクロックとして処理することを特徴とする請求項１記載の画像転送装置。
3. 前記Ａ側機器における前記共通のクロックの乗せ代えでは、当該共通のクロックが前記複数のＬＶＤＳレシーバのデバイス毎に出力するクロックより低速の場合、当該複数のＬＶＤＳレシーバのデバイスからの前記ラインの基準を示す信号、前記その他制御信号、及び前記画像データの周波数成分を落として乗せ代えることを特徴とする請求項２記載の画像転送装置。
4. 請求項１〜３の何れか１項に記載の画像転送装置を備えていることを特徴とする画像形成装置。

Images