Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4434067B2 - Imaging device - Google Patents
[go: Go Back, main page]

JP4434067B2 - Imaging device - Google Patents

Imaging device Download PDF

Info

Publication number
JP4434067B2
JP4434067B2 JP2005126820A JP2005126820A JP4434067B2 JP 4434067 B2 JP4434067 B2 JP 4434067B2 JP 2005126820 A JP2005126820 A JP 2005126820A JP 2005126820 A JP2005126820 A JP 2005126820A JP 4434067 B2 JP4434067 B2 JP 4434067B2
Authority
JP
Japan
Prior art keywords
time
amplification
amplifier
circuit
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2005126820A
Other languages
Japanese (ja)
Other versions
JP2006304211A (en
Inventor
晃一 田邊
昇一 岡村
晋 足立
利典 吉牟田
暁弘 西村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2005126820A priority Critical patent/JP4434067B2/en
Publication of JP2006304211A publication Critical patent/JP2006304211A/en
Application granted granted Critical
Publication of JP4434067B2 publication Critical patent/JP4434067B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Transforming Light Signals Into Electric Signals (AREA)

Description

この発明は、医療分野、工業分野、さらには原子力分野などに用いられる撮像装置に関する。   The present invention relates to an imaging apparatus used in the medical field, the industrial field, the nuclear field, and the like.

電荷情報に基づいて画像を得る撮像装置についてX線を入射して電荷情報に変換する場合を例に採って説明する。撮像装置は、X線感応型のX線変換層を備えており、X線の入射によりX線変換層はキャリア(電荷情報)に変換する。X線変換層としては非晶質のアモルファスセレン(a−Se)膜が用いられる。   An imaging device that obtains an image based on charge information will be described taking an example in which X-rays are incident and converted into charge information. The imaging apparatus includes an X-ray sensitive X-ray conversion layer, and the X-ray conversion layer converts into carriers (charge information) by the incidence of X-rays. An amorphous amorphous selenium (a-Se) film is used as the X-ray conversion layer.

また、撮像装置は、X線変換層で変換されたキャリアを蓄積して読み出す回路を備えている。この回路は、図6に示すように、2次元状に配列した複数のゲートラインGおよびデータラインDで構成されているとともに、キャリアを蓄積するコンデンサCaおよびそのコンデンサCaに蓄積されたキャリアをON/OFFの切り換えで読み出す薄膜トランジスタ(TFT)Trを2次元状に配列して構成されている。ゲートラインGは、各々の薄膜トランジスタTrのON/OFF切り換えを制御し、かつ各々の薄膜トランジスタTrのゲートに電気的に接続されている。データラインDは、薄膜トランジスタTrの読み出し側に電気的に接続されている。   In addition, the imaging device includes a circuit that accumulates and reads out carriers converted by the X-ray conversion layer. As shown in FIG. 6, this circuit is composed of a plurality of gate lines G and data lines D arranged two-dimensionally, and also turns on a capacitor Ca for accumulating carriers and a carrier accumulated in the capacitor Ca. Thin film transistors (TFTs) Tr that are read out by switching between / OFF are arranged in a two-dimensional manner. The gate line G controls ON / OFF switching of each thin film transistor Tr and is electrically connected to the gate of each thin film transistor Tr. The data line D is electrically connected to the reading side of the thin film transistor Tr.

例えば、図6に示すように、ゲートラインGが10本のゲートラインG1〜G10からなり、データラインDが10本のデータラインD1〜D10からなるときの制御シーケンスは以下のようになる。先ず、X線の入射によってキャリアが生成されて、そのキャリアがキャリアとしてコンデンサCaに蓄積される。ゲート駆動回路101からゲートラインG1を選択して、選択されたゲートラインG1に接続されている各薄膜トランジスタTrが選択指定される。その選択指定された各薄膜トランジスタTrに接続されているコンデンサCaから蓄積されたキャリアが読み出されて、データラインD1〜D10の順に読み出される。次に、ゲート駆動回路101からゲートラインG2を選択して、同様の手順で、選択されたゲートラインG1および各薄膜トランジスタTrに接続されているコンデンサCaから蓄積されたキャリアが読み出されて、データラインD1〜D10の順に読み出される。残りのゲートラインGについても同様に順に選択することで、2次元状のキャリアを読み出す。読みだされた各キャリアはアンプでそれぞれ増幅されて、A/D変換器でアナログ値からディジタル値に変換される。このディジタル値に変換されたキャリアに基づいて2次元状の画像を得る。なお、アンプやA/D変換器は、図6に示すように回路基板102に搭載されている。ところで、アンプやA/D変換器は、図7に示すように複数(図7では2つ)の回路基板102で構成される場合がある。   For example, as shown in FIG. 6, the control sequence when the gate line G is composed of 10 gate lines G1 to G10 and the data line D is composed of 10 data lines D1 to D10 is as follows. First, carriers are generated by the incidence of X-rays, and the carriers are accumulated in the capacitor Ca as carriers. The gate line G1 is selected from the gate drive circuit 101, and each thin film transistor Tr connected to the selected gate line G1 is selected and designated. The accumulated carriers are read out from the capacitors Ca connected to the selected thin film transistors Tr, and are read out in the order of the data lines D1 to D10. Next, the gate line G2 is selected from the gate driving circuit 101, and the stored carriers are read out from the capacitor Ca connected to the selected gate line G1 and each thin film transistor Tr in the same procedure, and the data Read in the order of lines D1 to D10. Similarly, the remaining gate lines G are sequentially selected to read out a two-dimensional carrier. Each read carrier is amplified by an amplifier and converted from an analog value to a digital value by an A / D converter. A two-dimensional image is obtained based on the carrier converted into the digital value. The amplifier and the A / D converter are mounted on the circuit board 102 as shown in FIG. Incidentally, the amplifier and the A / D converter may be configured by a plurality (two in FIG. 7) of circuit boards 102 as shown in FIG.

しかしながら、図7に示すように複数の回路基板102で構成されている場合には、各回路基板102でキャリアの信号レベル(輝度)差が生じるときがある。また、撮影の態様を示すある撮影モードで各回路基板102で信号レベル差が生じなかったとしても、別の撮影モードで各回路基板102で信号レベル差が生じる場合がある。これは、回路基板を複数に分けることで、アンプやA/D変換器に供給する電源(図示省略)の高周波特性(瞬時電流に対する応答特性)が回路基板ごとに異なってしまい、キャリアをディジタル値に変換しても異なった値となることに起因する。   However, when the circuit board 102 includes a plurality of circuit boards 102 as shown in FIG. 7, there may be a difference in carrier signal level (luminance) between the circuit boards 102. Even if a signal level difference does not occur in each circuit board 102 in a certain shooting mode indicating a shooting mode, a signal level difference may occur in each circuit board 102 in another shooting mode. This is because by dividing the circuit board into multiple parts, the high-frequency characteristics (response characteristics against instantaneous current) of the power supply (not shown) supplied to the amplifier and A / D converter differ from circuit board to circuit board. This is because even if converted to, the value becomes different.

この発明は、このような事情に鑑みてなされたものであって、信号レベル差を低減させることができる撮像装置を提供することを目的とする。   The present invention has been made in view of such circumstances, and an object thereof is to provide an imaging device capable of reducing a signal level difference.

この発明は、このような目的を達成するために、次のような構成をとる。
すなわち、請求項1に記載の発明は、光または放射線の入射により前記光または放射線の情報を電荷情報に変換する変換層と、その変換層で変換された電荷情報を蓄積して読み出す蓄積・読み出し回路と、その蓄積・読み出し回路で読み出された電荷情報を増幅してアナログ値からディジタル値に変換する増幅・アナログ/ディジタル変換回路とを備え、その増幅・アナログ/ディジタル変換回路を複数の回路基板で構成し、ディジタル値に変換された電荷情報に基づいて画像を得る撮像装置であって、電荷情報の読み出し開始から増幅までの時間である読み出し・増幅時間と、各回路基板で生じる電荷情報の信号レベル差とを対応付けて、その信号レベル差が少なくなる最適の前記読み出し・増幅時間に設定変更する時間変更手段を備えることを特徴とするものである。
In order to achieve such an object, the present invention has the following configuration.
That is, the invention described in claim 1 is a conversion layer that converts light or radiation information into charge information by the incidence of light or radiation, and storage / readout that stores and reads out charge information converted by the conversion layer. Circuit, and an amplification / analog / digital conversion circuit that amplifies the charge information read by the storage / readout circuit and converts the analog value into a digital value, and the amplification / analog / digital conversion circuit includes a plurality of circuits. An imaging device that is configured with a substrate and obtains an image based on charge information converted into a digital value. The readout / amplification time, which is the time from the start of reading of charge information to amplification, and the charge information generated on each circuit board Time change means for associating the signal level difference with each other and changing the setting to the optimum readout / amplification time that reduces the signal level difference. And it is characterized in and.

[作用・効果]請求項1に記載の発明によれば、増幅・アナログ/ディジタル変換回路が複数の回路基板で構成されている場合に、各回路基板で生じる電荷情報の信号レベル差を時間変更手段によって低減させる。すなわち、時間変更手段は、電荷情報の読み出し開始から増幅までの時間である読み出し・増幅時間と上述した信号レベル差とを対応付けて、その信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更する。その結果、回路基板の特性が互いに異なったとしても、読み出し・増幅時間を操作することで回路基板ごとに信号レベルの量を制御することができ、信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更することで、信号レベル差を低減させることができる。   [Operation / Effect] According to the invention described in claim 1, when the amplification / analog / digital conversion circuit is composed of a plurality of circuit boards, the signal level difference of the charge information generated in each circuit board is changed in time. Reduce by means. That is, the time changing means associates the readout / amplification time, which is the time from the start of readout of charge information to the amplification, with the signal level difference described above, and sets the optimum readout / amplification time to reduce the signal level difference. change. As a result, even if the circuit board characteristics differ from each other, the amount of signal level can be controlled for each circuit board by manipulating the readout and amplification time, and the optimum readout and amplification time that reduces the signal level difference By changing the setting to, the signal level difference can be reduced.

上述した発明の一例は、読み出し・増幅時間が撮影の態様を示す撮影モードごとに設定変更できるように時間変更手段を構成することである(請求項2に記載の発明)。このように構成することで、同じ回路基板であって撮影モードごとに回路基板の特性が異なる場合でも、読み出し・増幅時間を操作することで撮影モードごとに信号レベルの量を制御することができ、信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更することで、信号レベル差を低減させることができる。   An example of the above-described invention is to configure the time changing means so that the setting of the readout / amplification time can be changed for each shooting mode indicating the shooting mode (the invention according to claim 2). With this configuration, even if the circuit board has the same circuit board and the characteristics of the circuit board differ for each shooting mode, the amount of signal level can be controlled for each shooting mode by manipulating the readout and amplification times. The signal level difference can be reduced by changing the setting to the optimum read / amplification time that reduces the signal level difference.

また、上述した発明の他の一例は、読み出し・増幅時間が各々の回路基板ごとに設定変更できるように時間変更手段を構成することである(請求項3に記載の発明)。このように構成することで、回路基板の特性が互いに異なったとしても、読み出し・増幅時間を操作することで回路基板ごとに信号レベルの量を制御することができ、信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更することで、信号レベル差を低減させることができる。   Another example of the invention described above is that the time changing means is configured so that the read / amplification time can be changed for each circuit board (the invention according to claim 3). By configuring in this way, even if the circuit board characteristics are different from each other, it is possible to control the amount of signal level for each circuit board by manipulating the read / amplification time, and the optimal signal level difference is reduced. The signal level difference can be reduced by changing the setting to the readout / amplification time.

なお、請求項3に記載の発明を請求項2に従属させる、すなわち読み出し・増幅時間が撮影の態様を示す撮影モードおよび各々の回路基板ごとに設定変更できるように時間変更手段を構成してもよい。   Note that the invention according to claim 3 is dependent on claim 2, that is, the readout / amplification time may be configured to change the setting for each imaging board and the imaging mode indicating the imaging mode and each circuit board. Good.

上述したこれらの発明において、読み出し・増幅時間が13μsec以上で17μsec以下の範囲であるのが好ましい。上述した読み出し・増幅時間は、従来では18μsec程度であったが、この時間では信号レベル差が生じることがわかった。そこで、読み出し・増幅時間と信号レベル差とを対応付けた結果、好ましい読み出し・増幅時間は13μsec以上で17μsec以下の範囲であることがわかった。   In these inventions described above, the read / amplification time is preferably in the range of 13 μsec or more and 17 μsec or less. The readout / amplification time described above is conventionally about 18 μsec, but it has been found that a signal level difference occurs at this time. Therefore, as a result of associating the read / amplification time with the signal level difference, it was found that the preferable read / amplification time is in the range of 13 μsec or more and 17 μsec or less.

この発明に係る撮像装置によれば、増幅・アナログ/ディジタル変換回路が複数の回路基板で構成されている場合に、時間変更手段は、電荷情報の読み出し開始から増幅までの時間である読み出し・増幅時間と上述した信号レベル差とを対応付けて、その信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更する。その結果、読み出し・増幅時間を操作することで回路基板ごとに信号レベルの量を制御することができ、信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更することで、信号レベル差を低減させることができる。   According to the imaging apparatus of the present invention, when the amplification / analog / digital conversion circuit is constituted by a plurality of circuit boards, the time changing means is the readout / amplification that is the time from the start of readout of the charge information to the amplification. The time and the signal level difference described above are associated with each other, and the setting is changed to the optimum read / amplification time that reduces the signal level difference. As a result, the amount of signal level can be controlled for each circuit board by manipulating the readout / amplification time, and the signal level difference can be reduced by changing the setting to the optimum readout / amplification time that reduces the signal level difference. Can be reduced.

以下、図面を参照してこの発明の実施例を説明する。
図1は、実施例に係るX線撮影装置の概略ブロック図であり、図2は、X線撮影装置のX線変換層周辺の概略断面図であり、図3は、X線撮影装置のアンプ・A/D変換回路内のデータの流れを模式化した概略ブロック図である。本実施例では、入射する放射線としてX線を例に採って説明するとともに、撮像装置としてX線撮影装置を例に採って説明する。
Embodiments of the present invention will be described below with reference to the drawings.
FIG. 1 is a schematic block diagram of an X-ray imaging apparatus according to an embodiment, FIG. 2 is a schematic cross-sectional view around the X-ray conversion layer of the X-ray imaging apparatus, and FIG. 3 is an amplifier of the X-ray imaging apparatus. FIG. 4 is a schematic block diagram schematically illustrating the flow of data in the A / D conversion circuit. In the present embodiment, X-rays will be described as an example of incident radiation, and an X-ray imaging apparatus will be described as an example of an imaging apparatus.

本実施例に係るX線撮影装置は、被検体にX線を照射して撮像を行う。具体的には、被検体を透過したX線像がX線変換層(本実施例ではアモルファスセレン膜)上に投影されて、像の濃淡に比例したキャリア(電荷情報)が層内に発生することでキャリアに変換される。   The X-ray imaging apparatus according to the present embodiment performs imaging by irradiating a subject with X-rays. Specifically, an X-ray image transmitted through the subject is projected onto an X-ray conversion layer (in this embodiment, an amorphous selenium film), and carriers (charge information) proportional to the density of the image are generated in the layer. Is converted into a carrier.

X線撮影装置は、図1に示すように、後述するゲートラインGを選択するゲート駆動回路1と、X線変換層23(図2を参照)で変換されたキャリアを蓄積して読み出すことでX線を検出する検出素子用回路2と、その検出素子用回路2で読み出されたキャリアを増幅してアナログ値からディジタル値に変換するアンプ・A/D変換回路3と、アンプ・A/D変換回路3でディジタル値に変換されたキャリアに対して信号処理を行って画像を得る画像処理部4と、これらの回路1〜3や画像処理部4や後述するメモリ部6やモニタ8などを統括制御するコントローラ5と、処理された画像などを記憶するメモリ部6と、入力設定を行う入力部7と、処理された画像などを表示するモニタ8とを備えている。本明細書では、キャリアや画像などの情報を、画像に関する画像情報とする。X線変換層23は、この発明における変換層に相当し、検出素子用回路2は、この発明における蓄積・読み出し回路に相当し、アンプ・A/D変換回路3は、この発明における増幅・アナログ/ディジタル変換回路に相当する。   As shown in FIG. 1, the X-ray imaging apparatus accumulates and reads out carriers converted by a gate drive circuit 1 that selects a gate line G, which will be described later, and an X-ray conversion layer 23 (see FIG. 2). A detection element circuit 2 for detecting X-rays, an amplifier / A / D conversion circuit 3 for amplifying the carrier read by the detection element circuit 2 and converting the analog value into a digital value, and an amplifier / A / An image processing unit 4 that obtains an image by performing signal processing on the carrier converted into a digital value by the D conversion circuit 3, these circuits 1 to 3, the image processing unit 4, a memory unit 6 and a monitor 8, which will be described later, and the like. A controller 5 that performs overall control, a memory unit 6 that stores processed images, an input unit 7 that performs input settings, and a monitor 8 that displays processed images and the like. In this specification, information such as a carrier and an image is image information related to the image. The X-ray conversion layer 23 corresponds to the conversion layer in the present invention, the detection element circuit 2 corresponds to the storage / readout circuit in the present invention, and the amplifier / A / D conversion circuit 3 corresponds to the amplification / analog in the present invention. / Corresponds to a digital conversion circuit.

ゲート駆動回路1は複数のゲートラインGに電気的に接続されている。ゲート駆動回路1から各ゲートラインGに電圧を印加することで、後述する薄膜トランジスタ(TFT)TrをONにして後述するコンデンサCaに蓄積されたキャリアの読み出しを開放し、各ゲートラインGへの電圧を停止する(電圧を−10Vにする)ことで、薄膜トランジスタTrをOFFにしてキャリアの読み出しを遮断する。なお、各ゲートラインGに電圧を印加することでOFFにしてキャリアの読み出しを遮断し、各ゲートラインGへの電圧を停止することでONにしてキャリアの読み出しを開放するように、薄膜トランジスタTrを構成してもよい。   The gate drive circuit 1 is electrically connected to a plurality of gate lines G. By applying a voltage from the gate driving circuit 1 to each gate line G, a thin film transistor (TFT) Tr described later is turned on to release reading of carriers accumulated in a capacitor Ca described later, and the voltage applied to each gate line G Is stopped (the voltage is set to −10 V), and the thin film transistor Tr is turned off to block carrier reading. Note that the thin film transistor Tr is turned off by applying a voltage to each gate line G to cut off carrier reading and stopping the voltage to each gate line G to turn on and release carrier reading. It may be configured.

検出素子用回路2は、2次元状に配列した複数のゲートラインGおよびデータラインDで構成されているとともに、キャリアを蓄積するコンデンサCaおよびそのコンデンサCaに蓄積されたキャリアをON/OFFの切り換えで読み出す薄膜トランジスタTrを2次元状に配列して構成されている。ゲートラインGは、各々の薄膜トランジスタTrのON/OFF切り換えを制御し、かつ各々の薄膜トランジスタTrのゲートに電気的に接続されている。データラインDは、薄膜トランジスタTrの読み出し側に電気的に接続されている。   The detection element circuit 2 includes a plurality of gate lines G and data lines D arranged in a two-dimensional manner, and switches the capacitor Ca that accumulates carriers and the carriers accumulated in the capacitor Ca to ON / OFF. The thin film transistors Tr to be read out are arranged in a two-dimensional manner. The gate line G controls ON / OFF switching of each thin film transistor Tr and is electrically connected to the gate of each thin film transistor Tr. The data line D is electrically connected to the reading side of the thin film transistor Tr.

説明の便宜上、本実施例では、縦・横式2次元マトリックス状配列で10×10個の薄膜トランジスタTrおよびコンデンサCaが形成されているとする。すなわち、ゲートラインGは、10本のゲートラインG1〜G10からなり、データラインDは、10本のデータラインD1〜D10からなる。各ゲートラインG1〜G10は、図1中のX方向に並設された10個の薄膜トランジスタTrのゲートにそれぞれ接続され、各データラインD1〜D10は、図1中のY方向に並設された10個の薄膜トランジスタTrの読み出し側にそれぞれ接続されている。薄膜トランジスタTrの読み出し側とは逆側にはコンデンサCaが電気的に接続されており、薄膜トランジスタTrとコンデンサCaとの個数が一対一に対応する。   For convenience of explanation, in this embodiment, it is assumed that 10 × 10 thin film transistors Tr and capacitors Ca are formed in a vertical and horizontal two-dimensional matrix arrangement. That is, the gate line G is composed of ten gate lines G1 to G10, and the data line D is composed of ten data lines D1 to D10. The gate lines G1 to G10 are respectively connected to the gates of ten thin film transistors Tr arranged in parallel in the X direction in FIG. 1, and the data lines D1 to D10 are arranged in parallel in the Y direction in FIG. Each of the ten thin film transistors Tr is connected to the reading side. A capacitor Ca is electrically connected to the side opposite to the reading side of the thin film transistor Tr, and the number of the thin film transistor Tr and the capacitor Ca corresponds one to one.

また、検出素子用回路2は、図2に示すように、検出素子DUが2次元マトリックス状配列で絶縁基板21にパターン形成されている。すなわち、絶縁基板21の表面に、各種真空蒸着法による薄膜形成技術やフォトリソグラフィ法によるパターン技術を利用して、上述したゲートラインG1〜G10およびデータラインD1〜D10を配線し、薄膜トランジスタTr,コンデンサCa,キャリア収集電極22,X線変換層23,電圧印加電極24を順に積層形成することで構成されている。   In the detection element circuit 2, as shown in FIG. 2, the detection elements DU are patterned on the insulating substrate 21 in a two-dimensional matrix arrangement. That is, the gate lines G1 to G10 and the data lines D1 to D10 described above are wired on the surface of the insulating substrate 21 by using a thin film forming technique by various vacuum deposition methods and a pattern technique by a photolithography method. Ca, the carrier collection electrode 22, the X-ray conversion layer 23, and the voltage application electrode 24 are laminated in order.

X線変換層23は、X線感応型の半導体厚膜で形成されており、本実施例では、非晶質のアモルファスセレン(a−Se)膜で形成されている。X線変換層23は、X線の入射によりX線の情報を電荷情報であるキャリアに変換する。なお、X線変換層23は、X放射線の入射によりキャリアが生成されるX線感応型の物質であれば、アモルファスセレンに限定されない。また、X線以外の放射線(γ線など)を入射して撮像を行う場合には、X線変換層23の替わりに、放射線の入射によりキャリアが生成される放射線感応型の物質を用いてもよい。また、光を入射して撮像を行う場合には、X線変換層23の替わりに、光の入射によりキャリアが生成される光感応型の物質を用いてもよい。   The X-ray conversion layer 23 is formed of an X-ray sensitive semiconductor thick film. In this embodiment, the X-ray conversion layer 23 is formed of an amorphous amorphous selenium (a-Se) film. The X-ray conversion layer 23 converts X-ray information into carriers as charge information by the incidence of X-rays. The X-ray conversion layer 23 is not limited to amorphous selenium as long as it is an X-ray sensitive material in which carriers are generated by the incidence of X radiation. In addition, when imaging is performed by injecting radiation other than X-rays (such as γ-rays), a radiation-sensitive material that generates carriers by the incidence of radiation may be used instead of the X-ray conversion layer 23. Good. Further, when imaging is performed with light incident, instead of the X-ray conversion layer 23, a photosensitive material that generates carriers by the incidence of light may be used.

キャリア収集電極22は、コンデンサCaに電気的に接続されており、X線変換層23で変換されたキャリアを収集してコンデンサCaに蓄積する。このキャリア収集電極22も、薄膜トランジスタTrおよびコンデンサCaと同様に、縦・横式2次元マトリックス状配列で多数個(本実施例では10×10個)形成されている。それらキャリア収集電極22,コンデンサCaおよび薄膜トランジスタTrが各検出素子DUとしてそれぞれ分離形成されている。また、電圧印加電極24は、全検出素子DUの共通電極として全面にわたって形成されている。   The carrier collection electrode 22 is electrically connected to the capacitor Ca, collects the carrier converted by the X-ray conversion layer 23 and accumulates it in the capacitor Ca. Similarly to the thin film transistor Tr and the capacitor Ca, a large number (10 × 10 in this embodiment) of the carrier collection electrodes 22 are formed in a vertical / horizontal two-dimensional matrix arrangement. The carrier collecting electrode 22, the capacitor Ca, and the thin film transistor Tr are separately formed as each detecting element DU. Further, the voltage application electrode 24 is formed over the entire surface as a common electrode of all the detection elements DU.

アンプ・A/D変換回路3は、図3に示すように、キャリアを増幅するアンプ31と、増幅されたキャリアを所定時間だけ一旦蓄積するサンプルホールド32と、サンプルホールド32で読み出された増幅状態のキャリアをアナログ値からディジタル値に変換するA/D変換器33とを備えている。本実施例では、アンプ・A/D変換回路3は、複数(図1では2つ)の回路基板で構成されている。   As shown in FIG. 3, the amplifier / A / D conversion circuit 3 includes an amplifier 31 that amplifies the carrier, a sample hold 32 that temporarily accumulates the amplified carrier for a predetermined time, and an amplification read by the sample hold 32. And an A / D converter 33 for converting the state carrier from an analog value to a digital value. In this embodiment, the amplifier / A / D conversion circuit 3 is composed of a plurality (two in FIG. 1) of circuit boards.

画像処理部4は、アンプ・A/D変換回路3のA/D変換器33でディジタル値に変換されたキャリアに対して各種の信号処理を行って画像を求める。コントローラ5は、回路1〜3や画像処理部4やメモリ部6やモニタ8などを統括制御し、本実施例では最適の読み出し・増幅時間に設定変更する機能をも備えている。画像処理部4およびコントローラ5は、中央演算処理装置(CPU)などで構成されている。コントローラ5は、この発明における時間変更手段に相当する。   The image processing unit 4 performs various signal processing on the carrier converted into a digital value by the A / D converter 33 of the amplifier / A / D conversion circuit 3 to obtain an image. The controller 5 controls the circuits 1 to 3, the image processing unit 4, the memory unit 6, the monitor 8, and the like, and has a function of changing the setting to the optimum reading / amplifying time in this embodiment. The image processing unit 4 and the controller 5 are composed of a central processing unit (CPU) and the like. The controller 5 corresponds to the time changing means in this invention.

メモリ部6は、画像情報などを書き込んで記憶し、コントローラ5からの読み出し指令に応じて画像情報などがメモリ部6から読み出される。メモリ部6は、ROM(Read-only Memory)やRAM(Random-Access Memory)などに代表される記憶媒体などで構成されている。なお、画像情報の書き込みにはRAMが用いられ、例えば制御シーケンスに関するプログラムの読み出しによって制御シーケンスをコントローラ5に実行させる場合には、制御シーケンスに関するプログラムの読み出し専用にはROMが用いられる。本実施例では、後述する撮影モードおよびアンプ・A/D変換回路3の機種を認識すると、テーブルに予め登録された信号レベル差が少なくなる最適のアンプ出力安定待ち時間を、認識した撮影モードおよびアンプ・A/D変換回路3の機種に応じて読み出して、その読み出されたアンプ出力安定待ち時間でキャリアの読み出しを行う制御シーケンスに関するプログラムをメモリ部6に記憶させ、そのプログラムの読み出しによって制御シーケンスをコントローラ5に実行させる。上述したテーブルの具体的な内容については後述する。   The memory unit 6 writes and stores image information and the like, and the image information and the like are read from the memory unit 6 in response to a read command from the controller 5. The memory unit 6 includes a storage medium represented by ROM (Read-only Memory), RAM (Random-Access Memory), and the like. Note that a RAM is used for writing image information. For example, when the controller 5 executes the control sequence by reading a program related to the control sequence, a ROM is used exclusively for reading the program related to the control sequence. In this embodiment, when an imaging mode to be described later and the model of the amplifier / A / D conversion circuit 3 are recognized, an optimum amplifier output stabilization waiting time at which a difference in signal level registered in the table is reduced is recognized. A program related to a control sequence that reads out according to the model of the amplifier / A / D conversion circuit 3 and reads out the carrier with the read amplifier output stabilization waiting time is stored in the memory unit 6 and controlled by reading the program. The sequence is executed by the controller 5. Specific contents of the above-described table will be described later.

入力部7は、マウスやキーボードやジョイスティックやトラックボールやタッチパネルなどに代表されるポインティングデバイス、あるいはボタンやスイッチやレバーなどの入力手段で構成されている。入力部7に入力設定すると、入力設定データがコントローラ5に送り込まれ、入力設定データに基づいて回路1〜3や画像処理部4やメモリ部6やモニタ8などが制御される。   The input unit 7 includes a pointing device represented by a mouse, a keyboard, a joystick, a trackball, a touch panel, or the like, or an input means such as a button, a switch, or a lever. When the input setting is made in the input unit 7, the input setting data is sent to the controller 5, and the circuits 1 to 3, the image processing unit 4, the memory unit 6, the monitor 8, and the like are controlled based on the input setting data.

続いて、本実施例のX線撮影装置の制御シーケンスについて説明する。電圧印加電極24に高電圧(例えば数100V〜数10kV程度)のバイアス電圧VAを印加した状態で、検出対象であるX線を入射させる。 Subsequently, a control sequence of the X-ray imaging apparatus of the present embodiment will be described. While applying a bias voltage V A of the high voltage to the voltage application electrode 24 (for example, several 100V~ number about 10 kV), thereby applying X-rays to be detected.

X線の入射によってX線変換層23でキャリアが生成されて、そのキャリアが電荷情報としてキャリア収集電極22を介してコンデンサCaに蓄積される。ゲート駆動回路1の信号(ここではキャリア)読み出し用の走査信号(すなわちゲート駆動信号)によって、対象となるゲートラインGが選択される。本実施例では、ゲートラインG1,G2,G3,…,G9,G10の順に1つずつ選択されるものとして説明する。また、ゲート駆動回路1からの信号読み出し用の走査信号は、ゲートラインGに電圧(例えば15V程度)を印加する信号である。   Carriers are generated in the X-ray conversion layer 23 by the incidence of X-rays, and the carriers are accumulated in the capacitor Ca through the carrier collection electrode 22 as charge information. A target gate line G is selected by a scanning signal (that is, a gate driving signal) for reading a signal (here, carrier) of the gate driving circuit 1. In the present embodiment, description will be made assuming that gate lines G1, G2, G3,..., G9, G10 are selected one by one in order. The scanning signal for reading signals from the gate driving circuit 1 is a signal for applying a voltage (for example, about 15 V) to the gate line G.

ゲート駆動回路1から対象となるゲートラインGを選択して、選択されたゲートラインGに接続されている各薄膜トランジスタTrが選択指定される。この選択指定で選択指定された薄膜トランジスタTrのゲートに電圧が印加されてON状態となる。その選択指定された各薄膜トランジスタTrに接続されているコンデンサCaから蓄積されたキャリアが、選択指定されてON状態に移行した薄膜トランジスタTrを経由して、データラインDに読み出される。すなわち、選択されたゲートラインGに関する検出素子DUが選択指定されて、その選択指定された検出素子DUのコンデンサCaに蓄積されたキャリアが、データラインDに読み出される。   A target gate line G is selected from the gate drive circuit 1, and each thin film transistor Tr connected to the selected gate line G is selected and designated. A voltage is applied to the gate of the thin film transistor Tr selected and designated by this selection designation to turn on. Carriers accumulated from the capacitors Ca connected to the selected and designated thin film transistors Tr are read out to the data line D via the thin film transistors Tr that have been designated and designated to be turned on. That is, the detection element DU related to the selected gate line G is selected and designated, and carriers accumulated in the capacitor Ca of the selected and designated detection element DU are read out to the data line D.

一方、選択指定された同一のゲートラインGに関する各々の検出素子DUからの読み出し順については、データラインD1〜D10の順に1つずつ選択されて読み出されるものとして説明する。すなわち、データラインDに接続されているアンプ31がリセットされて、さらに薄膜トランジスタTrがON状態(すなわちゲートがON)に移行することで、キャリアがデータラインDに読み出され、アンプ31にて増幅される。   On the other hand, the order of reading from the detection elements DU for the same gate line G selected and designated will be described as being selected and read one by one in the order of the data lines D1 to D10. That is, when the amplifier 31 connected to the data line D is reset and the thin film transistor Tr further shifts to the ON state (that is, the gate is ON), the carrier is read to the data line D and amplified by the amplifier 31. Is done.

つまり、各検出素子DUのアドレス(番地)指定は、ゲート駆動回路1からの信号読み出し用の走査信号と、データラインDに接続されているアンプ31の選択とに基づいて行われる。   That is, the address (address) designation of each detection element DU is performed based on the scanning signal for signal reading from the gate drive circuit 1 and the selection of the amplifier 31 connected to the data line D.

先ず、ゲート駆動回路1からゲートラインG1を選択して、選択されたゲートラインG1に関する検出素子DUが選択指定されて、その選択指定された検出素子DUのコンデンサCaに蓄積されたキャリアが、データラインD1〜D10の順に読み出される。次に、ゲート駆動回路1からゲートラインG2を選択して、同様の手順で、選択されたゲートラインG2に関する検出素子DUが選択指定されて、その選択指定された検出素子DUのコンデンサCaに蓄積されたキャリアが、データラインD1〜D10の順に読み出される。残りのゲートラインGについても同様に順に選択することで、2次元状のキャリアを読み出す。   First, the gate line G1 is selected from the gate driving circuit 1, the detection element DU related to the selected gate line G1 is selected and specified, and the carrier accumulated in the capacitor Ca of the selected and specified detection element DU is the data Read in the order of lines D1 to D10. Next, the gate line G2 is selected from the gate drive circuit 1, and the detection element DU related to the selected gate line G2 is selected and specified in the same procedure, and is stored in the capacitor Ca of the selected detection element DU. The read carriers are read in the order of the data lines D1 to D10. Similarly, the remaining gate lines G are sequentially selected to read out a two-dimensional carrier.

読みだされた各キャリアはアンプ31でそれぞれ増幅されて、サンプルホールド32で一旦蓄積されて、A/D変換器33でアナログ値からディジタル値に変換される。このディジタル値に変換されたキャリアに基づいて、画像処理部4は各種の信号処理を行って、2次元状の画像を得る。得られた2次元状の画像やキャリアなどに代表される画像情報は、コントローラ5を介してメモリ部6に書き込まれて記憶され、必要に応じてコントローラ5を介してメモリ部6から読み出される。また、画像情報は、コントローラ5を介してモニタ8に表示される。   Each read carrier is amplified by an amplifier 31, temporarily stored by a sample hold 32, and converted from an analog value to a digital value by an A / D converter 33. Based on the carrier converted into the digital value, the image processing unit 4 performs various signal processing to obtain a two-dimensional image. The obtained two-dimensional image and image information represented by a carrier are written and stored in the memory unit 6 via the controller 5 and are read from the memory unit 6 via the controller 5 as necessary. The image information is displayed on the monitor 8 via the controller 5.

なお、図1に示すように複数(図1では2つ)の回路基板でアンプ・A/D変換回路3が構成されている場合には、各アンプ・A/D変換回路3でキャリアの信号レベル(輝度)差が生じるときがある。また、撮影の態様を示すある撮影モードで各アンプ・A/D変換回路3で信号レベル差が生じなかったとしても、別の撮影モードで各アンプ・A/D変換回路3で信号レベル差が生じる場合がある。これは、アンプ・A/D変換回路3を複数の回路基板に分けることで、アンプ・A/D変換回路3のアンプ31やA/D変換器33に供給する電源(図示省略)の高周波特性(瞬時電流に対する応答特性)がアンプ・A/D変換回路3ごとに異なってしまい、キャリアをディジタル値に変換しても異なった値となることに起因する。   As shown in FIG. 1, when the amplifier / A / D conversion circuit 3 is configured by a plurality of (two in FIG. 1) circuit boards, carrier signals are transmitted by each amplifier / A / D conversion circuit 3. There may be a level (luminance) difference. Further, even if there is no signal level difference in each amplifier / A / D conversion circuit 3 in a certain shooting mode indicating the mode of shooting, the signal level difference is different in each amplifier / A / D conversion circuit 3 in another shooting mode. May occur. This is because the amplifier / A / D conversion circuit 3 is divided into a plurality of circuit boards, whereby the high frequency characteristics of the power supply (not shown) supplied to the amplifier 31 and the A / D converter 33 of the amplifier / A / D conversion circuit 3 are obtained. This is because (the response characteristic with respect to the instantaneous current) differs for each amplifier / A / D conversion circuit 3, and even if the carrier is converted into a digital value, the value becomes different.

そこで、本実施例では、図4に示すようにキャリアの読み出し開始から増幅までの時間である読み出し・増幅時間を設定変更する。本実施例では、読み出し・増幅時間を撮影モードごとに設定変更するとともに、各アンプ・A/D変換回路3ごとに設定変更する。図4(a)は、各撮影モードにおける読み出し間隔のタイミングチャートであって、図4(b)は、読み出し間隔を細分化したタイミングチャートである。   Therefore, in this embodiment, as shown in FIG. 4, the read / amplification time, which is the time from the start of reading of the carrier to the amplification, is changed. In this embodiment, the setting of the readout / amplification time is changed for each imaging mode, and the setting is changed for each amplifier / A / D conversion circuit 3. FIG. 4A is a timing chart of the reading interval in each photographing mode, and FIG. 4B is a timing chart obtained by subdividing the reading interval.

なお、撮影の態様を示す撮影モードとしては、フレームレートが短い撮影の態様を示す高速撮影モードや、フレームレートが長い撮影の態様を示す低速撮影モードなどがある。高速撮影モードは、所定の領域のみを部分的に読み出して撮影を行うモードである部分読み出しモードや、ゲートラインGを2本以上に同時に選択して撮影を行うモードなどがある。また、低速撮影モードでは、全体の領域をゲートラインGごとに切り換えて選択して撮影を行うモードである全体読み出しモードなどがある。本実施例では、図4(a)に示すように、高速撮影モードとして部分読み出しモードを例に採って説明するとともに、低速撮影モードとして全体読み出しモードを例に採って説明する。   Note that the shooting mode indicating the shooting mode includes a high-speed shooting mode indicating a shooting mode with a short frame rate and a low-speed shooting mode indicating a shooting mode with a long frame rate. The high-speed shooting mode includes a partial reading mode that is a mode in which only a predetermined area is partially read and shooting is performed, and a mode in which shooting is performed by simultaneously selecting two or more gate lines G. In addition, the low-speed shooting mode includes an entire reading mode in which the entire area is switched and selected for each gate line G to perform shooting. In the present embodiment, as shown in FIG. 4A, the partial readout mode will be described as an example as the high-speed shooting mode, and the entire readout mode will be described as an example as the low-speed shooting mode.

図4(a)において、部分読み出しモードでは、画面上の上半分、すなわちゲートラインG1〜G5までの5本のラインのみを読み出すとする。すると、全体読み出しモードにおいてゲートラインG5まで読み出している間に、部分読み出しモードではゲートラインG5での読み出しの時点でフレームの読み出しが終了する。したがって、全体読み出しモードでゲートラインG5での読み出しからゲートラインG10での読み出しに相当するフレームの読み出しが終了するまでに、部分読み出しモードでは次のフレームにおけるゲートラインの読み出しが始まる。   In FIG. 4A, in the partial read mode, it is assumed that only the upper half of the screen, that is, only five lines from the gate lines G1 to G5 are read. Then, while reading to the gate line G5 in the entire reading mode, reading of the frame is completed at the time of reading on the gate line G5 in the partial reading mode. Therefore, in the partial reading mode, reading of the gate line in the next frame starts from the reading on the gate line G5 in the entire reading mode until the reading of the frame corresponding to the reading on the gate line G10 is completed.

また、両モードとも、フレーム同期信号に同期してフレームの読み出しが開始されるので、フレーム同期信号を部分読み出しモードでのフレームの読み出しの開始に合わせると、各フレーム同期信号と部分読み出しモードでのフレームの読み出しの開始とが一対一で対応し、フレーム同期信号の2回分と全体読み出しモードでのフレームの読み出しの開始とが対応する。したがって、図4(a)では、部分読み出しモードでのフレームレートは全体読み出しモードでのフレームレートの半分になる。   In both modes, frame readout starts in synchronization with the frame synchronization signal. Therefore, when the frame synchronization signal is set to the start of frame readout in the partial readout mode, each frame synchronization signal and partial readout mode There is a one-to-one correspondence with the start of frame reading, and two frame synchronization signals correspond to the start of frame reading in the overall reading mode. Therefore, in FIG. 4A, the frame rate in the partial read mode is half of the frame rate in the full read mode.

読み出し間隔は、ゲートラインGの1本分のキャリアを読み出す時間の間隔である。本明細書では、読み出し間隔は、図4(b)に示すようなタイミングチャートに細分化され、選択の対象であるゲートラインGにおけるアンプ31でのアンプリセット開始から、次に選択されるゲートラインGにおけるアンプ31でのアンプリセット開始までの間隔を示す。さらに、キャリアの読み出し開始から増幅までの時間である読み出し・増幅時間は、薄膜トランジスタTrのゲートがON状態に移行してから、アンプ出力ホールドがONになるまでの時間を示す。   The read interval is a time interval for reading one carrier of the gate line G. In this specification, the readout interval is subdivided into timing charts as shown in FIG. 4B, and the gate line selected next from the start of the amplifier reset in the amplifier 31 in the gate line G to be selected. The interval until the amplifier reset start in the amplifier 31 in G is shown. Further, the read / amplification time, which is the time from the start of carrier read to amplification, indicates the time from when the gate of the thin film transistor Tr shifts to the ON state until the amplifier output hold is turned ON.

具体的には、図4(b)に示すように、アンプリセットが終了するのと同時に、ゲートラインGを選択して薄膜トランジスタTrのゲートがON状態に移行する。この移行によりゲートラインGに関する各々の検出素子DUからのキャリアの読み出しが行われる。薄膜トランジスタTrのゲートがOFF状態に移行した後に、アンプリセット開始からアンプ31の出力が安定するまでの時間、より正確に述べると薄膜トランジスタTrのゲートがOFF状態に移行してからアンプ31の出力が安定するまでの時間であるアンプ出力安定待ち時間が経過した後に、アンプ出力ホールドをONにする。アンプ出力ホールドをOFFにした後にA/D変換器33をONにしてアナログ値からディジタル値に変換される。   Specifically, as shown in FIG. 4B, simultaneously with the completion of the amplifier reset, the gate line G is selected and the gate of the thin film transistor Tr shifts to the ON state. By this transition, the carrier is read from each detection element DU regarding the gate line G. After the gate of the thin film transistor Tr shifts to the OFF state, the time from the start of amplifier reset until the output of the amplifier 31 stabilizes, more precisely, the output of the amplifier 31 stabilizes after the gate of the thin film transistor Tr shifts to the OFF state. The amplifier output hold is turned ON after the amplifier output stabilization waiting time, which is the time to start, elapses. After the amplifier output hold is turned off, the A / D converter 33 is turned on to convert the analog value into a digital value.

本実施例では、図4(b)に示すアンプリセットの時間(開始/終了)、ゲートONの時間(ON/OFF)、アンプ出力ホールドの時間(ON/OFF)およびA/D変換の変換時間(ON/OFF)のタイミングについては、コントローラ5によって変更可能になるように、ゲート駆動回路1、検出素子用回路2、アンプ・A/D変換回路3およびコントローラ5は構成されている。本実施例では、上述したように、読み出し・増幅時間を撮影モードおよび各アンプ・A/D変換回路3ごとに設定変更するために、上述したアンプ出力安定待ち時間を撮影モードおよび各アンプ・A/D変換回路3ごとに変更する。   In this embodiment, the amplifier reset time (start / end), gate ON time (ON / OFF), amplifier output hold time (ON / OFF) and A / D conversion time shown in FIG. The (ON / OFF) timing is configured so that the controller 5 can change the timing, the gate drive circuit 1, the detection element circuit 2, the amplifier / A / D conversion circuit 3, and the controller 5. In the present embodiment, as described above, in order to change the readout / amplification time for each shooting mode and each amplifier / A / D conversion circuit 3, the above-described amplifier output stabilization wait time is set to the shooting mode and each amplifier / A. Change for each / D conversion circuit 3.

より具体的に説明すると、メモリ部6にテーブルを記憶させ、そのテーブルはアンプ出力安定待ち時間と各アンプ・A/D変換回路3で生じる信号レベル差とを対応付けて作成されており、経験則や予め求められた実験データに基づいて信号レベル差が少なくなる最適のアンプ出力安定待ち時間が、撮影モードおよび各アンプ・A/D変換回路3ごとにテーブルに登録されている。なお、『信号レベル差が少なくなる最適のアンプ出力安定待ち時間』とは、必ずしもアンプ出力安定待ち時間と信号レベル差とを対応付けた複数の候補のうちの最小の信号レベル差におけるアンプ出力安定待ち時間である必要はなく、最小でなくとも許容の範囲内の信号レベル差であれば、その信号レベル差におけるアンプ出力安定待ち時間をオペレータが予め選択しておいて、そのアンプ出力安定待ち時間をテーブルに登録してもよい。また、許容の範囲内として0から所定値までの範囲内に設定し、その範囲内に信号レベル差が収まれば、収まった各信号レベル差におけるアンプ出力安定待ち時間の中から1つのアンプ出力安定待ち時間を無作為に選択して、そのアンプ出力安定待ち時間をテーブルに登録してもよい。アンプ出力安定待ち時間は、読み出し・増幅時間が13μsec以上で17μsec以下の範囲に収まるように設定するのが好ましい。   More specifically, a table is stored in the memory unit 6, and the table is created by associating the amplifier output stabilization waiting time with the signal level difference generated in each amplifier / A / D conversion circuit 3. The optimum amplifier output stabilization waiting time in which the signal level difference is reduced based on the rule and the experimental data obtained in advance is registered in the table for each imaging mode and each amplifier / A / D conversion circuit 3. The “optimum amplifier output stabilization wait time that reduces the signal level difference” is not necessarily the amplifier output stabilization at the minimum signal level difference among multiple candidates that associate the amplifier output stabilization wait time with the signal level difference. There is no need for the waiting time. If the signal level difference is within the allowable range even if it is not the minimum, the amplifier output stabilization waiting time for the signal level difference is selected in advance by the operator, and the amplifier output stabilization waiting time is selected. May be registered in the table. Moreover, if the signal level difference is set within the allowable range from 0 to a predetermined value, and if the signal level difference falls within the range, one amplifier output stability is stabilized from the amplifier output stabilization waiting time at each signal level difference. The waiting time may be selected at random, and the amplifier output stabilization waiting time may be registered in the table. The amplifier output stabilization wait time is preferably set so that the read / amplification time is within the range of 13 μsec to 17 μsec.

そして、撮影モードおよびアンプ・A/D変換回路3の機種を認識すると、テーブルに予め登録された信号レベル差が少なくなる最適のアンプ出力安定待ち時間を、認識した撮影モードおよびアンプ・A/D変換回路3の機種に応じて読み出して、その読み出されたアンプ出力安定待ち時間でキャリアの読み出しを行う制御シーケンスに関するプログラムをメモリ部6から読み出すことによって制御シーケンスをコントローラ5に実行させる。   When the photographing mode and the model of the amplifier / A / D converter circuit 3 are recognized, the optimum amplifier output stabilization waiting time at which the difference in signal level registered in the table is reduced is determined as the recognized photographing mode and amplifier / A / D. The controller 5 executes the control sequence by reading out from the memory unit 6 a program related to the control sequence that reads out according to the model of the conversion circuit 3 and reads out the carrier with the read amplifier output stabilization waiting time.

アンプ出力安定待ち時間を、図4(b)に示すように変更すると、それに伴ってアンプ出力ホールドがONになる時間も変更し、その結果、薄膜トランジスタTrのゲートがON状態に移行してから、アンプ出力ホールドがONになるまでの時間、すなわち読み出し・増幅時間も変更する。   When the amplifier output stabilization waiting time is changed as shown in FIG. 4B, the time during which the amplifier output hold is turned on is also changed. As a result, after the gate of the thin film transistor Tr is turned on, The time until the amplifier output hold is turned on, that is, the readout / amplification time is also changed.

上述した本実施例に係るX線撮影装置によれば、アンプ・A/D変換回路3が複数(図1では2つ)の回路基板で構成されている場合に、各アンプ・A/D変換回路3で生じるキャリア(電荷情報)の信号レベル差をコントローラ5によって低減させる。すなわち、コントローラ5は、キャリアの読み出し開始から増幅までの時間である読み出し・増幅時間と上述した信号レベル差とを対応付けて、その信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更する。その結果、各アンプ・A/D変換回路3の特性が互いに異なったとしても、読み出し・増幅時間を操作することで各アンプ・A/D変換回路3ごとに信号レベルの量を制御することができ、信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更することで、信号レベル差を低減させることができる。   According to the X-ray imaging apparatus according to this embodiment described above, when the amplifier / A / D conversion circuit 3 is composed of a plurality of (two in FIG. 1) circuit boards, each amplifier / A / D conversion is performed. The controller 5 reduces the signal level difference of carriers (charge information) generated in the circuit 3. That is, the controller 5 associates the readout / amplification time, which is the time from the start of carrier readout to amplification, with the signal level difference described above, and changes the setting to the optimum readout / amplification time at which the signal level difference is reduced. . As a result, even if the characteristics of each amplifier / A / D conversion circuit 3 are different from each other, the amount of signal level can be controlled for each amplifier / A / D conversion circuit 3 by manipulating the readout / amplification time. The signal level difference can be reduced by changing the setting to the optimum read / amplification time that reduces the signal level difference.

本実施例では、読み出し・増幅時間が撮影の態様を示す撮影モード(本実施例では部分読み出しモードおよび全体読み出しモード)ごとに設定変更できるようにコントローラ5を構成している。このように構成することで、同じ回路基板のアンプ・A/D変換回路3であって撮影モードごとにアンプ・A/D変換回路3の特性が異なる場合でも、読み出し・増幅時間を操作することで撮影モードごとに信号レベルの量を制御することができ、信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更することで、信号レベル差を低減させることができる。   In this embodiment, the controller 5 is configured so that the setting can be changed for each shooting mode (partial reading mode and whole reading mode in this embodiment) in which the readout / amplification time indicates the mode of shooting. With this configuration, even when the amplifier / A / D conversion circuit 3 is on the same circuit board and the characteristics of the amplifier / A / D conversion circuit 3 are different for each photographing mode, the read / amplification time can be manipulated. Thus, the amount of signal level can be controlled for each shooting mode, and the signal level difference can be reduced by changing the setting to the optimum readout / amplification time that reduces the signal level difference.

また、本実施例では、読み出し・増幅時間が各々のアンプ・A/D変換回路3ごとに設定変更できるようにコントローラ5を構成している。このように構成することで、アンプ・A/D変換回路3の特性が互いに異なったとしても、読み出し・増幅時間を操作することでアンプ・A/D変換回路3ごとに信号レベルの量を制御することができ、信号レベル差が少なくなる最適の読み出し・増幅時間に設定変更することで、信号レベル差を低減させることができる。   In this embodiment, the controller 5 is configured so that the read / amplification time can be changed for each amplifier / A / D conversion circuit 3. With this configuration, even if the characteristics of the amplifier / A / D conversion circuit 3 are different from each other, the amount of signal level is controlled for each amplifier / A / D conversion circuit 3 by manipulating the readout / amplification time. The signal level difference can be reduced by changing the setting to the optimum read / amplification time that reduces the signal level difference.

なお、読み出し・増幅時間は、従来では18μsec程度であったが、この時間では信号レベル差が生じることがわかった。そこで、読み出し・増幅時間と信号レベル差とを対応付けた結果、好ましい読み出し・増幅時間は13μsec以上で17μsec以下の範囲であることがわかった。   The read / amplification time is conventionally about 18 μsec, but it has been found that a signal level difference occurs at this time. Therefore, as a result of associating the read / amplification time with the signal level difference, it was found that the preferable read / amplification time is in the range of 13 μsec or more and 17 μsec or less.

この発明は、上記実施形態に限られることはなく、下記のように変形実施することができる。   The present invention is not limited to the above-described embodiment, and can be modified as follows.

(1)上述した実施例では、図1に示すようなX線撮影装置を例に採って説明したが、この発明は、例えばC型アームに配設されたX線透視撮影装置にも適用してもよい。また、この発明は、X線CT装置にも適用してもよい。   (1) In the above-described embodiment, the X-ray imaging apparatus as shown in FIG. 1 has been described as an example. However, the present invention is also applicable to an X-ray fluoroscopic imaging apparatus disposed on a C-type arm, for example. May be. The present invention may also be applied to an X-ray CT apparatus.

(2)上述した実施例では、入射したX線に代表される放射線をX線変換層(変換層)によって電荷情報に直接に変換した、「直接変換型」の検出素子用回路をこの発明は適用したが、入射した放射線をシンチレータなどの変換層によって光に変換し、光感応型の物質で形成された変換層によってその光を電荷情報に変換する「間接変換型」の検出素子用回路をこの発明は適用してもよい。   (2) In the embodiment described above, the present invention provides a “direct conversion type” detection element circuit in which radiation represented by incident X-rays is directly converted into charge information by an X-ray conversion layer (conversion layer). Although applied, an indirect conversion type detection element circuit that converts incident radiation into light by a conversion layer such as a scintillator and converts the light into charge information by a conversion layer formed of a photosensitive material The present invention may be applied.

(3)上述した実施例では、X線を検出するための検出素子用回路を例に採って説明したが、この発明は、ECT(Emission Computed Tomography)装置のように放射性同位元素(RI)を投与された被検体から放射されるγ線を検出するための検出素子用回路に例示されるように、放射線を検出する検出素子用回路であれば特に限定されない。同様に、この発明は、上述したECT装置に例示されるように、放射線の入射により撮像を行う装置であれば特に限定されない。   (3) In the above-described embodiment, the detection element circuit for detecting X-rays has been described as an example. However, the present invention uses a radioisotope (RI) as in an ECT (Emission Computed Tomography) apparatus. The detection element circuit is not particularly limited as long as it is a detection element circuit for detecting radiation, as exemplified by a detection element circuit for detecting γ-rays emitted from an administered subject. Similarly, the present invention is not particularly limited as long as it is an apparatus that performs imaging by incidence of radiation, as exemplified by the above-described ECT apparatus.

(4)上述した実施例では、X線などに代表される放射線撮像を例に採って説明したが、この発明は、光の入射により撮像を行う装置にも適用することができる。   (4) In the above-described embodiments, radiation imaging represented by X-rays and the like has been described as an example, but the present invention can also be applied to an apparatus that performs imaging by incidence of light.

(5)上述した実施例では、撮影モードは、高速撮影モードおよび低速撮影モードであったが、それ以外の撮影モードについても適用することができる。また、高速撮影モードとして部分読み出しモードを例に採って説明するとともに、低速撮影モードとして全体読み出しモードを例に採って説明したが、実施例のモードに限定されない。例えば、高速撮影モードとしては、ゲートラインGを2本以上に同時に選択して撮影を行うモードがあるが、このようにゲートラインGを2本以上に同時に選択して撮影を行うモードにも適用することができる。   (5) In the above-described embodiments, the shooting modes are the high-speed shooting mode and the low-speed shooting mode, but the present invention can also be applied to other shooting modes. In addition, the partial readout mode has been described as an example of the high-speed shooting mode and the entire readout mode has been described as an example of the low-speed shooting mode. However, the mode is not limited to the mode of the embodiment. For example, as a high-speed shooting mode, there is a mode in which shooting is performed by simultaneously selecting two or more gate lines G, but this is also applied to a mode in which shooting is performed by simultaneously selecting two or more gate lines G. can do.

(6)上述した実施例では、撮影モードおよびアンプ・A/D変換回路3の機種を認識すると、テーブルに予め登録された信号レベル差が少なくなる最適のアンプ出力安定待ち時間を、認識した撮影モードおよびアンプ・A/D変換回路3の機種に応じて読み出して、その読み出されたアンプ出力安定待ち時間でキャリアの読み出しを行う制御シーケンスに関するプログラムをメモリ部6に記憶させ、そのプログラムの読み出しによって制御シーケンスをコントローラ5に実行させることで、コントローラ5に最適の読み出し・増幅時間に設定変更する機能を備えたが、この形態に限定されない。例えば、最適のアンプ出力安定待ち時間を入力部7(図1を参照)に入力設定し、最適のアンプ出力安定待ち時間に関する入力設定データをコントローラ5に送り込むことで、コントローラ5に最適の読み出し・増幅時間に設定変更する機能を備えてもよい。   (6) In the above-described embodiment, when the photographing mode and the model of the amplifier / A / D conversion circuit 3 are recognized, the optimum amplifier output stabilization waiting time in which the signal level difference registered in the table is reduced is recognized. A program related to the control sequence for reading out the carrier according to the mode and the model of the amplifier / A / D conversion circuit 3 and reading the carrier with the read amplifier output stabilization waiting time is stored in the memory unit 6 and the program is read. By having the controller 5 execute the control sequence according to the above, the controller 5 has a function of changing the setting to the optimum readout / amplification time. For example, an optimum amplifier output stabilization wait time is input and set in the input unit 7 (see FIG. 1), and input setting data relating to the optimum amplifier output stabilization wait time is sent to the controller 5, so A function of changing the setting for the amplification time may be provided.

(7)上述した実施例では、撮影モードおよびアンプ・A/D変換回路3ごとに読み出し・増幅時間を設定変更したが、撮影モードに依存して各アンプ・A/D変換回路3で信号レベル差が生じない場合には、アンプ・A/D変換回路3ごとに読み出し・増幅時間を設定変更してもよい。また、ある撮影モードで各アンプ・A/D変換回路3で信号レベル差が生じない場合には、その撮影モードではアンプ・A/D変換回路3ごとに読み出し・増幅時間を設定変更せずに、読み出し・増幅時間を統一して設定変更すればよい。   (7) In the above-described embodiment, the readout / amplification time setting is changed for each shooting mode and the amplifier / A / D conversion circuit 3. However, depending on the shooting mode, each amplifier / A / D conversion circuit 3 has a signal level. If there is no difference, the read / amplification time may be set and changed for each amplifier / A / D conversion circuit 3. If there is no signal level difference in each amplifier / A / D conversion circuit 3 in a certain shooting mode, the readout / amplification time is not changed for each amplifier / A / D conversion circuit 3 in that shooting mode. The reading and amplification time can be unified and changed.

(8)上述した実施例では、最適な読み出し・増幅時間を13μsec以上で17μsec以下の範囲で設定したが、この範囲に限定されない。回路の種類に応じて読み出し・増幅時間が変更になる場合には、最適な読み出し・増幅時間もそれに合わせて適宜変更すればよい。   (8) In the above-described embodiment, the optimum readout / amplification time is set in the range of 13 μsec or more and 17 μsec or less, but is not limited to this range. When the readout / amplification time is changed according to the type of circuit, the optimum readout / amplification time may be appropriately changed accordingly.

(9)上述した実施例では、アンプ出力安定待ち時間を変更することで読み出し・増幅時間を変更したが(図4を参照)、キャリアの読み出し開始から増幅までの時間であれば、アンプ出力安定待ち時間の変更に限定されない。例えば、アンプ出力安定待ち時間以外で図4のタイミングチャートのタイミングを変更する場合には、図5に示すように、ゲートONの時間(ON/OFF)を変更して、ゲートOFFになる時間をずらして、それに伴ってアンプ出力ホールドがONになるまでの時間をずらすことで、読み出し・増幅時間を変更してもよい。また、アンプ出力安定待ち時間およびゲートONの時間の両方を変更して、読み出し・増幅時間を変更してもよい。   (9) In the above-described embodiment, the read / amplification time is changed by changing the amplifier output stabilization wait time (see FIG. 4). It is not limited to changing the waiting time. For example, when changing the timing of the timing chart of FIG. 4 other than the amplifier output stabilization waiting time, the gate ON time (ON / OFF) is changed as shown in FIG. The read / amplification time may be changed by shifting the time until the amplifier output hold is turned on. Further, the read / amplification time may be changed by changing both the amplifier output stabilization waiting time and the gate ON time.

実施例に係るX線撮影装置の概略ブロック図である。1 is a schematic block diagram of an X-ray imaging apparatus according to an embodiment. X線撮影装置のX線変換層周辺の概略断面図である。1 is a schematic cross-sectional view around an X-ray conversion layer of an X-ray imaging apparatus. X線撮影装置のアンプ・A/D変換回路内のデータの流れを模式化した概略ブロック図である。FIG. 2 is a schematic block diagram schematically illustrating the flow of data in an amplifier / A / D conversion circuit of an X-ray imaging apparatus. (a)は、実施例に係る各撮影モードにおける読み出し間隔のタイミングチャートであって、(b)は、読み出し間隔を細分化したタイミングチャートである。(A) is a timing chart of the reading interval in each photographing mode according to the embodiment, and (b) is a timing chart obtained by subdividing the reading interval. 変形例に係る読み出し間隔を細分化したタイミングチャートである。It is a timing chart which subdivided the read-out interval concerning a modification. 従来のX線撮影装置の概略ブロック図である。It is a schematic block diagram of the conventional X-ray imaging apparatus. 従来のX線撮影装置の概略ブロック図である。It is a schematic block diagram of the conventional X-ray imaging apparatus.

符号の説明Explanation of symbols

2 … 検出素子用回路
23 … X線変換層
3 … アンプ・A/D変換回路
5 … コントローラ
2 ... Detection element circuit 23 ... X-ray conversion layer 3 ... Amplifier / A / D conversion circuit 5 ... Controller

Claims (4)

光または放射線の入射により前記光または放射線の情報を電荷情報に変換する変換層と、その変換層で変換された電荷情報を蓄積して読み出す蓄積・読み出し回路と、その蓄積・読み出し回路で読み出された電荷情報を増幅してアナログ値からディジタル値に変換する増幅・アナログ/ディジタル変換回路とを備え、その増幅・アナログ/ディジタル変換回路を複数の回路基板で構成し、ディジタル値に変換された電荷情報に基づいて画像を得る撮像装置であって、電荷情報の読み出し開始から増幅までの時間である読み出し・増幅時間と、各回路基板で生じる電荷情報の信号レベル差とを対応付けて、その信号レベル差が少なくなる最適の前記読み出し・増幅時間に設定変更する時間変更手段を備えることを特徴とする撮像装置。   A conversion layer that converts light or radiation information into charge information by the incidence of light or radiation, a storage / read circuit that stores and reads out charge information converted by the conversion layer, and a read / write circuit that reads the charge information Amplification / analog / digital conversion circuit that amplifies the converted charge information and converts the analog value into a digital value, and the amplification / analog / digital conversion circuit is composed of a plurality of circuit boards and converted into digital values. An imaging device that obtains an image based on charge information, and correlates a read / amplification time, which is a time from the start of reading of charge information to amplification, and a signal level difference of charge information generated in each circuit board. An image pickup apparatus, comprising: time changing means for changing the setting to the optimum readout / amplification time in which a signal level difference is reduced. 請求項1に記載の撮像装置において、前記読み出し・増幅時間が撮影の態様を示す撮影モードごとに設定変更できるように前記時間変更手段を構成することを特徴とする撮像装置。   The imaging apparatus according to claim 1, wherein the time changing unit is configured so that the readout / amplification time can be set and changed for each imaging mode indicating a mode of imaging. 請求項1または請求項2に記載の撮像装置において、前記読み出し・増幅時間が各々の前記回路基板ごとに設定変更できるように前記時間変更手段を構成することを特徴とする撮像装置。   3. The imaging apparatus according to claim 1, wherein the time changing means is configured so that the setting of the readout / amplification time can be changed for each of the circuit boards. 請求項1から請求項3に記載の撮像装置において、前記読み出し・増幅時間が13μsec以上で17μsec以下の範囲であることを特徴とする撮像装置。
4. The imaging apparatus according to claim 1, wherein the readout / amplification time is in a range of 13 μsec to 17 μsec. 5.
JP2005126820A 2005-04-25 2005-04-25 Imaging device Expired - Lifetime JP4434067B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005126820A JP4434067B2 (en) 2005-04-25 2005-04-25 Imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005126820A JP4434067B2 (en) 2005-04-25 2005-04-25 Imaging device

Publications (2)

Publication Number Publication Date
JP2006304211A JP2006304211A (en) 2006-11-02
JP4434067B2 true JP4434067B2 (en) 2010-03-17

Family

ID=37471928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005126820A Expired - Lifetime JP4434067B2 (en) 2005-04-25 2005-04-25 Imaging device

Country Status (1)

Country Link
JP (1) JP4434067B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034663A (en) * 2008-07-25 2010-02-12 Shimadzu Corp Imaging device
JP2010034661A (en) * 2008-07-25 2010-02-12 Shimadzu Corp Imaging device
JP5273153B2 (en) * 2008-10-15 2013-08-28 株式会社島津製作所 Imaging device

Also Published As

Publication number Publication date
JP2006304211A (en) 2006-11-02

Similar Documents

Publication Publication Date Title
EP1179741B1 (en) Image sensing apparatus
JP5159161B2 (en) Radiation imaging apparatus, radiation imaging system and control method thereof
JP4533010B2 (en) Radiation imaging apparatus, radiation imaging method, and radiation imaging system
JP5583191B2 (en) Radiation image detection apparatus and operation method thereof
JP2009121848A (en) Radiation imaging apparatus, driving method thereof, and program
JP5273153B2 (en) Imaging device
JP4434067B2 (en) Imaging device
JP4513648B2 (en) Imaging device
JP5895032B2 (en) Radiation image detection apparatus and operation method thereof
JP2006304210A (en) Imaging device
KR101141378B1 (en) Imager
JP2004023654A (en) Radiation imaging apparatus and radiation imaging method
JP2006304213A (en) Imaging device
JP2006267093A (en) Radiation imaging apparatus, radiation imaging system, and control method thereof
JP2009279201A (en) Radiographic apparatus
JP4968364B2 (en) Imaging device
JP5299000B2 (en) Radiography equipment
JP2006304212A (en) Imaging device
JP4618091B2 (en) Imaging device
JP4447943B2 (en) Radiation imaging apparatus and control method thereof
JP2010034663A (en) Imaging device
JP2010034662A (en) Imaging device
JP2006319414A (en) Light or radiation detector and light or radiation imaging apparatus provided with the same
JP4905460B2 (en) Imaging device
JP4985580B2 (en) Imaging device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091124

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091221

R151 Written notification of patent or utility model registration

Ref document number: 4434067

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130108

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140108

Year of fee payment: 4

EXPY Cancellation because of completion of term