JP4436588B2 - 半導体実装モジュール - Google Patents
半導体実装モジュール Download PDFInfo
- Publication number
- JP4436588B2 JP4436588B2 JP2002085281A JP2002085281A JP4436588B2 JP 4436588 B2 JP4436588 B2 JP 4436588B2 JP 2002085281 A JP2002085281 A JP 2002085281A JP 2002085281 A JP2002085281 A JP 2002085281A JP 4436588 B2 JP4436588 B2 JP 4436588B2
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- semiconductor chip
- electrode
- mounting substrate
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は各種電子機器に利用される半導体実装モジュールに関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴いベアチップタイプの半導体チップを実装した半導体実装モジュールの開発が盛んに行われている。特に電子機器の小型化に有利なフェイスダウン実装が多く採用される中で、インライン実装が可能で短時間実装が可能なＡＣＦ（Ａnisotropic Ｃonductive Ｆilm）実装に代表される熱硬化性樹脂を用いた実装形態が注目されている。
【０００３】
図３（ａ），（ｂ）に一般的な熱硬化性樹脂による半導体チップを実装した半導体実装モジュールの要部平面図と要部断面図を示す。半導体実装モジュールの小型化のために、実装基板1の片面には、ベアチップタイプの半導体チップ２を実装し、他面にはセラミック電子部品、抵抗、コンデンサなどのチップ状電子部品３を実装する両面実装形態が採用され、実装基板１の片面には半導体チップ２を実装する電極４が、他面にはチップ状電子部品３を実装する電極５が設けられるが、これらの電極４，５は対向位置関係を配慮されずに設計される場合が殆どである。
【０００４】
また、上記電極４，５は実装基板１の基材の表面に金属板を貼付け、フォトリソ工法などでパターニングする方法や、基材の表面に金属膜を転写したり印刷してパターン形成した後焼成することによって固化する方法が用いられるため、基材の両面に電極４，５が突出して設けられた構成となっている。
【０００５】
熱硬化性樹脂を用いた半導体チップ２の実装基板１への実装は図４（ａ），（ｂ）に示すようにして行われている。すなわち、図４（ａ）に示すように実装基板１の電極４を形成した部分上に熱硬化性樹脂６を設け、実装面に複数のバンプ７を設けた半導体チップ２を位置合せし、続いて図４（ｂ）に示すように半導体チップ２の上面に加熱加圧ツール８を押し当て、半導体チップ２に圧力と熱を加えることにより半導体チップ２のバンプ７を電極４に押付け、熱硬化性樹脂６を硬化させて実装基板１への半導体チップ２の実装を行っている。この熱硬化性樹脂６の硬化時には半導体チップ２を実装基板１側に引付ける力が働き、半導体チップ２のバンプ７と実装基板１の電極４との接続の信頼性をより向上させている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような半導体チップ２の実装においては、実装基板１の剛性や電極４に対する電極５の形成位置が接続の信頼性に大きな影響を与えることになる。
【０００７】
すなわち、図５（ａ），（ｂ）に示すように実装基板１の半導体チップ２を実装する片面と対向する他面で半導体チップ２側から透過して見た場合に、バンプ７の位置する部分で電極５が存在する部分と存在しない部分があると、図５（ａ）に示すように加熱加圧ツール８で加圧すると電極５の存在しない部分が沈みこみ、図５（ｂ）に示すように実装後加熱加圧ツール８による加圧を解放すると実装基板１のスプリングバックにより実装基板１の電極５の存在する部分に対応する半導体チップ２のバンプ７が持ち上げられてバンプ７と電極４との間に隙間が形成され接続が破壊されてしまうという接続信頼性の劣化が発生してしまう問題があった。
【０００８】
本発明は以上のような従来の欠点を除去し、半導体チップの実装面と異なる面に形成する電極の位置に工夫を加えることにより接続の信頼性の高い半導体実装モジュールを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は以下のように構成されている。
【００１０】
上記課題を解決するために本発明の請求項１に記載の発明は、少なくとも両面に半導体チップやチップ状電子部品を実装する電極を有する実装基板と、実装面の四辺の近くに実装基板の電極に接続される複数のバンプを設けた半導体チップとを備え、上記実装基板の半導体チップの実装面と異なる面に半導体チップの四隅近傍のバンプに対応する電極を設け、この電極の少なくとも１つ以上が前記半導体チップの二辺に沿う形状であるとともに、前記半導体チップの端面から前記バンプの配列方向に対して０．５ｍｍ以上の長さを持つ構成であり、この構成とすることにより半導体チップが加圧実装されても実装基板が大きく変形せず、接続の信頼性を著しく高めることができる。
【００１１】
さらに、半導体チップの実装時の実装基板の限界変形を規制し、実装基板の変形復帰時にバンプと電極との接続が破壊されるのを防止することができる。
【００１２】
請求項２に記載の発明は、半導体チップの四隅近傍のバンプに対応する電極として、チップ状電子部品を実装する電極を用いた構成であり、この構成とすることにより、実装基板として必要な電極で半導体チップの接続信頼性を確保することができる。
【００１５】
【発明の実施の形態】
以下、本発明の半導体実装モジュールの一実施の形態を図１、図２を用いて説明する。
【００１６】
まず、図１（ａ），（ｂ）、図２（ａ），（ｂ）に示す構成について説明する。図１（ａ），（ｂ）において、９はガラスエポキシ樹脂、紙−フェノール樹脂あるいはセラミックなどの絶縁物から構成される実装基板であり、この実装基板９の片面には少なくともベアチップタイプの半導体チップ１０の実装面の四辺の近くに設けた多数の金や半田からなるバンプ１１と接続される電極１２および配線パターン（図示せず）が設けられ、他面にはセラミック電子部品、抵抗、コイル、コンデンサなどのチップ状電子部品１３を実装する電極１４および配線パターン（図示せず）が設けられている。
【００１７】
この実装基板９の他面に設けられる電極１４は、実装基板９の片面に実装される半導体チップ１０の四隅近傍の複数のバンプ１１に対応する位置に形成されている。
【００１８】
この電極１４がパターン設計上形成されない場合は、半導体チップ１０の隅近傍に設けられた複数のバンプ１１に対応するように、ダミー電極１５を設ける。このダミー電極１５は半導体チップ１０の二辺のバンプ１１に対応するようにＬ字形とすることもできる。
【００１９】
また、チップ状電子部品１３を実装する電極１４としても方形状だけでなく、半導体チップ１０の二辺のバンプ１１に対応するようにＬ字形としてもよい。
【００２０】
そして、図２（ａ），（ｂ）に示すように半導体チップ１０の四隅近傍のバンプ１１に対応する電極１４やダミー電極１５は、実装基板９に実装する半導体チップ１０の端面からバンプ１１の配列方向に対して０．５ｍｍ以上の長さをもつ構成としてある。
【００２１】
これは、０．５ｍｍ以下の長さしかない電極１４やダミー電極１５であると、半導体チップ１０の実装時の圧力により実装基板９が大きく沈みこみ、すなわち大きく変形し、この圧力を解放すると実装基板９のスプリングバックによって強く圧接されていた電極１４やダミー電極１５と対応する位置のバンプ１１が電極１２から離れて接続が破壊されてしまうことになる。
【００２２】
しかし、電極１４やダミー電極１５の長さが０．５ｍｍ以上になると、その実装時の実装基板９の変形がかなり小さくなり、変形復元時にバンプ１１と電極１２との接続が破壊されるには至らない。
【００２３】
なお、図１、図２において、１６は実装基板９と半導体チップ１０との間に施された熱硬化性樹脂であり、半導体チップ１０の実装時に加熱加圧ツールを用いて実装し、熱硬化性樹脂１６の硬化時の引付力でより半導体チップ１０の実装強度、バンプ１１と電極１２の接続の安定化を図るために用いられるものである。
【００２４】
このような熱硬化性樹脂１６は必ずしも必要ではなく、半導体チップ１０を実装基板９の所定の位置に押付けて超音波を加えて実装する超音波実装や、半導体チップ１０を実装基板９の所定の位置に押付けてバンプ１１と電極１２とを加熱して接続するような実装形態を採用することもできる。
【００２５】
【発明の効果】
以上のように本発明の半導体実装モジュールは構成されるため、半導体チップの実装時に圧力がかけられても実装基板は殆ど変形しなくなり、したがって加圧を解放したときの実装基板のスプリングバックによって半導体チップのバンプと実装基板の電極との接続が破壊されることを阻止でき、信頼性の優れた半導体実装モジュールを提供することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の半導体実装モジュールの一実施の形態の要部平面図
（ｂ）同要部の断面図
【図２】（ａ）同要部の拡大平面図
（ｂ）同要部の拡大断面図
【図３】（ａ）従来の半導体実装モジュールの要部平面図
（ｂ）同要部の断面図
【図４】（ａ），（ｂ）一般的な半導体チップの実装状態を説明する断面図
【図５】（ａ），（ｂ）従来の半導体チップの実装時の問題点を説明する断面図
【符号の説明】
９ 実装基板
１０半導体チップ
１１ バンプ
１２ 電極
１３ チップ状電子部品
１４ 電極
１５ ダミー電極
１６ 熱硬化性樹脂
【発明の属する技術分野】
本発明は各種電子機器に利用される半導体実装モジュールに関するものである。
【０００２】
【従来の技術】
近年、電子機器の小型化に伴いベアチップタイプの半導体チップを実装した半導体実装モジュールの開発が盛んに行われている。特に電子機器の小型化に有利なフェイスダウン実装が多く採用される中で、インライン実装が可能で短時間実装が可能なＡＣＦ（Ａnisotropic Ｃonductive Ｆilm）実装に代表される熱硬化性樹脂を用いた実装形態が注目されている。
【０００３】
図３（ａ），（ｂ）に一般的な熱硬化性樹脂による半導体チップを実装した半導体実装モジュールの要部平面図と要部断面図を示す。半導体実装モジュールの小型化のために、実装基板1の片面には、ベアチップタイプの半導体チップ２を実装し、他面にはセラミック電子部品、抵抗、コンデンサなどのチップ状電子部品３を実装する両面実装形態が採用され、実装基板１の片面には半導体チップ２を実装する電極４が、他面にはチップ状電子部品３を実装する電極５が設けられるが、これらの電極４，５は対向位置関係を配慮されずに設計される場合が殆どである。
【０００４】
また、上記電極４，５は実装基板１の基材の表面に金属板を貼付け、フォトリソ工法などでパターニングする方法や、基材の表面に金属膜を転写したり印刷してパターン形成した後焼成することによって固化する方法が用いられるため、基材の両面に電極４，５が突出して設けられた構成となっている。
【０００５】
熱硬化性樹脂を用いた半導体チップ２の実装基板１への実装は図４（ａ），（ｂ）に示すようにして行われている。すなわち、図４（ａ）に示すように実装基板１の電極４を形成した部分上に熱硬化性樹脂６を設け、実装面に複数のバンプ７を設けた半導体チップ２を位置合せし、続いて図４（ｂ）に示すように半導体チップ２の上面に加熱加圧ツール８を押し当て、半導体チップ２に圧力と熱を加えることにより半導体チップ２のバンプ７を電極４に押付け、熱硬化性樹脂６を硬化させて実装基板１への半導体チップ２の実装を行っている。この熱硬化性樹脂６の硬化時には半導体チップ２を実装基板１側に引付ける力が働き、半導体チップ２のバンプ７と実装基板１の電極４との接続の信頼性をより向上させている。
【０００６】
【発明が解決しようとする課題】
しかしながら、上記のような半導体チップ２の実装においては、実装基板１の剛性や電極４に対する電極５の形成位置が接続の信頼性に大きな影響を与えることになる。
【０００７】
すなわち、図５（ａ），（ｂ）に示すように実装基板１の半導体チップ２を実装する片面と対向する他面で半導体チップ２側から透過して見た場合に、バンプ７の位置する部分で電極５が存在する部分と存在しない部分があると、図５（ａ）に示すように加熱加圧ツール８で加圧すると電極５の存在しない部分が沈みこみ、図５（ｂ）に示すように実装後加熱加圧ツール８による加圧を解放すると実装基板１のスプリングバックにより実装基板１の電極５の存在する部分に対応する半導体チップ２のバンプ７が持ち上げられてバンプ７と電極４との間に隙間が形成され接続が破壊されてしまうという接続信頼性の劣化が発生してしまう問題があった。
【０００８】
本発明は以上のような従来の欠点を除去し、半導体チップの実装面と異なる面に形成する電極の位置に工夫を加えることにより接続の信頼性の高い半導体実装モジュールを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】
上記課題を解決するために本発明は以下のように構成されている。
【００１０】
上記課題を解決するために本発明の請求項１に記載の発明は、少なくとも両面に半導体チップやチップ状電子部品を実装する電極を有する実装基板と、実装面の四辺の近くに実装基板の電極に接続される複数のバンプを設けた半導体チップとを備え、上記実装基板の半導体チップの実装面と異なる面に半導体チップの四隅近傍のバンプに対応する電極を設け、この電極の少なくとも１つ以上が前記半導体チップの二辺に沿う形状であるとともに、前記半導体チップの端面から前記バンプの配列方向に対して０．５ｍｍ以上の長さを持つ構成であり、この構成とすることにより半導体チップが加圧実装されても実装基板が大きく変形せず、接続の信頼性を著しく高めることができる。
【００１１】
さらに、半導体チップの実装時の実装基板の限界変形を規制し、実装基板の変形復帰時にバンプと電極との接続が破壊されるのを防止することができる。
【００１２】
請求項２に記載の発明は、半導体チップの四隅近傍のバンプに対応する電極として、チップ状電子部品を実装する電極を用いた構成であり、この構成とすることにより、実装基板として必要な電極で半導体チップの接続信頼性を確保することができる。
【００１５】
【発明の実施の形態】
以下、本発明の半導体実装モジュールの一実施の形態を図１、図２を用いて説明する。
【００１６】
まず、図１（ａ），（ｂ）、図２（ａ），（ｂ）に示す構成について説明する。図１（ａ），（ｂ）において、９はガラスエポキシ樹脂、紙−フェノール樹脂あるいはセラミックなどの絶縁物から構成される実装基板であり、この実装基板９の片面には少なくともベアチップタイプの半導体チップ１０の実装面の四辺の近くに設けた多数の金や半田からなるバンプ１１と接続される電極１２および配線パターン（図示せず）が設けられ、他面にはセラミック電子部品、抵抗、コイル、コンデンサなどのチップ状電子部品１３を実装する電極１４および配線パターン（図示せず）が設けられている。
【００１７】
この実装基板９の他面に設けられる電極１４は、実装基板９の片面に実装される半導体チップ１０の四隅近傍の複数のバンプ１１に対応する位置に形成されている。
【００１８】
この電極１４がパターン設計上形成されない場合は、半導体チップ１０の隅近傍に設けられた複数のバンプ１１に対応するように、ダミー電極１５を設ける。このダミー電極１５は半導体チップ１０の二辺のバンプ１１に対応するようにＬ字形とすることもできる。
【００１９】
また、チップ状電子部品１３を実装する電極１４としても方形状だけでなく、半導体チップ１０の二辺のバンプ１１に対応するようにＬ字形としてもよい。
【００２０】
そして、図２（ａ），（ｂ）に示すように半導体チップ１０の四隅近傍のバンプ１１に対応する電極１４やダミー電極１５は、実装基板９に実装する半導体チップ１０の端面からバンプ１１の配列方向に対して０．５ｍｍ以上の長さをもつ構成としてある。
【００２１】
これは、０．５ｍｍ以下の長さしかない電極１４やダミー電極１５であると、半導体チップ１０の実装時の圧力により実装基板９が大きく沈みこみ、すなわち大きく変形し、この圧力を解放すると実装基板９のスプリングバックによって強く圧接されていた電極１４やダミー電極１５と対応する位置のバンプ１１が電極１２から離れて接続が破壊されてしまうことになる。
【００２２】
しかし、電極１４やダミー電極１５の長さが０．５ｍｍ以上になると、その実装時の実装基板９の変形がかなり小さくなり、変形復元時にバンプ１１と電極１２との接続が破壊されるには至らない。
【００２３】
なお、図１、図２において、１６は実装基板９と半導体チップ１０との間に施された熱硬化性樹脂であり、半導体チップ１０の実装時に加熱加圧ツールを用いて実装し、熱硬化性樹脂１６の硬化時の引付力でより半導体チップ１０の実装強度、バンプ１１と電極１２の接続の安定化を図るために用いられるものである。
【００２４】
このような熱硬化性樹脂１６は必ずしも必要ではなく、半導体チップ１０を実装基板９の所定の位置に押付けて超音波を加えて実装する超音波実装や、半導体チップ１０を実装基板９の所定の位置に押付けてバンプ１１と電極１２とを加熱して接続するような実装形態を採用することもできる。
【００２５】
【発明の効果】
以上のように本発明の半導体実装モジュールは構成されるため、半導体チップの実装時に圧力がかけられても実装基板は殆ど変形しなくなり、したがって加圧を解放したときの実装基板のスプリングバックによって半導体チップのバンプと実装基板の電極との接続が破壊されることを阻止でき、信頼性の優れた半導体実装モジュールを提供することができる。
【図面の簡単な説明】
【図１】（ａ）本発明の半導体実装モジュールの一実施の形態の要部平面図
（ｂ）同要部の断面図
【図２】（ａ）同要部の拡大平面図
（ｂ）同要部の拡大断面図
【図３】（ａ）従来の半導体実装モジュールの要部平面図
（ｂ）同要部の断面図
【図４】（ａ），（ｂ）一般的な半導体チップの実装状態を説明する断面図
【図５】（ａ），（ｂ）従来の半導体チップの実装時の問題点を説明する断面図
【符号の説明】
９ 実装基板
１０半導体チップ
１１ バンプ
１２ 電極
１３ チップ状電子部品
１４ 電極
１５ ダミー電極
１６ 熱硬化性樹脂
Claims (2)
- 少なくとも両面に半導体チップやチップ状電子部品を実装する電極を有する実装基板と、実装面の四辺の近くに、実装基板の電極に接続される、複数のバンプを設けた半導体チップとを備え、上記実装基板の半導体チップの実装面と異なる面に半導体チップの四隅近傍のバンプに対応する電極を設けるとともに、前記半導体チップの四隅近傍のバンプに対応する電極が前記半導体チップの端面から前記バンプの配列方向に対して０．５ｍｍ以上の長さを持つ構成である半導体実装モジュールであって、
前記半導体チップの四隅近傍のバンプに対応する電極として、その少なくとも１つ以上を前記半導体チップの二辺に沿うＬ字形としたことを特徴とする半導体実装モジュール。 - 半導体チップの四隅近傍のバンプに対応する電極として、チップ状電子部品を実装する電極を用いた請求項１に記載の半導体実装モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085281A JP4436588B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体実装モジュール |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002085281A JP4436588B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体実装モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003282812A JP2003282812A (ja) | 2003-10-03 |
| JP4436588B2 true JP4436588B2 (ja) | 2010-03-24 |
Family
ID=29232300
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002085281A Expired - Fee Related JP4436588B2 (ja) | 2002-03-26 | 2002-03-26 | 半導体実装モジュール |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4436588B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6960830B2 (en) * | 2002-10-31 | 2005-11-01 | Rohm Co., Ltd. | Semiconductor integrated circuit device with dummy bumps |
| JP5550102B2 (ja) * | 2008-01-17 | 2014-07-16 | 株式会社村田製作所 | 電子部品 |
| JP6123843B2 (ja) * | 2015-05-21 | 2017-05-10 | 大日本印刷株式会社 | サスペンション用フレキシャー基板、サスペンション、ヘッド付サスペンション、およびハードディスクドライブ |
-
2002
- 2002-03-26 JP JP2002085281A patent/JP4436588B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003282812A (ja) | 2003-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW512498B (en) | Semiconductor device, method of manufacture thereof, circuit board, and electronic device | |
| EP1445995B1 (en) | Method of mounting an electronic component on a circuit board and system for carrying out the method | |
| US6780668B1 (en) | Package of semiconductor device and method of manufacture thereof | |
| US5631191A (en) | Method for connecting a die to electrically conductive traces on a flexible lead-frame | |
| JPWO2001026147A1 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH08330473A (ja) | ソルダーボールの装着溝を有する印刷回路基板とこれを使用したボールグリッドアレイパッケージ | |
| CN1723551A (zh) | 半导体器件及其制造方法 | |
| US20050035465A1 (en) | Semiconductor device and method of manufacturing the same, circuit board and electronic instrument | |
| US20100187686A1 (en) | Semiconductor package comprising alignment memers | |
| US7462943B2 (en) | Semiconductor assembly for improved device warpage and solder ball coplanarity | |
| TW471077B (en) | Bump forming method, bump forming bonding tool, semiconductor wafer, semiconductor chip, semiconductor device, manufacture thereof, circuit board and electronic machine | |
| JP4436588B2 (ja) | 半導体実装モジュール | |
| JP2008218758A (ja) | 電子回路実装構造体 | |
| US6281437B1 (en) | Method of forming an electrical connection between a conductive member having a dual thickness substrate and a conductor and electronic package including said connection | |
| JP2002299809A (ja) | 電子部品の実装方法および実装装置 | |
| CN101459092A (zh) | 印网掩模、导电性接合材料的印刷方法以及安装基板 | |
| JP2001267366A (ja) | 半導体実装方法およびプリント回路基板 | |
| JPH06140466A (ja) | 半導体装置 | |
| JPH08213428A (ja) | 半導体装置の実装方法 | |
| JP3942500B2 (ja) | 半導体装置の製造方法 | |
| US20050006793A1 (en) | Semiconductor device and method of manufacturing the same, circuit board, and electronic instrument | |
| JP3999222B2 (ja) | フリップチップ実装方法およびフリップチップ実装構造 | |
| JP2001156249A (ja) | 集積回路アセンブリ | |
| JP2004039756A (ja) | 半導体装置の製造方法、製造装置、および半導体装置 | |
| CN101621889A (zh) | 印刷电路板和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050315 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070309 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080204 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20080214 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20080425 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091029 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091105 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091118 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091228 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130108 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |