Deprecated: The each() function is deprecated. This message will be suppressed on further calls in /home/zhenxiangba/zhenxiangba.com/public_html/phproxy-improved-master/index.php on line 456
JP4439090B2 - 半導体装置及びその製造方法 - Google Patents
[go: Go Back, main page]

JP4439090B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP4439090B2
JP4439090B2 JP2000224975A JP2000224975A JP4439090B2 JP 4439090 B2 JP4439090 B2 JP 4439090B2 JP 2000224975 A JP2000224975 A JP 2000224975A JP 2000224975 A JP2000224975 A JP 2000224975A JP 4439090 B2 JP4439090 B2 JP 4439090B2
Authority
JP
Japan
Prior art keywords
conductor wire
semiconductor chip
bonding
semiconductor device
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000224975A
Other languages
English (en)
Other versions
JP2002043357A5 (ja
JP2002043357A (ja
Inventor
健治 桝本
睦 升本
彰 辛島
Original Assignee
日本テキサス・インスツルメンツ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本テキサス・インスツルメンツ株式会社 filed Critical 日本テキサス・インスツルメンツ株式会社
Priority to JP2000224975A priority Critical patent/JP4439090B2/ja
Priority to US09/909,340 priority patent/US6583483B2/en
Publication of JP2002043357A publication Critical patent/JP2002043357A/ja
Priority to US10/414,847 priority patent/US6780749B2/en
Publication of JP2002043357A5 publication Critical patent/JP2002043357A5/ja
Application granted granted Critical
Publication of JP4439090B2 publication Critical patent/JP4439090B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07511—Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/29—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5366—Shapes of wire connectors the bond wires having kinks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/537—Multiple bond wires having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5434—Dispositions of bond wires the connected ends being on auxiliary connecting means on bond pads, e.g. on other bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/951—Materials of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、導体ワイヤボンディング法を用いた半導体装置及びその製造方法に関し、特にそのパッケージを薄くするのに適した半導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】
近年における、携帯型コンピュータや携帯型電話機の普及は、これら製品の一層の小型化及び高性能化を加速しており、その結果、これに実装される半導体装置も更なる小型化及び高性能化の必要性が叫ばれている。半導体装置に対するこのような要求は、単位面積当たりの入出力チャネルの増加、延いては内蔵の半導体チップのボンディングパッド間のピッチを狭くする。
【０００３】
一般的に、半導体チップにおいてボンディングパッドは、半導体チップの主面の辺に沿って１列に配置される(これをインライン配列と呼ぶ)。しかし、上述のようにボンディングパッド間のピッチが狭くなると、ここに導体ワイヤをボンディングする際に、これを供給するキャピラリの先端が、隣接するボンディングパッド上の導体ワイヤに接触してしまう。そこで、従来では、隣接するボンディングパッドを半導体チップ主面の内外において交互に配置する、いわゆるスタッガ配列が、上記半導体チップの小型化、高性能化に伴い用いられるようになってきている。
【０００４】
一方で、導体ワイヤボンディング法においては、一般的なボンディング手順とは逆に半導体チップを実装する基板上の配線やインナーリード(以下、ランドという)に対し先にボンディングを行い、そののち、導体ワイヤの終端を半導体チップ上のボンディングパッドにボンディングする、リバースボンディングと呼ばれる技術がある。リバースボンディングは、ボンディングパッド上に導体ワイヤの立ち上がり部分を必要としないので、半導体パッケージの厚みを薄くすることができるという利点がある。
【０００５】
【発明が解決しようとする課題】
しかしながら、リバースボンディングを採用する場合、ボンディングパッド間のピッチを一般的なボンディングのときのように狭くできないという問題がある。すなわち、リバースボンディングにおいては、ボンディングの過程で、ボンディングパッド上において、導体ワイヤを押圧しこれに変形を加えてからキャピラリを引き上げることが行われる。この結果、切断後に導体ワイヤの端部はボンディングパッドの領域を越えて半月板状に広がり、これが隣り合う導体ワイヤの間の接触を引き起こす恐れがある。この問題は、ボンディングパッドの配列として上記スタッガ配列をとる場合においても回避することができない。
【０００６】
従って、本発明の目的は、リバースボンディングを採用しつつ、通常のボンディングのようにボンディングパッド間のピッチを縮小可能とする半導体装置及びその製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明は、リバースボンディング法を採用した半導体装置に関するものである。本発明の半導体装置は、端部に千鳥状に配置された複数のボンディングパッドを有する半導体チップと、上記半導体チップを搭載し、上記複数のボンディングパッドにそれぞれ電気的に接続される複数のランドを有する基体と、上記半導体チップの内側に配置されている上記ボンディングパッド上に形成されたバンプ部と、上記ランドに始端が接続され、上記半導体チップの外側に配置されている上記ボンディングパッドに終端が接続された第１の導体ワイヤと、上記ランドに始端が接続され、上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部に終端が接続された第２の導体ワイヤと、上記半導体チップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤを封止する樹脂とを有する。
【０００８】
また、本発明の半導体装置は、端部に千鳥状に配置された複数のボンディングパッドを有する半導体チップと、上記複数のボンディングパッドにそれぞれ電気的に接続される複数のランドと、上記半導体チップの内側に配置されている上記ボンディングパッド上に形成されたバンプ部と、上記ランドに始端が接続され、上記半導体チップの外側に配置されている上記ボンディングパッドに終端が接続された第１の導体ワイヤと、上記ランドに始端が接続され、上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部に終端が接続された第２の導体ワイヤと、上記半導体チップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤを封止する樹脂とを有する。
【０００９】
上記半導体装置は、第２の半導体チップを更に備え、上記ランドが他の半導体チップ上に形成されたボンディングパッドであってもよい。更に、上記半導体装置は、リードフレームを更に備え、上記ランドがリードフレームのインナーリード部に形成されたものでもよい。
【００１０】
上述の半導体装置において、上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部が、２個以上のスタッドバンプを積層したスタッドバンプ積層体であることが好ましい。また、上記バンプ部の高さは、上記半導体チップの表面から６０μｍ以上であることが好ましい。
【００１１】
また、上記半導体チップの外側に配置された盆ディん部パッド上に１つのスタッドバンプを備えることができる。好適には、上記第２の導体ワイヤが上記第１の導体ワイヤよりも高く形成されていることが好ましい。
【００１２】
また、本発明は、リバースボンディング法を採用した他の半導体装置を提供する。該半導体装置は、端部に千鳥状に配置された複数のボンディングパッドを有する半導体チップと、上記半導体チップを搭載し、上記複数のボンディングパッドにそれぞれ電気的に接続される複数のランドを有する基体と、上記ランドに始端が接続され、上記半導体チップの外側に配置されている上記ボンディングパッドに終端が接続された第１の導体ワイヤと、上記半導体チップの内側に配置されている上記ボンディングパッドに始端が接続され、上記ランドに終端が接続された第２の導体ワイヤと、上記半導体チップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤを封止する樹脂とを有する。
【００１３】
また、本発明は、リバースボンディング法を採用した半導体装置の製造方法を提供する。本発明に係る半導体装置の製造方法は、端部に千鳥状に配置された複数のボンディングパッドを有する半導体チップを、上記複数のボンディングパッドにそれぞれ電気的に接続される複数のランドを有する絶縁性基体に固定する工程と、上記半導体チップの内側に配置されている上記ボンディングパッド上にバンプ部を形成する工程と、上記ランドを始点とし、上記半導体チップの外側に配置されている上記ボンディングパッドを終点として、上記ランドと上記半導体チップの外側に配置されている上記ボンディングパッドとを第１の導体ワイヤにより接続する工程と、上記ランドを始点とし、上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部を終点として、上記ランドと上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部とを第２の導体ワイヤにより接続する工程と、上記半導体チップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤを樹脂封止する工程とを有する。
【００１４】
また、上記バンプ部を形成する工程において、上記バンプ部が、上記半導体チップの内側に配置されている上記バンディングパッドに２個以上のスタッドバンプを積層することにより形成されるものでもよい。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態を図面に沿って説明する。図１は、本発明の導体ワイヤのボンディング構造を有するＢＧＡ型半導体装置の概略断面図である。半導体装置１０は、絶縁基板１２上に半導体チップ１４を搭載し、これをモールド樹脂１６で封止することによって構成される。絶縁基板１２上には、導体ワイヤ２２の接続端子としてのランド１８を含む配線が形成されている。半導体チップ１４上には、複数のボンディングパッド２０が形成され、これらはチップ主面の辺に沿って千鳥状すなわち、スタッガ配列に配置されている。各ボンディングパッド２０には、後述するスタッドバンプ２８又は３０が形成されている。半導体チップ１４上の各ボンディングパッド２０とランド１８間は、後述するボンディングワイヤ法に従って、導体ワイヤ２２を介して接続されている。絶縁基板１２上の配線は、図示しない絶縁基板１２上のスルーホールを介して、外部接続端子としての半田ボール２４に接続されている。
【００１６】
図２及び図３は、図１に示したＢＧＡ型半導体装置のワイヤボンディング構造を示す要部断面図及び平面図である。図には半導体チップ１４のボンディングパッド２０に対する導体ワイヤ２２のボンディング構造が特に明瞭に示されている。これら図に示すように、半導体チップ１４の主面には、その辺に沿ってボンディングパッド２０が千鳥状、すなわち内外に交互に位置をずらして配列されている。以下の説明では、半導体チップの内側寄りのボンディングパッドを内側パッド２０ａと言い、その外側寄りのボンディングパッドを外側パッド２０ｂと言う。
【００１７】
本発明において、内側パッド２０ａ上には、複数のスタッドバンプ２６を積層したスタッドバンプ積層体２８が配置される。図に示す実施形態においては、３個のスタッドバンプ２６を積層することによりスタッドバンプ積層体２８を構成した。ランド１８から伸びる導体ワイヤ２２ａは、このスタッドバンプ積層体２８上に接合される。後に説明するように、導体ワイヤ２２ａの終端はスタッドバンプ積層体２８上で潰され広がる。図から明らかなように、内側パッド２０ａ上にスタッドバンプ積層体２８を形成する目的は、ここに接合される導体ワイヤ２２ａの終端の高さを、外側パッド２０ｂに接合される導体ワイヤ２２ｂの終端の高さよりも高くして、隣接する導体ワイヤの終端同士、あるいはキャピラリが先に接合された隣接する導体ワイヤ２２の終端に接触することを回避するためである。
【００１８】
実施形態において外側パッド２０ｂ上には、１つのスタッドバンプ３０が形成される。そして、この上に導体ワイヤ２２ｂの終端が接続される。本発明の目的からすれば、外側パッド２０ｂに対する導体ワイヤ２２ｂの接合高さは、できるだけ低いことが好ましいが、導体ワイヤの終端の良好な接続を確保するためには、実施形態のように外側パッド２０ｂ上にスタッドバンプ３０を形成することが好ましい。
【００１９】
上述のように各ボンディングパッド２０のスタッドバンプ２８又は３０上には、導体ワイヤ２２の終端が接合される。すなわち、導体ワイヤ２２は、通常のボンディング法とは逆に、その始端側を絶縁基板のランド１８上に接合し、そこから引き延ばされて、スタッドバンプ２８又は３０上に接合され分断される。このようなリバースボンディング法では、導体ワイヤ２２の立ち上がりは、ランド１８上に形成され、半導体チップ１４主面上には必要ないので、これを覆って形成されるモールド樹脂１６の半導体チップ１４上の厚みを薄くできる。内側パッド２０ａ上にスタッドバンプ積層体２８を形成する本発明においても、導体ワイヤ２２の終端の高さがその頂部の高さを大きく超えることはないので、上記利点を享受できる。
【００２０】
図４は、内側パッド２０ａ上に、スタッドバンプの積層体２８を形成する方法を示す図である。スタッドバンプの形成においては、導体ワイヤを形成するときに用いるキャピラリ５０を用いる。キャピラリ５０により供給される導体ワイヤの先端のボール５２を順次ボンディングパッド２０ａ上に切り落としてスタッドバンプ積層体２８を形成する。すなわち、キャピラリ先端から引き出された導体ワイヤの先端を加熱し溶融することによって、その表面張力でボール５２を形成し、キャピラリ５０を内側パッド２０ａの上に下降して、ボール５２をここに加圧することで僅かに潰し、次いで引き上げることによって、キャピラリ５０から導体ワイヤを分断し、スタッドバンプ２６を形成する。同様にして、この形成されたスタッドバンプ２６上に、スタッドバンプ２６ｂ、次いでボール５２により与えられるスタッドバンプを順次積層させる。現在のスタッドバンプの形成技術においては、３〜６個のスタッドバンプを積層することが可能である。好適な実施例においては、少なくとも３個のスタッドバンプを積層し、半導体チップ主面から高さを６０μｍ以上とする。
【００２１】
図５〜図７に示す工程(Ａ)〜(Ｇ)は、本発明に係る導体ワイヤのボンディング工程を示している。ＢＧＡ型半導体装置の組み立てに先立って、半導体チップ実装用の絶縁基板１２が用意される。絶縁基板１２には、その表面にランド１８を含む銅その他の金属配線が施され、これと半田ボール２４との接続を達成するための図示しないスルーホールが形成される。図５の工程(Ａ)において、半導体チップ１４裏面に塗布された接着剤を介して半導体チップ１４が絶縁基板１２の所定の位置に固定される。好適な実施例で、絶縁基板１２はポリイミドその他の可撓性絶縁フィルムの形で供給され、ここに連続的に複数の半導体チップ１４を実装する。
【００２２】
次に、工程(Ｂ)及び(Ｃ)において、キャピラリ５０を用いてスタッドバンプ２６及び３０が形成される。最初に、工程(Ｂ)において、全てのボンディングパッド２０上にスタッドバンプ２６又３０が１段形成される。次いで、工程(Ｃ)において、内側パッド２０ａに形成したスタッドバンプ２６上に、さらに数個のスタッドバンプが積層され、ここにスタッドバンプ積層体２８を形成する。これらスタッドバンプの形成は、先に図４に関連して説明した方法により順次行われる。
【００２３】
次に、外側パッド２０ｂとランド１８間を接続するボンディング工程を実施する。図６の工程(Ｄ)において、そのランド１８上に、キャピラリ５０を下降し、導体ワイヤ２２ｂの先端のボールを圧着し、高速で所定高さまでキャピラリ５０を引き上げたのちループを描いて、キャピラリ５０を対応する外側パッド２０ｂへ移行する。外側パッド２０ｂに形成されたスタッドバンプ３０上において、キャピラリ５０を加圧して導体ワイヤ２２ｂを僅かにつぶし、次いで引き上げることによって、キャピラリ５０から導体ワイヤ２２ｂを分断する。これを順次、外側パッド２０ｂ(すなわち、一つおきのボンディングパッド)と対応するランド１８で実施し、図６の工程(Ｅ)に示す、最初のボンディング工程を終了する。
【００２４】
次に、残りのボンディングパッド、すなわち内側パッド２０ａとランド１８間を接続するボンディング工程を実施する。図６の工程(Ｆ)において、内側パッド２０ａと対応するランド１８間のボンディング工程をキャピラリ５０を用いて順次実施する。すなわち、ランド１８側を導体ワイヤ２２ａの始端とし、対応する内側パッド２０ａに形成されたスタッドバンプ積層体２８上を終端とする導体ワイヤ２２ａによりボンディング工程を実施する。このとき、導体ワイヤ２２ａの終端が接合されるスタッドバンプ積層体２８の高さは、先に外側パッド２０ｂにボンディングされた導体ワイヤ２２ｂの終端位置よりも高い位置にある。このため、内側パッド２０ａ上に導体ワイヤ２２ａを接合するときに、キャピラリ５０の先端及びこれによって接続される導体ワイヤの終端が、隣接する外側パッド２０ｂ上の導体ワイヤ２２ｂの終端に接触することが回避される。
【００２５】
この工程において、ランド１８と内側パッド２０ａとをボンディングする導体ワイヤ２２ａの頂部は、ランド１８と外側パッド２０ｂとをボンディングする導体ワイヤ２２ｂの頂部よりも、その頂部が高くなるように形成される。このように、隣り合う導体ワイヤ２２の頂部高さを変えることによって、隣接する導体ワイヤ２２が接触する可能性が低減される。以上の工程を経て、図７の工程(Ｇ)に示すように、全てのボンディングパッド２０に対する導体ワイヤ２２のボンディングが完了する。
【００２６】
上記工程(Ｇ)のボンディング工程ののち、工程(Ｈ)において、半導体チップ１４を実装した絶縁基板１２はフィルムの形のままモールド型内に配置される。そして、該型へのモールド樹脂１６の供給によって、半導体チップ１４及び導体ワイヤ２２を含む絶縁基板表面の略全域が覆われ、半導体パッケージ１０の外形が形成される。上述のように、本発明によれば絶縁基板１２面に対する導体ワイヤ２２の半導体チップ１４主面からの高さを低くできるので、モールド樹脂１６による半導体パッケージ１０の厚みをより薄くできるようになる。その後、工程(Ｉ)において絶縁基板裏面のスルーホールの位置に、外部接続端子としての半田ボール２４を移載し、リフローして固定する。その後、打ち抜き治具を用いて、絶縁フィルムからパッケージを打ち抜いて、最終的に半導体装置１０を得る。
【００２７】
次に、図８は２つの半導体チップを、本発明に係るボンディング方法を用いて接続する場合の利点を示したものであり、同図(Ａ)は従来技術によるもの、同図(Ｂ)は本発明によるものを示している。同図(Ａ)に示す従来技術において、２つの半導体チップ８０及び８２を導体ワイヤ８４で接続する場合、導体ワイヤ８４の終端側を接続する半導体チップ８２のボンディングパッド８２ａ間のピッチは、その始端側を接続する半導体チップのボンディングパッド８０ａ間のピッチよりも、十分広いものでなければならない。これは、先に説明したように導体ワイヤ８４の終端がその切断の際に潰れて広がっても、隣接する導体ワイヤ８４の終端に接触しないことを保証するためである。このようにボンディングパッド間のピッチを大きくとる必要があるため、導体ワイヤ８４の終端側を接続する半導体チップ８２は、その半導体チップサイズを大きくしなければならない。
【００２８】
一方、同図(Ｂ)に示す本発明のボンディング方法を半導体チップ８０及び８６間の接続に採用する場合、導体ワイヤ８４の終端側の半導体チップ８６は、そのボンディングパッド８６ａ及び８６ｂ間のピッチを導体ワイヤ８４の始端側の半導体チップ８０のボンディングパッド８０ａ間のピッチと同等にできるようになる。すなわち、内側パッド８６ａ上のスタッドバンプ積層体によって、隣り合う導体ワイヤ８４終端の高さ位置が異なり、これによって該導体ワイヤ８４終端同士が、その広がりにも拘らず、接触することがなくなる。
【００２９】
図９〜図１１は、本発明に係る導体ワイヤのボンディング方法を有する第２の実施形態に係るＢＧＡ型半導体装置を示したものである。特に説明のない限り、図中の各構成部分は、第１の実施形態と同じ符号を用いている。概略的に本実施形態の半導体装置９０は、スタッドバンプ積層体２８を用いる代わりに、内側パッド２０ａに対する導体ワイヤ９２ａの接続を、内側パッド２０ａ側を始端とする通常のボンディング法により達成する。すなわち、特に図１０及び図１１で明瞭に示すように、内側パッド２０ａと基板上のランド１８とを接続する導体ワイヤ９２ａは、その始端側を内側パッド２０ａ上に接続し、ループを描いて引き延ばされ、対応するランド１８に終端側を接続して終える。一方、外側パッド２０ｂとランド１８とを接続する導体ワイヤ９２ｂは、先の実施形態と同様に、その始端側を外側パッド２０ｂと対応するランド１８上に接続し、ループを描いて引き延ばされ、外側パッド２０ｂ上のスタッドバンプ３０に終端側を接続して終える。
【００３０】
図１１に示すように外側パッド２０ｂに接続された導体ワイヤ９２ｂの終端は、先の説明と同じように、その切断時につぶれ、板状に広がる。しかし、本実施形態においては、内側パッド２０ａには、導体ワイヤ９２ａの始端側が接続されるため、ボンディングパッド２０ａに対し導体ワイヤ９２ａ先端が広がることはない。そのため、隣接する導体ワイヤ９２間の接触危険性が小さくなる。
【００３１】
図１２〜図１４に示す工程(Ａ)〜(Ｇ)は、第２の実施形態に係る半導体装置の組み立て工程を示している。工程(Ａ)において、半導体チップ１４裏面に塗布された接着剤を介して半導体チップ１４が絶縁基板１２の所定の位置に固定される。好適な実施例で、絶縁基板１２はポリイミドその他の可撓性絶縁フィルムの形で供給され、ここに連続的に複数の半導体チップ１４を実装する。次に、工程(Ｂ)において、キャピラリ５０を用いて、外側パッド２０ｂのみにスタッドバンプ３０が１段形成される。
【００３２】
次に、外側パッド２０ｂと対応するランド１８間を接続する工程(Ｃ)を実施する。本工程において、絶縁基板１２上のランド１８上に、キャピラリ５０を下降し、導体ワイヤ９２ｂの先端のボールを圧着し、高速で所定高さまでキャピラリ５０を引き上げたのちループを描いて、キャピラリ５０を対応する外側パッド２０ｂへ移行する。外側パッド２０ｂ上のスタッドバンプ３０上において、キャピラリ５０を加圧して導体ワイヤ９２ｂを僅かにつぶし、次いで引き上げることによって、キャピラリ５０から導体ワイヤ９２ｂを分断する。これを順次、ランド１８と対応する外側パッド２０ｂ(すなわち、一つおきのボンディングパッド)で実施し、図１３の工程(Ｄ)に示す、最初のボンディング工程を終了する。
【００３３】
次に、残りのボンディングパッド、すなわち内側パッド２０ａと対応する絶縁基板１２上のランド１８とを接続する、図１３の工程(Ｅ)を実施する。本工程においては、最初に導体ワイヤ９２ａの始端を内側パッド２０ａにボンディングさせる通常のボンディングを実施する。すなわち、内側パッド２０ａ上に、キャピラリ５０を下降し、導体ワイヤ９２ａの先端のボールを圧着し、高速で所定高さまでキャピラリ５０を引き上げたのち、ループを描いて、対応するランド１８上において、キャピラリ５０を加圧して導体ワイヤ９２ａを僅かにつぶし、次いで引き上げることによって、キャピラリ５０から導体ワイヤ９２ａを分断する。以上の工程を経て、工程(Ｆ)に示すように、全てのボンディングパッド２０に対するワイヤボンディングが完了する。
【００３４】
上記工程(Ｆ)のボンディング工程ののち、工程(Ｇ)において半導体チップ１４を実装した絶縁基板１２はフィルムの形のままモールド型内に配置される。そして、該型へのモールド樹脂１６の供給によって、半導体チップ１４及び導体ワイヤ９２を含む絶縁基板表面の略全域が覆われ、半導体パッケージ９０の外形が形成される。本実施形態においては内側パッド２０ａ上に導体ワイヤ９２ａの立ち上がりが必要となるので、先の実施形態ほどパッケージの厚みを薄くすることはできないが、外側パッド２０ｂ上には、導体ワイヤ９２ｂの立ち上がりは無いので、上記内側パッド２０ａ上の導体ワイヤ９２ａは比較的低く揃えることができる。すなわち、従来のスタッガ配列の場合のように、外側パッド２０ｂ上の導体ワイヤ９２ｂの頂部との接触を避けるために、内側パッド２０ａ上の導体ワイヤ９２ａの立ち上がり高さをとる必要がない。
【００３５】
その後、絶縁基板裏面のスルーホールの位置に、外部接続端子としての半田ボール２４を移載し、リフローして固定する。打ち抜き治具を用いて、絶縁フィルムからパッケージを打ち抜いて、最終的に半導体装置９０を得る。
【００３６】
以上、本発明の実施形態を図面に沿って説明した。しかしながら本発明の範囲が上記実施形態において示された事項に限定されず、特許請求の範囲の記載に基づいて解釈されることに留意すべきである。実施形態においては、本発明をＢＧＡ型半導体装置に適用した例を示し、さらに、応用例として２つの半導体チップのボンディングに適用した例についても示した。しかし、本発明は、リードフレームを用いた構造のパッケージ、例えばＱＦＰ(Quad Flat Package)に、おいても適用可能である。
【００３７】
【発明の効果】
以上の如く本発明によれば、スタッガ配列による半導体チップのボンディングパッド間のピッチの縮小の利益を享受しつつ、半導体パッケージの厚みを更に薄くすることができるようになる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係るＢＧＡ型半導体装置の断面図である。
【図２】図１の要部拡大断面図である。
【図３】図１の要部拡大平面図である。
【図４】スタッドバンプ形成工程を説明するための図である。
【図５】本発明の第１の実施形態に係る半導体装置の製造工程を示す図である。
【図６】本発明の第１の実施形態に係る半導体装置の製造工程を示す図である。
【図７】本発明の第１の実施形態に係る半導体装置の製造工程を示す図である。
【図８】本発明のボンディング法を半導体チップ同士の接続に用いた例を示す概略図である。
【図９】本発明の第２の実施形態に係るＢＧＡ型半導体装置の断面図である。
【図１０】図９の要部拡大断面図である。
【図１１】図９の要部拡大平面図である。
【図１２】本発明の第２の実施形態に係る半導体装置の製造工程を示す図である。
【図１３】本発明の第２の実施形態に係る半導体装置の製造工程を示す図である。
【図１４】本発明の第２の実施形態に係る半導体装置の製造工程を示す図である。
【符号の説明】
１０ 半導体装置
１２ 絶縁基板
１４ 半導体チップ
１６ モールド樹脂
１８ ランド
２０ ボンディングパッド
２０ａ 内側パッド
２０ｂ 外側パッド
２２ 導体ワイヤ
２４ 半田ボール
２６、３０ スタッドバンプ
２８ スタッドバンプ積層体
５０ キャピラリ
５２ ボール

Claims (11)

  1. 端部に千鳥状に配置された複数のボンディングパッドを有する半導体チップと、
    上記半導体チップを搭載し、上記複数のボンディングパッドにそれぞれ電気的に接続される複数のランドを有する基体と、
    上記半導体チップの内側に配置されている上記ボンディングパッド上に形成されたバンプ部と、
    上記ランドに始端が接続され、上記半導体チップの外側に配置されている上記ボンディングパッドに終端が接続された第１の導体ワイヤと、
    上記ランドに始端が接続され、上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部に終端が接続された第２の導体ワイヤと、
    上記半導体チップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤを封止する樹脂と、
    を有し、
    上記第１の導体ワイヤの終端の高さが上記第２の導体ワイヤの終端の高さよりも低い、
    半導体装置。
  2. 端部に千鳥状に配置された複数のボンディングパッドを有する半導体チップと、
    上記複数のボンディングパッドにそれぞれ電気的に接続される複数のランドと、
    上記半導体チップの内側に配置されている上記ボンディングパッド上に形成されたバンプ部と、
    上記ランドに始端が接続され、上記半導体チップの外側に配置されている上記ボンディングパッドに終端が接続された第１の導体ワイヤと、
    上記ランドに始端が接続され、上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部に終端が接続された第２の導体ワイヤと、
    上記半導体チップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤを封止する樹脂と、
    を有し、
    上記第１の導体ワイヤの終端の高さが上記第２の導体ワイヤの終端の高さよりも低い、
    半導体装置。
  3. 上記複数のランドが他の半導体チップ上に形成されている、請求項２に記載の半導体装置。
  4. 上記複数のランドがリードフレームのインナーリード部に形成されている、請求項２に記載の半導体装置。
  5. 上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部が２個以上のスタッドバンプを積層したスタッドバンプ積層体である、請求項１、２、３又は４に記載の半導体装置。
  6. 上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部の高さが上記半導体チップの表面から６０μｍ以上である、請求項１、２、３、４又は５に記載の半導体装置。
  7. 上記半導体チップの外側に配置されている上記ボンディングパッド上に形成された１つのスタッドバンプを有し、
    上記第１の導体ワイヤの終端が上記スタッドバンプに接続される、請求項１、２、３、４、５又は６に記載の半導体装置。
  8. 上記第２の導体ワイヤの頂部が上記第１の導体ワイヤの頂部よりも高く形成されている、請求項１、２、３、４、５、６又は７に記載の半導体装置。
  9. 端部に千鳥状に配置された複数のボンディングパッドを有する半導体チップを、上記複数のボンディングパッドにそれぞれ電気的に接続される複数のランドを有する絶縁性基体に固定する工程と、
    上記半導体チップの内側に配置されている上記ボンディングパッド上にバンプ部を形成する工程と、
    上記ランドを始点とし、上記半導体チップの外側に配置されている上記ボンディングパッドを終点として、上記ランドと上記半導体チップの外側に配置されている上記ボンディングパッドとを第１の導体ワイヤにより接続する工程と、
    上記ランドを始点とし、上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部を終点として、上記ランドと上記半導体チップの内側に配置されている上記ボンディングパッド上の上記バンプ部とを第２の導体ワイヤにより接続する工程と、
    上記半導体チップ、上記第１の導体ワイヤ及び上記第２の導体ワイヤを樹脂封止する工程と、
    を有する半導体装置の製造方法。
  10. 上記半導体チップの外側に配置されている上記ボンディングパッド上にスタッドバンプを形成する工程を更に有し、
    上記第１の導体ワイヤが上記スタッドバンプに接続される、請求項9
    に記載の半導体装置の製造方法。
  11. 上記バンプ部が、上記半導体チップの内側に配置されている上記バンディングパッドに２個以上のスタッドバンプを積層することにより形成される、請求項９又は１０に記載の半導体装置の製造方法。
JP2000224975A 2000-07-26 2000-07-26 半導体装置及びその製造方法 Expired - Fee Related JP4439090B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2000224975A JP4439090B2 (ja) 2000-07-26 2000-07-26 半導体装置及びその製造方法
US09/909,340 US6583483B2 (en) 2000-07-26 2001-07-19 Semiconductor device and its manufacturing method
US10/414,847 US6780749B2 (en) 2000-07-26 2003-04-16 Method of manufacturing a semiconductor chip comprising multiple bonding pads in staggard rows on edges

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224975A JP4439090B2 (ja) 2000-07-26 2000-07-26 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2002043357A JP2002043357A (ja) 2002-02-08
JP2002043357A5 JP2002043357A5 (ja) 2007-08-30
JP4439090B2 true JP4439090B2 (ja) 2010-03-24

Family

ID=18718823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224975A Expired - Fee Related JP4439090B2 (ja) 2000-07-26 2000-07-26 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US6583483B2 (ja)
JP (1) JP4439090B2 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070086954A1 (en) * 1998-11-23 2007-04-19 Miller Christopher C Method and apparatus for treatment of respiratory infections by nitric oxide inhalation
US6456099B1 (en) * 1998-12-31 2002-09-24 Formfactor, Inc. Special contact points for accessing internal circuitry of an integrated circuit
TW465064B (en) * 2000-12-22 2001-11-21 Advanced Semiconductor Eng Bonding process and the structure thereof
US7021520B2 (en) * 2001-12-05 2006-04-04 Micron Technology, Inc. Stacked chip connection using stand off stitch bonding
JP2004172477A (ja) * 2002-11-21 2004-06-17 Kaijo Corp ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法及び半導体製造装置
JP4427298B2 (ja) 2003-10-28 2010-03-03 富士通株式会社 多段バンプの形成方法
US7091124B2 (en) 2003-11-13 2006-08-15 Micron Technology, Inc. Methods for forming vias in microelectronic devices, and methods for packaging microelectronic devices
US8084866B2 (en) 2003-12-10 2011-12-27 Micron Technology, Inc. Microelectronic devices and methods for filling vias in microelectronic devices
US7064434B2 (en) * 2003-11-26 2006-06-20 Atmel Corporation Customized microelectronic device and method for making customized electrical interconnections
US7074705B2 (en) * 2004-02-25 2006-07-11 Agere Systems Inc. Methods and apparatus for integrated circuit ball bonding with substantially perpendicular wire bond profiles
US7064433B2 (en) * 2004-03-01 2006-06-20 Asm Technology Singapore Pte Ltd Multiple-ball wire bonds
US7214606B2 (en) * 2004-03-11 2007-05-08 Asm Technology Singapore Pte Ltd. Method of fabricating a wire bond with multiple stitch bonds
US20050247894A1 (en) 2004-05-05 2005-11-10 Watkins Charles M Systems and methods for forming apertures in microfeature workpieces
JP4083142B2 (ja) * 2004-06-02 2008-04-30 富士通株式会社 半導体装置
US7232754B2 (en) 2004-06-29 2007-06-19 Micron Technology, Inc. Microelectronic devices and methods for forming interconnects in microelectronic devices
US7009305B2 (en) * 2004-06-30 2006-03-07 Agere Systems Inc. Methods and apparatus for integrated circuit ball bonding using stacked ball bumps
US7425499B2 (en) 2004-08-24 2008-09-16 Micron Technology, Inc. Methods for forming interconnects in vias and microelectronic workpieces including such interconnects
SG120200A1 (en) * 2004-08-27 2006-03-28 Micron Technology Inc Slanted vias for electrical circuits on circuit boards and other substrates
CN101002314A (zh) * 2004-08-31 2007-07-18 松下电器产业株式会社 微型机械设备
US7300857B2 (en) 2004-09-02 2007-11-27 Micron Technology, Inc. Through-wafer interconnects for photoimager and memory wafers
US7271482B2 (en) 2004-12-30 2007-09-18 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8016182B2 (en) 2005-05-10 2011-09-13 Kaijo Corporation Wire loop, semiconductor device having same and wire bonding method
US7795134B2 (en) 2005-06-28 2010-09-14 Micron Technology, Inc. Conductive interconnect structures and formation methods using supercritical fluids
KR100698527B1 (ko) * 2005-08-11 2007-03-22 삼성전자주식회사 금속 범프를 이용한 기둥 범프를 구비하는 칩 적층 패키지및 그의 제조방법
US7622377B2 (en) * 2005-09-01 2009-11-24 Micron Technology, Inc. Microfeature workpiece substrates having through-substrate vias, and associated methods of formation
US7863187B2 (en) 2005-09-01 2011-01-04 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
US7262134B2 (en) 2005-09-01 2007-08-28 Micron Technology, Inc. Microfeature workpieces and methods for forming interconnects in microfeature workpieces
JP4881620B2 (ja) * 2006-01-06 2012-02-22 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
US7573137B2 (en) * 2006-03-31 2009-08-11 Texas Instruments Incorporated Controlling flip-chip techniques for concurrent ball bonds in semiconductor devices
US7749899B2 (en) 2006-06-01 2010-07-06 Micron Technology, Inc. Microelectronic workpieces and methods and systems for forming interconnects in microelectronic workpieces
DE102006033222B4 (de) * 2006-07-18 2014-04-30 Epcos Ag Modul mit flachem Aufbau und Verfahren zur Bestückung
US7629249B2 (en) 2006-08-28 2009-12-08 Micron Technology, Inc. Microfeature workpieces having conductive interconnect structures formed by chemically reactive processes, and associated systems and methods
US7902643B2 (en) 2006-08-31 2011-03-08 Micron Technology, Inc. Microfeature workpieces having interconnects and conductive backplanes, and associated systems and methods
KR101269329B1 (ko) 2006-12-27 2013-05-29 매그나칩 반도체 유한회사 반도체 칩
US7719122B2 (en) * 2007-01-11 2010-05-18 Taiwan Semiconductor Manufacturing Co., Ltd. System-in-package packaging for minimizing bond wire contamination and yield loss
JP2008198909A (ja) * 2007-02-15 2008-08-28 Elpida Memory Inc 半導体パッケージ
US20080246129A1 (en) * 2007-04-04 2008-10-09 Matsushita Electric Industrial Co., Ltd. Method of manufacturing semiconductor device and semiconductor device
US20080272487A1 (en) * 2007-05-04 2008-11-06 Il Kwon Shim System for implementing hard-metal wire bonds
SG150395A1 (en) * 2007-08-16 2009-03-30 Micron Technology Inc Stacked microelectronic devices and methods for manufacturing stacked microelectronic devices
SG150410A1 (en) 2007-08-31 2009-03-30 Micron Technology Inc Partitioned through-layer via and associated systems and methods
CN100585842C (zh) * 2007-10-29 2010-01-27 瑞鼎科技股份有限公司 芯片及其制造方法
US7884015B2 (en) 2007-12-06 2011-02-08 Micron Technology, Inc. Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US7800238B2 (en) * 2008-06-27 2010-09-21 Micron Technology, Inc. Surface depressions for die-to-die interconnects and associated systems and methods
CN101924046A (zh) * 2009-06-16 2010-12-22 飞思卡尔半导体公司 在半导体器件中形成引线键合的方法
US8008785B2 (en) * 2009-12-22 2011-08-30 Tessera Research Llc Microelectronic assembly with joined bond elements having lowered inductance
TWI409933B (zh) * 2010-06-15 2013-09-21 力成科技股份有限公司 晶片堆疊封裝結構及其製法
US20120224332A1 (en) * 2011-03-02 2012-09-06 Yun Jaeun Integrated circuit packaging system with bump bonded dies and method of manufacture thereof
JP6227223B2 (ja) * 2012-03-30 2017-11-08 富士通テン株式会社 半導体装置、及び半導体装置の製造方法
JP6100648B2 (ja) * 2013-08-28 2017-03-22 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6167375B2 (ja) * 2013-12-19 2017-07-26 インテル・コーポレーション 集積回路ダイデバイス、柔軟性を伴って包まれた集積回路ダイデバイス、及び、柔軟性を伴って包まれた集積回路ダイを基板に実装する方法
CN111916419B (zh) * 2019-05-08 2024-01-09 菲尼萨公司 用于光电模块的电耦合配件和方法
JP7249302B2 (ja) * 2020-03-19 2023-03-30 株式会社東芝 半導体装置
WO2021189488A1 (zh) * 2020-03-27 2021-09-30 京东方科技集团股份有限公司 显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296744A (en) * 1991-07-12 1994-03-22 Vlsi Technology, Inc. Lead frame assembly and method for wiring same
JPH09232465A (ja) * 1996-02-27 1997-09-05 Fuji Kiko Denshi Kk 半導体実装用プリント配線板
JP2001127246A (ja) * 1999-10-29 2001-05-11 Fujitsu Ltd 半導体装置
US6291898B1 (en) * 2000-03-27 2001-09-18 Advanced Semiconductor Engineering, Inc. Ball grid array package

Also Published As

Publication number Publication date
US6780749B2 (en) 2004-08-24
JP2002043357A (ja) 2002-02-08
US6583483B2 (en) 2003-06-24
US20020050653A1 (en) 2002-05-02
US20030205725A1 (en) 2003-11-06

Similar Documents

Publication Publication Date Title
JP4439090B2 (ja) 半導体装置及びその製造方法
KR100789874B1 (ko) 반도체 장치 및 그 제조 방법
US5900676A (en) Semiconductor device package structure having column leads and a method for production thereof
JP3765952B2 (ja) 半導体装置
US7115442B2 (en) Ball grid array package with stacked center pad chips and method for manufacturing the same
US6541848B2 (en) Semiconductor device including stud bumps as external connection terminals
US5838061A (en) Semiconductor package including a semiconductor chip adhesively bonded thereto
US7521283B2 (en) Manufacturing method of chip integrated substrate
JPH11204720A (ja) 半導体装置及びその製造方法
JP2005026680A (ja) 積層型ボールグリッドアレイパッケージ及びその製造方法
JP2005183923A (ja) 半導体装置およびその製造方法
KR100379600B1 (ko) 듀얼 칩 패키지의 제조 방법
JP2004253693A (ja) 半導体装置
KR20060101385A (ko) 반도체 장치 및 그 제조 방법
US20080136027A1 (en) Method of bonding wire of semiconductor package
JP4565931B2 (ja) 半導体装置の製造方法
JP2001024133A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4035949B2 (ja) 配線基板及びそれを用いた半導体装置、ならびにその製造方法
JPH0831879A (ja) 半導体装置とｔａｂテープ及びそれぞれの製造方法
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
JP2004079923A (ja) 半導体装置及びその製造方法
WO2001033623A1 (fr) Dispositif semi-conducteur et son procede de fabrication
JP2004228117A (ja) 半導体装置および半導体パッケージ
JP2004119550A (ja) 半導体装置およびその製造方法
JP2007035863A (ja) 半導体装置

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20020402

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20020522

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070709

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070709

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090714

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090905

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090924

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091013

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091119

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100105

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130115

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4439090

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees