JP4439714B2

JP4439714B2 - Demodulator and demodulation method

Info

Publication number: JP4439714B2
Application number: JP2000344782A
Authority: JP
Inventors: 芳和林; 一平神野; 町也熊澤
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2000-11-13
Filing date: 2000-11-13
Publication date: 2010-03-24
Anticipated expiration: 2020-11-13
Also published as: JP2002152294A

Description

【０００１】
【発明の属する技術分野】
本発明は自動周波数制御装置および方法に関し、より特定的にはディジタル衛星放送に使用される自動周波数制御装置および方法に関する。
【０００２】
【従来の技術】
２０００年から放送が開始されるディジタル衛星放送では、１つの変調波（チャンネル）で位相数が異なる位相変調（ＰＳＫ：Phase Shift Keying）を組み合わせて、階層変調を可能にしている。すなわち、低階層用データパケットと高階層用データパケットとに対してそれぞれ独立に誤り訂正を施し、それを適当なパケット数ずつ集めて総パケット数を一定値とするフレームを構成する。低階層信号にはＢＰＳＫ（２相位相変調；Binary Phase Shift Keying)またはＱＰＳＫ（４相位相変調；Quaternary Phase Shift Keying)を施し、高階層信号には８ＰＳＫ（８相位相変調；８Phase Shift Keying）を施して時分割多重にて伝送する。
【０００３】
また、フレーム同期信号とフレーム内の各階層の区切りおよび各階層の変調モードを示す伝送多重制御（ＴＭＣＣ；Transmission Multiplexing Configuration Control)信号とを、最も低いＣ／Ｎ（搬送波電力／雑音電力）でも安定受信することができるＢＰＳＫを施して伝送すると共に、低Ｃ／Ｎ時において復調装置の電源投入やチャンネル選択等の動作を行っても、安定にキャリア同期が可能なように、キャリア同期補助信号として周期的にＢＰＳＫバースト信号が多重され、通信フレームが構成される（図１３（a））。
【０００４】
上記に示した通信フレーム構成を有する位相変調波を受信する従来の復調装置としては、特開平１１-２２５１２４号公報に記載のものがある。以下、従来の復調装置および方法を、図１０〜図１２を用いて簡単に説明する。図１０は、従来の復調装置の構成を示すブロック図である。図１１は、従来の復調装置における周波数補正部のブロック図である。図１２は、従来の復調方法を表すフローチャートである。
【０００５】
図１０において、従来の復調装置は、直交検波部１０と、周波数補正部１１と、帯域制限フィルタ１２と、位相補正部１３と、フレーム同期検出部１４と、キャリア同期信号検出部１５、とを備える。
【０００６】
また、周波数補正部１１は、ＢＰＳＫ周波数誤差検出部１１１と、ループフィルタ１１２と、数値制御発振部１１３と、複素乗算部１１４とを備える。
【０００７】
なお、図１０において、太線かつ“／２”で示している信号線は、複素表現される信号の信号線を示している（以下、各図面において同様とする）。
【０００８】
まず、従来例の復調装置の概略を説明する。直交検波部１０は、入力する通信フレーム内の各ＰＳＫ変調信号を固定周波数の局部発振信号を用いて直交検波により復調し、同相成分（Ｉ），直交成分（Ｑ）の等化低域信号を出力する。周波数補正部１１は、直交検波部１０が出力する信号を入力し、衛星放送受信アンテナにおける周波数変換器（図示せず）等の周波数ずれに起因する周波数誤差を、キャリア同期信号検出部１５から受けるゲート信号に基づいて補正する。
【０００９】
この周波数補正部１１の各構成について簡単に説明する。ＢＰＳＫ周波数誤差検出部１１１は、帯域制限フィルタ１２が出力する信号を入力し、遅延検波を行って周波数誤差を検出する。ループフィルタ１１２は、キャリア同期信号検出部１５からの出力信号に従って、ＢＰＳＫ周波数誤差検出部１１１が検出した周波数誤差のうちキャリア同期補助信号を含むＢＰＳＫ期間における周波数誤差の平均化を行う。
【００１０】
数値制御発振部１１３は、ループフィルタ１１２が出力する平均化周波数誤差信号に対し、数値演算を行い発振信号を出力する。複素乗算部１１４は、直交検波部１０が出力する信号と数値制御発振部１１３が出力する信号とを複素乗算して周波数誤差を打ち消す。
【００１１】
帯域制限フィルタ１２は、周波数補正部１１が出力する信号を入力し、各ＰＳＫ信号のスペクトル整形を行う。フレーム同期検出部１４は、帯域制限フィルタ１２が出力する信号を入力し、遅延検波によってＢＰＳＫ変調されたフレーム同期信号、すなわち通信フレームの先頭を検出する。
【００１２】
キャリア同期信号検出部１５は、フレーム同期検出部１４で検出されたフレーム先頭の情報に基づいて、１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間を検出し、その期間に応じたゲート信号を生成する。位相補正部１３は、帯域制限フィルタ１２が出力する信号を入力し、その位相ずれをキャリア同期信号検出部１５から受けるゲート信号に基づいて補正する。
【００１３】
次に、従来例の復調装置が行う動作を、処理の流れに沿って図１１、図１２をさらに参照して詳細に説明する。
【００１４】
図１２は、従来の復調装置が行う動作を示すフローチャートである。図１１は、周波数補正部１１のさらに詳細な構成を示すブロック図である。
【００１５】
電源投入、もしくはチャンネルの選局要求があると（ステップＳ１００）、まずチューナによるチャンネルの選択が行われる（ステップＳ１０１）。図１０に示す復調装置はチューナ（図示せず）を介して直交検波部１０に入力される信号に対し、まずキャリア同期信号検出部１５において、フレーム同期検出部１４で検出されたフレームの先頭位置に基づいて、図１３（ｂ）に示すような１通信フレーム内のフレーム同期、信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間に応じたＢＰＳＫゲート信号を生成する（ステップＳ１０２）。
【００１６】
そして、キャリア同期信号検出部１５は、生成したゲート信号を、周波数補正部１１および位相補正部１３へそれぞれ出力する。
【００１７】
次に、図１１を参照して、周波数補正部１１の動作を説明する。図１１において、周波数補正部１１は、遅延検波部１１１ａとＢＰＳＫ位相誤差検出部１１１ｂとで構成されるＢＰＳＫ周波数誤差検出部１１１と、切替部１１２ａと定数発生部１１２ｂと加算器１１２ｃと遅延部１１２ｄとで構成されるループフィルタ１１２と、加算器１１３ａと遅延部１１３ｂとコサイン波発生部１１３ｃとサイン波発生部１１３ｄとで構成される数値制御発振部１１３と、複素乗算部１１４とを備える。
【００１８】
直交検波部１０が出力する信号は、複素乗算部１１４および帯域制限フィルタ１２を介して、ＢＰＳＫ周波数誤差検出部１１１の遅延検波部１１１ａに入力される。遅延検波部１１１ａは、現在のｎ相ＰＳＫ変調信号（ｎ＝２，４，８…、以下同じ）と、その１シンボル前のｎ相ＰＳＫ変調信号の複素共役信号との複素乗算を行い、遅延検波出力を算出する。
【００１９】
この遅延検波出力の算出式を、下記式（１）に示す。
【００２０】
【数１】

【００２１】
ここで、
Ｄ１：ｎ相ＰＳＫ変調信号の現在のシンボルの位相状態(0〜(n-1))
Ｄ０：ｎ相ＰＳＫ変調信号の１シンボル前の位相状態(0〜(n-1))
Δｆ：等価低域信号の周波数誤差［Ｈｚ］
ｔ１：現在の時刻［ｔ］
ｔ０：１シンボル前の時刻［ｔ］
Ｔｓ：シンボル周期［ｔ］
である。
【００２２】
ＢＰＳＫの場合、上記式（１）により周波数誤差が無ければ遅延検波出力の位相状態は、図８（ａ）中の●印に示すようにπ・ｎ（ｎ＝０〜１）にある。しかし、周波数誤差Δｆがあると、×印に示すように２π・Δｆ・Ｔｓ（＝θ）分、位相が●印よりずれることになる。
【００２３】
そこで、ＢＰＳＫ位相誤差検出部１１１ｂでは、周波数誤差が無い場合の●印を受信側の基準として、周波数誤差のある場合の×印との位相差を周波数誤差として検出する。なお、直交座標系で処理しているので、位相差を検出するには本来ａｒｃｔａｎ（ｙ／ｘ）により算出することになるが、簡略化して周波数誤差と比例する量として、ＢＰＳＫの場合、遅延検波信号のうち直交成分の誤差ｙを周波数誤差として出力してもよい。
【００２４】
このＢＰＳＫ位相誤差検出部１１１ｂで検出した周波数誤差は、切替部１１２ａを介して加算器１１２ｃおよび遅延部１１２ｄからなるループフィルタに入力され、周波数誤差の平均化がなされる。
【００２５】
ここで、ループフィルタ１１２は、１通信フレーム内のＢＰＳＫ変調がされているフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間のみに得られる周波数誤差に関して平均化を行うため、キャリア同期信号検出部１５が出力するゲート信号を用いて切替部１１２ａの切換えを行う。
【００２６】
この切替部１１２ａは、ゲート信号のＢＰＳＫ変調信号の期間（図１３（ｂ）においてＨｉレベル期間）にＢＰＳＫ位相誤差検出部１１１ｂが出力する周波数誤差をループフィルタに入力し、それ以外の期間には、定数発生部１１２ｂが発生する「定数０」をループフィルタに入力するように切替えを行う。
【００２７】
そして、ループフィルタ１１２の出力信号は、数値演算発振部（ＮＣＯ）１１３を制御し、そこで得られる発振信号により、複素乗算部３２４で周波数誤差が打ち消される。これにより、周波数誤差が補正される（ステップＳ１０３）。
【００２８】
周波数誤差の補正が完了すると（ステップＳ１０４）、位相補正部１３は前記キャリア同期信号検出部１５で生成された図１１（ｂ）に示すようなゲート信号により、１通信フレーム内のフレーム同期、信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間で位相誤差を補正する。これにより、位相誤差が補正され、位相同期が完了する（ステップＳ１０５）。その後、定常の復調処理に移行する（ステップＳ１０６）。
【００２９】
ここでの定常の復調処理とは、位相補正部１４が位相同期した後の復調動作のことであり、雑音等の影響で周波数補正部１１における周波数誤差の変動により数値制御発振手段１１３の発振周波数が変化して、位相補正部１４において位相同期を外さないようにすることである。例えば、一度位相同期した後、何らかの原因で位相同期が外れるまでは、周波数補正部１１のループフィルタ１２の係数更新を停止したり、ループゲインを下げる（感度を下げる）等の処理を行う。
【００３０】
以上のような処理により、従来の復調装置および方法によれば、時分割多重される位相変調信号のうち、パケット内に分散配置されたキャリア同期補助信号を含むＢＰＳＫを用いて搬送波再生を行うことにより、低Ｃ／Ｎ状態においても安定にキャリア同期を行うことができる。
【００３１】
【発明が解決しようとする課題】
上述したように、上記従来の復調装置では、時分割多重される位相変調信号のうち、パケット内に分散配置されたキャリヤ同期補助信号を含むＢＰＳＫを用いて周波数補正、位相補正を行うことにより、低Ｃ／Ｎ状態においても安定にキャリア同期を行うことができる。
【００３２】
しかしながら、上記従来の復調装置では、周波数補正動作が間欠になるため、一連のキャリア同期までの処理で、その大部分の時間を占める周波数引き込みに時間が掛かり、牽いてはチャンネル切り替えに時間が掛かってしまうという問題があった。
【００３３】
それ故、本発明の目的は、チャンネル切り替え動作を高速にできる、復調装置および方法を提供することである。
【００３４】
【課題を解決するための手段】
第１の発明は、複数の位相変調信号と共に、通信フレーム内において位相数が最も少ない位相変調（以下、最小位相変調という）を用いて位相変調を施されたキャリア同期補助信号が等時間間隔に分散するように、時分割多重された当該通信フレームを受信すための復調装置であって、
前記通信フレーム内の予め定めた信号期間の周波数誤差を検出して周波数誤差の補正を行う周波数補正手段と、
前記通信フレーム内の予め定めた信号期間の位相誤差を検出して位相ずれの補正を行う位相補正手段と、
前記周波数補正手段の出力信号を入力し、前記通信フレームの同期信号を検出することでフレーム先頭位置を検出するフレーム同期検出手段と、
前記フレーム同期検出手段で検出した前記フレーム先頭位置に基づいて、前記最小位相変調が施された期間のうち少なくとも前記キャリア同期補助信号の期間（以下、同期信号期間という）を検出し、当該同期信号期間を与えるゲート信号を生成する同期信号検出手段と、
前記位相補正手段の出力信号を入力し、受信信号のＣ／Ｎ（搬送波電力／雑音電力）の状態を検出するＣ／Ｎ検出手段と、
チャンネル切り替え時、
チャンネル切り替え直前の受信Ｃ／Ｎが予め定めたしきい値に対し高い場合は、前記通信フレームの全期間を与えるゲート信号を周波数補正手段に出力し、周波数補正手段における周波数誤差検出を前記通信フレーム内において位相数が最も大きい位相変調（以下、最大位相変調という）に従うように制御し、
それ以外の場合は、
前記同期信号期間を与えるゲート信号を周波数補正手段に出力し、周波数補正手段における周波数誤差検出を前記通信フレーム内において最小位相変調に従うように制御する周波数補正部動作判定手段とを備え、
前記位相補正手段は、前記同期信号検出手段から出力されるゲート信号が与える同期信号期間において、前記最小位相変調に従った位相補正動作を行い、
前記周波数補正手段は、前記周波数補正部動作判定手段に従って、チャンネル切り替え時、
チャンネル切り替え直前の受信Ｃ／Ｎが、予め定めたしきい値に対し高い場合は、前記通信フレーム内において位相数が最も大きい位相変調に従った周波数誤差を検出し、前記通信フレームの全期間で周波数補正を行い、
それ以外の場合は、前記通信フレーム内において前記最小位相変調に従った周波数誤差を検出し、前記同期信号期間で周波数補正を行うことを特徴とする。
【００３５】
上記のように、第１の発明によれば、チャンネル切り替え時に受信Ｃ／Ｎに基づいて、パケット内の全変調信号で周波数補正を行うか、またはパケット内に分散配置されたキャリヤ同期補助信号を含む最小位相変調信号を用いて周波数補正を行うかを選択することにより、通常Ｃ／Ｎが高いときは、一連のキャリア同期までの処理で、その大部分の時間を占める周波数引き込み時間を短縮することができ、牽いてはチャンネル切り替え動作を高速にすることができる。
【００３６】
第２の発明は、第１の発明において、周波数補正手段における数値制御発振手段を制御する平均化周波数誤差を保存する記憶手段を更に備え、
チャンネル切り替え前に平均化周波数誤差を記憶手段で記憶し、チャンネル切り替え時に、記憶した平均化周波数誤差を初期値として、周波数補正部を動作させることを特徴とする。
【００３７】
上記のように、第２の発明によれば、第１の発明において、一度キャリア同期したとき周波数補正手段の引き込み周波数を記憶し、チャンネル切り替え時に、記憶した引き込み周波数を初期値として、周波数補正手段を再動作させる。これにより、更なる周波数補正の高速化と共に、周波数補正範囲が狭い最大位相変調に従った周波数補正に起因する、周波数補正手段の誤動作を防止することが出来る。
【００３８】
第３の発明は、複数の位相変調信号と共に、通信フレーム内において位相数が最も少ない位相変調（以下、最小位相変調という）を用いて位相変調を施されたキャリア同期補助信号が等時間間隔に分散するように、時分割多重された当該通信フレームの復調方法であって、
チャンネル切り替え直前に受信信号Ｃ／Ｎ（搬送波電力／雑音電力）の状態を検出するステップと、
チャンネル切り替えステップと、
前記通信フレームの同期信号を検出することで、前記最小位相変調が施された期間のうち少なくとも前記キャリア同期補助信号の期間（以下、同期信号期間という）を検出するステップと、
予め定めたしきい値に対し検出した受信Ｃ／Ｎが高い場合は、前記通信フレーム内において位相数が最も大きい位相変調に従った周波数誤差を検出し、前記通信フレームの全期間で周波数補正を行い、
それ以外の場合は、前記通信フレーム内において前記最小位相変調に従った周波数誤差を検出し、前記同期信号期間で周波数補正を行うステップと、
前記同期信号期間において、前記最小位相変調に従った位相の補正動作を行うステップとを備える。
【００３９】
上記のように、第３の発明によれば、チャンネル切り替え時に受信Ｃ／Ｎに基づいて、パケット内の全変調信号で周波数補正を行うか、またはパケット内に分散配置されたキャリヤ同期補助信号を含む最小位相変調信号を用いて周波数補正を行うかを選択することにより、通常Ｃ／Ｎが高いときは、一連のキャリア同期までの処理で、その大部分の時間を占める周波数引き込み時間を短縮することができ、牽いてはチャンネル切り替え動作を高速にすることができる。
【００４０】
第４の発明は、第３の発明において、チャンネル切り替え前に周波数補正手段における数値制御発振手段を制御する平均化周波数誤差を保存するステップと、チャンネル切り替え時に、記憶した平均化周波数誤差を周波数補正手段の初期値とするステップとを、更に備える。
【００４１】
上記のように、第４の発明によれば、第３の発明において、一度キャリア同期したとき周波数補正手段の引き込み周波数を記憶し、チャンネル切り替え時に、記憶した引き込み周波数を初期値として、周波数補正手段を再動作させる。これにより、更なる周波数補正の高速化と共に、周波数補正範囲が狭い最大位相変調に従った周波数補正に起因する、周波数補正手段の誤動作を防止することが出来る。
【００４２】
【発明の実施の形態】
本発明は、パケット内に分散配置された最小位相変調で変調されるキャリヤ同期補助信号を含む、時分割多重された位相変調信号の受信の際の、周波数引き込み時間を短縮して、チャンネル切り替え動作を高速にできる復調装置および方法である。
【００４３】
以下、本発明の各実施形態について説明する。以下の説明において、第１の実施形態が基本となる復調装置であり、第２の実施形態は、第１の実施形態に対し、更なる周波数補正の高速化と共に、周波数補正手段の誤動作を防止した復調装置である。
【００４４】
（第１の実施形態）
図１は、請求項１，３に対応する、本発明の第１の実施形態に係る復調装置の構成を示すブロック図である。図１において、本発明の第１の実施形態に係る復調装置は、直交検波部１０と、周波数補正部１１Ａと、帯域制限フィルタ１２と、位相補正部１３と、フレーム同期検出部１４と、キャリア同期信号検出部１５、Ｃ／Ｎ検出部１６と、周波数補正動作判定部１７と、を備える。
【００４５】
また、周波数補正部１１Ａは、ＢＰＳＫ周波数誤差検出部１１１と、８ＰＳＫ周波数誤差検出部１１５と、周波数誤差切り替え部１１６と、ループフィルタ１１２と、数値制御発振部１１３と、複素乗算部１１４とを備える。
【００４６】
なお、図１において、太線かつ“／２”で示している信号線は、複素表現される信号の信号線を示している（以下、各図面において同様とする）。
【００４７】
まず、第１の実施形態に係る復調装置を図１を用いて、説明する。
【００４８】
直交検波部１０は、入力する通信フレーム内の各ＰＳＫ変調信号を固定周波数の局部発振信号を用いて直交検波により復調し、同相成分（Ｉ）、直交成分（Ｑ）の等化低域信号を出力する。周波数補正部１１Ａは、直交検波部１０が出力する信号を入力し、衛星放送受信アンテナにおける周波数変換器（図示せず）等の周波数ずれに起因する周波数誤差を、周波数補正動作判定手段１７から受ける制御信号に基づいて補正する。
【００４９】
この周波数補正部１１Ａの各構成について簡単に説明する。ＢＰＳＫ周波数誤差検出部１１１は、帯域制限フィルタ１２が出力する信号を入力し、遅延検波を行って通信フレーム内で最も位相数の小さいＢＰＳＫシンボルに基づいて周波数誤差を検出し、８ＰＳＫ周波数誤差検出部１１５は、帯域制限フィルタ１２が出力する信号を入力し、遅延検波を行って、通信フレーム内で最も位相数の大きい８ＰＳＫシンボルに基づいて周波数誤差を検出する。
【００５０】
周波数誤差切り替え部１１６は周波数補正動作判定部１７からの周波数誤差切り替え信号に従って、チャンネル切り替え時、切り替え直前のＣ／Ｎが予め定めた値より高い場合は８ＰＳＫ周波数誤差検出部１１５で検出された周波数誤差を、切り替え直前のＣ／Ｎが予め定めた値より低い場合はＢＰＳＫ周波数誤差検出部１１１で検出された周波数誤差を選択する。
【００５１】
ループフィルタ１１２は、周波数補正動作判定手段１７からのゲート信号に従って、チャンネル切り替え直前のＣ／Ｎが予め定めた値より高い場合は、８ＰＳＫ周波数誤差検出部１１５が検出した周波数誤差のうち、通信フレーム全期間の周波数誤差の平均化を行い、チャンネル切り替え直前のＣ／Ｎが予め定めた値より低い場合は、ＢＰＳＫ周波数誤差検出部１１１が検出した周波数誤差のうち、ＢＰＳＫ変調される１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間、における周波数誤差の平均化を行う。
【００５２】
数値制御発振部１１３は、ループフィルタ１１２が出力する平均化周波数誤差信号に対し、数値演算を行い発振信号を出力する。複素乗算部１１４は、直交検波部１０が出力する信号と数値制御発振部１１３が出力する信号とを複素乗算して周波数誤差を打ち消す。
【００５３】
帯域制限フィルタ１２は、周波数補正部１１Ａが出力する信号を入力し、各ＰＳＫ信号のスペクトル整形を行う。フレーム同期検出部１４は、帯域制限フィルタ１２が出力する信号を入力し、遅延検波によってＢＰＳＫ変調されたフレーム同期信号、すなわち通信フレームの先頭を検出する。
【００５４】
キャリア同期信号検出部１５は、フレーム同期検出部１４で検出されたフレーム先頭の情報に基づいて、１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間を検出し、図４（ｂ）に示すような、その期間に応じたゲート信号を生成する。位相補正部１３は、帯域制限フィルタ１２が出力する信号を入力し、その位相ずれをキャリア同期信号検出部１５から受けるゲート信号に基づいて補正する。
【００５５】
Ｃ／Ｎ検出部１６は位相補正手段の出力する信号を入力して、受信Ｃ／Ｎを検出する。周波数補正動作判定手段１７は、キャリア同期信号検出部１５からのゲート信号及び、Ｃ／Ｎ検出手段１６のＣ／Ｎ検出結果を入力して、チャンネル切り替え時、切り替え直前のＣ／Ｎが予め定めた値より高い場合は、８ＰＳＫ周波数誤差検出部１１５の出力を選択するように周波数誤差切り替え信号を周波数誤差切り替え部１１６に出力するとともに、図４（ｃ）に示すような通信フレームの全期間を示すゲート信号をループフィルタ１１２に出力する。
【００５６】
一方、チャンネル切り替え時、切り替え直前のＣ／Ｎが予め定めた値より低い場合は、ＢＰＳＫ周波数誤差検出部１１１の出力を選択するように周波数誤差切り替え信号を周波数誤差切り替え部１１６に出力するとともに、図４（ｂ）に示すような１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間に応じたゲート信号をループフィルタ１１２に出力する。
【００５７】
次に、第１の実施形態に係る復調装置が行う動作を、処理の流れに沿って図２、図３をさらに参照して詳細に説明する。
【００５８】
図３は、従来の復調装置が行う動作を示すフローチャートである。図２は、周波数補正部１１Ａのさらに詳細な構成を示すブロック図である。
【００５９】
まず、図３（ａ）により、電源投入時の動作を説明する。電源投入の要求があると（ステップＳ１）、まずチューナによるチャンネルの選択が行われる（ステップＳ２）。図１に示す復調装置はチューナ（図示せず）を介して直交検波部１０に入力される信号に対し、まずキャリア同期信号検出部１５において、フレーム同期検出部１４で検出されたフレームの先頭位置に基づいて、図４（ｂ）に示すような１通信フレーム内のフレーム同期、信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間に応じたＢＰＳＫゲート信号を生成する（ステップＳ３）。
【００６０】
そして、キャリア同期信号検出部１５は、生成したＢＰＳＫゲート信号を、位相補正部１３および周波数補正動作判定部１７にそれぞれ出力する。
【００６１】
次に、図２を参照して、周波数補正部１１Ａの動作を説明する。図２において、周波数補正部１１Ａは、遅延検波部１１１ａとＢＰＳＫ位相誤差検出部１１１ｂとで構成されるＢＰＳＫ周波数誤差検出部１１１と、遅延検波部１１５ａと８ＰＳＫ位相誤差検出部１１５ｂとで構成される８ＰＳＫ周波数誤差検出部１１５と、ＢＰＳＫ周波数誤差検出部１１１の出力信号と８ＰＳＫ周波数誤差検出部１１５の出力信号とを、周波数補正動作判定手段１７から出力される周波数誤差切り替え信号に従って切り替える周波数誤差選択部１１６と、切替部１１２ａと定数発生部１１２ｂと加算器１１２ｃと遅延部１１２ｄとで構成されるループフィルタ１１２と、加算器１１３ａと遅延部１１３ｂとコサイン波発生部１１３ｃとサイン波発生部１１３ｄとで構成される数値制御発振部１１３と、複素乗算部１１４とを備える。
【００６２】
直交検波部１０が出力する信号は、複素乗算部１１４および帯域制限フィルタ１２を介して、ＢＰＳＫ周波数誤差検出部１１１の遅延検波部１１１ａ、及び８ＰＳＫ周波数誤差検出部１１５の遅延検波部１１５ａに入力される。遅延検波部１１１ａ及び１１５ａは、現在のｎ相ＰＳＫ変調信号（ｎ＝２，４，８ …、以下同じ）と、その１シンボル前のｎ相ＰＳＫ変調信号の複素共役信号との複素乗算を行い、遅延検波出力を算出する。
【００６３】
この遅延検波出力の算出式を、下記式（１）に示す。
【００６４】
【数２】

【００６５】
ここで、
Ｄ１：ｎ相ＰＳＫ変調信号の現在のシンボルの位相状態(0〜(n-1))
Ｄ０：ｎ相ＰＳＫ変調信号の１シンボル前の位相状態(0〜(n-1))
Δｆ：等価低域信号の周波数誤差［Ｈｚ］
ｔ１：現在の時刻［ｔ］
ｔ０：１シンボル前の時刻［ｔ］
Ｔｓ：シンボル周期［ｔ］
とする。
【００６６】
ＢＰＳＫの場合、上記式（１）により周波数誤差が無ければ遅延検波出力の位相状態は、図８（ａ）中の●印に示すようにπ・ｎ（ｎ＝０〜１）にある。しかし、周波数誤差Δｆがあると、×印に示すように２π・Δｆ・Ｔｓ（＝θ）分、位相が●印よりずれることになる。
【００６７】
一方、８ＰＳＫの場合、周波数誤差が無ければ遅延検波出力の位相状態は、図８（ｂ）中の●印に示すようにπ・ｎ／４（ｎ＝０〜７）にある。しかし、周波数誤差Δｆがあると、×印に示すように２π・Δｆ・Ｔｓ（＝θ）分、位相が●印よりずれることになる。
【００６８】
そこで、ＢＰＳＫ位相誤差検出部１１１ｂ及び８ＰＳＫ位相誤差検出部１１５ｂでは、周波数誤差が無い場合の●印を受信側の基準として、周波数誤差のある場合の×印との位相差を周波数誤差として検出する。この遅延検波出力より周波数誤差を求めるのには、遅延検波出力をａｒｃｔａｎ（ｙ／ｘ）でシンボル間における位相変化を求めて周波数誤差とする方法があるが、簡略化して周波数誤差と比例する量として、検波出力で得られたｘ，ｙそのものを周波数誤差として出力する方法がある。
【００６９】
ＢＰＳＫ位相誤差検出部１１１ｂでは、遅延検波出力をｙ軸で２つの領域に分け、遅延検波出力の直交成分ｙを周波数誤差とするもので、
ｘ＞０（―π／２[ラジアン]＜θ＜＋π／２［ラジアン］)のａ領域の場合、ｙ≧０（０［ラジアン］≦θ＜＋π／２[ラジアン]）では、周波数誤差が正であり、遅延検波部１１１ａの出力の直交成分（ｙ）は正になり、周波数誤差が大きくなるとともに、遅延検波出力の直交成分（ｙ）の絶対値が大きくなる。
【００７０】
一方、ｙ＜０（−π／２[ラジアン]＜θ＜０［ラジアン］）では、周波数誤差が負であり、遅延検波１１１ａの直交成分（ｙ）は負になり、周波数誤差が大きくなるとともに、遅延検波出力の直交成分（ｙ）の絶対値が大きくなる。従って、遅延検波出力を直交成分（ｙ）で表すことが出来る。
【００７１】
また、ｘ＜０（π／２[ラジアン]＜θ≦π[ラジアン]、及び−π[ラジアン]＜θ＜−π／２[ラジアン])のｂ領域の場合、
ｙ≧０（π／２[ラジアン]＜θ≦π[ラジアン]）では、周波数誤差が負であり、遅延検波部１１１ａの出力の直交成分（ｙ）は正になり、周波数誤差が大きくなるとともに、遅延検波出力の直交成分（ｙ）の絶対値が大きくなる。
【００７２】
一方、ｙ＜０（−π[ラジアン]＜θ＜−π／２[ラジアン])では、周波数誤差が正であり、遅延検波部１１１ａの出力の直交成分（ｙ）は負になり、周波数誤差が大きくなるとともに、遅延検波出力の直交成分（ｙ）の絶対値は大きくなる。従って、遅延検波出力の直交成分（−１）・ｙを周波数誤差とすることが出来る。
【００７３】
８ＰＳＫ位相誤差検出部１１５ｂでは、遅延検波出力結果を（（ｎ・π／４）±（π／８））［ラジアン］（ｎ＝０，１，２，３，４，５，６，７）で８つの領域に分け、そのうち座標軸を含む領域（（ｎ・π／２）±（π／８））［ラジアン］内の領域（ｎ＝０，１，２，３）、ａ，ｂ，ｃ，ｄの領域に入ったときに、遅延検波出力の同相成分（ｘ）または、直交成分（ｙ）は周波数誤差信号とする。
【００７４】
例えば、ａ領域（（０±π／８）［ラジアン］内の領域）であると、
０［ラジアン］≦θ＜＋π／８[ラジアン]では周波数誤差が正であり、遅延検波部１１５ａの出力の直交成分（ｙ）は正になり、周波数誤差が大きくなるとともに、遅延検波出力の直交成分（ｙ）の絶対値が大きくなる。従って、遅延検波出力を直交成分（ｙ）で表すことが出来る。
【００７５】
一方、−π／８[ラジアン] ＜θ＜０［ラジアン］では周波数誤差が負であり、遅延検波１１５ａの直交成分（ｙ）は負になり、周波数誤差が大きくなるとともに、遅延検波出力の直交成分（ｙ）の絶対値が大きくなる。従って、遅延検波出力の直交成分（−１）・ｙを周波数誤差とすることが出来る。
【００７６】
このようにａ，ｂ，ｃ，ｄ領域の時、その周波数誤差に比例する値として、図８（ｂ）に示すように、それぞれｙ，−ｘ，−ｙ，ｘを周波数誤差信号として出力する。
【００７７】
また、８つの領域の内、座標軸を含まない領域（π／４＋（ｎ・π／２）±（π／８））[ラジアン]内の領域（ｎ＝０，１，２，３））、ｅ，ｆ，ｇ，ｈの領域にある時は、遅延検波信号をπ／４だけ位相回転させることにより、その信号の同相成分（ｘ）、直交成分（ｙ）もまた、周波数誤差と比例した信号とみなすことが出来る。
【００７８】
そのために、遅延検波手段１１５ａの出力を図８（ｂ）に示すように、ｘ＝ｙ・ｃｏｔ（π／８[ラジアン]）、ｘ＝−ｙ・ｃｏｔ（π／８[ラジアン]）、ｙ＝ｘ・ｃｏｔ（π／８[ラジアン]）、及びｙ＝―ｘ・ｃｏｔ（π／８[ラジアン]）の直線により遅延検波信号を８つの領域で領域判定を行い、遅延検波信号が８つの領域のうち、
領域ａのとき（ｘ＞ｙ・ｃｏｔ（π／８[ラジアン]）かつ、ｘ＞−ｙ・ｃｏｔ（π／８）[ラジアン]のとき）は遅延検波信号の直交成分（ｙ）を周波数誤差信号とし、
領域ｂのとき（ｙ＞ｘ・ｃｏｔ（π／８[ラジアン]）かつ、ｙ＞−ｘ・ｃｏｔ（π／８）[ラジアン]のとき）は遅延検波信号の同相成分（ｘ）・（−１）を周波数誤差信号とし
領域ｃのとき（ｘ＜ｙ・ｃｏｔ（π／８[ラジアン]）かつ、ｘ＜−ｙ・ｃｏｔ（π／８）[ラジアン]のとき）は遅延検波信号の直交成分（ｙ）・（−１）を周波数誤差信号とし、
領域ｄのとき（ｙ＜ｘ・ｃｏｔ（π／８[ラジアン]）かつ、ｙ＜−ｘ・ｃｏｔ（π／８[ラジアン]）のとき）は遅延検波信号の同相成分（ｘ）を周波数誤差信号とし、
領域ｅのとき（ｘ＜ｙ・ｃｏｔ（π／８[ラジアン]）かつ、ｙ＜ｘ・ｃｏｔ（π／８[ラジアン]）のとき）はπ／４位相回転後の遅延検波信号の同相成分（ｘ）・（−１）を周波数誤差信号とし、
領域ｆのとき（ｘ＞−ｙ・ｃｏｔ（π／８[ラジアン]）かつ、ｙ＜−ｘ・ｃｏｔ（π／８[ラジアン]）のとき）はπ／４位相回転後の遅延検波信号の直交成分（ｙ）・（−１）を周波数誤差信号とし、
領域ｇのとき（ｘ＞ｙ・ｃｏｔ（π／８[ラジアン]）かつ、ｙ＞ｘ・ｃｏｔ（π／８）[ラジアン]のとき）は、π／４位相回転後の遅延検波信号の同相成分（ｘ）を周波数誤差信号とし、
領域ｈのとき（ｘ＜−ｙ・ｃｏｔ（π／８[ラジアン]）かつ、ｙ＞−ｘ・ｃｏｔ（π／８[ラジアン]）のとき）は、π／４位相回転後の遅延検波信号の同相成分（ｙ）を周波数誤差信号として出力する。
【００７９】
ところで、上記ＢＰＳＫ周波数検出部１１１と、８ＰＳＫ周波数誤差検出１１５との違いは、周波数誤差が検出可能なＣ／Ｎ範囲である。検出可能Ｃ／Ｎについては、図９に示すように雑音によるシンボルの広がりが、ＢＰＳＫ位相誤差検出部１１１ｂおよび８ＰＳＫ位相誤差検出部１１５ｂで設定した、上記の各領域内に納まるかどうかで決まる。誤動作なく周波数誤差が検出可能なＣ／Ｎは、ＢＰＳＫ周波数誤差検出部１１１では約０ｄＢ以上、８ＰＳＫ周波数誤差検出部１１５では約８ｄＢ以上である。
【００８０】
このＢＰＳＫ位相誤差検出部１１１ｂ、及び８ＰＳＫ位相誤差検出部１１５ｂで検出した周波数誤差は、周波数誤差選択部１１６に入力され、周波数補正動作判定部１７に従って周波数誤差が選択される。
【００８１】
電源投入後の初めての周波数補正動作では、周波数補正動作判定部１７は、現在のＣ／Ｎが不明であるため、低Ｃ／Ｎの場合でも周波数誤差が検出可能なＢＰＳＫ位相誤差検出部１１１ｂの出力を選択するように制御する。
【００８２】
周波数誤差選択部１１６で選択されたＢＰＳＫ位相誤差検出部１１１ｂの出力は、切替部１１２ａを介して加算器１１２ｃおよび遅延部１１２ｄからなるループフィルタに入力され、周波数誤差の平均化がなされる。
【００８３】
ここで、ループフィルタ１１２は、１通信フレーム内のＢＰＳＫ変調がされているフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間のみに得られる周波数誤差に関して平均化を行うため、周波数補正動作判定部１７はキャリア同期信号検出部１５が出力するゲート信号をそのまま、切替部１１２ａに出力する。
【００８４】
この切替部１１２ａは、ゲート信号のＢＰＳＫ変調信号の期間（図４（ｂ）においてＨｉレベル期間）にＢＰＳＫ位相誤差検出部１１１ｂが出力する周波数誤差をループフィルタに入力し、それ以外の期間には、定数発生部１１２ｂが発生する「定数０」をループフィルタに入力するように切替えを行う。
【００８５】
そして、ループフィルタ１１２の出力信号は、数値演算発振部（ＮＣＯ）１１３を制御し、そこで得られる発振信号により、複素乗算部３２４で周波数誤差が打ち消される。これにより、周波数誤差が補正される（ステップＳ４）。
【００８６】
周波数補正が完了すると（ステップＳ５）、位相補正部１３は前記キャリア同期信号検出部１５で生成されたＢＰＳＫゲート信号により、図４（ｂ）に示すような１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間で位相誤差を補正する。これにより、位相誤差が補正され、位相同期が完了する（ステップＳ６）。その後、定常の復調処理に移行する（ステップＳ７）。
【００８７】
ここでの定常の復調処理とは、位相補正部１４が位相同期した後の復調動作のことであり、雑音等の影響で周波数補正部１１における周波数誤差の変動により数値制御発振手段１１３の発振周波数が変化して、位相補正部１４において位相同期を外さないようにすることである。
【００８８】
例えば、一度位相同期した後、何らかの原因で位相同期が外れるまでは、周波数補正部１１のループフィルタ１２の係数更新を停止したり、ループゲインを下げる（感度を下げる）等の処理を行う。
【００８９】
次に、図３（ｂ）により、チャンネル切り替え時の動作を説明する。なお、図３（ｂ）において、上記電源投入時の動作で説明した図３（ａ）と同一の処理を行うステップについては、同一のステップ番号を付してその説明を省略する。
【００９０】
チャンネル切り替え要求があると（ステップＳ１０）、まず図１に示す復調装置はＣ／Ｎ検出部１６により、チャンネル切り替え直前の受信Ｃ／Ｎを検出し、その検出結果は周波数補正動作判定部１７に出力される（ステップＳ１１）。
【００９１】
Ｃ／Ｎ検出が完了すると、チューナによりチャンネルの選択が行われ、チャンネルが切り替わる（ステップ２）。次に、チューナ（図示せず）を介して直交検波部１０に入力される信号に対し、キャリア同期信号検出部１５において、図４（ｂ）に示すような１通信フレーム内のフレーム同期、信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間に応じたＢＰＳＫゲート信号を生成する（ステップＳ３）。
【００９２】
そして、キャリア同期信号検出部１５は、生成したＢＰＳＫゲート信号を、位相補正部１３および周波数補正動作判定部１７にそれぞれ出力する。
【００９３】
周波数補正動作判定部１７は、前記チャンネル選択直前の受信Ｃ／Ｎに基づいて、下記に示すように周波数補正動作を判定する（ステップＳ１２）。前記チャンネル選択直前の受信Ｃ／Ｎが予め定めた値より高い場合は、８ＰＳＫ周波数誤差検出部１１５の出力を選択するように周波数誤差切り替え信号を周波数誤差切り替え部１１６に出力するとともに、図４（ｃ）に示すような通信フレームの全期間を示すゲート信号をループフィルタ１１２に出力する。
【００９４】
一方、チャンネル選択直前の受信Ｃ／Ｎが予め定めた値より低い場合は、ＢＰＳＫ周波数誤差検出部１１１の出力を選択するように周波数誤差切り替え信号を周波数誤差切り替え部１１６に出力するとともに、図４（ｂ）に示すような１通信フレーム内のフレーム同期、信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間に応じたゲート信号をループフィルタ１１２に出力する。ここで、周波数補正動作を判定する受信Ｃ／Ｎの閾値は、前記８ＰＳＫ周波数誤差検出部１１５が誤動作なく周波数誤差検出が出来るＣ／Ｎであり、約８ｄＢが目安となる。
【００９５】
上記周波数補正動作判定部１７の判定結果に従って、周波数補正部１１Ａは下記（表１）に示すように周波数補正動作を行う。前記チャンネル選択直前の受信Ｃ／Ｎが予め定めた値より高い場合は、全通信フレーム内で最も位相数が大きい位相変調である、８ＰＳＫシンボルを基準に検出した周波数誤差により、全シンボル期間で周波数補正動作を行い（ステップＳ１３）、チャンネル選択直前の受信Ｃ／Ｎが予め定めた値より低い場合は、全通信フレーム内で最も位相数が小さい位相変調である、ＢＰＳＫシンボルを基準に検出した周波数誤差により、１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間で周波数補正動作を行う（ステップＳ４）。
【００９６】
【表１】

【００９７】
周波数補正が完了すると（ステップＳ５または、ステップＳ１４）、位相補正部１３は前記キャリア同期信号検出部１５で生成されたＢＰＳＫゲート信号により、図４（ｂ）に示すような１通信フレーム内のフレーム同期、信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間で位相誤差を補正する。これにより、位相誤差が補正され、位相同期が完了する（ステップＳ６）。その後、定常の復調処理に移行する（ステップＳ７）。
【００９８】
なお、図３（ｂ）のフローチャートにおいて、キャリア同期信号検出部１５の動作（ステップＳ３）は、周波数補正動作判定部１７の動作（ステップＳ１２）より前のステップに記載したが、ステップＳ３は、１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間期間を表すゲート信号が必要になる、低Ｃ／Ｎ時の周波数補正部１１の動作（ステップＳ４）または、位相補正部１３の動作（ステップＳ６）より前のステップであれば、動作する順序を特に制限しなくても何ら問題はない（以下、各実施形態におけるステップＳ３の処理においても同様）。
【００９９】
また、上記の説明では電源投入時及び、チャンネル切り替え時で低Ｃ／Ｎ時の周波数補正動作と、位相補正動作とは、図４（ｂ）に示した１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間を示すゲート信号に従って行っていたが、図４（ｄ）に示すような、１通信フレーム内のキャリア同期補助信号の期間を示すゲート信号に従って行っても同様の効果が得られる（以下、各実施形態においても同様）。
【０１００】
以上のように、本発明の第１の実施形態に係る復調装置によれば、チャンネル切り替え時に、切り替え直前の受信Ｃ／Ｎを検出して、受信Ｃ／Ｎが予め定めた値より高い場合は、全通信フレーム内で最も位相数が大きい位相変調である、８ＰＳＫを基準に検出した周波数誤差により、全シンボル期間で周波数補正動作を行い、受信Ｃ／Ｎが予め定めた値より低い場合は、全通信フレーム内で最も位相数が小さい位相変調である、ＢＰＳＫを基準に検出した周波数誤差により、キャリア同期補助信号の期間で周波数補正動作を行うことより、
通常Ｃ／Ｎが高いときは、一連のキャリア同期までの処理で、その大部分の時間を占める周波数引き込み時間を短縮することができ、牽いてはチャンネル切り替え動作を高速にすることができる。
【０１０１】
（第２の実施形態）
本発明の第２の実施形態に係る復調装置は、上記第１の実施形態に係る復調装置において、周波数補正部１１Ａの誤動作を防止と、更なる周波数補正の高速化を行うものである。
【０１０２】
そこで、衛星放送受信における周波数のずれと、周波数補正部１１Ａの誤動作について説明する。衛星より到来する１２ＧＨｚ帯の電波は、衛星放送受信アンテナで受信し、１ＧＨｚ帯に周波数変換した後、受信機に入力される。衛星放送受信における周波数のずれで大部分を占めるのは、衛星放送用アンテナの周波数変換器における周波数ずれであり、一般的に±１．５ＭＨｚとされている。
【０１０３】
これに、チューナーなどにおける周波数ずれを加えると、±２．０ＭＨｚ程度の周波数ずれが生じることになり、この周波数ずれを復調装置で除去する必要がある。
【０１０４】
さて、上記第１の実施形態に係る復調装置では、チャンネル切り替え時、チャンネル切り替え直前の受信Ｃ／Ｎに基づいて、全通信フレーム内で最も位相数が大きい位相変調である８ＰＳＫシンボルを基準に検出した周波数誤差により、全シンボル期間で周波数補正動作を行うか、全通信フレーム内で最も位相数が小さい位相変調であるＢＰＳＫシンボルを基準に検出した周波数誤差により、１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間で周波数補正動作を行うか、を切り替えていた。
【０１０５】
８ＰＳＫシンボルおよびＢＰＳＫシンボルを基準に周波数誤差を検出する場合、誤動作なく周波数誤差が検出できる、つまり周波数補正が可能なのは、シンボル速度（以下シンボルレートと示す）と、位相変調の位相数で決まり、下記式（２）で表すことが出来る。
【０１０６】
【数３】

【０１０７】
例えば、シンボルレートが２８．８６ＭＨｚの場合、ＢＰＳＫ周波数誤差検出部１１１では±７．２１５ＭＨｚ、８ＰＳＫ周波数誤差検出部１１５では±１．８０３７５ＭＨｚまでの周波数誤差検出が可能になる。
【０１０８】
従って、チャンネル切り替え時でＣ／Ｎが高いときの８ＰＳＫによる周波数誤差検出では、±２ＭＨｚの周波数ずれがある場合、周波数補正部が誤動作してしまう。
【０１０９】
以下、上述した周波数補正手段の誤動作の防止と、更なる周波数補正の高速化を行う、本発明の第２の実施形態に係る復調装置について説明する。
【０１１０】
図５は、請求項２，４に対応する、本発明の第２の実施形態に係る復調装置の構成を示すブロック図である。図５において、第２の実施形態に係る復調装置は、直交検波部１０と、周波数補正部１１Ｂと、帯域制限フィルタ１２と、位相補正部１３と、フレーム同期検出部１４と、キャリア同期信号検出部１５、Ｃ／Ｎ検出部１６と、周波数補正動作判定部１７と、第２のフレーム同期検出部１８を備える。
【０１１１】
また、周波数補正部１１Ｂは、ＢＰＳＫ周波数誤差検出部１１１と、８ＰＳＫ周波数誤差検出部１１５と、周波数誤差切り替え部１１６と、ループフィルタ１１２Ａと、数値制御発振部１１３と、複素乗算部１１４と、記憶装置１１７とを備える。
【０１１２】
図７は、第２の実施形態に係る復調装置が行う動作を示すフローチャートである。
【０１１３】
図５に示すように、第２の実施形態に係る復調装置は、上記第１の実施形態に係る復調装置に対し、位相補正部１３の出力からフレーム同期信号を検出する第２のフレーム同期検出部１８を更に加え、ループフィルタ１１２を有する周波数補正部１１Ａから、ループフィルタ１１２Ａを有し、更にループフィルタ１１２Ａの出力を保存する記憶装置１１７を加えた周波数補正部１１Ｂに代えた構成である。
【０１１４】
なお、第２の実施形態に係る復調装置のその他の構成は、上記第１の実施形態に係る復調装置の構成と同様であり、当該構成部分については同一の参照番号を付してその説明を省略する。
【０１１５】
また、図７において図３と同一の処理を行うステップについては、同一のステップ番号を付してその説明を省略する。
【０１１６】
以下、第２の実施形態に係る復調装置が上記第１の実施形態に係る復調装置と異なる動作を行う部分について説明する。
【０１１７】
図７（ａ）の電源投入後の動作では、ＢＰＳＫ周波数補正動作（ステップＳ４）、位相補正動作（ステップＳ６）の後、第２のフレーム同期検出部１８でフレーム同期が確立したら（ステップＳ２０）、外部の演算処理装置（ＣＰＵ）の命令により、周波数補正部１１Ｂのループフィルタ１１２Ａの出力を記憶装置１１７に保存する（ステップＳ２１）。その後、定常の復調処理に移行する（ステップＳ７）。
【０１１８】
図７（ｂ）のチャンネル選択要求後の動作では、チャンネル切り替え直前の受信Ｃ／Ｎ検出（ステップＳ１１）、チューナーによる選局（ステップＳ２）の後、記憶装置１１７に記憶している前回位相同期時のループフィルタ１１２Ａの出力を、ループフィルタ１１２Ａにロードする（ステップＳ２２）。
【０１１９】
ここで、図６を参照して、周波数補正部１１Ｂの動作を説明する。図６において、周波数補正部１１Ｂは、遅延検波部１１１ａとＢＰＳＫ位相誤差検出部１１１ｂとで構成されるＢＰＳＫ周波数誤差検出部１１１と、遅延検波部１１５ａと８ＰＳＫ位相誤差検出部１１５ｂとで構成される８ＰＳＫ周波数誤差検出部１１５と、ＢＰＳＫ周波数誤差検出部１１１の出力信号と８ＰＳＫ周波数誤差検出部１１５の出力信号とを、周波数補正動作判定手段１７から出力される周波数誤差切り替え信号に従って切り替える周波数誤差選択部１１６と、切替部１１２ａ、１１２ｅと定数発生部１１２ｂと加算器１１２ｃと遅延部１１２ｄとで構成されるループフィルタ１１２Ａと、加算器１１３ａと遅延部１１３ｂとコサイン波発生部１１３ｃとサイン波発生部１１３ｄとで構成される数値制御発振部１１３と、複素乗算部１１４と、記憶装置１１７とを備える。
【０１２０】
図６に示すように、周波数補正部１１Ｂは、図２に示す周波数補正部１１Ａに対し、ループフィルタ１１２が、記憶装置から値を入力できるように切替部１１２ａを更に加えたループフィルタ１１２Ａに代わり、ループフィルタの出力を保存する記憶装置１１７を加えた構成である。記憶装置１１７から前回位相同期時のループフィルタ１１２Ａの出力信号をロードするには、切替部１１２ｅに外部の演算処理装置（ＣＰＵ）からリセット信号（パルス信号）を与えればよい。
【０１２１】
そして、ループフィルタ１１２Ａは，まずこのロードされた値を出力して、数値制御発振部１１３の発振周波数を前回位相同期時の周波数に設定する。周波数補正部１１Ｂは、この時の数値制御発振部１１３の発振周波数と、入力信号の周波数との周波数差より、再度周波数補正をかけることになる。
【０１２２】
このように、位相同期部１３が位相同期確立したときの周波数補正部１１Ｂにおける周波数ずれの補正値を、再度周波数補正部１１Ｂを動作させるときにロードすることは見かけ上、周波数ずれを小さくすることになる。
【０１２３】
以降、記憶装置１１７からロードされた値を初期値として、周波数補正部１１Ｂは、チャンネル切り替え直前の受信Ｃ／Ｎに基づいた周波数補正動作判定部１７の判定結果に従って（ステップＳ１２）、前記チャンネル選択直前の受信Ｃ／Ｎが予め定めた値より高い場合は、全通信フレーム内で最も位相数が大きい位相変調である、８ＰＳＫシンボルを基準に検出した周波数誤差により、通信フレームの全シンボル期間で周波数補正動作を行い（ステップＳ１３）、チャンネル選択直前の受信Ｃ／Ｎが予め定めた値より低い場合は、全通信フレーム内で最も位相数が小さい位相変調である、ＢＰＳＫを基準に検出した周波数誤差により、１通信フレーム内のフレーム同期信号／ＴＭＣＣ信号の期間およびキャリア同期補助信号の期間で周波数補正動作を行う（ステップＳ４）。
【０１２４】
周波数補正が完了すると（ステップＳ５または、ステップＳ１４）、位相補正部１３による位相補正動作（ステップＳ６）行い、第２のフレーム同期検出部１８でフレーム同期が確立したら（ステップＳ２０）、外部の演算処理装置の命令により、周波数補正部１１Ｂのループフィルタ１１２Ａの出力を記憶装置１１７に保存する（ステップＳ２１）。その後、定常の復調処理に移行する（ステップＳ７）。
【０１２５】
以上のように、本発明の第２の実施形態に係る復調装置は、周波数補正部１１Ｂに記憶装置１１７を設け、電源投入後の第一回目の周波数補正は周波数補正範囲が広いＢＰＳＫによる周波数補正を行い、位相同期した時の周波数補正部１１Ｂにおけるループフィルタ１１２Ａの出力を記憶装置１１７に記憶し、チャンネル切り替えのとき、この記憶装置１１７に記憶した値を初期値として周波数周波数補正部１１Ｂを動作させる。
【０１２６】
これにより、チャンネル切り替え時の周波数ずれが、見かけ上小さくなるので、受信Ｃ／Ｎが予め定めた値よりも高いときに、８ＰＳＫによる周波数誤差検出を行って周波数補正部１１を動作させても、誤動作がなく、周波数補正の更なる高速化が可能になる。
【０１２７】
なお、上記の説明では、周波数補正部１１Ｂのループフィルタ１１２Ａの出力を記憶手段１１７に保存する動作（ステップＳ２１）を、位相補正部１３の位相同期が確立した（ステップＳ２０）後、に行っていたが、チャンネル切り替え要求（ステップＳ１０）後、チューナー選局（ステップＳ２）までになら、動作する順序を特に制限しなくても何ら問題はない。
【０１２８】
【発明の効果】
以上のように、第１の発明によれば、チャンネル切り替え時に受信Ｃ／Ｎに基づいて、パケット内の全変調信号で周波数補正を行うか、またはパケット内に分散配置されたキャリヤ同期補助信号を含む最小位相変調信号を用いて周波数補正を行うかを選択することにより、通常Ｃ／Ｎが高いときは、一連のキャリア同期までの処理で、その大部分の時間を占める周波数引き込み時間を短縮することができ、牽いてはチャンネル切り替え動作を高速にすることができる。
【０１２９】
また、第２の発明によれば、第１の発明において、一度キャリア同期したとき周波数補正手段の引き込み周波数を記憶し、チャンネル切り替え時に、記憶した引き込み周波数を初期値として、周波数補正手段を再動作させる。これにより、更なる周波数補正の高速化と共に、周波数補正範囲が狭い最大位相変調に従った周波数補正に起因する、周波数補正手段の誤動作を防止することが出来る。
【０１３０】
また、第３の発明によれば、チャンネル切り替え時に受信Ｃ／Ｎに基づいて、パケット内の全変調信号で周波数補正を行うか、またはパケット内に分散配置されたキャリヤ同期補助信号を含む最小位相変調信号を用いて周波数補正を行うかを選択することにより、通常Ｃ／Ｎが高いときは、一連のキャリア同期までの処理で、その大部分の時間を占める周波数引き込み時間を短縮することができ、牽いてはチャンネル切り替え動作を高速にすることができる。
【０１３１】
また、第４の発明によれば、第３の発明において、一度キャリア同期したとき周波数補正手段の引き込み周波数を記憶し、チャンネル切り替え時に、記憶した引き込み周波数を初期値として、周波数補正手段を再動作させる。これにより、更なる周波数補正の高速化と共に、周波数補正範囲が狭い最大位相変調に従った周波数補正に起因する、周波数補正手段の誤動作を防止することが出来る。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る復調装置の構成を示すブロック図
【図２】本発明の第１の実施形態に係る復調装置における周波数補正部１１Ａの更に詳細な構成を示すブロック図
【図３】本発明の第１の実施形態に係る復調装置が行う動作を示すフローチャート
【図４】通信フレームの構成と、周波数補正動作判定部１７が出力するゲート信号を示す図
【図５】本発明の第２の実施形態に係る復調装置の構成を示すブロック図
【図６】本発明の第２の実施形態に係る復調装置における周波数補正部１１Ｂの更に詳細な構成を示すブロック図
【図７】本発明の第２の実施形態に係る復調装置が行う動作を示すフローチャート
【図８】ＢＰＳＫ周波数誤差検出部１１１及び８ＰＳＫ周波数誤差検出部１１５の動作を示した図
【図９】ＢＰＳＫ周波数誤差検出部１１１及び８ＰＳＫ周波数誤差検出部１１５の受信Ｃ／Ｎに対する動作限界を示した図
【図１０】従来例の復調装置の構成を示すブロック図
【図１１】従来例の復調装置における周波数補正部１１の更に詳細な構成を示すブロック図
【図１２】従来例の復調装置が行う動作を示すフローチャート
【図１３】キャリア同期ゲート信号生成部１５が出力するゲート信号を示す図
【符号の説明】
１０直交検波部
１１、１１Ａ、１１Ｂ周波数補正部
１２帯域制限フィルタ
１３位相補正部
１４フレーム同期検出部
１５キャリア同期ゲート信号生成部
１６Ｃ／Ｎ検出部
１７周波数補正部動作判定部
１８第２のフレーム同期検出部
１１１ＢＰＳＫ周波数誤差検出部
１１２ループフィルタ
１１３数値演算発振部
１１４複素乗算部
１１５８ＰＳＫ周波数誤差検出部
１１６周波数誤差切り替え部
１１７記憶装置
１１１ａ、１１５ａ遅延検波部
１１１ｂＢＰＳＫ位相誤差検出部
１１５ｂ８ＰＳＫ位相誤差検出部
１１２ａ、１１２ｅ切替部
１１２ｂ定数発生部
１１２ｃ、１１３ａ加算部
１１２ｄ、１１３ｂ遅延部
１１３ｃサイン波発生部
１１３ｄコサイン波発生部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an automatic frequency control apparatus and method, and more particularly to an automatic frequency control apparatus and method used for digital satellite broadcasting.
[0002]
[Prior art]
In digital satellite broadcasting, which starts broadcasting in 2000, hierarchical modulation is possible by combining phase modulation (PSK: Phase Shift Keying) in which the number of phases differs with one modulation wave (channel). That is, error correction is performed independently on the low-layer data packet and the high-layer data packet, and an appropriate number of packets are collected to form a frame in which the total number of packets is a constant value. BPSK (Binary Phase Shift Keying) or QPSK (Quaternary Phase Shift Keying) is applied to lower layer signals, and 8PSK (8 Phase Shift Keying) is applied to higher layer signals. And transmit by time division multiplexing.
[0003]
In addition, the frame synchronization signal and the transmission multiplexing control (TMCC) signal indicating the division of each layer in the frame and the modulation mode of each layer are stable even at the lowest C / N (carrier power / noise power). As a carrier synchronization auxiliary signal so that stable carrier synchronization is possible even when operations such as power-on of the demodulator and channel selection are performed at low C / N while performing BPSK that can be received BPSK burst signals are periodically multiplexed to form a communication frame (FIG. 13 (a)).
[0004]
As a conventional demodulator for receiving a phase-modulated wave having the communication frame configuration shown above, there is one described in JP-A-11-225124. Hereinafter, a conventional demodulating apparatus and method will be briefly described with reference to FIGS. FIG. 10 is a block diagram showing a configuration of a conventional demodulator. FIG. 11 is a block diagram of a frequency correction unit in a conventional demodulator. FIG. 12 is a flowchart showing a conventional demodulation method.
[0005]
In FIG. 10, the conventional demodulator includes an orthogonal detection unit 10, a frequency correction unit 11, a band limiting filter 12, a phase correction unit 13, a frame synchronization detection unit 14, and a carrier synchronization signal detection unit 15. Prepare.
[0006]
The frequency correction unit 11 includes a BPSK frequency error detection unit 111, a loop filter 112, a numerical control oscillation unit 113, and a complex multiplication unit 114.
[0007]
In FIG. 10, a signal line indicated by a bold line and “/ 2” indicates a signal line of a complex-represented signal (hereinafter the same in each drawing).
[0008]
First, an outline of a conventional demodulator will be described. The quadrature detection unit 10 demodulates each PSK modulation signal in the input communication frame by quadrature detection using a local oscillation signal having a fixed frequency, and generates an equalized low-frequency signal of the in-phase component (I) and the quadrature component (Q). Output. The frequency correction unit 11 receives the signal output from the quadrature detection unit 10 and receives a frequency error from the carrier synchronization signal detection unit 15 due to a frequency shift of a frequency converter (not shown) or the like in the satellite broadcast receiving antenna. Correction is performed based on the gate signal.
[0009]
Each configuration of the frequency correction unit 11 will be briefly described. The BPSK frequency error detection unit 111 receives a signal output from the band limiting filter 12 and performs delay detection to detect a frequency error. The loop filter 112 averages the frequency error in the BPSK period including the carrier synchronization auxiliary signal among the frequency errors detected by the BPSK frequency error detection unit 111 according to the output signal from the carrier synchronization signal detection unit 15.
[0010]
The numerically controlled oscillator 113 performs a numerical operation on the averaged frequency error signal output from the loop filter 112 and outputs an oscillation signal. The complex multiplier 114 performs complex multiplication of the signal output from the quadrature detector 10 and the signal output from the numerical control oscillator 113 to cancel the frequency error.
[0011]
The band limiting filter 12 receives a signal output from the frequency correction unit 11 and performs spectrum shaping of each PSK signal. The frame synchronization detection unit 14 receives a signal output from the band limiting filter 12 and detects a BPSK modulated frame synchronization signal by delay detection, that is, the head of a communication frame.
[0012]
The carrier synchronization signal detection unit 15 detects the period of the frame synchronization signal / TMCC signal and the period of the carrier synchronization auxiliary signal in one communication frame based on the information at the head of the frame detected by the frame synchronization detection unit 14, A gate signal corresponding to the period is generated. The phase correction unit 13 receives the signal output from the band limiting filter 12 and corrects the phase shift based on the gate signal received from the carrier synchronization signal detection unit 15.
[0013]
Next, the operation performed by the conventional demodulator will be described in detail along the flow of processing with further reference to FIGS.
[0014]
FIG. 12 is a flowchart showing an operation performed by a conventional demodulator. FIG. 11 is a block diagram showing a more detailed configuration of the frequency correction unit 11.
[0015]
When power is turned on or there is a channel selection request (step S100), the tuner first selects a channel (step S101). The demodulator shown in FIG. 10 starts with the position of the start of the frame detected by the frame synchronization detection unit 14 in the carrier synchronization signal detection unit 15 for the signal input to the quadrature detection unit 10 via a tuner (not shown). Based on the above, a BPSK gate signal corresponding to the frame synchronization, signal / TMCC signal period and carrier synchronization auxiliary signal period in one communication frame as shown in FIG. 13B is generated (step S102).
[0016]
Then, the carrier synchronization signal detection unit 15 outputs the generated gate signal to the frequency correction unit 11 and the phase correction unit 13, respectively.
[0017]
Next, the operation of the frequency correction unit 11 will be described with reference to FIG. In FIG. 11, the frequency correction unit 11 includes a BPSK frequency error detection unit 111 including a delay detection unit 111a and a BPSK phase error detection unit 111b, a switching unit 112a, a constant generation unit 112b, an adder 112c, and a delay unit 112d. , A numerical control oscillation unit 113 including an adder 113a, a delay unit 113b, a cosine wave generation unit 113c, and a sine wave generation unit 113d, and a complex multiplication unit 114.
[0018]
A signal output from the quadrature detection unit 10 is input to the delay detection unit 111 a of the BPSK frequency error detection unit 111 via the complex multiplication unit 114 and the band limiting filter 12. The delay detection unit 111a performs complex multiplication of the current n-phase PSK modulation signal (n = 2, 4, 8,..., The same shall apply hereinafter) and the complex conjugate signal of the n-phase PSK modulation signal one symbol before the delay detection unit 111a. Calculate the detection output.
[0019]
The formula for calculating this delayed detection output is shown in the following formula (1).
[0020]
[Expression 1]

[0021]
here,
D1: Phase state of current symbol of n-phase PSK modulation signal (0 to (n-1))
D0: Phase state one symbol before the n-phase PSK modulation signal (0 to (n-1))
Δf: Equivalent low frequency signal frequency error [Hz]
t1: Current time [t]
t0: Time one symbol before [t]
Ts: Symbol period [t]
It is.
[0022]
In the case of BPSK, if there is no frequency error according to the above equation (1), the phase state of the delayed detection output is π · n (n = 0 to 1) as shown by the mark ● in FIG. However, if there is a frequency error Δf, the phase will deviate from the mark ● by 2π · Δf · Ts (= θ) as shown by the x mark.
[0023]
Therefore, the BPSK phase error detection unit 111b detects the phase difference from the x mark when there is a frequency error as a frequency error using the mark ● when there is no frequency error as a reference on the receiving side. Since the processing is performed in the orthogonal coordinate system, the phase difference is originally calculated by arctan (y / x). However, in the case of BPSK, the amount is simplified and proportional to the frequency error. An error y of the orthogonal component in the detection signal may be output as a frequency error.
[0024]
The frequency error detected by the BPSK phase error detection unit 111b is input to the loop filter including the adder 112c and the delay unit 112d via the switching unit 112a, and the frequency error is averaged.
[0025]
Here, since the loop filter 112 performs averaging on the frequency error obtained only in the period of the frame synchronization signal / TMCC signal subjected to BPSK modulation in one communication frame and the period of the carrier synchronization auxiliary signal, the carrier synchronization signal The switching unit 112a is switched using the gate signal output from the detection unit 15.
[0026]
This switching unit 112a inputs the frequency error output from the BPSK phase error detection unit 111b to the loop filter during the period of the BPSK modulation signal of the gate signal (Hi level period in FIG. 13B), and during the other periods Then, switching is performed so that “constant 0” generated by the constant generator 112b is input to the loop filter.
[0027]
The output signal of the loop filter 112 controls the numerical operation oscillation unit (NCO) 113, and the frequency error is canceled by the complex multiplication unit 324 by the oscillation signal obtained there. As a result, the frequency error is corrected (step S103).
[0028]
When the correction of the frequency error is completed (step S104), the phase correction unit 13 uses the gate signal shown in FIG. 11B generated by the carrier synchronization signal detection unit 15 to generate frame synchronization and signal within one communication frame. The phase error is corrected in the period of the / TMCC signal and the period of the carrier synchronization auxiliary signal. Thereby, the phase error is corrected and the phase synchronization is completed (step S105). Thereafter, the process proceeds to steady demodulation processing (step S106).
[0029]
Here, the steady demodulation process is a demodulation operation after the phase correction unit 14 is phase-synchronized, and the oscillation frequency of the numerically controlled oscillating means 113 due to the fluctuation of the frequency error in the frequency correction unit 11 due to the influence of noise or the like. Is changed so that the phase correction unit 14 does not lose the phase synchronization. For example, after the phase synchronization is performed once, until the phase synchronization is lost for some reason, the updating of the coefficient of the loop filter 12 of the frequency correction unit 11 is stopped, or the loop gain is decreased (sensitivity is decreased).
[0030]
Through the above-described processing, according to the conventional demodulating apparatus and method, carrier recovery is performed using BPSK including carrier synchronization auxiliary signals dispersedly arranged in a packet among time-division multiplexed phase modulation signals. Thus, stable carrier synchronization can be performed even in a low C / N state.
[0031]
[Problems to be solved by the invention]
As described above, in the conventional demodulator, by performing frequency correction and phase correction using BPSK including carrier synchronization auxiliary signals dispersedly arranged in a packet among time-division multiplexed phase modulation signals, Carrier synchronization can be performed stably even in a low C / N state.
[0032]
However, in the above conventional demodulator, the frequency correction operation is intermittent, so it takes time to pull in the frequency that occupies most of the time in a series of processing until carrier synchronization, and it takes time to switch channels. There was a problem that.
[0033]
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a demodulating apparatus and method that can perform channel switching operation at high speed.
[0034]
[Means for Solving the Problems]
According to the first aspect of the present invention, a carrier synchronization auxiliary signal subjected to phase modulation using phase modulation having the smallest number of phases in a communication frame (hereinafter referred to as minimum phase modulation) together with a plurality of phase modulation signals at equal time intervals. A demodulation device for receiving the communication frame time-division multiplexed so as to be distributed,
A frequency correction means for correcting a frequency error by detecting a frequency error of a predetermined signal period in the communication frame;
Phase correction means for correcting a phase shift by detecting a phase error in a predetermined signal period in the communication frame;
Frame synchronization detection means for detecting a frame head position by inputting an output signal of the frequency correction means and detecting a synchronization signal of the communication frame;
Based on the frame head position detected by the frame synchronization detection means, at least a period of the carrier synchronization auxiliary signal (hereinafter referred to as a synchronization signal period) is detected in the period subjected to the minimum phase modulation, and the synchronization signal Synchronization signal detecting means for generating a gate signal for giving a period;
C / N detection means for inputting the output signal of the phase correction means and detecting the C / N (carrier power / noise power) state of the received signal;
When switching channels,
When the reception C / N immediately before the channel switching is higher than a predetermined threshold value, a gate signal for giving the entire period of the communication frame is output to the frequency correction unit, and the frequency error detection in the frequency correction unit is detected by the communication frame. Control to follow the phase modulation with the largest number of phases (hereinafter referred to as maximum phase modulation),
Otherwise,
A frequency correction unit operation determination unit that outputs a gate signal that gives the synchronization signal period to a frequency correction unit, and controls frequency error detection in the frequency correction unit to follow minimum phase modulation in the communication frame, and
The phase correction unit performs a phase correction operation according to the minimum phase modulation in a synchronization signal period given by a gate signal output from the synchronization signal detection unit,
The frequency correction means, according to the frequency correction unit operation determination means, at the time of channel switching,
When the reception C / N immediately before the channel switching is higher than a predetermined threshold, a frequency error according to the phase modulation having the largest number of phases in the communication frame is detected, and the entire period of the communication frame is detected. Frequency correction,
In other cases, a frequency error according to the minimum phase modulation is detected in the communication frame, and frequency correction is performed in the synchronization signal period.
[0035]
As described above, according to the first aspect of the present invention, frequency correction is performed on all modulation signals in a packet based on the received C / N at the time of channel switching, or carrier synchronization auxiliary signals distributed in the packet are distributed. By selecting whether to perform frequency correction using the minimum phase modulation signal that is included, when the C / N is normally high, the frequency acquisition time that occupies most of the time is shortened by a series of processing until carrier synchronization. Therefore, the channel switching operation can be speeded up.
[0036]
According to a second aspect of the present invention, in the first aspect of the present invention, the second aspect further includes a storage unit that stores an averaged frequency error that controls the numerically controlled oscillation unit in the frequency correction unit.
The averaged frequency error is stored in the storage means before the channel switching, and the frequency correction unit is operated with the stored averaged frequency error as an initial value when the channel is switched.
[0037]
As described above, according to the second invention, in the first invention, the frequency correction means stores the pull-in frequency of the frequency correction means once carrier-synchronized, and uses the stored pull-in frequency as an initial value when switching channels. Reactivate. As a result, the frequency correction means can be prevented from malfunctioning due to the frequency correction according to the maximum phase modulation with a narrow frequency correction range as well as the speed of the frequency correction.
[0038]
According to a third aspect of the present invention, a carrier synchronization auxiliary signal subjected to phase modulation using phase modulation having the smallest number of phases in a communication frame (hereinafter referred to as minimum phase modulation) together with a plurality of phase modulation signals at equal time intervals. A method of demodulating the communication frame that is time-division multiplexed so as to be distributed,
Detecting the state of the received signal C / N (carrier power / noise power) immediately before channel switching;
A channel switching step,
Detecting a synchronization signal of the communication frame to detect at least a period of the carrier synchronization auxiliary signal (hereinafter referred to as a synchronization signal period) in a period in which the minimum phase modulation is performed;
When the received C / N detected with respect to a predetermined threshold is high, a frequency error according to phase modulation having the largest number of phases in the communication frame is detected, and frequency correction is performed over the entire period of the communication frame. Done
Otherwise, detecting a frequency error according to the minimum phase modulation in the communication frame and performing frequency correction in the synchronization signal period;
Performing a phase correction operation according to the minimum phase modulation in the synchronization signal period.
[0039]
As described above, according to the third aspect of the present invention, frequency correction is performed on all modulated signals in a packet based on the received C / N at the time of channel switching, or carrier synchronization auxiliary signals distributed in the packet are By selecting whether to perform frequency correction using the minimum phase modulation signal that is included, when the C / N is normally high, the frequency acquisition time that occupies most of the time is shortened by a series of processing until carrier synchronization. Therefore, the channel switching operation can be speeded up.
[0040]
According to a fourth invention, in the third invention, a step of storing an averaged frequency error for controlling the numerically controlled oscillation means in the frequency correction means before channel switching, and a frequency correction for the stored averaged frequency error at the time of channel switching. And an initial value of the means.
[0041]
As described above, according to the fourth invention, in the third invention, the frequency correction means stores the pull-in frequency of the frequency correction means once carrier-synchronized, and uses the stored pull-in frequency as an initial value when switching channels. Reactivate. As a result, the frequency correction means can be prevented from malfunctioning due to the frequency correction according to the maximum phase modulation with a narrow frequency correction range as well as the speed of the frequency correction.
[0042]
DETAILED DESCRIPTION OF THE INVENTION
The present invention shortens the frequency acquisition time when receiving a time-division-multiplexed phase modulation signal including a carrier synchronization auxiliary signal that is modulated by minimum phase modulation distributed in a packet, and performs channel switching operation. Is a demodulating apparatus and method capable of speeding up the operation.
[0043]
Hereinafter, each embodiment of the present invention will be described. In the following description, the first embodiment is a demodulator based on the first embodiment, and the second embodiment is faster than the first embodiment, and further prevents the malfunction of the frequency correction means as well as the frequency correction. Demodulator.
[0044]
(First embodiment)
FIG. 1 is a block diagram showing a configuration of a demodulator according to a first embodiment of the present invention, corresponding to

claims

1 and 3. In FIG. 1, the demodulator according to the first embodiment of the present invention includes a quadrature detection unit 10, a frequency correction unit 11A, a band limiting filter 12, a phase correction unit 13, a frame synchronization detection unit 14, and a carrier. A synchronization signal detection unit 15, a C / N detection unit 16, and a frequency correction operation determination unit 17 are provided.
[0045]
Further, the frequency correction unit 11A includes a BPSK frequency error detection unit 111, an 8PSK frequency error detection unit 115, a frequency error switching unit 116, a loop filter 112, a numerical control oscillation unit 113, and a complex multiplication unit 114. .
[0046]
In FIG. 1, a signal line indicated by a bold line and “/ 2” indicates a signal line of a complex-represented signal (hereinafter the same in each drawing).
[0047]
First, the demodulation device according to the first embodiment will be described with reference to FIG.
[0048]
The quadrature detection unit 10 demodulates each PSK modulation signal in the input communication frame by quadrature detection using a local oscillation signal having a fixed frequency, and generates equalized low-frequency signals of the in-phase component (I) and the quadrature component (Q). Output. The frequency correction unit 11A receives the signal output from the quadrature detection unit 10 and receives from the frequency correction operation determination unit 17 a frequency error caused by a frequency shift of a frequency converter (not shown) or the like in the satellite broadcast receiving antenna. Correction is performed based on the control signal.
[0049]
Each configuration of the frequency correction unit 11A will be briefly described. The BPSK frequency error detection unit 111 receives a signal output from the band limiting filter 12, performs delay detection, detects a frequency error based on the BPSK symbol having the smallest number of phases in the communication frame, and an 8PSK frequency error detection unit. 115 receives a signal output from the band limiting filter 12, performs delay detection, and detects a frequency error based on the 8PSK symbol having the largest number of phases in the communication frame.
[0050]
According to the frequency error switching signal from the frequency correction operation determination unit 17, the frequency error switching unit 116 detects the frequency detected by the 8PSK frequency error detection unit 115 when the channel is switched and the C / N immediately before switching is higher than a predetermined value. If the C / N immediately before switching is lower than a predetermined value, the frequency error detected by the BPSK frequency error detector 111 is selected.
[0051]
When the C / N immediately before the channel switching is higher than a predetermined value according to the gate signal from the frequency correction operation determination unit 17, the loop filter 112 determines the communication frame out of the frequency error detected by the 8PSK frequency error detection unit 115. When the frequency error of all periods is averaged and the C / N immediately before the channel switching is lower than a predetermined value, out of the frequency errors detected by the BPSK frequency error detecting unit 111, in one communication frame subjected to BPSK modulation The frequency errors are averaged during the frame synchronization signal / TMCC signal period and the carrier synchronization auxiliary signal period.
[0052]
The numerically controlled oscillator 113 performs a numerical operation on the averaged frequency error signal output from the loop filter 112 and outputs an oscillation signal. The complex multiplier 114 performs complex multiplication of the signal output from the quadrature detector 10 and the signal output from the numerical control oscillator 113 to cancel the frequency error.
[0053]
The band limiting filter 12 receives a signal output from the frequency correction unit 11A and performs spectrum shaping of each PSK signal. The frame synchronization detection unit 14 receives a signal output from the band limiting filter 12 and detects a BPSK modulated frame synchronization signal by delay detection, that is, the head of a communication frame.
[0054]
The carrier synchronization signal detection unit 15 detects the period of the frame synchronization signal / TMCC signal and the period of the carrier synchronization auxiliary signal in one communication frame based on the information at the head of the frame detected by the frame synchronization detection unit 14. As shown in 4 (b), a gate signal corresponding to the period is generated. The phase correction unit 13 receives the signal output from the band limiting filter 12 and corrects the phase shift based on the gate signal received from the carrier synchronization signal detection unit 15.
[0055]
The C / N detector 16 receives the signal output from the phase correction means and detects the received C / N. The frequency correction operation determination unit 17 inputs the gate signal from the carrier synchronization signal detection unit 15 and the C / N detection result of the C / N detection unit 16, and the C / N immediately before switching is determined in advance when the channel is switched. 4 is output to the frequency error switching unit 116 so that the output of the 8PSK frequency error detection unit 115 is selected, and the entire period of the communication frame as shown in FIG. The indicated gate signal is output to the loop filter 112.
[0056]
On the other hand, at the time of channel switching, if the C / N immediately before switching is lower than a predetermined value, a frequency error switching signal is output to the frequency error switching unit 116 so as to select the output of the BPSK frequency error detecting unit 111, and A gate signal corresponding to the period of the frame synchronization signal / TMCC signal and the period of the carrier synchronization auxiliary signal in one communication frame as shown in FIG.
[0057]
Next, operations performed by the demodulator according to the first embodiment will be described in detail along the flow of processing with further reference to FIGS. 2 and 3.
[0058]
FIG. 3 is a flowchart showing an operation performed by a conventional demodulator. FIG. 2 is a block diagram showing a more detailed configuration of the frequency correction unit 11A.
[0059]
First, the operation when the power is turned on will be described with reference to FIG. When there is a request to turn on the power (step S1), the tuner first selects a channel (step S2). The demodulator shown in FIG. 1 starts with the position of the head of the frame detected by the frame synchronization detection unit 14 in the carrier synchronization signal detection unit 15 for a signal input to the quadrature detection unit 10 via a tuner (not shown). 4B, a BPSK gate signal corresponding to the frame synchronization, signal / TMCC signal period and carrier synchronization auxiliary signal period in one communication frame as shown in FIG. 4B is generated (step S3).
[0060]
Then, the carrier synchronization signal detection unit 15 outputs the generated BPSK gate signal to the phase correction unit 13 and the frequency correction operation determination unit 17, respectively.
[0061]
Next, the operation of the frequency correction unit 11A will be described with reference to FIG. In FIG. 2, the frequency correction unit 11A includes a BPSK frequency error detection unit 111 including a delay detection unit 111a and a BPSK phase error detection unit 111b, and a delay detection unit 115a and an 8PSK phase error detection unit 115b. 8PSK frequency error detection unit 115, frequency error selection unit for switching the output signal of BPSK frequency error detection unit 111 and the output signal of 8PSK frequency error detection unit 115 according to the frequency error switching signal output from frequency correction operation determination means 17 116, a loop filter 112 including a switching unit 112a, a constant generation unit 112b, an adder 112c, and a delay unit 112d, an adder 113a, a delay unit 113b, a cosine wave generation unit 113c, and a sine wave generation unit 113d. A numerically controlled oscillation unit 113 configured, a complex multiplication unit 114, and Provided.
[0062]
The signal output from the quadrature detection unit 10 is input to the delay detection unit 111a of the BPSK frequency error detection unit 111 and the delay detection unit 115a of the 8PSK frequency error detection unit 115 via the complex multiplication unit 114 and the band limiting filter 12. The The

delay detectors

111a and 115a perform complex multiplication of the current n-phase PSK modulated signal (n = 2, 4, 8,..., The same applies below) and the complex conjugate signal of the n-phase PSK modulated signal one symbol before. The delay detection output is calculated.
[0063]
The formula for calculating this delayed detection output is shown in the following formula (1).
[0064]
[Expression 2]

[0065]
here,
D1: Phase state of current symbol of n-phase PSK modulation signal (0 to (n-1))
D0: Phase state one symbol before the n-phase PSK modulation signal (0 to (n-1))
Δf: Equivalent low frequency signal frequency error [Hz]
t1: Current time [t]
t0: Time one symbol before [t]
Ts: Symbol period [t]
And
[0066]
In the case of BPSK, if there is no frequency error according to the above equation (1), the phase state of the delayed detection output is π · n (n = 0 to 1) as shown by the mark ● in FIG. However, if there is a frequency error Δf, the phase will deviate from the mark ● by 2π · Δf · Ts (= θ) as shown by the x mark.
[0067]
On the other hand, in the case of 8PSK, if there is no frequency error, the phase state of the delayed detection output is π · n / 4 (n = 0 to 7) as shown by the mark ● in FIG. 8B. However, if there is a frequency error Δf, the phase will deviate from the mark ● by 2π · Δf · Ts (= θ) as shown by the x mark.
[0068]
Therefore, the BPSK phase error detection unit 111b and the 8PSK phase error detection unit 115b detect the phase difference from the x mark when there is a frequency error as the frequency error using the mark ● when there is no frequency error as a reference on the receiving side. . In order to obtain the frequency error from the delay detection output, there is a method in which the delay detection output is obtained as a frequency error by obtaining a phase change between symbols with arctan (y / x). However, the amount is simplified and proportional to the frequency error. There is a method of outputting x, y itself obtained by detection output as a frequency error.
[0069]
In the BPSK phase error detection unit 111b, the delay detection output is divided into two regions on the y axis, and the orthogonal component y of the delay detection output is used as a frequency error.
In the case of a region where x> 0 (−π / 2 [radians] <θ <+ π / 2 [radians]), the frequency error is y ≧ 0 (0 [radians] ≦ θ <+ π / 2 [radians]). It is positive, and the quadrature component (y) of the output of the delay detection unit 111a becomes positive, the frequency error increases, and the absolute value of the quadrature component (y) of the delay detection output increases.
[0070]
On the other hand, when y <0 (−π / 2 [radian] <θ <0 [radian]), the frequency error is negative, the orthogonal component (y) of the delay detection 111a is negative, and the frequency error increases. The absolute value of the quadrature component (y) of the delayed detection output increases. Therefore, the delayed detection output can be represented by the orthogonal component (y).
[0071]
Further, in the case of the b region of x <0 (π / 2 [radians] <θ ≦ π [radians] and −π [radians] <θ <−π / 2 [radians]),
When y ≧ 0 (π / 2 [radian] <θ ≦ π [radian]), the frequency error is negative, the orthogonal component (y) of the output of the delay detector 111a becomes positive, and the frequency error increases. The absolute value of the quadrature component (y) of the delayed detection output increases.
[0072]
On the other hand, when y <0 (−π [radian] <θ <−π / 2 [radian]), the frequency error is positive, the orthogonal component (y) of the output of the delay detector 111a is negative, and the frequency error Increases, and the absolute value of the quadrature component (y) of the delayed detection output increases. Therefore, the quadrature component (−1) · y of the delay detection output can be a frequency error.
[0073]
The 8PSK phase error detector 115b outputs the delay detection output result as ((n · π / 4) ± (π / 8)) [radians] (n = 0, 1, 2, 3, 4, 5, 6, 7). Are divided into eight regions, of which the region including the coordinate axes ((n · π / 2) ± (π / 8)) [radians] (n = 0, 1, 2, 3), a, b, c , D, the in-phase component (x) or quadrature component (y) of the delayed detection output is a frequency error signal.
[0074]
For example, if it is a region (region in (0 ± π / 8) [radians]),
When 0 [radian] ≦ θ <+ π / 8 [radian], the frequency error is positive, the orthogonal component (y) of the output of the delay detection unit 115a becomes positive, the frequency error increases, and the delay detection output is orthogonal. The absolute value of component (y) increases. Therefore, the delayed detection output can be represented by the orthogonal component (y).
[0075]
On the other hand, when −π / 8 [radian] <θ <0 [radian], the frequency error is negative, the orthogonal component (y) of the delay detection 115a becomes negative, the frequency error increases, and the delay detection output is orthogonal. The absolute value of component (y) increases. Therefore, the quadrature component (−1) · y of the delay detection output can be a frequency error.
[0076]
Thus, in the a, b, c, and d regions, y, -x, -y, and x are output as frequency error signals, as shown in FIG. 8B, as values proportional to the frequency error. .
[0077]
Of the eight regions, the region not including the coordinate axis (π / 4 + (n · π / 2) ± (π / 8)) [radians] (n = 0, 1, 2, 3)), When in the region of e, f, g, h, by rotating the phase of the delayed detection signal by π / 4, the in-phase component (x) and quadrature component (y) of the signal are also proportional to the frequency error. It can be regarded as a signal.
[0078]
Therefore, as shown in FIG. 8B, the output of the delay detection means 115a is x = y · cot (π / 8 [radian]), x = −y · cot (π / 8 [radian]), y = X · cot (π / 8 [radians]) and y = −x · cot (π / 8 [radians]) are used to determine the delay detection signal in eight regions, and eight delay detection signals Out of the area
In the case of the region a (when x> y · cot (π / 8 [radian]) and x> −y · cot (π / 8) [radian]), the orthogonal component (y) of the delayed detection signal is represented as a frequency error. Signal and
In the case of the region b (when y> x · cot (π / 8 [radian]) and y> −x · cot (π / 8) [radian]), the in-phase component (x) · (− 1) is the frequency error signal
In the region c (when x <y · cot (π / 8 [radian]) and x <−y · cot (π / 8) [radian]), the quadrature component (y) · (− 1) is a frequency error signal,
In the region d (when y <x · cot (π / 8 [radian]) and y <−x · cot (π / 8 [radian])), the in-phase component (x) of the delayed detection signal is a frequency error. Signal and
In the region e (when x <y · cot (π / 8 [radian]) and y <x · cot (π / 8 [radian])), the in-phase component of the delayed detection signal after π / 4 phase rotation (X) and (-1) are frequency error signals,
In the region f (when x> −y · cot (π / 8 [radian]) and y <−x · cot (π / 8 [radian])), the delayed detection signal after the π / 4 phase rotation is detected. The orthogonal components (y) and (-1) are frequency error signals,
In the case of region g (when x> y · cot (π / 8 [radian]) and y> x · cot (π / 8) [radian]), the phase of the delayed detection signal after π / 4 phase rotation is the same phase. Let component (x) be a frequency error signal,
When the region is h (when x <−y · cot (π / 8 [radian]) and y> −x · cot (π / 8 [radian])), the delayed detection signal after π / 4 phase rotation The in-phase component (y) is output as a frequency error signal.
[0079]
Incidentally, the difference between the BPSK frequency detection unit 111 and the 8PSK frequency error detection 115 is a C / N range in which a frequency error can be detected. As shown in FIG. 9, the C / N that can be detected is determined by whether or not the spread of the symbol due to noise falls within the above-described regions set by the BPSK phase error detection unit 111b and the 8PSK phase error detection unit 115b. The C / N that can detect a frequency error without malfunction is about 0 dB or more in the BPSK frequency error detection unit 111 and about 8 dB or more in the 8PSK frequency error detection unit 115.
[0080]
The frequency error detected by the BPSK phase error detection unit 111b and the 8PSK phase error detection unit 115b is input to the frequency error selection unit 116, and the frequency error is selected according to the frequency correction operation determination unit 17.
[0081]
In the first frequency correction operation after the power is turned on, the current C / N is unknown, so that the frequency correction operation determination unit 17 can detect the frequency error even in the case of low C / N. Control the output to be selected.
[0082]
The output of the BPSK phase error detection unit 111b selected by the frequency error selection unit 116 is input to the loop filter including the adder 112c and the delay unit 112d via the switching unit 112a, and the frequency error is averaged.
[0083]
Here, since the loop filter 112 averages the frequency error obtained only in the period of the frame synchronization signal / TMCC signal subjected to BPSK modulation in one communication frame and the period of the carrier synchronization auxiliary signal, the frequency correction operation is performed. The determination unit 17 outputs the gate signal output from the carrier synchronization signal detection unit 15 to the switching unit 112a as it is.
[0084]
This switching unit 112a inputs the frequency error output from the BPSK phase error detection unit 111b to the loop filter during the period of the BPSK modulation signal of the gate signal (the Hi level period in FIG. 4B), and during the other periods Then, switching is performed so that “constant 0” generated by the constant generator 112b is input to the loop filter.
[0085]
The output signal of the loop filter 112 controls the numerical operation oscillation unit (NCO) 113, and the frequency error is canceled by the complex multiplication unit 324 by the oscillation signal obtained there. As a result, the frequency error is corrected (step S4).
[0086]
When the frequency correction is completed (step S5), the phase correction unit 13 uses the BPSK gate signal generated by the carrier synchronization signal detection unit 15 to generate a frame synchronization signal / TMCC in one communication frame as shown in FIG. The phase error is corrected in the signal period and the carrier synchronization auxiliary signal period. Thereby, the phase error is corrected and phase synchronization is completed (step S6). Thereafter, the process proceeds to steady demodulation processing (step S7).
[0087]
Here, the steady demodulation process is a demodulation operation after the phase correction unit 14 is phase-synchronized, and the oscillation frequency of the numerically controlled oscillating means 113 due to the fluctuation of the frequency error in the frequency correction unit 11 due to the influence of noise or the like. Is changed so that the phase correction unit 14 does not lose the phase synchronization.
[0088]
For example, after the phase synchronization is performed once, until the phase synchronization is lost for some reason, the updating of the coefficient of the loop filter 12 of the frequency correction unit 11 is stopped, or the loop gain is decreased (sensitivity is decreased).
[0089]
Next, the operation at the time of channel switching will be described with reference to FIG. In FIG. 3B, the same step numbers are assigned to the steps for performing the same processing as in FIG. 3A described in the operation when the power is turned on, and the description thereof is omitted.
[0090]
When there is a channel switching request (step S10), the demodulator shown in FIG. 1 first detects the received C / N immediately before the channel switching by the C / N detection unit 16, and the detection result is sent to the frequency correction operation determination unit 17. Is output (step S11).
[0091]
When C / N detection is completed, a channel is selected by the tuner and the channel is switched (step 2). Next, for a signal input to the quadrature detection unit 10 via a tuner (not shown), the carrier synchronization signal detection unit 15 performs frame synchronization and signal within one communication frame as shown in FIG. A BPSK gate signal corresponding to the period of the / TMCC signal and the period of the carrier synchronization auxiliary signal is generated (step S3).
[0092]
Then, the carrier synchronization signal detection unit 15 outputs the generated BPSK gate signal to the phase correction unit 13 and the frequency correction operation determination unit 17, respectively.
[0093]
The frequency correction operation determination unit 17 determines the frequency correction operation as described below based on the reception C / N immediately before the channel selection (step S12). When the reception C / N immediately before the channel selection is higher than a predetermined value, a frequency error switching signal is output to the frequency error switching unit 116 so as to select the output of the 8PSK frequency error detection unit 115, and FIG. A gate signal indicating the entire period of the communication frame as shown in c) is output to the loop filter 112.
[0094]
On the other hand, when the reception C / N immediately before channel selection is lower than a predetermined value, a frequency error switching signal is output to the frequency error switching unit 116 so as to select the output of the BPSK frequency error detecting unit 111, and FIG. A gate signal corresponding to the frame synchronization, the signal / TMCC signal period, and the carrier synchronization auxiliary signal period in one communication frame as shown in (b) is output to the loop filter 112. Here, the threshold value of the reception C / N for determining the frequency correction operation is a C / N at which the 8PSK frequency error detection unit 115 can detect the frequency error without malfunction, and about 8 dB is a standard.
[0095]
According to the determination result of the frequency correction operation determination unit 17, the frequency correction unit 11A performs a frequency correction operation as shown in the following (Table 1). When the received C / N immediately before the channel selection is higher than a predetermined value, the frequency is detected in the entire symbol period due to the frequency error detected with reference to 8PSK symbols, which is the phase modulation having the largest number of phases in all communication frames. When a correction operation is performed (step S13) and the received C / N immediately before channel selection is lower than a predetermined value, the frequency detected with reference to the BPSK symbol, which is the phase modulation with the smallest number of phases in all communication frames Due to the error, the frequency correction operation is performed in the frame synchronization signal / TMCC signal period and the carrier synchronization auxiliary signal period in one communication frame (step S4).
[0096]
[Table 1]

[0097]
When the frequency correction is completed (step S5 or step S14), the phase correction unit 13 uses the BPSK gate signal generated by the carrier synchronization signal detection unit 15 to generate a frame within one communication frame as shown in FIG. The phase error is corrected in the period of the synchronization, the signal / TMCC signal, and the period of the carrier synchronization auxiliary signal. Thereby, the phase error is corrected and phase synchronization is completed (step S6). Thereafter, the process proceeds to steady demodulation processing (step S7).
[0098]
In the flowchart of FIG. 3B, the operation (step S3) of the carrier synchronization signal detection unit 15 is described in the step before the operation (step S12) of the frequency correction operation determination unit 17, but step S3 is Operation of the frequency correction unit 11 at the time of low C / N (step S4) or phase correction that requires a gate signal representing the period of the frame synchronization signal / TMCC signal and the period of the carrier synchronization auxiliary signal in one communication frame If it is a step before the operation of the unit 13 (step S6), there is no problem even if the operation order is not particularly limited (the same applies to the processing of step S3 in each embodiment hereinafter).
[0099]
In the above description, the frequency correction operation and the phase correction operation at the time of power-on and at the time of channel switching at low C / N are the frame synchronization signal / TMCC in one communication frame shown in FIG. Although it is performed in accordance with the gate signal indicating the signal period and the carrier synchronization auxiliary signal period, the same may be performed in accordance with the gate signal indicating the carrier synchronization auxiliary signal period in one communication frame as shown in FIG. (The same applies to the following embodiments).
[0100]
As described above, according to the demodulating device according to the first embodiment of the present invention, when the channel is switched, the received C / N immediately before switching is detected, and the received C / N is higher than a predetermined value. When the received C / N is lower than a predetermined value by performing a frequency correction operation in all symbol periods by a frequency error detected with reference to 8PSK, which is the phase modulation having the largest number of phases in all communication frames. By performing a frequency correction operation in the period of the carrier synchronization auxiliary signal due to the frequency error detected with reference to BPSK, which is the phase modulation with the smallest number of phases in all communication frames,
Normally, when C / N is high, the processing up to a series of carrier synchronizations can reduce the frequency pull-in time that occupies most of the time, and the channel switching operation can be speeded up.
[0101]
(Second Embodiment)
The demodulating device according to the second embodiment of the present invention is to prevent malfunction of the frequency correction unit 11A and further speed up the frequency correction in the demodulating device according to the first embodiment.
[0102]
Therefore, frequency shift in satellite broadcast reception and malfunction of the frequency correction unit 11A will be described. The 12 GHz band radio waves coming from the satellite are received by the satellite broadcast receiving antenna, converted into the 1 GHz band, and then input to the receiver. The majority of the frequency shift in satellite broadcast reception is the frequency shift in the frequency converter of the satellite broadcast antenna, which is generally set to ± 1.5 MHz.
[0103]
If a frequency shift in a tuner or the like is added to this, a frequency shift of about ± 2.0 MHz is generated, and this frequency shift needs to be removed by a demodulator.
[0104]
In the demodulator according to the first embodiment, at the time of channel switching, detection is performed based on the 8PSK symbol that is the phase modulation having the largest number of phases in all communication frames based on the received C / N immediately before the channel switching. Depending on the frequency error, the frequency correction operation is performed in the entire symbol period, or the frame synchronization signal / communication in one communication frame is determined based on the frequency error detected with reference to the BPSK symbol that is the phase modulation having the smallest phase number in all communication frames. The frequency correction operation is switched between the TMCC signal period and the carrier synchronization auxiliary signal period.
[0105]
When a frequency error is detected based on 8PSK symbols and BPSK symbols, the frequency error can be detected without malfunction, that is, frequency correction is possible depending on the symbol rate (hereinafter referred to as symbol rate) and the number of phase modulation phases. It can be expressed by equation (2).
[0106]
[Equation 3]

[0107]
For example, when the symbol rate is 28.86 MHz, the BPSK frequency error detector 111 can detect a frequency error up to ± 7.215 MHz and the 8PSK frequency error detector 115 up to ± 1.80375 MHz.
[0108]
Therefore, in frequency error detection by 8PSK when C / N is high at the time of channel switching, if there is a frequency shift of ± 2 MHz, the frequency correction unit malfunctions.
[0109]
Hereinafter, a demodulator according to a second embodiment of the present invention that prevents the above-described malfunction of the frequency correction means and further speeds up the frequency correction will be described.
[0110]
FIG. 5 is a block diagram showing a configuration of a demodulator according to a second embodiment of the present invention, corresponding to

claims

2 and 4. In FIG. 5, the demodulating apparatus according to the second embodiment includes an orthogonal detection unit 10, a frequency correction unit 11B, a band limiting filter 12, a phase correction unit 13, a frame synchronization detection unit 14, and a carrier synchronization signal detection. Unit 15, C / N detection unit 16, frequency correction operation determination unit 17, and second frame synchronization detection unit 18.
[0111]
The frequency correction unit 11B includes a BPSK frequency error detection unit 111, an 8PSK frequency error detection unit 115, a frequency error switching unit 116, a loop filter 112A, a numerical control oscillation unit 113, a complex multiplication unit 114, and a storage. Device 117.
[0112]
FIG. 7 is a flowchart illustrating an operation performed by the demodulator according to the second embodiment.
[0113]
As shown in FIG. 5, the demodulator according to the second embodiment detects the second frame synchronization detection that detects the frame synchronization signal from the output of the phase correction unit 13 with respect to the demodulator according to the first embodiment. In this configuration, the frequency correction unit 11A having the loop filter 112 is added to the frequency correction unit 11B having the loop filter 112A and further storing the storage device 117 that stores the output of the loop filter 112A.
[0114]
The other configuration of the demodulating device according to the second embodiment is the same as that of the demodulating device according to the first embodiment. Omitted.
[0115]
Further, in FIG. 7, the same steps as those in FIG. 3 are denoted by the same step numbers and the description thereof is omitted.
[0116]
Hereinafter, the part in which the demodulator according to the second embodiment performs different operations from the demodulator according to the first embodiment will be described.
[0117]
In the operation after power-on in FIG. 7A, after the BPSK frequency correction operation (step S4) and the phase correction operation (step S6), frame synchronization is established by the second frame synchronization detection unit 18 (step S20). The output of the loop filter 112A of the frequency correction unit 11B is stored in the storage device 117 in accordance with an instruction from an external arithmetic processing unit (CPU) (step S21). Thereafter, the process proceeds to steady demodulation processing (step S7).
[0118]
In the operation after the channel selection request in FIG. 7B, the previous phase synchronization stored in the storage device 117 after the reception C / N detection immediately before the channel switching (step S11) and the channel selection by the tuner (step S2). The output of the current loop filter 112A is loaded into the loop filter 112A (step S22).
[0119]
Here, the operation of the frequency correction unit 11B will be described with reference to FIG. In FIG. 6, the frequency correction unit 11B includes a BPSK frequency error detection unit 111 including a delay detection unit 111a and a BPSK phase error detection unit 111b, and a delay detection unit 115a and an 8PSK phase error detection unit 115b. 8PSK frequency error detection unit 115, frequency error selection unit for switching the output signal of BPSK frequency error detection unit 111 and the output signal of 8PSK frequency error detection unit 115 according to the frequency error switching signal output from frequency correction operation determination means 17 116, a switching unit 112a, 112e, a constant generation unit 112b, an adder 112c, a delay unit 112d, a loop filter 112A, an adder 113a, a delay unit 113b, a cosine wave generation unit 113c, and a sine wave generation unit 113d. And a numerically controlled oscillator 113 composed of And parts 114, and a storage device 117.
[0120]
As shown in FIG. 6, the frequency correction unit 11B replaces the frequency correction unit 11A shown in FIG. 2 with a loop filter 112A in which a switching unit 112a is further added so that the loop filter 112 can input a value from the storage device. The storage device 117 for storing the output of the loop filter is added. In order to load the output signal of the loop filter 112A at the previous phase synchronization from the storage device 117, a reset signal (pulse signal) may be given to the switching unit 112e from an external processing unit (CPU).
[0121]
The loop filter 112A first outputs the loaded value, and sets the oscillation frequency of the numerically controlled oscillator 113 to the frequency at the previous phase synchronization. The frequency correction unit 11B performs frequency correction again based on the frequency difference between the oscillation frequency of the numerically controlled oscillation unit 113 at this time and the frequency of the input signal.
[0122]
Thus, loading the correction value of the frequency deviation in the frequency correction unit 11B when the phase synchronization unit 13 establishes the phase synchronization when the frequency correction unit 11B is operated again apparently reduces the frequency deviation. become.
[0123]
Thereafter, using the value loaded from the storage device 117 as an initial value, the frequency correction unit 11B selects the channel according to the determination result of the frequency correction operation determination unit 17 based on the received C / N immediately before the channel switching (step S12). When the immediately preceding reception C / N is higher than a predetermined value, the frequency modulation is performed in all symbol periods of the communication frame due to the frequency error detected with reference to 8PSK symbols, which is the phase modulation having the largest number of phases in all communication frames. When a correction operation is performed (step S13) and the received C / N immediately before channel selection is lower than a predetermined value, the frequency error detected with reference to BPSK, which is the phase modulation with the smallest number of phases in all communication frames By the frequency in the frame synchronization signal / TMCC signal period and carrier synchronization auxiliary signal period in one communication frame Positive operation (step S4).
[0124]
When the frequency correction is completed (step S5 or step S14), the phase correction operation by the phase correction unit 13 (step S6) is performed, and the frame synchronization is established by the second frame synchronization detection unit 18 (step S20). In response to a command from the processing device, the output of the loop filter 112A of the frequency correction unit 11B is stored in the storage device 117 (step S21). Thereafter, the process proceeds to steady demodulation processing (step S7).
[0125]
As described above, the demodulation device according to the second embodiment of the present invention includes the storage device 117 in the frequency correction unit 11B, and the first frequency correction after power-on is the frequency correction by BPSK having a wide frequency correction range. The output of the loop filter 112A in the frequency correction unit 11B when the phase is synchronized is stored in the storage device 117, and when the channel is switched, the frequency frequency correction unit 11B is operated using the value stored in the storage device 117 as an initial value. Let
[0126]
Thereby, since the frequency shift at the time of channel switching is apparently reduced, even when the frequency correction unit 11 is operated by performing frequency error detection by 8PSK when the reception C / N is higher than a predetermined value, There is no malfunction and the frequency correction can be further speeded up.
[0127]
In the above description, the operation of saving the output of the loop filter 112A of the frequency correction unit 11B in the storage unit 117 (step S21) is performed after the phase synchronization of the phase correction unit 13 is established (step S20). However, if the channel switching request (step S10) is followed by tuner tuning (step S2), there is no problem even if the operation order is not particularly limited.
[0128]
【The invention's effect】
As described above, according to the first aspect of the present invention, frequency correction is performed on all modulated signals in a packet based on the received C / N at the time of channel switching, or carrier synchronization auxiliary signals distributed in the packet are distributed. By selecting whether to perform frequency correction using the minimum phase modulation signal that is included, when the C / N is normally high, the frequency acquisition time that occupies most of the time is shortened by a series of processing until carrier synchronization. Therefore, the channel switching operation can be speeded up.
[0129]
Further, according to the second invention, in the first invention, the carrier frequency of the frequency correction unit is stored once carrier synchronization is performed, and the frequency correction unit is re-operated with the stored frequency as an initial value when the channel is switched. Let As a result, the frequency correction means can be prevented from malfunctioning due to the frequency correction according to the maximum phase modulation with a narrow frequency correction range as well as the speed of the frequency correction.
[0130]
According to the third aspect of the present invention, the frequency is corrected with all the modulation signals in the packet based on the received C / N at the time of channel switching, or the minimum phase including the carrier synchronization auxiliary signals distributed in the packet By selecting whether to perform frequency correction using the modulation signal, when the C / N is high, the frequency acquisition time that occupies most of the time can be shortened by a series of processing up to carrier synchronization. Therefore, the channel switching operation can be speeded up.
[0131]
Further, according to the fourth invention, in the third invention, the carrier frequency of the frequency correction unit is stored once carrier synchronization is performed, and the frequency correction unit is re-operated by using the stored frequency of acquisition as an initial value at the time of channel switching. Let As a result, the frequency correction means can be prevented from malfunctioning due to the frequency correction according to the maximum phase modulation with a narrow frequency correction range as well as the speed of the frequency correction.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a demodulator according to a first embodiment of the present invention.
FIG. 2 is a block diagram showing a more detailed configuration of a frequency correction unit 11A in the demodulator according to the first embodiment of the present invention.
FIG. 3 is a flowchart showing an operation performed by the demodulation apparatus according to the first embodiment of the present invention.
FIG. 4 is a diagram illustrating a configuration of a communication frame and a gate signal output from a frequency correction operation determination unit 17
FIG. 5 is a block diagram showing a configuration of a demodulation device according to a second embodiment of the present invention.
FIG. 6 is a block diagram showing a more detailed configuration of a frequency correction unit 11B in the demodulator according to the second embodiment of the present invention.
FIG. 7 is a flowchart showing an operation performed by the demodulation apparatus according to the second embodiment of the present invention.
FIG. 8 is a diagram illustrating operations of the BPSK frequency error detection unit 111 and the 8PSK frequency error detection unit 115;
FIG. 9 is a diagram showing an operation limit for reception C / N of the BPSK frequency error detection unit 111 and the 8PSK frequency error detection unit 115;
FIG. 10 is a block diagram showing a configuration of a conventional demodulator.
FIG. 11 is a block diagram showing a more detailed configuration of a frequency correction unit 11 in a conventional demodulator.
FIG. 12 is a flowchart showing an operation performed by a conventional demodulator.
FIG. 13 is a diagram illustrating a gate signal output from the carrier synchronization gate signal generation unit 15;
[Explanation of symbols]
10 Quadrature detection unit
11, 11A, 11B Frequency correction unit
12 Band limiting filter
13 Phase correction unit
14 Frame synchronization detector
15 Carrier synchronization gate signal generator
16 C / N detector
17 Frequency correction unit operation determination unit
18 Second frame synchronization detection unit
111 BPSK frequency error detector
112 Loop filter
113 Numerical computation oscillator
114 Complex multiplier
115 8PSK frequency error detector
116 Frequency error switching unit
117 storage device
111a, 115a delay detector
111b BPSK phase error detector
115b 8PSK phase error detector
112a, 112e switching unit
112b Constant generator
112c, 113a Adder
112d, 113b Delay unit
113c Sine wave generator
113d Cosine wave generator

Claims

Along with a plurality of phase modulation signals, the carrier synchronization auxiliary signal that has been phase-modulated using the phase modulation with the smallest number of phases in the communication frame (hereinafter referred to as minimum phase modulation) is dispersed at equal time intervals. A demodulation device for receiving the communication frame that has been divided and multiplexed, the frequency correction means for detecting a frequency error in a predetermined signal period in the communication frame and correcting the frequency error, and the communication frame A phase correction unit that detects a phase error in a predetermined signal period and corrects a phase shift; and an output signal of the frequency correction unit is input, and a synchronization signal of the communication frame is detected to determine a frame head position. Based on the frame synchronization detection means to be detected and the period of the minimum phase modulation based on the frame head position detected by the frame synchronization detection means. At least a period of the carrier synchronization auxiliary signal (hereinafter referred to as a synchronization signal period) is detected, a synchronization signal detection means for generating a gate signal for giving the synchronization signal period, an output signal of the phase correction means, and a received signal C / N detecting means for detecting the state of C / N (carrier power / noise power) of the communication, and at the time of channel switching, if the received C / N immediately before the channel switching is higher than a predetermined threshold, the communication A gate signal giving the entire period of the frame is output to the frequency correction unit, and the frequency error detection in the frequency correction unit is controlled to follow the phase modulation having the largest number of phases in the communication frame (hereinafter referred to as maximum phase modulation), In other cases, the gate signal giving the synchronization signal period is output to the frequency correction means, and the frequency error detection in the frequency correction means is performed. Frequency correction unit operation determining means for controlling the signal to follow the minimum phase modulation in the communication frame, the phase correction means in the synchronization signal period given by the gate signal output from the synchronization signal detection means A phase correction operation according to phase modulation is performed, and the frequency correction unit is configured such that, according to the frequency correction unit operation determination unit, the received C / N immediately before the channel switch is higher than a predetermined threshold at the time of channel switch Detects a frequency error according to phase modulation having the largest number of phases in the communication frame, performs frequency correction in the entire period of the communication frame, and otherwise performs the minimum phase modulation in the communication frame. A demodulator that detects a frequency error according to the frequency and performs frequency correction in the synchronization signal period.

A storage means for storing an averaged frequency error for controlling the numerically controlled oscillation means in the frequency correction means is further provided, the averaged frequency error is stored in the storage means before channel switching, and the stored averaged frequency error is stored at the time of channel switching. The demodulator according to claim 1, wherein the frequency correction unit is operated as an initial value.

Along with a plurality of phase modulation signals, the carrier synchronization auxiliary signal that has been phase-modulated using the phase modulation with the smallest number of phases in the communication frame (hereinafter referred to as minimum phase modulation) is dispersed at equal time intervals. A method of demodulating the division-multiplexed communication frame, comprising: detecting a state of a received signal C / N (carrier power / noise power) immediately before channel switching; channel switching step; and synchronization signal of the communication frame. Detecting a step of detecting at least a period of the carrier synchronization auxiliary signal (hereinafter referred to as a synchronization signal period) in the period in which the minimum phase modulation is performed, and a reception C detected with respect to a predetermined threshold value When / N is high, a frequency error according to phase modulation having the largest number of phases in the communication frame is detected, and the communication frame is detected. A frequency correction is performed in the entire frame period, otherwise a frequency error according to the minimum phase modulation is detected in the communication frame, and a frequency correction is performed in the synchronization signal period; Performing a phase correction operation in accordance with the minimum phase modulation during a period.

A step of storing an averaged frequency error for controlling the numerically controlled oscillating means in the frequency correcting means before the channel switching; and a step of setting the stored averaged frequency error as an initial value of the frequency correcting means at the time of channel switching. The demodulation method according to claim 3, wherein: