JP4441325B2 - 多層配線の形成方法および多層配線基板の製造方法 - Google Patents

Description

本発明は、多層配線の形成方法および多層配線構造を有する基板の製造方法に関する。

現在、半導体チップなどの半導体装置を用いた電子機器の高性能化が進められており、基板へ半導体チップを実装する場合の高密度化や、また半導体チップを搭載した基板の小型化、省スペース化などが求められている。

このため、半導体チップが埋め込まれた基板、いわゆるチップ内蔵基板が提案されており、半導体チップを基板に内蔵するための様々な構造が提案されている。

例えば、チップ内蔵基板を形成する場合、半導体チップに接続される配線を形成する必要が有り、半導体チップ上に形成される絶縁層に、当該半導体チップの電極パッドに接続されるビア配線を形成する必要がある。この場合、当該半導体チップ上に形成された絶縁層に、ビアホールを形成し、当該電極パッドに電気的に接続されるように、当該ビアホール内にビア配線を形成する方法がとられてきた。

しかし、上記の場合には、ビアホールの形成にレーザーが用いられることが一般的であり、前記絶縁層をレーザーが貫通した場合には、Ａｌからなる電極パッドがレーザーの照射によって飛散してしまい、半導体チップのデバイスがダメージを受けてしまうという問題が生じていた。Ａｌ電極パッドの厚さは通常０．５μｍ程度であり、レーザーの照射によって容易に飛散してしまう。

そこで、以下に示すように、例えば半導体チップの電極パッドの表面に、レーザーから電極パッドを保護するための保護パターンを形成し、レーザーにより電極パッドが飛散してデバイスがダメージを受けることを低減する方法が提案されていた。

例えば、図１（Ａ）〜（Ｃ）、図２（Ｄ）〜（Ｆ）、図３（Ｇ）〜（Ｈ）および図４（Ｉ）〜（Ｊ）は、半導体チップを内蔵した、多層基板の製造方法を、手順を追って示したものである。

まず、図１（Ａ）には、例えばＳｉからなる半導体基板１１上に形成されたデバイス面１２を有する、半導体チップを示す。前記デバイス面１２上は、例えばＳｉＮなどからなる保護膜１３に覆われており、また当該デバイス面１２上にはＡｌからなる電極パッド１４が複数形成されており、当該電極パッド１４が露出するように、当該保護膜１３には開口部が設けられている。

次に、図１（Ｂ）に示す工程では、Ｃｒ／Ｃｕからなるバリア／シード層１５を、前記保護膜１３および電極パッド１４を覆うように形成する。

次に、図１（Ｃ）に示す工程では、前記バリア／シード層１５上にレジストを塗布またはラミネートし、パターニングすることでレジストパターン１６を形成し、電解メッキのためのパターンを形成する。

次に、図２（Ｄ）に示す工程で、電解メッキにより、図１（Ｃ）に示す工程で形成したパターンに、Ｃｕからなる保護パターン１７を形成する。

次に、図２（Ｅ）に示す工程で、前記レジストパターン１６を剥離した後、図２（Ｆ）に示す工程で、バリア／シード層１５をエッチングして除去する。

次に、図３（Ｇ）に示す工程で、接着層１８を用いて、半導体チップを、配線２０が形成された基板１９上に設置する。

次に、図３（Ｈ）に示す工程で、前記配線２０と半導体チップを覆うように、例えばエポキシなどの樹脂からなる絶縁層２１を、ラミネートなどにより形成し、必要に応じて平坦化のための押圧の印加、またキュアなどの加熱を行う。

次に、図４（Ｉ）に示す工程で、前記基板１９上に形成された前記配線２０に到達するように、ビアホール２３を、また前記保護パターン１７に到達するように、ビアホール２２を、例えばＣＯ₂またはＵＶ−ＹＡＧなどのレーザーにより、前記絶縁層２１に形成する。

この場合、前記電極パッド１４は、前記保護パターン１７により保護されており、レーザーが直接当該電極パッド１４に照射されることがない。そのため、レーザーによって電極パッドが飛散して、半導体チップのデバイスがダメージを受けることがない。

次に、図４（Ｊ）に示す工程で、前記ビアホール２２およびビアホール２３を充填するようにそれぞれビア配線２４およびビア配線２５を、さらに当該ビア配線２４およびビア配線２５に接続される配線２６を、前記絶縁層２１上に、図１（Ｃ）〜図２（Ｆ）に示した工程と同様にして、Ｃｕの電解メッキにより、形成する。
特開２００２−２４６５０４号公報 特開２００３−７８９６号公報 特開２０００−２００８０４号公報 特開平９−３２１４０８号公報

しかし、半導体チップの電極パッドの保護のための保護パターンを形成する場合、上記の方法では、保護パターンを形成する製造工程が複雑であり、多層配線基板の製造コストが増大する問題を有していた。

例えば、前記保護パターン１７を形成するためには、以下のような工程を必要とする。まず、図１（Ｂ）に示すバリア／シード層１５の形成、図１（Ｃ）に示すようにレジスト層の形成とパターニング、さらに図２（Ｄ）に示す電解メッキ工程、さらに図２（Ｅ）に示すレジストパターンの剥離、さらに図２（Ｆ）に示すバリア／シード層１５のエッチングまでの工程が必要であり、工程が複雑であり、多層配線基板の製造コストが増大してしまう。また、例えばレジスト材料や、剥離液などの材料費のコストが係る問題を有していた。

そこで、本発明では上記の問題を解決した、新規で有用な多層配線の接続方法および多層配線基板の製造方法を提供することを目的としている。

本発明の具体的な課題は、配線やデバイスにダメージを与える事無く、また単純な方法で多層配線を形成することであり、また、半導体チップの配線やデバイスにダメージを与える事無く、また単純な方法で、半導体チップを内蔵した多層配線基板を形成することである。

本発明の第１の観点では、下層配線と上層配線が接続されてなる、多層配線の形成方法であって、
前記下層配線上にスタットバンプを形成するスタットバンプ形成工程と、
前記スタットバンプ形成工程後、前記スタットバンプの先端を押圧して、前記スタットバンプの先端を平坦化することで、前記スタットバンプのレーザーを受ける部分の面積を大きくする平坦化工程と、
前記平坦化工程後に、前記下層配線と前記スタットバンプとを金属により被覆する被覆工程と、
前記金属に被覆された前記スタットバンプ上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層をレーザー加工することにより、前記レーザーを受ける平坦化された部分の前記スタットバンプを被覆する前記金属を露出するビアホールを形成するビアホール形成工程と、
前記ビアホールに充填されるビア配線と、当該ビア配線に接続される前記上層配線とを形成するビア配線及び上層配線形成工程と、を有し、
前記ビアホール形成工程において、前記金属を前記レーザーのストッパ層として用いることを特徴とする多層配線の形成方法により解決する。

当該多層配線の形成方法によれば、前記下層配線が前記スタットバンプにより保護されるため、下層配線や下層配線の下地にダメージを与える事なく、また単純な方法で容易に多層配線を形成することが可能となる。

また、前記スタットバンプを押圧してスタットバンプの先端を平坦化させることで、当該スタットバンプにより保護される前記下層配線の面積が増大して、好適である。

また、前記下層配線と前記スタットバンプとを金属により被覆することにより、前記下層配線の腐食の防止と、前記スタットバンプ表面の保護が可能となり、好適である。

また、前記被覆には、Ｎｉメッキを用いてもよい。これにより、前記下層配線の腐食の防止と、前記スタットバンプ表面の保護の効果が大きくなり、好適である。

また、前記スタットバンプは、半導体チップに形成された電極パッド上に形成されると、電極パッドがレーザーにより飛散すること防止し、当該電極パッドの下地のデバイスがダメージを受けることを防止することが可能となり、好適である。

また、本発明の第２の観点では、上記の課題を、半導体チップを内蔵する多層配線基板の製造方法であって、
前記半導体チップの電極パッド上にスタットバンプを形成するスタットバンプ形成工程と、
前記スタットバンプ形成工程後、前記スタットバンプの先端を押圧して、前記スタットバンプの先端を平坦化することで、前記スタットバンプのレーザーを受ける部分の面積を大きくする平坦化工程と、
前記平坦化工程後に、前記電極パッドと前記スタットバンプとを金属により被覆する被覆工程と、
前記被覆工程後に、前記半導体チップを、基板上に設置する半導体チップ設置工程と、
前記半導体チップ設置工程後に、前記半導体チップと前記基板上に絶縁層を形成する絶縁層形成工程と、
前記絶縁層をレーザー加工することにより、前記レーザーを受ける平坦化された部分の前記スタットバンプを被覆する前記金属を露出するビアホールを形成するビアホール形成工程と、を有し、
当該ビアホール形成工程において、前記金属を前記レーザーのストッパ層として用いることを特徴とする多層配線基板の製造方法を用いて解決する。

当該多層配線基板の製造方法によれば、前記電極パッドが前記スタットバンプにより、レーザーから保護される。上記方法では、前記スタットバンプを形成するという単純な方法で、当該電極パッドがレーザーにより飛散すること防止して当該電極パッドの下地のデバイスがダメージを受けることを防止することが可能となる。

また、前記第１の工程の後に、前記スタットバンプを押圧してスタットバンプの先端を平坦化することで、当該スタットバンプにより保護される前記電極パッドの面積が増大して、好適である。

また、前記電極パッドと前記スタットバンプとを金属により被覆することで、前記電極パッドの腐食の防止と、前記スタットバンプ表面の保護が可能となり、好適である。

また、前記被覆には、Ｎｉメッキを用いるとよい。これにより、前記電極パッドの腐食の防止と、前記スタットバンプ表面の保護の効果が大きくなり、好適である。

本発明によれば、配線やデバイスにダメージを与える事無く、また単純な方法で多層配線を形成することが可能となる。

また、半導体チップの配線やデバイスにダメージを与える事無く、また単純な方法で、半導体チップを内蔵した多層配線基板を形成することが可能となる。

次に、本発明の実施の形態に関して図面に基づき、以下に説明する。

図５（Ａ）〜（Ｃ）、図６（Ｄ）〜（Ｅ）および図７（Ｆ）〜（Ｇ）は、本発明の実施例１による、半導体チップを内蔵した多層配線基板の製造方法を、手順を追って示した図である。

まず、図５（Ａ）には、例えばＳｉからなる半導体基板１０１上に形成されたデバイス面１０２を有する、半導体チップを示す。前記デバイス面１０２上は、例えばＳｉＮなどからなる保護膜１０３に覆われており、また当該デバイス面１０２上には、例えばＡｌからなる電極パッド１０４が複数形成されており、当該電極パッド１０４が露出するように、当該保護膜１０３には開口部が設けられている。

次に、図５（Ｂ）に示す工程で、ワイヤーボンダー装置により、前記電極パッド１０４上に、例えばＡｕからなるスタットバンプ１０５を形成する。前記スタットバンプ１０５は、前記電極パッド１０４を保護する保護層として機能し、例えば後にレーザーによりビアホールを形成する工程で、レーザーによる照射のダメージから当該電極パッド１０４を保護する機能を有する。また、当該スタットバンプ１０５は、前記電極パッド１０４上に形成されるビア配線の一部となり、多層配線構造において、当該ビア配線上に形成される上層の配線と電気的に接続される配線の一部となる。

本実施例の場合、例えば前記保護膜１０４からのスタットバンプの高さＨ１は、典型的には５０〜６０μｍであるが、この数字に限定されるものではない。

また、本図に示す工程において、必要に応じて、Ｓｉからなる前記半導体基板１０１の裏面研削（バックグラインド）を行って基板の薄膜化を行ってもよい。また、必要に応じて、前記半導体基板１０１の個片化（ダイシング）を行って、ウェハ形状からチップ形状に加工した後に行ってもよい。

次に、図５（Ｃ）に示す工程において、前記スタットバンプ１０５の先端に押圧を加え、スタットバンプの先端を平坦化するレベリング（平坦化）を行う。このレベリング工程を行うことで、複数のスタットバンプ１０５の高さをそろえて配線の信頼性を向上させると共に、レーザーが照射される場合のレーザーを受ける部分の面積が大きくなり、このために、前記電極パッド１０４をレーザーの照射から保護する効果が大きくなる。

また、レベリング工程後の、前記保護膜１０４からのスタットバンプの高さＨ２は、典型的には３５〜４５μｍであるが、この数字に限定されるものではない。

さらに、当該スタットバンプ１０５および前記電極パッド１０４を金属にて被覆すると、好適であるが、この工程については後述する。

次に、図６（Ｄ）に示す工程で、半導体チップを基板１０７に実装する。この場合、半導体チップと前記基板１０７の間に接着層１０６を挿入するようにして半導体チップを実装するが、当該接着層１０６は、例えばテープ状のものでもよく、また、ロウ材などを用いて行ってもよい。

また、前記基板１０７上には、例えばＣｕからなる配線１０８が形成されている。

次に、図６（Ｅ）に示す工程で、前記半導体チップと基板を覆うように、前記スタットバンプ１０５上に、例えばエポキシなどの樹脂からなる絶縁層１０９を、ラミネートすることにより形成する。また、必要に応じて平坦化のための押圧の印加、またキュアなどの加熱を行い、絶縁層の平坦化と硬化を行う。

次に、図７（Ｆ）に示す工程において、前記基板１０７上に形成された前記配線１０８に到達するように、ビアホール１１１を、また前記スタットバンプ１０５に到達するように、ビアホール１１０を、例えばＣＯ₂またはＵＶ−ＹＡＧなどのレーザーにより、前記絶縁層１０９に形成する。

この場合、前記電極パッド１０４は、前記スタットバンプ１０５により保護されており、当該スタットバンプ１０５がレーザーのストッパ層として機能するため、レーザーが直接当該電極パッド１０４に照射されることがない。そのため、レーザーによって電極パッドが飛散して、半導体チップのデバイスにダメージがはいることがない。半導体チップの電極パッドは通常厚さが０．５μｍ程度であり、レーザーにより容易に飛散してしまう問題があったが、本実施例では半導体チップの電極パッドが飛散することを防止し、半導体チップのデバイスにダメージがはいることを防止している。

また、前記配線１０８については、配線の厚さが５μｍ程度と厚いため、レーザーにより、直ちに飛散することは無いが、当該配線１０８上にもスタットバンプを設置するようにすると、当該配線１０８へのレーザーによるダメージを低減することが可能となり、好適である。

次に、図７（Ｇ）に示す工程において、前記ビアホール１１０およびビアホール１１１にそれぞれ充填されるビア配線１１２およびビア配線１１３と、当該ビア配線１１２、１１３上に、当該ビア配線１１２、１１３に電気的に接続される上層配線１１４とを、Ｃｕの電解メッキによって形成する。

この場合、Ｃｕの電解メッキにあたっては、図１（Ｂ）〜図２（Ｆ）に示した場合と同様に実施すればよい。すなわち、Ｃｒ／Ｃｕからなるバリア／シード層の形成、レジストのパターニング、Ｃｕの電解メッキ、レジストパターンの剥離、バリア／シード層のエッチングの順に行えばよい。さらに、本図に示す工程の後に、必要に応じてさらに上層に、絶縁層や、ビア配線、当該ビア配線に接続される絶縁層上の配線などの多層配線構造を形成する。この場合、図５（Ｂ）〜図７（Ｇ）に示した場合と同様に、配線をスタットバンプで保護し、レーザーのストッパ層として用いると、配線や、配線の下地へのダメージを低減することが可能であり、好適である。

本実施例の場合、多層配線を形成する場合に、例えば半導体チップの電極パッドなどの下層配線に、レーザーにより与えられるダメージを低減することが可能となる。また、当該下層配線（電極パッド）の下地となる、例えばデバイスまたは基板などへのレーザーによるダメージの影響も低減することが可能となる。

従来は、レーザーのダメージを低減するために、電極パッドなどの下層配線上に、例えばパターンメッキなどの方法で保護パターンを形成する方法をとる場合があった。しかし、このような保護パターンを形成する場合には、マスク工程、すなわちレジストの塗布または貼り付けと、当該レジストのパターニング工程、さらにはレジストの剥離のためのウェット処理の工程などが必要であり、工程が複雑となり、多層配線を形成する場合のコストが増大する問題があった。また、レジスト材料やウェット処理のための薬液などの材料費がかかる問題があった。

本実施例の場合、保護されるべき下層配線上に、ワイヤーボンダーを用いて、スタットバンプを形成し、当該スタットバンプをレーザーのストッパ層として用いて、当該下層配線を保護する方法をとっている。そのため、従来の、パターニングにより保護パターンを形成する方法に比べて工程が単純となり、さらに必要となる材料費も安く、多層配線を形成する場合のコストを低減できる効果を奏する。また、ワイヤーボンダーによるスタットバンプの形成は、短時間で実施することが可能であり、多層配線の形成にかかる処理時間を大幅に短縮できる効果を奏する。

また、従来は、レジスト（マスク）のパターニング処理が必要であるため、フォトリソグラフィーなどのパターニング工程を要し、ウェハレベルで処理する必要があった。本実施例の場合、スタットバンプが形成される対象となる下層配線（電極パッド）が形成された半導体基板が、ダイシングされている場合（半導体チップ）であっても、またダイシングされていない場合であっても、すなわち、チップレベルでもウェハレベルであっても処理が可能であり、処理の自由度が高い特長を有する。

また、スタットバンプと、スタットバンプが設置される保護される下層配線（電極パッド）が、共に被覆される工程を有すると、さらに好適である。本実施例の場合、前記スタットバンプ１０５と前記電極パッド１０４を被覆する被覆工程を有するようにすると、さらに好適である。

図８（Ａ）は、図５（Ｃ）に示した多層配線基板の拡大図であり、図８（Ｂ）は被覆工程後の多層配線基板の状態を示している。ただし、以下図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図８（Ａ）を参照するに、本図に示す状態は、レベリング工程後であり、スタットバンプが電極パッドをカバーする面積が増大しているが、例えば四角形に形成された電極パッドの隅には、スタットバンプで覆いきれない部分がある。そこで、図８（Ｂ）に示すように、電極パッドをメッキ層１０５Ａで被覆することで、例えばＡｌからなる電極パッドの表面を保護することが可能となり、Ａｌの腐食を防止することが可能となる。

この場合、スタットバンプの表面を同時に被覆し、スタットバンプの表面を保護すると好適である。例えば、Ａｕからなるスタットバンプを被覆することで、スタットバンプ上に形成される、Ｃｕからなるビア配線との間での、ＡｕとＣｕの相互拡散を防止することが可能となる。例えば、ＡｕとＣｕの相互拡散が生じた場合、脆性材料であるＡｕとＣｕの合金が生成されてしまい、ビア配線が脆くなる場合があるが、スタットバンプを被覆することで、このような脆性材料が生成される現象を防止することが可能となる。

また、電極パッドとスタットバンプを被覆する材料としては、例えばＮｉが好適であり、Ｎｉの無電解メッキにより形成した前記被覆層１０５Ａにより、上記の効果を得ることができる。このような被覆工程は、レベリングの前に実施することも可能であり、同様の効果を得ることができる。

また、本実施例は、半導体チップを実装する場合に限られず、以下に示すように、様々な多層配線の形成に用いることが可能であり、実施例１の場合と同様の効果を奏する。

図９は、コア基板上に多層配線構造が形成される多層配線基板、例えばビルドアップ基板の製造に本実施例を適用した例を示す、概略断面図である。

図９を参照するに、本実施例による多層配線基板では、コア基板１２１上に下層配線１２２が形成され、当該下層配線１２２上には、スタットバンプ１２３が形成されている。また、当該スタットバンプ１２３はレベリングが行われ、レーザーの受け部分の面積が大きくなっている。さらに、前記コア基板１２１と前記スタットバンプ１２３を覆うように絶縁層１２９が形成されている。当該絶縁層１２９に形成されたビアホールには前記下層配線１２２に電気的に接続されるビア配線１２４が、さらに当該ビア配線１２４上には当該ビア配線１２４に接続される上層配線１２５が形成されている。

本図に示したスタットバンプ１２３、絶縁層１２９、ビア配線１２４および上層配線１２５は、図５（Ｂ）〜図７（Ｇ）に示したスタットバンプ１０５、絶縁層１０９、ビア配線１１２および上層配線１１４と同様にして形成することが可能であり、同様の効果を奏する。

また、前記上層配線１２５上にはスタットバンプ１２６が設置され、前記絶縁層１２９と前記スタットバンプ１２６を覆うように絶縁層１３０が形成されている。当該絶縁層１３０に形成されたビアホールには、前記上層配線１２５に電気的に接続されるビア配線１２７が、さらに当該ビア配線１２７上には当該ビア配線１２７に接続される上層配線１２８が形成されている。

これらの、スタットバンプ１２６、絶縁層１３０、ビア配線１２７および上層配線１２８は、スタットバンプ１２３、絶縁層１２９、ビア配線１２４および上層配線１２５と同様にして形成することが可能である。

同様の工程を繰り返して、さらに複数の配線構造を積層することが可能である。

このようにして、単純な方法で、配線または配線の下地となる基板、絶縁層などにダメージを与える事無く、下層となる配線と上層となる配線を電気的に接続して多層配線構造を形成することが可能となる。

本実施例は様々な多層配線構造に適用することが可能であり、半導体チップ内蔵基板、ビルドアップ基板、その他の多層配線構造を有する電子機器、電子部品などに広く適用することが可能である。

次に、実施例１に記載した製造方法を用いて形成した、半導体チップを内蔵した多層配線基板の一例の概略断面図を図１０に示す。

図１０を参照するに、本実施例による、半導体チップを内蔵した多層配線基板２００は、基板１５１を用いて形成されている。前記基板１５１上には、パターニングされたＣｕよりなる配線１５２が形成されており、当該配線１５２を覆うように、絶縁層１５３が形成されている。

前記絶縁層１５３上には、半導体チップが実装され、また、電解メッキにより形成された、パターニングされたＣｕよりなる配線２０８が設置されている。

当該半導体チップは、例えばＳｉからなる半導体基板２０１上に形成されたデバイス面２０２を有する、半導体チップである。前記デバイス面２０２上は、例えばＳｉＮなどからなる保護膜２０３に覆われており、また当該デバイス面２０２上には、例えばＡｌからなる電極パッド２０４が複数形成されており、当該電極パッド２０４が露出するように、当該保護膜２０３には開口部が設けられている。

本図に示す、スタットバンプ２０５、接着層２０６、絶縁層２０９、ビア配線２１２、上層配線２１４は、図７（Ｇ）に示す、スタットバンプ１０５、接着層１０６、絶縁層１０９、ビア配線１１２、上層配線１１４と同様の構造を有しており、同様の方法で構成することが可能であり、またその場合、図７（Ｇ）に示した場合と同様の効果を奏する。また、本図に示す、ビア配線２１３、上層配線２１５は、図７（Ｇ）に示すビア配線１１３、上層配線１１４と同様の構造を有しており、同様の方法で構成することが可能である。

本図に示す多層配線基板２００の場合、さらに前記絶縁層２０９、前記上層配線２１４および前記上層配線２１５を覆うようにソルダーレジスト２１６が形成され、当該ソルダーレジスト２１６の開口部に、前記上層配線２１４に電気的に接続される、例えばＮｉ／Ａｕからなるメッキ層２１７が形成され、さらに当該メッキ層２１７上に、ソルダー接続部２１９が形成されている。

前記ソルダー接続部２１９上には、例えば半導体チップが実装可能な構造になっており、本実施例の場合には、電極パッド２２０を有する、半導体チップ２２１が実装されており、当該電極パッド２２０が前記ソルダー接続部２１９に電気的に接続されており、また前記半導体チップ２２１と前記ソルダーレジスト２１６の間には、アンダーフィル２１８が充填されている。

本図に示す多層配線基板では、半導体チップを内蔵することが可能であり、さらに基板の外側に別の半導体チップを実装することが可能である。このように、本実施例では、基板に半導体チップを高密度に実装することが可能であり、半導体装置を有する基板の小型化・高集積化が可能となる。

［参考例１］
また、スタットバンプを用いた多層配線の形成方法、多層配線基板の製造方法は上記の場合に限られるものではない。例えば、次に、図１１（Ａ）〜（Ｃ）、図１２（Ｄ）〜（Ｅ）および図１３（Ｆ）〜（Ｇ）に、本発明の参考例１による、半導体チップを内蔵した多層配線基板の製造方法を、手順を追って示す。

まず、図１１（Ａ）には、例えばＳｉからなる半導体基板３０１上に形成されたデバイス面３０２を有する、半導体チップを示す。前記デバイス面３０２上は、例えばＳｉＮなどからなる保護膜３０３に覆われており、また当該デバイス面３０２上には、例えばＡｌからなる電極パッド３０４が複数形成されており、当該電極パッド３０４が露出するように、当該保護膜３０３には開口部が設けられている。

次に、図１１（Ｂ）に示す工程で、ワイヤーボンダー装置により、前記電極パッド３０４上に、例えばＡｕからなるスタットバンプ３０５を形成する。前記スタットバンプ３０５は、後述するように、前記電極パッド３０４上に形成されるビア配線の一部となり、多層配線構造において、当該ビア配線上に形成される上層配線と電気的に接続される構造となる。

本参考例の場合、例えば前記保護膜３０４からのスタットバンプの高さは、典型的には５０〜６０μｍであるが、この数字に限定されるものではない。

また、本図に示す工程において、必要に応じて、Ｓｉからなる前記半導体基板３０１の裏面研削（バックグラインド）を行って基板の薄膜化を行ってもよい。また、必要に応じて、前記半導体基板３０１の個片化（ダイシング）を行って、ウェハ形状からチップ形状に加工した後に行ってもよい。

次に、図１１（Ｃ）に示す工程で、半導体チップを基板３０７に実装する。この場合、半導体チップと前記基板３０７の間に接着層３０６を挿入するようにして半導体チップを実装するが、当該接着層３０６は、例えばテープ状のものでもよく、また、ロウ材などを用いて行ってもよい。

また、前記基板３０７上には、例えばＣｕからなる配線３０８が形成されている。

次に、図１２（Ｄ）に示す工程で、前記半導体チップと基板を覆うように、前記スタットバンプ３０５上に、例えばエポキシなどの樹脂からなる絶縁層３０９を、ラミネートすることにより形成する。また、必要に応じて平坦化のための押圧の印加、またキュアなどの加熱を行い、絶縁層の平坦化と硬化を行う。

次に、図１２（Ｅ）に示す工程において、前記絶縁層３０９から前記スタットバンプ３０５の先端を露出させる。この場合、例えば、前記絶縁層３０９のエッチングを行うことで、前記絶縁層３０９から前記スタットバンプ３０５の先端を露出させる。また、前記絶縁層３０９をエッチングする方法としては、例えば、プラズマを用いたプラズマエッチング（プラズマアッシング）により、絶縁層をエッチングする方法がある。この場合、様々なガスを用いたプラズマにより、絶縁層をエッチングすることが可能であるが、例えば、Ｏ₂とＣＦ₄をマイクロ波プラズマで励起し、絶縁層をエッチングすることが可能である。

また、例えば、薬液を用いたウェット処理、いわゆるウェットエッチングによって絶縁層をエッチングすることも可能である。この場合、様々な薬液を用いることが可能であるが、例えば、過マンガン酸ナトリウム、水酸化ナトリウム、過酸化水素などの混合水溶液を用いて絶縁層をエッチングし、スタットバンプの先端を露出させることが可能である。

また、例えば、ＳｉＣやＡｌ₂Ｏ₃などからなる微粒子を絶縁層に吹き付ける、いわゆるブラスト処理によって絶縁層をエッチングすることも可能であるが、エッチングの方法はこれらに限定されるものではない。

次に、図１３（Ｆ）に示す工程で、前記スタットバンプ３０５の先端に押圧を加え、スタットバンプのレベリングを行う。このレベリング工程を行うことで、複数のスタットバンプ３０５の高さをそろえて配線の信頼性を向上させると共に、後の工程で形成される上層配線との高さを揃え、当該上層配線との接続部を形成する。

また、前記基板３０９上に形成された前記配線３０８に到達するように、ビアホール３１１を、例えばＣＯ₂またはＵＶ−ＹＡＧなどのレーザーにより、前記絶縁層３０９に形成する。

次に、図１３（Ｇ）に示す工程において、前記ビアホール３１１に充填されるビア配線３１３と、前記絶縁層３０９上の配線３１４を、Ｃｕの電解メッキによって形成する。

この場合、Ｃｕのメッキにあたっては、図１（Ｂ）〜図２（Ｆ）に示した場合と同様に実施すればよい。すなわち、Ｃｒ／Ｃｕからなるバリア／シード層の形成、レジストのパターニング、Ｃｕの電解メッキ、レジストパターンの剥離、バリア／シード層のエッチングの順に行えばよい。

前記配線３１４は、前記ビア配線３１３および前記スタットバンプ３０５上に、それぞれ、前記ビア配線３１３および前記スタットバンプ３０５に電気的に接続されるように形成される。

さらに、本図に示す工程の後に、必要に応じて絶縁層や、ビア配線、当該ビア配線に接続される配線などの多層配線構造を、図１１（Ｂ）〜図１３（Ｇ）に示した場合と同様にして形成する。

本参考例の場合、前記スタットバンプ３０５が、ビア配線の機能を有しており、絶縁層を挟んで、下層配線（前記電極パッド３０４）と、上層配線３１４を電気的に接続している。このように、スタットバンプを用いて多層配線の接続を行うことで、例えば、従来ビア配線を形成するために必要であった、レーザー用いてビアホールを形成する、いわゆるレーザービア加工工程が不用となる。このため、下層配線（電極パッド）がレーザーの照射を受けることがなく、下層配線がレーザーによって飛散することがなく、下層配線の下地の膜や、下層配線の下に形成されるデバイスがダメージを受けることがない。

また、従来は、このようにレーザーのダメージを低減するために、保護されるべき、電極パッドなどの下層配線上に、例えばパターンメッキなどの方法で保護パターンが形成する方法をとる場合があった。しかし、このような保護パターンを形成する場合には、多層配線を形成する場合のコストが増大する問題があった。また、レジスト材料やウェット処理のための薬液などの材料費がかかる問題があった。

本参考例の場合、このような保護パターンを必要としないため、多層配線を形成する工程が単純となり、多層配線を形成する場合のコストを低減できる効果を奏する。また、ワイヤーボンダーによるスタットバンプの形成は、短時間での処理が可能であり、多層配線の形成に係る処理時間を大幅に短縮できる効果を奏する。

また、従来は、レジスト（マスク）のパターニング処理が必要であるため、フォトリソグラフィーなどのパターニング工程を要し、ウェハレベルで処理する必要があった。本参考例の場合、スタットバンプが形成される対象となる下層配線（電極パッド）が形成された半導体基板が、ダイシングされている場合であっても、またダイシングされていない場合であっても、すなわち、チップレベルでもウェハレベルであっても処理が可能であり、処理の自由度が高い特長を有する。

また、スタットバンプと、スタットバンプが設置されて保護される配線（電極パッド）が、共にＮｉなどの金属により被覆される工程を有すると、さらに好適である。本参考例の場合、前記スタットバンプ３０５と、前記電極パッド３０４をＮｉメッキにより被覆する被覆工程を有するようにすると、さらに好適である。

図１４（Ａ）は、図１１（Ｂ）に示した多層配線基板の拡大図であり、図１４（Ｂ）は被覆工程後の多層配線基板の状態を示している。ただし、以下図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図１４（Ａ）を参照するに、例えば四角形に形成された電極パッドの隅には、スタットバンプで覆いきれない部分がある。そこで、図１４（Ｂ）に示すように、電極パッドをメッキ層３０５Ａで被覆することで、例えばＡｌからなる電極パッドの表面を保護することが可能となり、Ａｌの腐食を防止することが可能となる。

この場合、スタットバンプの表面を同時に被覆し、スタットバンプの表面を保護すると好適である。例えば、Ａｕからなるスタットバンプを被覆することで、スタットバンプ上に形成される、Ｃｕからなるビア配線との間での、ＡｕとＣｕの相互拡散を防止することが可能となる。例えば、ＡｕとＣｕの相互拡散が生じた場合、脆性材料であるＡｕとＣｕの合金が生成されてしまい、ビア配線が脆くなる場合があるが、スタットバンプを被覆することで、このような脆性材料が生成される現象を防止することが可能となる。

また、電極パッドとスタットバンプを被覆する材料としては、例えばＮｉが好適であり、Ｎｉの無電解メッキにより形成した前記被覆層３０５Ａにより、上記の効果を得ることができる。

また、図１２（Ｅ）に示した工程において、絶縁層からスタットバンプの先端を露出させる方法は、絶縁層をエッチングする方法に限らず、例えば、以下に示す方法で行う事が可能である。

図１５（Ａ）〜（Ｂ）は、絶縁層からスタットバンプの先端を露出させる方法の変形例である。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

本図に示す場合、絶縁層３０９Ａは、第１の絶縁層３０９ａと、当該第１の絶縁層３０９ａ上に積層された、第２の絶縁層３０９ｂから構成されており、当該絶縁層３０９Ａが、前記スタットバンプ３０５と半導体チップを覆うようになっている。

ここで、前記第２の絶縁層３０９ｂを前記第１の絶縁層３０９ａより剥離することで、前記スタットバンプ３０５の先端を絶縁層より露出させることが可能となる。以下の工程は、図１３（Ｆ）以下の工程と同様にできる。

この場合、剥離される前記第２の絶縁層３０９ｂは、前記第１の絶縁層３０９ａよりも軟らかい材料であることが好ましい。

前記第１の絶縁層３０９ａに用いる材料としては、例えばエポキシ系の樹脂を用いることが可能であり、前記第２の絶縁層３０９ｂに用いる材料としては、例えばＰＴＦＥ（ポリテトラフルオロエチレン）、ＰＩ（ポリイミド）、ＰＥＮ（ポリエチレンナフタレート）などの材料を用いることが好ましい。

［参考例２］
また、上記参考例１は、以下に示すように変形して用いることも可能である。

例えば、図１６（Ａ）〜（Ｃ）、図１７（Ｄ）〜（Ｅ）および図１８（Ｆ）〜（Ｇ）に、本発明の参考例２による、半導体チップを内蔵した多層配線基板の製造方法を、手順を追って示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

まず、図１６（Ａ）〜（Ｂ）に示す工程は、図１１（Ａ）〜（Ｂ）に示す工程と同一である。以下、図１６（Ｃ）〜図１８（Ｇ）に示す工程は、参考例１の、図１１（Ｃ）〜図１３（Ｇ）に示す工程に対応しており、参考例１と異なる部分のみ説明する。

図１６（Ｃ）に示す工程では、前記配線３０８上にスタッッドバンプを積層し、スタットバンプ構造３１５を形成する。当該スタットバンプ構造は、スタットバンプを設置した後で、キャピラリーなどの装置によって当該スタットバンプに押圧を加え、押圧が加えられたスタットバンプ上にさらにスタットバンプを積層する工程を繰り返し、最後に押圧が加えられないスタットバンプを設置して構成されている。そのため、スタットバンプ構造３１５は、押圧が加えられて積層されたスタットバンプ構造３１５Ａ上に、押圧が加えられずに積層されたスタットバンプ３１５Ｂが載置された構造になっている。

次に、図１７（Ｄ）に示す工程で、前記半導体チップと基板を覆うように、前記スタットバンプ３０５およびスタットバンプ構造３１５上に、例えばエポキシなどの樹脂からなる絶縁層３０９を、ラミネートすることにより形成する。また、必要に応じて必要に応じて平坦化のための押圧の印加、またキュアなどの加熱を行い、絶縁層の平坦化と硬化を行う。

次に、図１７（Ｅ）に示す工程においては、図１２（Ｅ）に示した工程と同様にして、前記絶縁層３０９から前記スタットバンプ３０５および前記スタットバンプ構造３１５の先端を露出させる。

次に、図１８（Ｆ）に示す工程で、前記スタットバンプ３０５および前記スタットバンプ構造３１５の先端に押圧を加え、レベリングを行う。このレベリング工程を行うことで、複数の、スタットバンプ３０５およびスタットバンプ構造３１５の高さをそろえて配線の信頼性を向上させると共に、後の工程で形成される上層配線との高さを揃え、当該上層配線との接続部を形成する。

次に、図１８（Ｇ）に示す工程において、前記絶縁層３０９上に、上層配線３１６を、図１３（Ｇ）に示した前記上層配線３１４の場合と同様に、Ｃｕの電解メッキによって形成する。

前記上層配線３１６は、前記スタットバンプ３０５および前記スタットバンプ構造３１５上に、前記スタットバンプ３０５および前記スタットバンプ構造３１５に電気的に接続されるように形成される。

本参考例の場合、参考例１の場合と同様の効果を奏するとともに、前記配線３０８上に形成されるビア配線をスタットバンプによって形成しているため、レーザー工程が不用となる。そのため、高価なレーザー装置が不用となり、多層配線を形成するためのコストが抑制される効果を奏する。

さらに、レーザー工程の後の、ビアホール内に残留した残留物を除去する、いわゆるデスミア工程が不用となるため、従来デスミア工程で用いていたウェット処理のための薬液が不用となる。このため、多層配線を形成するためのコストが抑制される上に、使用後の薬液の廃棄などが不用となって、環境に与える影響を抑制することができる。

［参考例３］
また、本参考例は、半導体チップを実装する場合に限られず、以下に示すように、様々な多層配線の形成に用いることが可能である。

図１９（Ａ）〜（Ｃ）は多層配線基板、例えばビルドアップ基板の製造方法を、手順を追って示したものである。

図１９（Ａ）の工程では、コア基板３２１上に、Ｃｕからなる、パターニングされた配線３２２が形成されており、当該配線３２２上に、例えばＡｕからなるスタットバンプ３２３およびスタットバンプ３２４を、ワイヤーボンダー装置により形成する。

次に、図１９（Ｂ）に示す工程では、前記コア基板３２１と、前記スタットバンプ３２３、スタットバンプ３２４上に、当該コア基板３２１と、前記スタットバンプ３２３、スタットバンプ３２４を覆うように、図１２（Ｄ）に示した場合と同様にして、例えばエポキシなどの樹脂からなる絶縁層３２６を形成する。

そこで、図１２（Ｅ）に示した場合と同様にして、前記絶縁層３２６をエッチングして前記スタットバンプ３２３と前記スタットバンプ３２４の先端を前記絶縁層３２６より露出させる。

次に、前記スタットバンプ３２３を、例えばワイヤーボンダー装置のキャピラリーなどによって押圧を加えることで、図に示すように絶縁層から突出した部分の高さを低くする。さらに当該スタットバンプ３２３上に、当該スタットバンプ３２３に電気的に接続される、Ｃｕの電解メッキによってパターニングされた、上層配線３２５を形成する。この場合、Ｃｕの電解メッキによって配線を形成する方法は、例えば、図１（Ｂ）〜図２（Ｆ）に示した場合と同様に実施すればよい。すなわち、Ｃｒ／Ｃｕからなるバリア／シード層の形成、レジストのパターニング、Ｃｕの電解メッキ、レジストパターンの剥離、バリア／シード層のエッチングの順に行えばよい。

また、本工程では前記スタットバンプ３２４には押圧が加えられず、当該スタットバンプ３２４の先端は、後述するように、前記配線３２５のさらに上層の配線に接続される。

次に、図１９（Ｃ）に示す工程では、前記配線３２５と前記絶縁層３２６上に、図１９（Ｂ）の工程と同様に絶縁層３２８を形成し、当該絶縁層３２８をエッチングして当該絶縁層３２８から前記スタットバンプ３２４の先端を露出させる。さらに前記配線３２５を形成した場合と同様にして、前記スタットバンプ３２４上に、当該スタットバンプ３２４に電気的に接続される、Ｃｕからなる配線３２７を形成する。

このようにして、最下層の配線であるコア基板上の下層配線３２２と、当該下層配線３２２上に形成された絶縁層３２６上に形成された前記上層配線３２５が、前記スタットバンプ３２３を介して接続される多層配線構造が形成さる。さらに、前記上層配線３２５の上層の配線であって、前記上層配線３２５上の絶縁層３２８上に形成される前記上層配線３２７と、前記下層配線３２２は、前記スタットバンプ３２４を介して電気的に接続される構造になっている。

すなわち、本参考例では、従来のビアホール加工などの手法を用いる事無く、単純な工程で、かつ短時間で、多層配線の電気的な接続を行って多層配線構造を形成することが可能であり、下層配線と上層配線を電気的に接続すること、また当該下層配線と、当該上層配線のさらに上層の配線の電気的な接続をも行う事が可能である。

また、本発明による多層配線の接続方法は、上記に示した構造に限定されるものではなく、多層配線構造を有する様々な基板、電子部品、半導体装置などに広く適用することが可能である。

［参考例４］
次に、参考例１に記載した製造方法を用いて形成した、半導体チップを内蔵した多層配線基板の一例の概略断面図を図２０に示す。ただし図中、先に説明した部分には同一の参照符号を付し、説明を省略する。

図２０を参照するに、本参考例による、半導体チップを内蔵した多層配線基板３００は、図１０に示した多層配線基板２００の場合と同様に、基板１５１を用いて形成されている。

本図に示す半導体チップは図１０に示した半導体チップと同一の構造を有しており、半導体基板４０１、デバイス面４０２、保護膜４０３、および電極パッド４０４は、それぞれ前記半導体基板４０１、デバイス面４０２、保護膜４０３、および電極パッド４０４に該当する。

本図に示す、スタットバンプ４０５、接着層４０６、絶縁層４０９および上層配線４１４は、図１３（Ｇ）に示す、スタットバンプ３０５、接着層３０６、絶縁層３０９および上層配線３１４と同様の構造を有しており、同様の方法で構成することが可能であり、またその場合、図１３（Ｇ）に示した場合と同様の効果を奏する。

本図に示す多層配線基板では、半導体チップを内蔵することが可能であり、さらに基板の外側に別の半導体チップを実装することが可能である。このように、本参考例では、基板に半導体チップを高密度に実装することが可能であり、半導体装置を有する基板の小型化・高集積化が可能となる。

以上、本発明を好ましい実施例について説明したが、本発明は上記の特定の実施例に限定されるものではなく、特許請求の範囲に記載した要旨内において様々な変形・変更が可能である。

本発明によれば、配線やデバイスにダメージを与える事無く、また単純な方法で多層配線を形成することが可能となる。

また、半導体チップの配線やデバイスにダメージを与える事無く、また単純な方法で、半導体チップを内蔵した多層配線基板を形成することが可能となる。

（Ａ）〜（Ｃ）は、従来の多層配線基板の製造方法を示す図（その１）である。 （Ｄ）〜（Ｆ）は、従来の多層配線基板の製造方法を示す図（その２）である。 （Ｇ）〜（Ｈ）は、従来の多層配線基板の製造方法を示す図（その３）である。 （Ｉ）〜（Ｊ）は、従来の多層配線基板の製造方法を示す図（その４）である。 （Ａ）〜（Ｃ）は、実施例１による多層配線基板の製造方法を示す図（その１）である。 （Ｄ）〜（Ｅ）は、実施例１による多層配線基板の製造方法を示す図（その２）である。 （Ｆ）〜（Ｇ）は、実施例１による多層配線基板の製造方法を示す図（その３）である。 （Ａ）〜（Ｂ）は、スタットバンプと電極パッドの被覆方法を示す図（その１）である。 実施例２による多層配線の接続方法を示す概略断面図である。 実施例３による多層配線基板の概略断面図である。 （Ａ）〜（Ｃ）は、参考例１による多層配線基板の製造方法を示す図（その１）である。 （Ｄ）〜（Ｅ）は、参考例１による多層配線基板の製造方法を示す図（その２）である。 （Ｆ）〜（Ｇ）は、参考例１による多層配線基板の製造方法を示す図（その３）である。 （Ａ）〜（Ｂ）は、スタットバンプと電極パッドの被覆方法を示す図（その２）である。 （Ａ）〜（Ｂ）は、スタットバンプの先端の露出方法を示す図である。 （Ａ）〜（Ｃ）は、参考例２による多層配線基板の製造方法を示す図（その１）である。 （Ｄ）〜（Ｅ）は、参考例２による多層配線基板の製造方法を示す図（その２）である。 （Ｆ）〜（Ｇ）は、参考例２による多層配線基板の製造方法を示す図（その３）である。 （Ａ）〜（Ｃ）は、参考例３による多層配線の接続方法を示す図である。 参考例４による多層配線基板の概略断面図である。

１１，１０１，２０１，３０１，４０１ 半導体基板
１２，１０２，２０２，３０２，４０２ デバイス面
１３，１０３，２０３，３０３，４０３ 保護膜
１４，１０４，２０４，３０４，４０４ 電極パッド
１５ バリア／シード層
１６ レジストパターン
１７ 保護パターン
１８，１０６，２０６，３０６，４０６ 接着層
１９，１０７，１２１，２０７，３０７，４０７ 基板
２０，１０８，２０８，３０８ 配線
２１，１０９，２０９，３０９，４０９ 絶縁層
２２，２３，１１０，１１１，３１１ ビアホール
２４，２５，１１２，１１３，１２４，１２７，２１２，２１３ ビア配線
２６，１１４，１２５，１２８，２１５，３１４，３１６，３２５，３２７ 上層配線
１０５，２０５，３０５，４０５ スタットバンプ
１０５Ａ，３０５Ａ 被覆層

Claims (5)

1. 下層配線と上層配線が接続されてなる、多層配線の形成方法であって、
   前記下層配線上にスタットバンプを形成するスタットバンプ形成工程と、
   前記スタットバンプ形成工程後、前記スタットバンプの先端を押圧して、前記スタットバンプの先端を平坦化することで、前記スタットバンプのレーザーを受ける部分の面積を大きくする平坦化工程と、
   前記平坦化工程後に、前記下層配線と前記スタットバンプとを金属により被覆する被覆工程と、
   前記金属に被覆された前記スタットバンプ上に絶縁層を形成する絶縁層形成工程と、
   前記絶縁層をレーザー加工することにより、前記レーザーを受ける平坦化された部分の前記スタットバンプを被覆する前記金属を露出するビアホールを形成するビアホール形成工程と、
   前記ビアホールに充填されるビア配線と、当該ビア配線に接続される前記上層配線とを形成するビア配線及び上層配線形成工程と、を有し、
   前記ビアホール形成工程において、前記金属を前記レーザーのストッパ層として用いることを特徴とする多層配線の形成方法。
2. 前記被覆は、Ｎｉメッキによって行われることを特徴とする請求項１記載の多層配線の形成方法。
3. 前記スタットバンプは、半導体チップに形成された電極パッド上に形成されることを特徴とする請求項１または２記載の多層配線の形成方法。
4. 半導体チップを内蔵する多層配線基板の製造方法であって、
   前記半導体チップの電極パッド上にスタットバンプを形成するスタットバンプ形成工程と、
   前記スタットバンプ形成工程後、前記スタットバンプの先端を押圧して、前記スタットバンプの先端を平坦化することで、前記スタットバンプのレーザーを受ける部分の面積を大きくする平坦化工程と、
   前記平坦化工程後に、前記電極パッドと前記スタットバンプとを金属により被覆する被覆工程と、
   前記被覆工程後に、前記半導体チップを、基板上に設置する半導体チップ設置工程と、
   前記半導体チップ設置工程後に、前記半導体チップと前記基板上に絶縁層を形成する絶縁層形成工程と、
   前記絶縁層をレーザー加工することにより、前記レーザーを受ける平坦化された部分の前記スタットバンプを被覆する前記金属を露出するビアホールを形成するビアホール形成工程と、を有し、
   当該ビアホール形成工程において、前記金属を前記レーザーのストッパ層として用いることを特徴とする多層配線基板の製造方法。
5. 前記被覆は、Ｎｉメッキによって行われることを特徴とする請求項４記載の多層配線基板の製造方法。

Images