JP4446752B2 - DC motor control circuit - Google Patents
DC motor control circuit Download PDFInfo
- Publication number
- JP4446752B2 JP4446752B2 JP2004008751A JP2004008751A JP4446752B2 JP 4446752 B2 JP4446752 B2 JP 4446752B2 JP 2004008751 A JP2004008751 A JP 2004008751A JP 2004008751 A JP2004008751 A JP 2004008751A JP 4446752 B2 JP4446752 B2 JP 4446752B2
- Authority
- JP
- Japan
- Prior art keywords
- period
- attenuation
- signal
- circuit
- monitoring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012544 monitoring process Methods 0.000 claims description 39
- 238000001514 detection method Methods 0.000 claims description 20
- 238000013016 damping Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 10
- 230000002238 attenuated effect Effects 0.000 description 8
- 230000010355 oscillation Effects 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Images
Landscapes
- Control Of Direct Current Motors (AREA)
Description
本発明は、直流モータを制御する回路に関するものであり、特に負荷電流をモータに供給する為の出力Hブリッジを有する直流モータの制御回路に関するものである。 The present invention relates to a circuit for controlling a DC motor, and more particularly to a control circuit for a DC motor having an output H bridge for supplying a load current to the motor.
従来の直流モータの制御回路を図6に示す。この制御回路は、モータに負荷電流を供給する出力Hブリッジ11を有する駆動回路1と、負荷電流を電圧に変換し検出電圧として供給する電流検出回路2と、基準電圧を供給する基準電圧回路3と、基準電圧と検出電圧を比較する比較回路4と、出力Hブリッジ11にオン信号と検出電圧が基準電圧を超えた場合一定期間オフ信号を供給するON/OFF設定回路6と、オフ期間において高速減衰期間と低速減衰期間の比率を決定する減衰設定回路7と、ON/OFF設定回路6と減衰設定回路7の信号を受け出力Hブリッジ11に減衰モード(高速か低速)の信号を送る出力減衰回路8とオン、オフの期間をON/OFF設定回路6に送る発振回路5を有する。
A conventional DC motor control circuit is shown in FIG. This control circuit includes a
ここで図3に従って出力Hブリッジ11の説明を行う。出力Hブリッジ11は、4つのスイッチング素子S1,S2,S3,S4により構成された駆動回路である。図3(a)に示すようにオン時はスイッチング素子S1とスイッチング素子S4若しくはスイッチング素子S2とスイッチング素子S3とを閉じることにより、スイッチング素子S1及びスイッチング素子S4がオンの時は矢印(1)の方向に、スイッチング素子S2及びスイッチング素子S3がオンの時は矢印(2)の方向に負荷電流が流れる。この電流を電圧に変換して得る検出電圧が基準電圧を超えると、出力Hブリッジ11をオフさせて電流を減衰させ、オフ期間終了後再びオンに転じ、負荷電流が増加する。この繰り返しにより定電流制御を行う。 Here, the output H bridge 11 will be described with reference to FIG. The output H bridge 11 is a drive circuit configured by four switching elements S1, S2, S3, and S4. As shown in FIG. 3A, the switching element S1 and the switching element S4 or the switching element S2 and the switching element S3 are closed when the switching element S1 and the switching element S4 are turned on. When the switching element S2 and the switching element S3 are on, the load current flows in the direction of the arrow (2). When the detection voltage obtained by converting this current into a voltage exceeds the reference voltage, the output H bridge 11 is turned off to attenuate the current, and then turn on again after the off period ends to increase the load current. By repeating this, constant current control is performed.
出力Hブリッジ11をオフし電流を減衰させるには、高速減衰と低速減衰の二通りあり、図3(a)に示すように、スイッチング素子S1とスイッチング素子S4とを閉じ矢印(1)の方向にオン電流が流れている場合、スイッチング素子S1とスイッチング素子S4を開放させ、スイッチング素子S2とスイッチング素子S3を閉じるとモータの負荷である誘導負荷の両端にほぼモータ電源電圧に等しい逆起電力が生じ、電位差が大きい為図3(b)に示すように矢印(3)の方向にて電流が大きく減衰する。これを高速減衰という。図3(a)にて矢印(2)の方向にオンしている場合は図3(b)の矢印(4)の方向に電流が減衰する。 There are two ways to turn off the output H-bridge 11 and attenuate the current: high-speed attenuation and low-speed attenuation. As shown in FIG. 3A, the switching element S1 and the switching element S4 are closed, and the direction of the arrow (1) When an on-current is flowing through the switching element S1, the switching element S4 is opened, and the switching element S2 and the switching element S3 are closed. Since the potential difference is large, the current is greatly attenuated in the direction of the arrow (3) as shown in FIG. This is called fast decay. When the current is turned on in the direction of the arrow (2) in FIG. 3A, the current is attenuated in the direction of the arrow (4) in FIG.
また図3(c)に示すようにオフ時にスイッチング素子S1 を開放し、スイッチング素子S2及びスイッチング素子S4を閉じると、矢印(5)の方向にて電流が減衰する。モータの両端には2つのスイッチの電圧降下分のみ電位差がつくので逆起電力が小さく負荷電流の減衰量は小さい。これを低速減衰という。図3(a)にて矢印(2)の方向にオンしている場合は図3(c)の矢印(6)の方向にて電流が減衰する。 As shown in FIG. 3C, when the switching element S1 is opened at the time of OFF and the switching element S2 and the switching element S4 are closed, the current is attenuated in the direction of the arrow (5). Since there is a potential difference for the voltage drop of the two switches at both ends of the motor, the back electromotive force is small and the attenuation of the load current is small. This is called slow decay. When it is turned on in the direction of the arrow (2) in FIG. 3A, the current is attenuated in the direction of the arrow (6) in FIG.
上記にある通り高速減衰と低速減衰をオフ期間中に組み合わせ電流の減衰量を制御する。また、出力のスイッチング素子に並列にダイオードが入っている場合は、全てのスイッチング素子を開放する事により、高速減衰になる。スイッチング素子S1及びスイッチング素子S4を閉じ矢印(1)の方向にオン電流が流れている場合、スイッチング素子S4のみ閉じると低速減衰になる。スイッチング素子S2及びスイッチング素子S3を閉じ矢印(2)の方向にオン電流が流れている場合、スイッチング素子S2のみ閉じると低速減衰になる。 As described above, high-speed attenuation and low-speed attenuation are combined during the off period to control the amount of current attenuation. In addition, when a diode is inserted in parallel with the output switching element, high-speed attenuation is achieved by opening all the switching elements. When the switching element S1 and the switching element S4 are closed and the on-current is flowing in the direction of the arrow (1), if only the switching element S4 is closed, slow decay occurs. When the switching element S2 and the switching element S3 are closed and an on-current is flowing in the direction of the arrow (2), when only the switching element S2 is closed, slow decay occurs.
ON/OFF設定回路6は比較器から供給される信号をトリガにし、所定の周期を有するオフ信号及びオン信号を出力する。オン信号は出力Hブリッジ11がオフからオンに転じる際、スパイク電流が発生し、誤動作する可能性があるので一定期間のオン信号を出力し、この間出力は強制オン状態となり比較回路4から供給される信号、即ち検出電圧が基準電圧に達した際に出力される信号を無視する。この周期は内蔵タイマもしくは外部設定により設定される。
The ON /
減衰設定回路7は、ON/OFF設定回路6から供給される信号と内蔵タイマもしくは外部設定により設定される。信号により所定の周期を有する減衰信号を出力する。
The
制御回路の動作を図7に従い行なう。時刻T1においてオン信号が出力されると出力Hブリッジ11はオンに転じる。この時負荷電流は基準電圧により設定される電流値に達していないので、負荷電流は増加する。時刻T2においてオン期間が終了し、負荷電流が増加して、負荷電流を電圧に変換して得た検出電圧が基準電圧に達すると、比較器がこれを検出し信号をON/OFF設定回路6に送る。ON/OFF設定回路6はオフ信号を出力Hブリッジ11と減衰設定回路7に送る。出力減衰回路8は減衰設定回路7の信号により出力Hブリッジ11にオフ時間における減衰モード(高速減衰か低速減衰)の信号を送る。これによりT2〜T3の期間は高速減衰T3〜T4の期間まで低速減衰となる。オフ期間が終了すると再びオンに転じ、負荷電流は増加する。これにより定電流制御を行なう。
The operation of the control circuit is performed according to FIG. When an ON signal is output at time T1, the output H bridge 11 turns ON. At this time, since the load current does not reach the current value set by the reference voltage, the load current increases. When the on-period ends at time T2, the load current increases, and the detection voltage obtained by converting the load current into a voltage reaches the reference voltage, the comparator detects this and sends the signal to the ON /
また、従来の直流モータの制御回路の例として、下記のような構成の制御回路がある(特許文献1参照)。この制御回路は、出力Hブリッジと、出力Hブリッジの出力スイッチ素子をパルス幅変調信号によりスイッチング駆動し、出力Hブリッジによる負荷に対するチャージモード、低速減衰モード、高速減衰モードを選択的に設定可能なPWM制御回路と、負荷に対する高速減衰モードで負荷の電流が第一の設定電流値以下に低下した場合に低速減衰モードに切り換え制御するための制御信号を生成し、PWM制御回路を制御する出力制御ロジック回路を具備している。
上記いずれの従来例においても、負荷電流が減衰するとき高速減衰を用いると、負荷電流が大きく減少するので電流の追従性は良いが、負荷電流のリプルが大きくなる。また、低速減衰を用いた場合、負荷電流の減衰量が小さいのでリプルは小さいが電流の追従性が悪くなる。 In any of the above conventional examples, when high-speed attenuation is used when the load current is attenuated, the load current is greatly reduced, so that the current followability is good, but the load current ripple is increased. In addition, when low-speed attenuation is used, the load current attenuation is small, so the ripple is small, but the current follow-up property is deteriorated.
従って、負荷電流を基準電圧に対して等しくするには低速減衰を用いるのが良いが、モータ負荷の時定数、オフ時間、モータの電源電圧の組み合わせによってはオフ期間中に十分電流が減衰せずに再びオンに転じる際、前記にある通り、オン期間中は強制オンとなり、オフに入らないため負荷電流が基準に対し徐々に大きくなってしまう可能性がある。また負荷電流を充分に減衰させるためにオフ期間を延ばすと、モータの振動数が可聴域に入り振動を発する可能性がある。 Therefore, it is better to use slow decay to make the load current equal to the reference voltage. However, depending on the combination of the time constant of the motor load, the off time, and the motor power supply voltage, the current does not decay sufficiently during the off period. When turning on again, as described above, the load current is forcibly turned on during the on period and does not turn off, so that the load current may gradually increase with respect to the reference. Further, if the off period is extended to sufficiently attenuate the load current, the motor frequency may enter the audible range and generate vibration.
この問題を解決するには一般的にオフ期間中に低速減衰と高速減衰を組み合わせ、定電流制御を行なう事により対処するが、高速減衰と低速減衰の最適な比率はモータの時定数、電源電圧、負荷電流等により変化するため状況に応じ、逐次外部より信号を与えて比率を変化させるか、またはどの条件でも使用できる様に高速減衰の比率を長めにして制御している。ただし後者の方法を用いると負荷電流は基準に追従するものの、リプル分が大きくなる為、モータのノイズ、損失が大きくなり、また平均電流が小さくなる為トルクが小さくなってしまう。前者の方法においても最適な減衰比率はモータの回転子の位置にもよるため、常に最適比率にて制御するのは技術的に非常に困難である。 In order to solve this problem, it is generally handled by combining low-speed attenuation and high-speed attenuation during the off period and performing constant current control. The optimal ratio of high-speed attenuation and low-speed attenuation is the motor time constant, power supply voltage, etc. Depending on the situation, a signal is sequentially applied from the outside to change the ratio according to the situation, or the high-speed attenuation ratio is controlled to be long so that it can be used under any conditions. However, if the latter method is used, the load current follows the reference, but the ripple amount increases, so that the noise and loss of the motor increase, and the average current decreases, resulting in a decrease in torque. Even in the former method, since the optimum damping ratio depends on the position of the rotor of the motor, it is technically very difficult to always control at the optimum ratio.
本発明は、上記問題に鑑みてなされたものであり、減衰比率の設定を内部で処理し、出力オン/オフの1周期毎に逐次変化させることで常に最適な比率にて負荷電流の減衰を行なうことが可能である直流モータの制御回路を提供する。 The present invention has been made in view of the above-mentioned problems. The attenuation ratio setting is internally processed, and the load current is always attenuated at an optimum ratio by sequentially changing the output on / off cycle. Provided is a DC motor control circuit that can be implemented.
上記課題を解決するために、本発明直流モータの制御回路は、負荷電流をモータに供給する為の出力Hブリッジを有する駆動手段と、前記モータ内に流れる負荷電流を電圧に変換し検出電圧として供給する電流検出手段と、前記負荷電流の大きさを決める基準電圧手段と、前記検出電圧を前記基準電圧を比較する比較手段とを有する制御回路において、前記比較手段の信号により前記検出電圧が前記基準電圧を上回った時の時間を検出する監視手段と、前周期での減衰比率と前記監視手段の信号により次のオフ周期での減衰比率を決定する減衰決定手段とを備え、前記検出電圧が前記基準電圧に達したタイミングをオン期間中、オン期間を過ぎ前記監視手段で監視する所定の監視期間内、監視期間後の三段階に分けて検出する負荷電流制御手段を備えてある。 In order to solve the above-described problems, a control circuit for a DC motor according to the present invention includes a driving unit having an output H bridge for supplying a load current to the motor, and converts the load current flowing in the motor into a voltage as a detection voltage. In a control circuit having current detection means to supply, reference voltage means for determining the magnitude of the load current, and comparison means for comparing the detection voltage with the reference voltage, the detection voltage is determined by the signal from the comparison means. Monitoring means for detecting a time when the voltage exceeds a reference voltage; and attenuation determining means for determining an attenuation ratio in the next off-cycle based on an attenuation ratio in the previous cycle and a signal of the monitoring means, and the detection voltage is A load current control method for detecting the timing at which the reference voltage is reached in three stages during the ON period, within a predetermined monitoring period that is monitored by the monitoring means after the ON period, and after the monitoring period. It is equipped with.
前記減衰比較手段は前回のオフ期間における比率を基準にし、次のオフ期間において、前記検出電圧が前記基準電圧に達した点がオン期間中であれば前記減衰比較手段に信号を送り、次のオフ期間にて高速減衰の比率を増やし、監視期間内であれば減衰比率が適当と判断し比率を維持し、監視期間を超えると次のオフ期間にて低速減衰の比率を増やすように、前記減衰比較手段から前記駆動手段に信号を出力するようにしてある。 The attenuation comparison means is based on the ratio in the previous off period, and in the next off period, if the point where the detected voltage reaches the reference voltage is in the on period, it sends a signal to the attenuation comparison means, Increase the rate of fast decay in the off period, maintain the rate if the decay rate is appropriate if it is within the monitoring period, and increase the rate of slow decay in the next off period when the monitoring period is exceeded A signal is output from the attenuation comparing means to the driving means.
前記監視手段は、前記発振手段から供給されるオン期間、監視期間、並びにオフ期間の3つの信号により、どのタイミングで前記検出電圧が前記基準電圧に達したかを検出し、信号を前記減衰比較手段に送るように構成してある。 The monitoring means detects at what timing the detected voltage has reached the reference voltage based on three signals of an on period, a monitoring period, and an off period supplied from the oscillating means, and compares the signal with the attenuation comparison Configured to be sent to the means.
本発明によれば、高速減衰の比率が高ければ、低速減衰の比率を増やし、低速減衰の比率が高ければ高速減衰の比率を増やす減衰比較回路を有する負荷電流制御手段を備えているので定電流制御時のリプル分を可能な限り少なくし基準電圧にできる限り近似させる。この制御を逐次回路内部にて行うので、外部からの制御無しで直流モータのノイズ、損失を減じ、トルクを大きくする事が可能となる効果がある。 According to the present invention, since the load current control means having the attenuation comparison circuit for increasing the ratio of the low-speed attenuation if the ratio of the high-speed attenuation is high and increasing the ratio of the high-speed attenuation if the ratio of the low-speed attenuation is high is provided. The ripple at the time of control is reduced as much as possible to approximate the reference voltage as much as possible. Since this control is performed inside the sequential circuit, it is possible to reduce the noise and loss of the DC motor and increase the torque without any external control.
発明を実施するための最良の形態の回路図を図1に示す。この制御回路は、従来の制御回路と同様に、負荷電流をモータに供給する為の出力Hブリッジ11を有する駆動回路1を有する。なお、出力Hブリッジ11については、従来の出力Hブリッジ11と同様の構成であるため、構成及び作用の説明は省略する。また、制御回路は、従来の制御回路と同様に、前記モータ内に流れる負荷電流を電圧に変換し検出電圧として供給する電流検出回路2と、負荷電流の大きさを決める基準電圧回路3と、検出電圧を基準電圧を比較する比較回路4と、出力Hブリッジ11にオン信号と検出電圧が基準電圧を超えた場合一定期間オフ信号を供給するON/OFF設定回路6とを有する。
A circuit diagram of the best mode for carrying out the invention is shown in FIG. This control circuit has a
さらに、本実施例における制御回路は、駆動手段オン期間、監視期間、並びにオフ期間の3つの信号を供給する発振回路5と、比較回路4の信号により前記検出電圧が前記基準電圧を上回った時の時間を検出する監視回路9と、前周期での減衰比率と監視回路9の信号により次のオフ周期での減衰比率を決定する減衰比較回路7とを備えてある。また、本実施例における制御回路は、前記検出電圧が前記基準電圧に達したタイミングを、オン期間中及びオン期間を過ぎた際に監視回路9で監視する所定の監視期間内、監視期間後の段階に分けて検出する負荷電流制御手段を備えてある。
Further, the control circuit in this embodiment is configured such that when the detection voltage exceeds the reference voltage by the
続いて、本発明の特長である負荷電流制御手段の一実施例を図4に示す。この実施例では、負荷電流制御手段は、減衰比較回路7及び監視回路9で構成してある。減衰比較回路7はUP/DOWNカウンタ71を備え、監視回路9は、立下りエッジ回路91、NAND回路92及び2つのラッチ回路93,94を備えてあり、発振回路5のオン期間の信号は立下りエッジ回路91及びNAND回路92に出力し、発振回路5の監視期間の信号はNAND回路92に出力し、発振回路5のオフ期間の信号はラッチ回路93,94のクリア信号としてラッチ回路93,94に出力するようにしてある。また、比較回路4の出力信号はラッチ回路93,94に出力するようにしてある。
Subsequently, an embodiment of the load current control means which is a feature of the present invention is shown in FIG. In this embodiment, the load current control means comprises an
以上のように構成してある制御回路を図2の動作波形図を用いて説明を行なう。先ず、オン信号により駆動回路1はオンに転じ負荷電流が上昇する。オン信号終了後検出電圧が基準電圧に達した場合、所定の期間オフに入り、この時減衰比較回路7により供給される信号に従い高速減衰もしくは低速減衰にて負荷電流を減衰させる。この検出電圧が基準電圧に達するタイミングを、図2に示す様にタイミングをオン期間中、オン期間を過ぎ監視回路9で監視する所定の監視期間内、監視期間後の三段階に分けて検出する。
The control circuit configured as described above will be described with reference to the operation waveform diagram of FIG. First, the
先ず、図2Aの様にオン期間中であれば前回のオフ期間において負荷電流が十分減衰されなかったと判断し、前回の比率に対して高速減衰の比率を増やし負荷電流の減衰量を増やす。また、図2Bの様に監視期間内であれば比率は最適であったとして前回の比率を維持する。図2Cの様につまり監視期間以後からオフ期間前であれば、前回の減衰量が大きすぎると判断し、次期間において低速減衰の比率を増やし、減衰比較回路7から駆動回路に信号を出力して、負荷電流の減衰量を小さくする。
First, as shown in FIG. 2A, if it is during the ON period, it is determined that the load current is not sufficiently attenuated during the previous OFF period, and the rate of high-speed attenuation is increased with respect to the previous ratio to increase the amount of attenuation of the load current. Further, as shown in FIG. 2B, if the ratio is within the monitoring period, the previous ratio is maintained assuming that the ratio is optimal. As shown in FIG. 2C, that is, after the monitoring period and before the off period, it is determined that the previous attenuation amount is too large, the ratio of the low-speed attenuation is increased in the next period, and a signal is output from the
また、オン期間は従来方式と同様に出力を強制オン状態にし、比較回路4からの信号は無視する。また図2では3種類の負荷電流波形を示しており便宜的に同じ幅になっているが、実際は負荷電流が基準に達しかつオン期間が終了した時点でオフ期間に入る。この時監視期間は解除される。
During the ON period, the output is forcibly turned on as in the conventional method, and the signal from the
続いて、図4図示の減衰比較回路7及び監視回路9の動作について説明を行う。なお、監視回路9の各部動作波形図は図4に示す。
Next, operations of the
発振回路5よりオン期間、監視期間、オフ期間のいずれかの信号が入力される。この信号を用いて、オン期間中に負荷電流が基準に達すると、比較回路4からの出力信号はオン信号の立下りエッジ回路91により生成された信号Dにより信号がラッチ回路93に供給され、ラッチされる。この信号は減衰比較回路7にUPクロックとして供給される。
One signal of an on period, a monitoring period, and an off period is input from the
続いて、監視期間中に負荷電流が基準に達すると、監視期間の信号はNAND回路92に供給されるが、NAND回路92では信号は出力されないため、減衰比較回路7には信号は出力されない。
Subsequently, when the load current reaches the reference during the monitoring period, a signal in the monitoring period is supplied to the NAND circuit 92, but no signal is output from the NAND circuit 92. Therefore, no signal is output to the
続いて、監視期間以後からオフ期間前までの間に負荷電流が基準に達すると、比較回路4からの出力信号とNAND回路92により生成された信号Eにより信号がラッチ回路93に供給され、ラッチされる。この信号は減衰比較回路7にDOWNクロックとして供給される。これらの信号を減衰比較回路7に有するUP/DOWNカウンタ71に送りカウンタの数を逐次変化させ、減衰比率を決定する。
Subsequently, when the load current reaches the reference after the monitoring period and before the off period, a signal is supplied to the latch circuit 93 by the output signal from the
以上のように高速減衰の比率が高いと判断した場合は負荷電流のリプル分が大きい為、低速減衰の比率を増やし、低速減衰の比率が高いと判断した場合は負荷電流を電圧に変換して得た検出電圧が基準電圧による設定値より高くなる可能性があるので高速減衰の比率を増やし、比率が適当であれば維持させる。以上の方法にて負荷電流を電圧に変換して得た検出電圧が基準電圧で決められた設定値により近似させるように制御する。 As described above, when it is determined that the ratio of high-speed attenuation is high, the ripple amount of the load current is large. Therefore, the ratio of low-speed attenuation is increased, and when it is determined that the ratio of low-speed attenuation is high, the load current is converted to voltage. Since the obtained detection voltage may be higher than the set value by the reference voltage, the ratio of high-speed attenuation is increased and maintained if the ratio is appropriate. Control is performed so that the detected voltage obtained by converting the load current into voltage by the above method is approximated by the set value determined by the reference voltage.
なお、本実施例に示した直流モータの制御回路は集積回路で一回路として組み込むことが可能である。 The DC motor control circuit shown in this embodiment can be integrated as an integrated circuit.
本発明直流モータの制御回路によれば、高速減衰の比率が高ければ、低速減衰の比率を増やし、低速減衰の比率が高ければ高速減衰の比率を増やす減衰比較回路を有する負荷電流制御手段を備えているので定電流制御時のリプル分を可能な限り少なくし基準電圧にできる限り近似させる。この制御を逐次回路内部にて行うので、外部からの制御無しで直流モータのノイズ、損失を減じ、トルクを大きくする事が可能となる。 According to the DC motor control circuit of the present invention, load current control means having an attenuation comparison circuit that increases the low-speed attenuation ratio if the high-speed attenuation ratio is high and increases the high-speed attenuation ratio if the low-speed attenuation ratio is high is provided. Therefore, the ripple during constant current control is reduced as much as possible to approximate the reference voltage as much as possible. Since this control is performed inside the sequential circuit, it is possible to reduce the noise and loss of the DC motor and increase the torque without external control.
1 駆動回路
2 電流検出回路
3 基準電圧回路
4 比較回路
5 発振回路
6 ON/OFF設定回路
7 減衰比較回路(減衰設定回路)
8 出力減衰回路
9 監視回路
11 出力Hブリッジ
71 UP/DOWNカウンタ
91 立下りエッジ回路
92 NAND回路
93,94 ラッチ回路
S1,S2,S3,S4 スイッチング素子
8 Output attenuation circuit 9 Monitoring circuit 11 Output H bridge 71 UP / DOWN counter 91 Falling edge circuit 92 NAND circuit 93, 94 Latch circuit S1, S2, S3, S4 Switching element
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004008751A JP4446752B2 (en) | 2004-01-16 | 2004-01-16 | DC motor control circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004008751A JP4446752B2 (en) | 2004-01-16 | 2004-01-16 | DC motor control circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005204423A JP2005204423A (en) | 2005-07-28 |
| JP4446752B2 true JP4446752B2 (en) | 2010-04-07 |
Family
ID=34821983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004008751A Expired - Fee Related JP4446752B2 (en) | 2004-01-16 | 2004-01-16 | DC motor control circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4446752B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8659259B2 (en) * | 2009-09-04 | 2014-02-25 | Canon Kabushiki Kaisha | Stepping motor driving apparatus |
| JP7831928B2 (en) * | 2023-03-30 | 2026-03-17 | ミネベアミツミ株式会社 | Motor drive control device, actuator, and motor drive control method |
-
2004
- 2004-01-16 JP JP2004008751A patent/JP4446752B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005204423A (en) | 2005-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6278188B2 (en) | DC / DC converter | |
| JP4834074B2 (en) | Motor drive circuit, motor unit, and electronic equipment using the same | |
| US5929577A (en) | Brushless DC motor controller | |
| JP4076376B2 (en) | Drive device | |
| CN100414802C (en) | Motor Control Equipment | |
| US7402975B2 (en) | Motor drive device and drive method | |
| US20100066336A1 (en) | Power control circuit | |
| JP5456495B2 (en) | Buck-boost switching power supply control circuit, buck-boost switching power supply, and buck-boost switching power supply control method | |
| US20060220623A1 (en) | Switched mode power supply method and apparatus | |
| CN110476349B (en) | Load driving circuit, system using the same, and method for controlling the driving circuit | |
| JP4582466B2 (en) | Motor control device | |
| US20070126383A1 (en) | Motor drive device and drive method | |
| CN118140400A (en) | DC/DC Converters | |
| US5821740A (en) | DC-to-DC converter having fast over-current detection and associated methods | |
| JP3892333B2 (en) | PFM control switching regulator control circuit | |
| JP4446752B2 (en) | DC motor control circuit | |
| EP2843831B1 (en) | Motor drive unit | |
| CN108475920B (en) | motor control device | |
| CN110572035B (en) | Floating gate width self-adaptive switching logic circuit applied to PWM DC/DC | |
| JP4325413B2 (en) | Synchronous rectification type DC / DC converter | |
| CN107086799A (en) | Switching type power supply capable of switching trough and related control method | |
| JP6341423B2 (en) | DC / DC converter | |
| JPH0984388A (en) | AC motor controller | |
| JP2015035725A (en) | Apparatus and system for driving electromagnetic load | |
| JP2005312245A (en) | Switching power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060922 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090805 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091015 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |