JP4447344B2 - Semiconductor device, ultraviolet light emitting element using semiconductor structure in semiconductor device, and manufacturing method thereof - Google Patents
Semiconductor device, ultraviolet light emitting element using semiconductor structure in semiconductor device, and manufacturing method thereof Download PDFInfo
- Publication number
- JP4447344B2 JP4447344B2 JP2004042702A JP2004042702A JP4447344B2 JP 4447344 B2 JP4447344 B2 JP 4447344B2 JP 2004042702 A JP2004042702 A JP 2004042702A JP 2004042702 A JP2004042702 A JP 2004042702A JP 4447344 B2 JP4447344 B2 JP 4447344B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- algan
- semiconductor
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
本発明は、AlGaNを除く異種基板上に形成され、しかも、結晶欠陥が少ない窒化物半導体層であるAlGaNからなる層を含む半導体構造をもつ半導体装置及びその半導体装置に於けるの半導体構造を用いた紫外発光素子及びそれらの製造方法に関する。 The present invention uses a semiconductor device having a semiconductor structure formed on a heterogeneous substrate excluding AlGaN and including a layer made of AlGaN, which is a nitride semiconductor layer with few crystal defects, and the semiconductor structure in the semiconductor device. The present invention relates to an ultraviolet light emitting device and a method for manufacturing the same.
現在、紫外光を発生する素子、例えば発光ダイオード(LED:light emitting diode)は、照明やディスプレイに於ける蛍光体励起用、細菌検出用、光触媒用、医療用などの分野で応用されつつある。 Currently, elements that generate ultraviolet light, such as light emitting diodes (LEDs), are being applied in fields such as phosphor excitation, illumination detection, bacteria detection, photocatalysis, and medical use in lighting and displays.
上記の紫外LED素子を実現する為の最も有望な材料としては窒化物半導体であるAlGaN(Al組成x:0≦x≦1)が採り上げられているのであるが、バルクのAlGaNを作製することは困難であることから、通常、AlGaNとは異なる基板にMOVPE(metalorganic vapor phase epitaxy)法などの結晶成長方法を適用して形成されている。尚、本明細書では、AlGaNについて特に断りがない場合、Al組成のx値は0≦x≦1であるとする。 AlGaN (Al composition x: 0 ≦ x ≦ 1), which is a nitride semiconductor, is taken up as the most promising material for realizing the above-mentioned ultraviolet LED element. Since it is difficult, it is usually formed by applying a crystal growth method such as MOVPE (metalorganic phase epitaxy) to a substrate different from AlGaN. In the present specification, it is assumed that the x value of the Al composition is 0 ≦ x ≦ 1 unless otherwise specified for AlGaN.
然しながら、AlGaNを除く如何なる基板もAlGaNと比較した場合の格子不整合は大きく、従って、結晶成長中に該格子不整合に起因する歪み応力に依ってAlGaNに転位が発生し易いので、この転位を低減させることが大きな課題になっている。 However, any substrate except AlGaN has a large lattice mismatch compared to AlGaN, and therefore, dislocations are likely to occur in AlGaN due to strain stress caused by the lattice mismatch during crystal growth. Reduction is a major issue.
従来、AlGaNを成長させる方法として、数μmおき、例えば、2μm〜3μmおきに、基板の一部分から成長が始まるように周期的な加工を施し、該基板上に於いて、選択成長過程及び横方向成長過程を組み合わせたELO(Epitaxial Lateral Overgrowth)と呼ばれる成長方法を適用し、転位密度が1×107 cm-2程度のGaNが得られること、また、AlGaNの場合も同じ方法を用いることが提案されている(例えば、特許文献1を参照。)。 Conventionally, as a method for growing AlGaN, periodic processing is performed so that growth starts from a part of the substrate every several μm, for example, every 2 μm to 3 μm, and the selective growth process and the lateral direction are performed on the substrate. It is proposed that a growth method called ELO (Epitaxial Lateral Overgrowth) combined with growth processes is applied to obtain GaN having a dislocation density of about 1 × 10 7 cm −2 , and the same method is also used in the case of AlGaN. (For example, see Patent Document 1).
図13はELOで成長したGaN層を含む半導体構造を表す要部切断側面図であり、図に於いて、1は半導体基板、2はマスク、3はGaN層をそれぞれ示している。 FIG. 13 is a side view of a principal part showing a semiconductor structure including a GaN layer grown by ELO. In the figure, 1 is a semiconductor substrate, 2 is a mask, and 3 is a GaN layer.
図から明らかなように、半導体基板1の表面には凹凸が形成されていて、その凹の部分はマスク2で覆われ、凸の部分は半導体基板1自体が表出されていることから、半導体基板1は、ELOの条件、即ち、2μm〜3μmおきに、基板の一部分から成長が始まるように周期的な加工を施された構成であり、その上にGaN層3が成長されている。
As is apparent from the figure, the surface of the semiconductor substrate 1 is uneven, the concave portion is covered with the
AlGaNは、前記説明した転位の問題の他、高品質化についても問題がある。即ち、基板とAlGaN層との間には熱膨張係数の差が存在すること、そして、AlGaN層は温度を1000℃から1300℃の高温にして成長させることから、成長後の温度降下時に基板とAlGaN層との間の格子収縮量の差に起因してクラックが入ってしまうことである。 In addition to the above-described problem of dislocations, AlGaN has a problem with high quality. That is, there is a difference in thermal expansion coefficient between the substrate and the AlGaN layer, and the AlGaN layer is grown at a high temperature of 1000 ° C. to 1300 ° C. This is because cracks occur due to the difference in lattice shrinkage with the AlGaN layer.
この問題は、AlGaN層の成長領域を局限することで解消しようとする提案もなされているが、実用上からすれば、広い領域で、クラックがない平坦なAlGaN層が得られるならば、それに越したことはない。 There have been proposals to solve this problem by confining the growth region of the AlGaN layer. However, from a practical point of view, if a flat AlGaN layer with no cracks can be obtained in a wide region, it will exceed that. Never.
また、Si基板上にクラックや多結晶塊などがない半導体単結晶であるGaNを成長させる場合、Si基板の全面を凹凸がある反応防止層及びバッファ層で覆い、その上にGaN層を成長させることが知られている(例えば、特許文献2を参照。)。 Also, when growing GaN, which is a semiconductor single crystal having no cracks or polycrystalline lumps, on the Si substrate, the entire surface of the Si substrate is covered with an uneven reaction preventing layer and a buffer layer, and a GaN layer is grown thereon. It is known (see, for example, Patent Document 2).
然しながら、特許文献2に開示された発明に依れば、バッファ層が凹の部分にも存在する為、GaNを成長させる際、凸の部分のみならず、凹の部分にもGaNがついてしまうので、安定したELO成長は起こらず、また、クラックの発生を凹凸構造に依って抑止しようとしているので、その効果は通常のELOと同程度であって充分とは言えない。
本発明では、低転位であって、クラックがなく、高品質を維持した大面積のAlGaN層を、そして、そのAlGaN層を用いた紫外発光素子を簡単且つ容易に実現しようとする。 In the present invention, it is intended to easily and easily realize a large-area AlGaN layer having low dislocations, no cracks, and maintaining high quality, and an ultraviolet light emitting device using the AlGaN layer.
本発明に依る半導体装置及びその半導体装置に於ける半導体構造を用いた紫外発光素子及びそれらの製造方法に於いては、単結晶基板(例えば、Si基板11)上に形成された非晶質(例えば、SiO2 )または金属(例えば、Ti、Ni、Crなど)からなる1層以上の歪み緩和層(例えば、歪み緩和層12)と、該歪み緩和層の一部分を被覆して形成されて凹凸を生成するAlGaNとは異種の単結晶層(例えば、Si(111)半導体層13)と、該AlGaNとは異質の単結晶層を形成することで生成された凹凸を被覆して形成されたAlGaN(Al組成x:0≦x≦1)層(例えば、AlGaN層14)とを備えてなることを特徴とする半導体装置、及び、その製造方法が基本になっている。 In the semiconductor device according to the present invention, the ultraviolet light emitting element using the semiconductor structure in the semiconductor device, and the manufacturing method thereof, an amorphous (for example, Si substrate 11) formed on a single crystal substrate ( For example, one or more strain relaxation layers (for example, strain relaxation layer 12) made of SiO 2 ) or metal (for example, Ti, Ni, Cr, etc.), and unevenness formed by covering a part of the strain relaxation layer. AlGaN formed by covering the unevenness generated by forming a single crystal layer (for example, Si (111) semiconductor layer 13) that is different from AlGaN and forming a single crystal layer that is different from AlGaN. A semiconductor device including an (Al composition x: 0 ≦ x ≦ 1) layer (for example, an AlGaN layer 14) and a manufacturing method thereof are fundamental.
前記手段を採ることに依り、AlGaN層の成長用基板は、非晶質或いは金属からなる歪み緩和層をもつ為、その上に成長したAlGaN層は、クラックがなく且つ大面積のものが得られ、また、成長用基板に於ける凹凸を利用したELOを適用して成長することに依って、AlGaN層に生成される転位は低減される。従って、本発明に依るAlGaNを用いれば、高性能の紫外発光素子を実現することができる。 By adopting the above means, the AlGaN layer growth substrate has a strain relaxation layer made of amorphous or metal. Therefore, the AlGaN layer grown on the AlGaN layer has no crack and has a large area. In addition, the dislocation generated in the AlGaN layer is reduced by growing by applying ELO utilizing the unevenness in the growth substrate. Therefore, if AlGaN according to the present invention is used, a high-performance ultraviolet light emitting device can be realized.
本発明に於ける半導体装置及びその半導体装置に於ける半導体構造を用いた紫外発光素子及びそれらの製造方法に於いては、AlGaN層に発生するクラックの原因となる熱歪みがAlGaN層に加わらないようにする歪み緩和層を基板に導入することが基本になっているが、その導入に際しては、種々と工夫が必要である。 In the semiconductor device according to the present invention, the ultraviolet light emitting element using the semiconductor structure in the semiconductor device, and the manufacturing method thereof, thermal strain that causes cracks in the AlGaN layer is not applied to the AlGaN layer. It is fundamental to introduce the strain relaxation layer to be introduced into the substrate, but various improvements are required for the introduction.
さて、AlGaNの熱膨張係数は、4.2〜5.6×10-6K-1であって、基板にSiを用いた場合を考えると、基板の熱膨張係数は、3.5×10-6K-1である。 The thermal expansion coefficient of AlGaN is 4.2 to 5.6 × 10 −6 K −1 , and considering the case where Si is used for the substrate, the thermal expansion coefficient of the substrate is 3.5 × 10 6. -6 K -1 .
一般に、AlGaN層の形成に適した結晶成長温度は1000℃〜1300℃であるから、AlGaN層を成長後、室温まで降温した場合、AlGaN層とSi基板との格子収縮の違いは、約0.2%にもなり、AlGaN層には面内に引っ張り方向、Si基板には圧縮方向の熱歪みに依る応力が加わる。 In general, the crystal growth temperature suitable for the formation of the AlGaN layer is 1000 ° C. to 1300 ° C. Therefore, when the AlGaN layer is grown and then cooled to room temperature, the difference in lattice contraction between the AlGaN layer and the Si substrate is about 0. 0. The AlGaN layer is subjected to a stress due to thermal strain in the plane, and the Si substrate is subjected to thermal strain in the compression direction.
Si基板の厚さは300μm〜600μmであり、AlGaN層の厚さが1μm〜2μmであるのに比較して2桁程度厚く、その熱歪みに起因する応力は、AlGaNにクラックが入ることで開放される。 The thickness of the Si substrate is 300 μm to 600 μm, and the thickness of the AlGaN layer is about two orders of magnitude compared to the thickness of 1 μm to 2 μm. The stress caused by the thermal strain is released by cracks in the AlGaN. Is done.
非晶質層は、半導体に比較して密度が小さく、また、原子同士の結合が結晶に比較して弱い為、結晶に加える応力よりも小さい応力で塑性変形することが可能である。 The amorphous layer has a density lower than that of a semiconductor and a bond between atoms is weaker than that of a crystal. Therefore, the amorphous layer can be plastically deformed with a stress smaller than a stress applied to the crystal.
金属層は、定性的に完全結晶に於ける剪断応力の100分の1以下の応力で塑性変形することが可能である。 The metal layer can qualitatively be plastically deformed with a stress of 1/100 or less of the shear stress in a complete crystal.
従って、AlGaN層を成長させるべき基板に非晶質或いは金属からなる熱歪み緩和層を導入した場合、熱歪みに起因する応力は、熱歪み緩和層の塑性変形に依って緩和され、AlGaN層には、クラックを発生させる程度に大きい応力は加わらないので、高品質のAlGaN層を実現することができる。 Therefore, when a thermal strain relaxation layer made of amorphous or metal is introduced into the substrate on which the AlGaN layer is to be grown, the stress caused by the thermal strain is relaxed by the plastic deformation of the thermal strain relaxation layer, and the AlGaN layer Since a stress that is large enough to cause cracks is not applied, a high-quality AlGaN layer can be realized.
また、本発明では、AlGaN層の成長が開始される部分は、凹凸をもつ半導体面の凸の部分であり、凹の部分には、AlGaNが成長しにくいマスク効果をもつ非晶質或いは金属からなる歪み緩和層が表面を露出して形成されているので、該凹の部分にAlGaNが堆積することは抑制され、従って、確実にELOを実施することができる。 Further, in the present invention, the part where the growth of the AlGaN layer is started is a convex part of the semiconductor surface having irregularities, and the concave part is made of an amorphous or metal having a mask effect in which AlGaN is difficult to grow. Since the strain relaxation layer to be formed is formed with the surface exposed, it is possible to suppress the deposition of AlGaN in the concave portion, and therefore, ELO can be performed reliably.
更にまた、半導体基板としては、何らの制約を受けることなく、Siを用いることができるので、その場合には、安価で且つ大口径のAlGaN層を容易に実現することができる。 Furthermore, since Si can be used as the semiconductor substrate without any restrictions, an inexpensive and large-diameter AlGaN layer can be easily realized in that case.
図1は本発明に於ける物の実施例であるAlGaN層を含む半導体構造をもつ半導体装置を表す要部切断側面図であり、図に於いて、11はSi基板、12はチタン(Ti)歪み緩和層、13はSi(111)半導体層、13Aは凹所、14はAlGaN層をそれぞれ示している。 FIG. 1 is a cutaway side view showing a principal part of a semiconductor device having a semiconductor structure including an AlGaN layer, which is an embodiment of the present invention. In FIG. 1, 11 is a Si substrate, and 12 is titanium (Ti). A strain relaxation layer, 13 is a Si (111) semiconductor layer, 13A is a recess, and 14 is an AlGaN layer.
図2乃至図7は本発明に於ける方法の実施例であるAlGaN層の成長に用いる凹凸基板の製造工程を説明する為の工程要所に於ける基板を表す要部切断側面図であり、図1に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 FIGS. 2 to 7 are side sectional views showing the main part of the substrate at the process points for explaining the manufacturing process of the concavo-convex substrate used for the growth of the AlGaN layer which is an embodiment of the method of the present invention. The symbols used in FIG. 1 represent the same parts or have the same meaning.
図2参照
(1) 真空蒸着法を適用することに依り、Si基板11に厚さ例えば100nmのTi 歪み緩和層12を形成する。
Refer to FIG. 2 (1) A Ti
図3参照
(2) Ti歪み緩和層12上にSi(111)半導体層13を載置し、1000℃程度 の高速加熱を行って、Ti歪み緩和層12とSi(111)半導体層13とを貼り 合わせ、3層構造の基板を作製する。
(3) 上記貼り合わせたSi(111)半導体層13は、当初、取り扱い容易性の面か ら例えば50μm〜150μm程度の厚さにしてあるので「層」よりも「板」と呼 ぶ方が相応しいが、Si(111)半導体層13は、AlGaN層の厚さに比較し て薄い場合に効果的であり、従って、貼り合わせてから100nm〜500nm程 度に研磨して薄層化すると良い。
Refer to FIG. 3 (2) The Si (111)
(3) Since the bonded Si (111)
図4参照
(4) リソグラフィ技術に於けるレジストプロセスを適用することに依り、レジストの スピンコーティング及びリソグラフィを経て、Si(111)半導体層13上に線 幅2μm、周期4μmのレジスト膜15を形成する。
Refer to FIG. 4 (4) By applying a resist process in lithography technology, a
図5及び図6参照
(5) レジスト膜15をマスクとしてSi(111)半導体層13のエッチングを行な って凹所13Aを生成し、この後、レジスト膜15を除去する。
(6) これに依り、表面に凹凸をもち、且つ、凹所13A内にTi歪み緩和層12の一 部が表出されている3層構造の基板が実現される。
5 and 6 (5) The Si (111)
(6) Accordingly, a substrate having a three-layer structure in which the surface has irregularities and a part of the Ti
図7参照
(7) MOVPE法を適用することに依り、3層構造の基板上に厚さ1μm乃至2μm のAlGaN層14を成長させる。この場合、成長原料としては、例えば、トリメ チルアルミニウム(TMAl:Al(CH3 )3 )、トリエチルガリウム(TEG a:Ga(C2 H5 )3 )、アンモニア(NH3 )を用いることができ、そして、 III族原料(TMAとTEGの総和)とV族原料(NH3 )との比率、即ち、V/ III比は、横方向の成長が促進される高V/ III比、即ち、500〜5000にす ると良く、また、この際の成長温度は1000℃〜1300℃を適用する。
See FIG. 7 (7) By applying the MOVPE method, an
上記方法の実施例では、歪み緩和層12の材料としてTiを用いた場合について説明したが、他の金属としてニッケル(Ni)やクロム(Cr)を用いることができ、そして、非晶質の材料であれば、SiO2 やSiNを用いて良い。
In the embodiment of the above method, the case of using Ti as the material of the
また、半導体層13の材料としてはSi(111)の他にSiCやサファイアを用いることができ、更にまた、基板表面の凹凸はライン状のみでなく、多数の角形凸、或いは、多数の6角形凸を形成したものであって良い。
In addition to Si (111), SiC or sapphire can be used as the material for the
図8乃至図10は本発明に於ける方法の他の実施例であるAlGaN層の成長に用いる凹凸基板の製造工程を説明する為の工程要所に於ける基板を表す要部切断側面図であり、図1乃至図7に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 FIGS. 8 to 10 are sectional side views of the main part showing the substrate at the process points for explaining the manufacturing process of the concavo-convex substrate used for the growth of the AlGaN layer which is another embodiment of the method according to the present invention. The symbols used in FIGS. 1 to 7 represent the same parts or have the same meaning.
図8及び図9参照
(1) Si(111)基板11Aを温度500℃に加熱した状態で酸素イオン16を注 入する。この場合、イオン注入エネルギーは180keV、注入量は1×1018c m-2とした。図9には、上記条件でイオン注入されたSi(111)基板11Aが 示されている。
8 and 9 (1)
図10参照
(2) 水素雰囲気中に於いて、温度を1000℃、時間を10分の熱処理を行ない、酸 素イオン16とSi(111)基板11Aとが反応させてSiO2 からなる歪み緩 和層12Aを生成させ、且つ、Si(111)基板11Aの表面に於ける結晶性を 回復させることで3層構造の基板が実現される。
(3) この後、実施例2と同様にしてSi(111)基板11Aの表面を加工し、凹凸 を形成する。
10 In the in the reference (2) a hydrogen atmosphere, the strain relaxation temperature 1000 ° C., the time and was heat-treated for 10 minutes, made of SiO 2 and
(3) Thereafter, the surface of the Si (111)
前記のようにして作製される本発明に依るAlGaN層を含む半導体構造を用い、優れた性能をもつ紫外LED素子を作製することができるので、次に、それについて具体的に説明する。 An ultraviolet LED device having excellent performance can be manufactured using the semiconductor structure including the AlGaN layer according to the present invention manufactured as described above. Next, this will be described in detail.
図11は本発明に依るAlGaN層を含む半導体構造を利用して作製した紫外LED素子を表す要部切断側面図であり、図1乃至図10に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 FIG. 11 is a cut-away side view of an essential part showing an ultraviolet LED element manufactured using a semiconductor structure including an AlGaN layer according to the present invention. The same reference numerals as those used in FIGS. Express or have the same meaning.
図に於いて、17はn−Al0.35Ga0.65Nからなるn側コンタクト層、18はAl0.30Ga0.70Nからなるバリア層、19はAl0.15Ga0.85Nからなる井戸層、20はAl0.30Ga0.70Nからなるバリア層、21はp−Al0.4 Ga0.6 Nからなる電子障壁層、22はp−Al0.35Ga0.65Nからなるp側クラッド層、23はp−Al0.2 Ga0.8 Nからなる p側コンタクト層、24は透明電極、25はp側電極、26はn側電極をそれぞれ示している。 In the figure, 17 is an n-side contact layer made of n-Al 0.35 Ga 0.65 N, 18 is a barrier layer made of Al 0.30 Ga 0.70 N, 19 is a well layer made of Al 0.15 Ga 0.85 N, and 20 is Al 0.30 Ga. A barrier layer made of 0.70 N, 21 an electron barrier layer made of p-Al 0.4 Ga 0.6 N, 22 a p-side cladding layer made of p-Al 0.35 Ga 0.65 N, and 23 made of p-Al 0.2 Ga 0.8 N p The side contact layer, 24 is a transparent electrode, 25 is a p-side electrode, and 26 is an n-side electrode.
この紫外LED素子を作製するには、本発明に依るAlGaN層を含む半導体構造に於けるAlGaN層14上にSiを5×1018cm-3程度ドーピングした厚さ1μmのn−Al0.35Ga0.65Nからなるn側コンタクト層17を成長し、次いで、厚さが20nmのAl0.30Ga0.70Nからなるバリア層18、厚さが3nmのAl0.15Ga0.85Nからなる井戸層19、厚さが20nmのAl0.30Ga0.70Nからなるバリア層20で構成される活性層を成長し、次いで、不純物濃度が5×1020cm-3、厚さが10nmのp−Al0.35Ga0.65Nからなる電子障壁層21を成長し、次いで、不純物濃度が1×1020cm-3、厚さが100nmのp−Al0.35Ga0.65Nからなるp側クラッド層22を成長し、その後、不純物濃度が1×1021cm-3、厚さが10nmのp−Al0.2 Ga0.8 Nからなるp側コンタクト層23を成長する。
In order to fabricate this ultraviolet LED element, n-Al 0.35 Ga 0.65 having a thickness of 1 μm in which Si is doped to about 5 × 10 18 cm −3 on the
前記したように、各半導体層を成長した後、リソグラフィ技術を適用し、p側コンタクト層23の表面一部からn側コンタクト層17内に達するエッチングを行ってn側電極形成予定領域を形成する。
As described above, after each semiconductor layer is grown, a lithography technique is applied, and etching reaching from the part of the surface of the p-
p側コンタクト層23上に透明電極24を形成し、p側電極25及びn側電極26を形成して完成する。尚、p側電極25にはNi(10nm)/Au(1000nm)を、そして、n側電極26にはTi(10nm)/Al(10nm)/Ti(10nm)/Au(1000nm)を例えば真空蒸着法を適用して成膜し、リソグラフィ技術を適用してパターニングして形成することができる。
A
図12は本発明に依るAlGaN層を含む半導体構造を利用して作製した実施例4とは異なる紫外LED素子を表す要部切断側面図であり、図1乃至図11に於いて用いた記号と同記号は同部分を表すか或いは同じ意味を持つものとする。 FIG. 12 is a cut-away side view of the essential part showing an ultraviolet LED element different from Example 4 manufactured by using a semiconductor structure including an AlGaN layer according to the present invention, and the symbols used in FIGS. The same symbol represents the same part or has the same meaning.
実施例5の紫外LED素子は、最終的には凹凸基板を除去した構成になっているものでって、図1について説明した凹凸基板上のAlGaN層14にn型不純物をドーピングしてあることを除けば、各半導体層の成長については、n側コンタクト層17からp側コンタクト層23まで実施例4の場合と全く同じである。
The ultraviolet LED element of Example 5 is configured so that the concavo-convex substrate is finally removed, and the
この後、Ni(10nm)/Au(1000nm)を真空蒸着してp側電極25を形成し、そのp側電極25と導電性ステム27とを接合し、次いで、ウエットエッチング法、又は、研磨法を適用して凹凸基板を剥離してn−AlGaN層14を表出させ、次いで、真空蒸着法及びリソグラフィ技術を適用することに依り、n−AlGaN層14上にTi(10nm)/Al(10nm)/Ti(10nm)/Au(1000nm)からなるn側電極26を形成して完成する。
Thereafter, Ni (10 nm) / Au (1000 nm) is vacuum-deposited to form the p-
紫外LED素子の構造については、実施例4や実施例5として説明した構造の他、従来から知られている種々な構造のものに応用することができ、また、レーザなどの半導体発光素子にも応用することができる。 As for the structure of the ultraviolet LED element, in addition to the structures described as Example 4 and Example 5, it can be applied to various conventionally known structures, and also for semiconductor light emitting elements such as lasers. Can be applied.
本発明に於いては、前記説明した実施例を含め、多くの形態で実施することができ、以下、それを付記として例示する。 In the present invention, the present invention can be implemented in many forms including the above-described embodiment, which will be exemplified below as supplementary notes.
(付記1)
単結晶基板上に形成された非晶質または金属からなる1層以上の歪み緩和層と、該歪み緩和層の一部分を被覆して形成されて凹凸を生成するAlGaNとは異種の単結晶層と、該AlGaNとは異質の単結晶層を形成することで生成された凹凸を被覆して形成されたAlGaN(Al組成x:0≦x≦1)層とを備えてなることを特徴とする半導体装置。
(Appendix 1)
One or more strain relaxation layers made of amorphous or metal formed on a single crystal substrate, and a single crystal layer different from AlGaN formed by covering a part of the strain relaxation layer and generating irregularities A semiconductor comprising: an AlGaN layer (Al composition x: 0 ≦ x ≦ 1) formed by covering unevenness generated by forming a single crystal layer that is different from AlGaN. apparatus.
(付記2) 単結晶基板がSi基板であり且つAlGaNとは異質の単結晶層が面方位(111)のSi層であることを特徴とする付記(1)記載の半導体装置。 (Supplementary note 2) The semiconductor device according to supplementary note (1), wherein the single crystal substrate is a Si substrate and the single crystal layer different from AlGaN is a Si layer having a plane orientation (111).
(付記3)
半導体基板上に非晶質或いは金属からなる1層以上の歪み緩和層を形成する工程と、該非晶質或いは金属からなる歪み緩和層に半導体層を貼り合わせる工程と、該貼り合わせた半導体層の一部を除去して下地の非晶質或いは金属からなる歪み緩和層の一部を表出させる工程と、該下地の非晶質或いは金属からなる歪み緩和層の一部が表出された該半導体層上にAlGaN層を形成する工程とが含まれてなることを特徴とする半導体装置の製造方法。
(Appendix 3)
A step of forming one or more strain relaxation layers made of amorphous or metal on a semiconductor substrate; a step of bonding a semiconductor layer to the strain relaxation layer made of amorphous or metal; and A step of removing a part to expose a portion of the underlying amorphous or metal strain relief layer, and a portion of the underlying amorphous or metal strain relief layer being exposed. And a step of forming an AlGaN layer on the semiconductor layer.
(付記4)
半導体基板上に非晶質或いは金属からなる1層以上の歪み緩和層を形成する工程をイオン注入に依って半導体基板内に歪み緩和層を形成する工程に代替し、且つ、歪み緩和層の一部が表出された半導体層上にAlGaN層を形成するに際してMOCVD法或いはHVPE法を適用することを特徴とする付記(3)記載の半導体装置の製造方法。
(Appendix 4)
The step of forming one or more strain relaxation layers made of amorphous or metal on the semiconductor substrate is replaced with the step of forming the strain relaxation layer in the semiconductor substrate by ion implantation, and one of the strain relaxation layers is formed. The method of manufacturing a semiconductor device according to appendix (3), wherein an MOCVD method or an HVPE method is applied when forming the AlGaN layer on the semiconductor layer in which the portion is exposed.
(付記5)
付記1記載の半導体装置に於けるAlGaN層を含む半導体構造上に形成されたn型窒化物半導体層及びp型窒化物半導体層を有することを特徴とする紫外発光素子。
(Appendix 5)
An ultraviolet light emitting element comprising an n-type nitride semiconductor layer and a p-type nitride semiconductor layer formed on a semiconductor structure including an AlGaN layer in the semiconductor device according to attachment 1.
(付記6)
付記3記載の半導体装置の製造方法で作製されたAlGaN層を含む半導体構造上にn型窒化物半導体層及びp型窒化物半導体層を形成する工程が含まれてなることを特徴とする紫外発光素子の製造方法。
(Appendix 6)
An ultraviolet light emission comprising a step of forming an n-type nitride semiconductor layer and a p-type nitride semiconductor layer on a semiconductor structure including an AlGaN layer manufactured by the method for manufacturing a semiconductor device according to
(付記7)
付記3記載の半導体装置の製造方法で作製されたAlGaN層を含む半導体構造上にn型窒化物半導体層及びp型窒化物半導体層を形成する工程と、次いで、該AlGaN層を含む半導体構造のうちの該AlGaN層を残し他を除去する工程とが含まれてなることを特徴とする紫外発光素子の製造方法。
(Appendix 7)
A step of forming an n-type nitride semiconductor layer and a p-type nitride semiconductor layer on a semiconductor structure including an AlGaN layer manufactured by the method of manufacturing a semiconductor device according to
11 Si基板
12 チタン(Ti)歪み緩和層
13 Si(111)半導体層
13A 凹所
14 AlGaN層
15 レジスト膜
11
Claims (5)
該歪み緩和層の一部分を被覆して形成されて凹凸を生成するAlGaNとは異種の単結晶層と、
該AlGaNとは異種の単結晶層を形成することで生成された凹凸を被覆して形成されたAlGaN(Al組成x:0≦x≦1)層と
を備えてなることを特徴とする半導体装置。 Amorphous SiO 2, SiN formed on a single crystal substrate or a metal of Ti, Ni, and one or more layers of the strain reducing layer made of any of Cr,
A single crystal layer that is different from AlGaN that is formed by covering a part of the strain relaxation layer and generates irregularities,
A semiconductor device comprising: an AlGaN (Al composition x: 0 ≦ x ≦ 1) layer formed by covering unevenness generated by forming a single crystal layer different from AlGaN .
該非晶質或いは金属からなる歪み緩和層に半導体層を貼り合わせる工程と、
該貼り合わせた半導体層の一部を除去して下地の非晶質或いは金属からなる歪み緩和層の一部を表出させる工程と、
該下地の非晶質或いは金属からなる歪み緩和層の一部が表出された該半導体層上にAlGaN層を形成する工程と
が含まれてなることを特徴とする半導体装置の製造方法。 Amorphous SiO 2, SiN on a semiconductor substrate, or forming metals Ti, Ni, one or more layers of the strain reducing layer made of any of Cr,
Bonding a semiconductor layer to the amorphous or metal strain relaxation layer;
Removing a part of the bonded semiconductor layer to expose a part of the underlying amorphous or metal strain relaxation layer;
And a step of forming an AlGaN layer on the semiconductor layer on which a part of the underlying amorphous or metal strain relaxation layer is exposed.
を特徴とする紫外発光素子。 2. An ultraviolet light-emitting element comprising an n-type nitride semiconductor layer and a p-type nitride semiconductor layer formed on a semiconductor structure including an AlGaN layer in the semiconductor device according to claim 1.
が含まれてなることを特徴とする紫外発光素子の製造方法。 An ultraviolet ray comprising a step of forming an n-type nitride semiconductor layer and a p-type nitride semiconductor layer on a semiconductor structure including an AlGaN layer produced by the method of manufacturing a semiconductor device according to claim 2. Manufacturing method of light emitting element.
次いで、該AlGaN層を含む半導体構造のうちの該AlGaN層を残し他の該半導体基板及び該非晶質或いは金属からなる1層以上の歪み緩和層及び該半導体層のうちの一部、或いは、全てを除去する工程と
が含まれてなることを特徴とする紫外発光素子の製造方法。 Forming an n-type nitride semiconductor layer and a p-type nitride semiconductor layer on a semiconductor structure including an AlGaN layer manufactured by the method for manufacturing a semiconductor device according to claim 2;
Next, a part of or all of the semiconductor substrate including the AlGaN layer, the other semiconductor substrate, the one or more strain relaxation layers made of amorphous or metal, and the semiconductor layer of the semiconductor structure including the AlGaN layer. And a step of removing the ultraviolet light emitting element.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004042702A JP4447344B2 (en) | 2004-02-19 | 2004-02-19 | Semiconductor device, ultraviolet light emitting element using semiconductor structure in semiconductor device, and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004042702A JP4447344B2 (en) | 2004-02-19 | 2004-02-19 | Semiconductor device, ultraviolet light emitting element using semiconductor structure in semiconductor device, and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005235989A JP2005235989A (en) | 2005-09-02 |
| JP4447344B2 true JP4447344B2 (en) | 2010-04-07 |
Family
ID=35018630
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004042702A Expired - Fee Related JP4447344B2 (en) | 2004-02-19 | 2004-02-19 | Semiconductor device, ultraviolet light emitting element using semiconductor structure in semiconductor device, and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4447344B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070278574A1 (en) * | 2006-05-30 | 2007-12-06 | Sharp Laboratories Of America, Inc. | Compound semiconductor-on-silicon wafer with a thermally soft insulator |
| JP5741042B2 (en) | 2011-02-14 | 2015-07-01 | 富士通株式会社 | Compound semiconductor device and manufacturing method thereof |
| US9184344B2 (en) | 2012-01-25 | 2015-11-10 | Invenlux Limited | Lighting-emitting device with nanostructured layer and method for fabricating the same |
| JP6805674B2 (en) * | 2016-09-21 | 2020-12-23 | 豊田合成株式会社 | Light emitting element and its manufacturing method |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3441415B2 (en) * | 1999-12-13 | 2003-09-02 | 三菱電線工業株式会社 | Manufacturing method of semiconductor crystal |
| JP4206629B2 (en) * | 2000-10-04 | 2009-01-14 | パナソニック株式会社 | Semiconductor device manufacturing method, semiconductor device, and semiconductor substrate manufacturing method |
| JP4084544B2 (en) * | 2001-03-30 | 2008-04-30 | 豊田合成株式会社 | Semiconductor substrate and semiconductor device manufacturing method |
| JP2003188413A (en) * | 2001-12-20 | 2003-07-04 | Sanyo Electric Co Ltd | Optical semiconductor device |
-
2004
- 2004-02-19 JP JP2004042702A patent/JP4447344B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005235989A (en) | 2005-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5023318B2 (en) | 3-5 nitride semiconductor multilayer substrate, 3-5 nitride semiconductor free-standing substrate manufacturing method, and semiconductor device | |
| JP3036495B2 (en) | Method for manufacturing gallium nitride-based compound semiconductor | |
| US8415180B2 (en) | Method for fabricating wafer product and method for fabricating gallium nitride based semiconductor optical device | |
| US20110042718A1 (en) | Nitride semiconductor layer-containing structure, nitride semiconductor layer-containing composite substrate and production methods of these | |
| JP2011084469A (en) | METHOD AND INGOT FOR MANUFACTURING GaN SINGLE CRYSTAL SUBSTRATE | |
| JP4696285B2 (en) | R-plane sapphire substrate, epitaxial substrate and semiconductor device using the same, and manufacturing method thereof | |
| JPH11135832A (en) | Gallium nitride group compound semiconductor and manufacture therefor | |
| JPH11251632A (en) | Manufacture of gallium nitride semiconductor element | |
| JP2000091253A (en) | Method of producing gallium nitride based compound semiconductor | |
| JP2006156958A (en) | Manufacturing method of semiconductor element and semiconductor element | |
| KR102755803B1 (en) | LED precursor | |
| CN1965112A (en) | III group nitride crystal and method for preparation thereof, and III group nitride crystal substrate and semiconductor device | |
| JP2000223417A (en) | Semiconductor growing method, semiconductor substrate manufacturing method, and semiconductor device manufacturing method | |
| JP2003002796A (en) | Group III nitride semiconductor substrate for ELO | |
| JP2011077344A (en) | Nitride optical semiconductor device | |
| JP2000174393A (en) | Group III nitride semiconductor, method of manufacturing the same, and group III nitride semiconductor device | |
| JP5065625B2 (en) | Manufacturing method of GaN single crystal substrate | |
| JP2010272593A (en) | Nitride semiconductor light emitting element and manufacturing method of the same | |
| JP5060055B2 (en) | Nitride compound semiconductor substrate and semiconductor device | |
| JP4447344B2 (en) | Semiconductor device, ultraviolet light emitting element using semiconductor structure in semiconductor device, and manufacturing method thereof | |
| KR20120068394A (en) | Semiconductor device and method of manufacturing the same | |
| JP4924498B2 (en) | Nitride-based semiconductor light-emitting device, epitaxial wafer, and method for manufacturing nitride-based semiconductor light-emitting device | |
| JP2006080497A (en) | Compound semiconductor device and manufacturing method therefor | |
| JP5056272B2 (en) | Gallium nitride based semiconductor surface light emitting device and method for fabricating gallium nitride based semiconductor surface light emitting device | |
| JP2000091252A (en) | Gallium nitride based compound semiconductor and semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070208 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090806 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090818 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100120 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4447344 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130129 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140129 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |