JP4449797B2 - 電子部品 - Google Patents

Description

本発明は、基体と、基体の表面に形成された端子電極とを備える電子部品に関する。

従来におけるこの種の電子部品として、例えば特許文献１に記載された積層型圧電素子がある。この積層型圧電素子では、複数の個別電極がパターン形成された圧電体層と、コモン電極がパターン形成された圧電体層とが交互に積層され、積層方向に整列した各個別電極が、圧電体層に形成されたスルーホールを介して導電部材により接続されている。

このような積層型圧電素子においては、最上層の圧電体層に形成された各端子電極に、駆動電源に接続するためのリード線が半田付けされる。そして、リード線を介して所定の個別電極とコモン電極との間に電圧が印加されることで、圧電体層において当該所定の個別電極に対応する活性部（圧電効果により歪みが生じる部分）が選択的に変位させられる。
特開２００２−２５４６３４号公報

ところで、上述したような積層型圧電素子等の電子部品においては、端子電極とリード線等の外部端子との接続の確実性をより一層向上させることが望まれている。そのためには、端子電極に外部端子を半田付けするための半田量を増加させればよいが、半田量を増加させると、半田が端子電極上からはみ出すおそれがある。そして、最悪の場合には、例えば、隣り合う端子電極同士が、はみ出した半田によって互いに接合し、ショートしてしまうおそれがある。

そこで、本発明は、このような事情に鑑みてなされたものであり、半田が端子電極上からはみ出すのを防止しつつ、端子電極にリード線等の外部端子を確実に半田付けすることができる電子部品を提供することを目的とする。

上記目的を達成するために、本発明に係る電子部品は、基体と、基体の表面に形成された端子電極とを備える電子部品であって、端子電極は、基体の表面から第１の高さに位置する第１の領域と、基体の表面から第１の高さより高い第２の高さに位置する第２の領域とを有することを特徴とする。

この電子部品においては、端子電極にリード線等の外部端子を半田付けするに際し、基体の表面からの高さが第１の領域より高い第２の領域に外部端子を半田付けすると、溶融した半田が第１の領域に向かって流れることになる。このため、端子電極と外部端子との接続の確実性を向上させるべく、端子電極に外部端子を半田付けするための半田量を増加させても、半田が端子電極上からはみ出すようなことが防止される。従って、半田が端子電極上からはみ出すのを防止しつつ、端子電極にリード線等の外部端子を確実に半田付けすることができる。

また、上記電子部品においては、端子電極は、基体の表面に形成された第１の電極層と、第１の電極層の表面の所定部分に形成された第２の電極層とを有し、第１の電極層の表面の露出部分は、基体の表面から第１の高さに位置する第１の領域となり、第２の電極層の表面は、基体の表面から第１の高さより高い第２の高さに位置し且つ半田により接続される外部端子が配置される第２の領域となっている。このように第１の電極層と第２の電極層とを積層することで、基体の表面から第１の高さに位置する第１の領域と、基体の表面から第１の高さより高い第２の高さに位置する第２の領域とを端子電極に容易に設けることができる。

また、上記電子部品においては、第１の電極層は、基体に形成されたスルーホール内の導電部材に接続されており、第２の電極層は、スルーホールの開口を覆うように第１の電極層上に積層されていることが好ましい。このように第２の電極層がスルーホールの開口を覆うことで、第２の領域である第２の電極層の表面に外部端子を半田付けする際に、溶融した半田にスルーホール内の導電部材が溶け込んで（いわゆる半田食われ）、スルーホール内おける電気的な接続が切断されるのを防止することができる。

また、上記電子部品においては、第２の電極層はガラスフリットを含む導電性材料からなることが好ましい。これにより、第１の電極層に対する第２の電極層の食い付き性を向上させることができる。しかも、第２の電極層の表面に外部端子を半田付けする際に、溶融した半田にスルーホール内の導電部材が溶け込むのをより確実に防止することができる。

また、上記電子部品においては、端子電極は、所定の方向に沿って基体の表面に複数配列されており、隣り合う端子電極のうち一方の端子電極は、所定の方向と直交する方向における一端側に第２の領域を有し、他方の端子電極は、所定の方向と直交する方向における他端側に第２の領域を有することが好ましい。これにより、隣り合う端子電極のうち一方の端子電極に対しては、所定の方向と直交する方向における一端側に外部端子を半田付けし、他方の端子電極に対しては、所定の方向と直交する方向における他端側に外部端子を半田付けすることができる。このため、各端子電極に接続すべき外部端子が所定の方向において隣り合うことが回避される。従って、各端子電極に対する外部端子の接続を容易化することができると共に、隣り合う端子電極同士が半田によって接合し、ショートするのを確実に防止することができる。

また、上記電子部品においては、端子電極には、半田により外部端子が接続されていることが好ましい。この電子部品においては、上述したように、端子電極と外部端子との接続の確実性を向上させるべく、端子電極に外部端子を半田付けするための半田量を増加させても、半田が端子電極上からはみ出すようなことが防止される。従って、端子電極上からの半田のはみ出しが防止されると共に、端子電極に外部端子が確実に半田付けされる。

本発明によれば、半田が端子電極上からはみ出すのを防止しつつ、端子電極にリード線等の外部端子を確実に半田付けすることができる。

以下、本発明に係る電子部品の好適な実施形態としての積層型圧電素子について、図面を参照して詳細に説明する。なお、図面の説明において同一又は相当部分には同一符号を付し、重複する説明を省略する。

図１に示すように、積層型圧電素子（電子部品）１は、個別電極２が形成された圧電体層３と、コモン電極４が形成された圧電体層５とが交互に積層され、更に、端子電極１７，１８が形成された圧電体層７が最上層に積層されることで構成されている。

各圧電体層３，５，７は、チタン酸ジルコン酸鉛等のセラミックスを主成分とする材料からなり、例えば「１０ｍｍ×３０ｍｍ，厚さ３０μｍ」の長方形薄板状に形成されている。また、個別電極２及びコモン電極４は、銀及びパラジウムを主成分とする導電性材料からなり、スクリーン印刷によりパターン形成されたものである。このことは、端子電極１７，１８を除き、以下に述べる各電極についても同様である。

最上層の圧電体層７から数えて２層目、４層目、６層目、８層目の圧電体層３ａの上面には、図２に示すように、複数の長方形状の個別電極２がマトリックス状に配置されている。各個別電極２は、その長手方向が圧電体層３ａの長手方向と直交するように配置されており、隣り合う個別電極２，２は、所定の間隔をとることによって電気的な独立が達成され、且つ互いの振動による影響が防止されている。

ここで、圧電体層３ａの長手方向を行方向、当該長手方向と直交する方向を列方向とすると、個別電極２は、例えば４行７５列というように配置される（明瞭化のため図面では４行２０列とする）。このように、複数の個別電極２をマトリックス状に配置することで、圧電体層３ａに対して効率の良い配置が可能となるため、圧電体層３ａにおいて振動に寄与する活性部の面積を維持しつつ、積層型圧電素子１の小型化或いは個別電極２の高集積化を図ることができる。

１行目及び２行目の個別電極２は、１行目と２行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３ａに形成されたスルーホール１３内の導電部材に接続されている。同様に、３行目及び４行目の個別電極２は、３行目と４行目との間で対向する端部を接続端部２ａとし、その接続端部２ａの直下において圧電体層３ａに形成されたスルーホール１３内の導電部材に接続されている。

更に、圧電体層３ａの上面の縁部には、上下に位置する圧電体層５のコモン電極４同士を電気的に接続するための中継電極６が形成されている。この中継電極６は、その直下において圧電体層３ａに形成されたスルーホール８内の導電部材に接続されている。

なお、最下層の圧電体層３ｂの上面にも、上述した２層目、４層目、６層目、８層目の圧電体層３ａと同様に個別電極２がマトリックス状に配置されている。ただし、図３に示すように、最下層の圧電体層３ｂは、中継電極６及びスルーホール８，１３が形成されていない点で圧電体層３ａと異なっている。

また、最上層の圧電体層７から数えて３層目、５層目、７層目の圧電体層５ａの上面には、図４に示すように、積層型圧電素子１の積層方向（換言すれば、積層型圧電素子１の厚さ方向、すなわち、圧電体層３，５の厚さ方向）において圧電体層３ａの各接続端部２ａに対向するように中継電極１６が形成されている。各中継電極１６は、その直下において圧電体層５に形成されたスルーホール１３内の導電部材に接続されている。

更に、圧電体層５ａの上面にはコモン電極４が形成されている。このコモン電極４は、１行目及び２行目の中継電極１６の集合と、３行目及び４行目の中継電極１６の集合とのそれぞれを所定の間隔をとって包囲すると共に、積層方向から見て、各個別電極２の接続端部２ａを除く部分と重なっている。これにより、圧電体層３，５において各個別電極２の接続端部２ａを除く部分に対向する部分の全体を、振動に寄与する活性部として有効に用いることができる。また、コモン電極４は、圧電体層５ａの外周部から所定の間隔をとって形成され、積層方向において圧電体層３ａの中継電極６に対向するように圧電体層５に形成されたスルーホール８内の導電部材に接続されている。

なお、９層目の圧電体層５ｂの上面にも、上述した３層目、５層目、７層目の圧電体層５ａと同様に中継電極１６及びコモン電極４が形成されている。ただし、図５に示すように、９層目の圧電体層５ｂは、スルーホール８が形成されていない点で圧電体層５ａと異なっている。

また、最上層の圧電体層７の上面には、図６に示すように、積層方向において圧電体層３ａの各個別電極２の接続端部２ａに対向するように端子電極１７が形成され、積層方向において圧電体層３ａの中継電極６に対向するように端子電極１８が形成されている。各端子電極１７は、その直下において圧電体層７に形成されたスルーホール１３内の導電部材に接続され、端子電極１８は、その直下において圧電体層７に形成されたスルーホール８内の導電部材に接続されている。これらの端子電極１７，１８には、駆動電源に接続すべく、ＦＰＣ（flexible printed circuit board）等のリード線が半田付けされる。

以上のように電極パターンが形成された圧電体層３，５，７の積層によって、最上層の各端子電極１７に対しては、積層方向において５つの個別電極２が中継電極１６を介在させて整列し、整列した各電極２，１６，１７は、図７に示すように、スルーホール１３内の導電部材１４により電気的に接続されることになる。一方、最上層の端子電極１８に対しては、積層方向において４つのコモン電極４が中継電極６を介在させて整列し、整列した各電極４，６，１８は、スルーホール８内の導電部材１４により電気的に接続されることになる。

なお、積層方向において隣り合うスルーホール１３，１３を、互いの中心軸がずれるように各圧電体層３，５，７に形成することで、スルーホール１３内の導電部材１４による電気的な接続をより確実化することができる。このことは、積層方向において隣り合うスルーホール８，８についても同様である。

このような積層型圧電素子１における電気的接続により、所定の端子電極１７と端子電極１８との間に電圧を印加すると、当該所定の端子電極１７下に整列する個別電極２とコモン電極４との間に電圧が印加されることになる。これにより、圧電体層３，５においては、図７に示すように、個別電極２とコモン電極４とで挟まれる部分に電界Ｅが生じ、当該部分が活性部Ａとして変位することになる。従って、電圧を印加する端子電極１７を選択することで、マトリックス状に配置された各個別電極２に対応する活性部Ａのうち、選択した端子電極１７下に整列する活性部Ａを積層方向に変位させることができる。このような積層型圧電素子１は、マイクロポンプの弁制御等、微小変位を必要とする種々の装置の駆動源に適用される。

次に、上述した端子電極１７について、図８及び図９を参照してより詳細に説明する。図８は、積層型圧電素子１の拡大部分平面図であり、図９は、図８に示すIX−IX線に沿っての拡大部分断面図である。

図８及び図９に示すように、端子電極１７は、圧電体層（基体）７の表面７ａに形成された長方形状の第１の電極層２１と、この第１の電極層２１の表面２１ａの所定部分（積層方向においてスルーホール１３と対向する部分）に形成された長方形状の第２の電極層２３とを有している。第１の電極層２１は、銀及びパラジウムを主成分とする導電性材料からなり、圧電体層７に形成されたスルーホール１３内の導電部材１４に接続されている。また、第２の電極層２３は、銀を主成分とする導電性材料からなり、スルーホール１３の開口を覆うように第１の電極層２１上に積層されている。

これにより、端子電極１７は、圧電体層７の表面７ａから第１の高さに位置する第１の領域Ｒ１と、圧電体層７の表面７ａから第１の高さより高い第２の高さに位置する第２の領域Ｒ２とを有することになる。つまり、第１の電極層２１の表面２１ａの露出部分（表面２１ａのうち、第２の電極層２３が形成された所定部分以外の部分）が第１の領域Ｒ１であり、第２の電極層２３の表面２３ａが第２の領域Ｒ２である。

以上のように、積層型圧電素子１においては、図９に示すように、端子電極１７にリード線（外部端子）２４を半田付けするに際し、圧電体層７の表面７ａからの高さが第１の領域Ｒ１より高い第２の領域Ｒ２にリード線２４を配置することができる。こうすると、半田付けの際に溶融した半田２５が第２の領域Ｒ２から第１の領域Ｒ１に向かって流れ易くなる。このため、端子電極１７とリード線２４との接続の確実性を向上させるべく、端子電極１７にリード線２４を半田付けするための半田量を増加させても、半田２５が端子電極１７上からはみ出すようなことが防止される。従って、半田２５が端子電極１７上からはみ出すのを防止しつつ、端子電極１７にリード線２４を確実に半田付けすることができる。

なお、第１の電極層２１は、銀及びパラジウムを主成分とする導電性材料からなるものであったが、第１の電極層２１は、パラジウムを含有していれば、他の導電性材料からなるものであってもよい。第１の電極層２１がパラジウムを含有していると、第１の電極層２１が薄膜であっても、いわゆる半田食われが生じ難くなるからである。具体的には、第１の電極層２１は、金属元素の合計重量を基準として、パラジウムを３重量％以上含有していることが好ましく、パラジウムを５重量％以上含有していることがより好ましい。パラジウムを３重量％以上含有していないと、いわゆる半田食われが生じ易くなり、溶融した半田２５が第１の領域Ｒ１全体に的確に流れないおそれがあるからである。そして、上述したように、第２の電極層２３が、銀を主成分とする導電性材料からなるものである場合には、第１の電極層２１は、銀及びパラジウムを主成分とする導電性材料からなるものであることが好ましいが、第１の電極層２１は、金及びパラジウムを主成分とする導電性材料からなるものや、金、白金及びパラジウムを主成分とする導電性材料からなるもの等であってもよい。

また、第１の領域Ｒ１の第１の高さは３μｍ以下であることが好ましく、２μｍ以下であることがより好ましい。第１の高さが３μｍを超えると、溶融した半田２５が不必要な方向に流れ易くなるからである。更に、第１の領域Ｒ１の第１の高さと第２の領域Ｒ２の第２の高さとの差は、５μｍ〜２０μｍであることが好ましく、７μｍ〜１５μｍであることがより好ましい。第１の高さと第２の高さとの差が５μｍ未満になると、溶融した半田２５が第２の領域Ｒ２から第１の領域Ｒ１に向かって流れ難くなるからであり、第１の高さと第２の高さとの差が２０μｍを超えると、溶融した半田２５が流れる方向の制御が困難になるからである。ここで、第１の高さ及び第２の高さは、第１の領域Ｒ１内及び第２の領域Ｒ２内において最も高い点を基準とした場合（表面粗さも考慮）の高さである。

また、積層型圧電素子１においては、第１の電極層２１と第２の電極層２３との積層により端子電極１７を構成することで、圧電体層７の表面７ａから第１の高さに位置する第１の領域Ｒ１と、圧電体層７の表面７ａから第１の高さより高い第２の高さに位置する第２の領域Ｒ２とを端子電極１７に容易に設けることができる。

更に、積層型圧電素子１においては、第１の電極層２１上で第２の電極層２３がスルーホール１３の開口を覆っているため、第２の領域Ｒ２である第２の電極層２３の表面２３ａにリード線２４を半田付けする際に、溶融した半田にスルーホール１３内の導電部材１４が溶け込んで、スルーホール１３内おける電気的な接続が切断されるのを防止することができる。

なお、第２の電極層２３を構成する導電性材料には、ガラスフリットを含ませることが好ましい。これは、第１の電極層２１に対する第２の電極層２３の食い付き性を向上させることができると共に、第２の電極層２３の表面２３ａにリード線２４を半田付けする際に、溶融した半田にスルーホール１３内の導電部材１４が溶け込むのをより確実に防止することができるからである。

また、第２の領域Ｒ２の幅は、第１の領域Ｒ１の幅と略同一であることが好ましいが、第１の領域Ｒ１の幅の１／４程度以上であれば、それであってもよい。更に、第２の領域Ｒ２の面積は、第１の領域Ｒ１の面積の１５％〜６０％であることが好ましく、２０％〜５０％であることがより好ましい。

ところで、端子電極１８にも、上述した端子電極１７と同様の構成が採用されるため、端子電極１８においても端子電極１７と同様の作用効果が奏される。

ここで、圧電体層７の長手方向を行方向、当該長手方向と直交する方向を列方向とすると、図６に示すように、端子電極１７は、積層方向において圧電体層３ａの各個別電極２の接続端部２ａに対向するため、例えば４行７５列というように圧電体層７の表面７ａに配置されることになる（明瞭化のため図面では４行２０列とする）。長方形状に形成された各端子電極１７は、その長手方向が列方向と一致するように配置されている。

行方向に沿って圧電体層７の表面７ａに配列された各端子電極１７の直下に形成されたスルーホール１３は、行方向において千鳥状に配列されている。そして、第２の電極層２３は、スルーホール１３の開口を覆うように第１の電極層２１上に積層される。これらにより、図８に示すように、１行目〜４行目の各行では、行方向において隣り合う端子電極１７，１７のうち一方の端子電極１７は、その長手方向における一端側に第２の領域Ｒ２を有し、他方の端子電極１７は、その長手方向における他端側に第２の領域Ｒ２を有することになる。

従って、隣り合う端子電極１７，１７のうち一方の端子電極１７に対しては、その長手方向における一端側にリード線２４を半田付けし、他方の端子電極１７に対しては、その長手方向における他端側にリード線２４を半田付けすることができる。このため、各端子電極１７に接続すべきリード線２４が行方向において隣り合うことが回避される。よって、各端子電極１７に対するリード線２４の接続を容易化することができると共に、隣り合う端子電極１７同士が半田によって接合し、ショートするのを確実に防止することができる。

なお、端子電極１７は、その配列方向（すなわち、行方向）と直交する方向（すなわち、列方向）を長手方向とする長方形状に形成されていることから、列方向における第１の領域Ｒ１の長さを、列方向における第２の領域Ｒ２の長さ以上とすることができる。これにより、半田付けの際に溶融した半田２５が流れる領域（すなわち、第１の領域Ｒ１）を広く確保することができ、半田２５が端子電極１７上からはみ出すのをより確実に防止することが可能になる。更に、隣り合う端子電極１７，１７の形成間隔を狭くしても、当該隣り合う端子電極１７，１７のそれぞれにおいてリード線２４が半田付けされる第２の領域Ｒ２,Ｒ２間の距離が長くなるため、当該隣り合う端子電極１７，１７間における半田２５の互いの接合をより確実に防止することが可能になる。

次に、上述した積層型圧電素子１の作製手順について説明する。まず、チタン酸ジルコン酸鉛等を主成分とする圧電セラミックス材料に有機バインダ・有機溶剤等を混合して基体ペーストを作製し、この基体ペーストを用いて各圧電体層３，５，７となるグリーンシートを成形する。また、所定比率の銀とパラジウムとからなる金属材料に有機バインダ・有機溶剤等を混合して導電ペーストを作製する。

続いて、各圧電体層３，５，７となるグリーンシートの所定の位置にレーザ光を照射してスルーホール８，１３を形成する。そして、スルーホール８，１３内に対して、導電ペーストを用いて充填スクリーン印刷を行い、導電部材１４を形成する。その後、各圧電体層３，５となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、各電極２，４，６，１６を形成する。また、最上層の圧電体層７となるグリーンシートに対しては、導電ペーストを用いてスクリーン印刷を行い、下地電極として第１の電極層２１を形成する。

続いて、電極パターンが形成されたグリーンシートを上述の順序で積層し、積層方向にプレスを行って積層体グリーンを作製する。この積層体グリーンを脱脂・焼成した後、圧電体層７となる焼結シートに対して銀の焼付電極を施し、第２の電極層２３を形成する。その後、分極処理を行って積層型圧電素子１を完成させる。

なお、第２の電極層２３の材料として銀を用いたのは、リード線２４を半田付けするに際し半田２５を乗せ易くするためである。また、第２の電極層２３の材料として金や銅等を用いてもよい。更に、第２の電極層２３の形成方法としてスパッタリングや無電界メッキ法等を採用してもよい。

本発明は、上述した実施形態に限定されるものではない。例えば、上記実施形態では、第１の電極層２１と第２の電極層２３とが積層されて端子電極１７が構成されていたが、端子電極１７は、圧電体層７の表面７ａから第１の高さに位置する第１の領域Ｒ１と、圧電体層７の表面７ａから第１の高さより高い第２の高さに位置する第２の領域Ｒ２とを有するものであれば、一層の電極層から構成されていてもよい。なお、この場合にも、いわゆる半田食われ抑制の観点から、端子電極１７は、パラジウムを含有する導電性材料からなるものであることが好ましい。

また、上記実施形態では、いわゆる半田食われを防止すべく、第２の電極層２３がスルーホール１３の開口を覆うように第１の電極層２１上に積層されていたが、半田２５が端子電極１７上からはみ出すのを防止しつつ、端子電極１７にリード線２４を確実に半田付けするためには、必ずしも、第１の電極層２１上において第２の電極層２３がスルーホール１３の開口を覆っていなくてもよい。

また、上記実施形態では、端子電極１７を形成するために、且つ個別電極２等の内部電極を保護するために、最上層に圧電体層７を設けていたが、端子電極１７の形成においてスペース上及び機能上の問題がなければ、最上層に圧電体層７を設けることなく、個別電極２等の内部電極が形成された圧電体層３に、第１の領域Ｒ１及び第２の領域Ｒ２を有する端子電極１７を形成してもよい。

更に、本発明は、積層型圧電素子１に限らず、基体と、基体の表面に形成された端子電極とを備える種々の電子部品に適用可能である。

本発明に係る電子部品の一実施形態としての積層型圧電素子の分解斜視図である。 図１に示す積層型圧電素子の２層目、４層目、６層目、８層目の圧電体層の平面図である。 図１に示す積層型圧電素子の最下層の圧電体層の平面図である。 図１に示す積層型圧電素子の３層目、５層目、７層目の圧電体層の平面図である。 図１に示す積層型圧電素子の９層目の圧電体層の平面図である。 図１に示す積層型圧電素子の最上層の圧電体層の平面図である。 図１に示す積層型圧電素子の長手方向に垂直な拡大部分断面図である。 図１に示す積層型圧電素子の拡大部分平面図である。 図８に示すIX−IX線に沿っての拡大部分断面図である。

符号の説明

１…積層型圧電素子（電子部品）、７…圧電体層（基体）、１３…スルーホール、１４…導電部材、１７…端子電極、２１…第１の電極層、２３…第２の電極層、２４…リード線（外部端子）、２５…半田、Ｒ１…第１の領域、Ｒ２…第２の領域。

Claims (5)

1. 基体と、前記基体の表面に形成された端子電極とを備える電子部品であって、
   前記端子電極は、前記基体の表面に形成された第１の電極層と、前記第１の電極層の表面の所定部分に形成された第２の電極層とを有し、
   前記第１の電極層の表面の露出部分は、前記基体の表面から第１の高さに位置する第１の領域となり、前記第２の電極層の表面は、前記基体の表面から前記第１の高さより高い第２の高さに位置し且つ半田により接続される外部端子が配置される第２の領域となっており、
   前記端子電極は、所定の方向に沿って前記基体の表面に複数配列され、
   前記第２の電極層は、前記所定の方向と直交する方向における前記第１の電極層の端部に位置しており、前記所定の方向における前記第２の電極層の幅は、前記所定の方向における前記第１の電極層の幅と略同一となっていることを特徴とする電子部品。
2. 前記第１の電極層は、前記基体に形成されたスルーホール内の導電部材に接続されており、
   前記第２の電極層は、前記スルーホールの開口を覆うように前記第１の電極層上に積層されていることを特徴とする請求項１記載の電子部品。
3. 前記第２の電極層はガラスフリットを含む導電性材料からなることを特徴とする請求項１又は２記載の電子部品。
4. 隣り合う前記端子電極のうち一方の端子電極は、前記所定の方向と直交する方向における一端側に前記第２の領域を有し、他方の端子電極は、前記所定の方向と直交する方向における他端側に前記第２の領域を有することを特徴とする請求項１〜３のうちのいずれか一項記載の電子部品。
5. 前記端子電極には、半田により前記外部端子が接続されていることを特徴とする請求項１〜４のうちのいずれか一項記載の電子部品。
   

Images