JP4454473B2 - Equalizer, device and program using the same - Google Patents
Equalizer, device and program using the same Download PDFInfo
- Publication number
- JP4454473B2 JP4454473B2 JP2004330602A JP2004330602A JP4454473B2 JP 4454473 B2 JP4454473 B2 JP 4454473B2 JP 2004330602 A JP2004330602 A JP 2004330602A JP 2004330602 A JP2004330602 A JP 2004330602A JP 4454473 B2 JP4454473 B2 JP 4454473B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- ghost
- equalizer
- time
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
本発明は、デジタル伝送及びデジタル放送において、伝搬路のマルチパスに起因する受信信号の歪みを波形等化によって補正するための等化器、これを用いた受信機や測定器等の装置、及びプログラムに関する。 The present invention relates to an equalizer for correcting distortion of a received signal caused by multipath of a propagation path by waveform equalization in digital transmission and digital broadcasting, an apparatus such as a receiver and a measuring instrument using the equalizer, and Regarding the program.
図10に、従来の等化器の例を示す。この等化器10は、伝搬路のマルチパスに起因する受信信号の歪みを時間領域で波形等化するものであり、前段にFIR(Finite−duration Impulse Response:有限インパルス応答)フィルタ11によりフィードフォワードタップを構成し、後段に減算器12及び当該減算器12の減算端子に出力を帰還するFIRフィルタ13から成るIIR(Infinite−duration Impulse Response)フィルタ13によりフィードバックタップを構成している。このような構成の等化器10は、受信信号の遅延プロファイル上で最も振幅の大きな主波よりも時間的に前に到着するマルチパス波(以下、「前ゴースト」という。)をフィードフォワードタップにより等化し、主波よりも時間的に後に到着するマルチパス波(以下、「後ゴースト」という。)をフィードバックタップにより等化する(非特許文献1を参照。)。
FIG. 10 shows an example of a conventional equalizer. The equalizer 10 equalizes a received signal distortion due to multipath of a propagation path in a time domain, and feeds forward by a FIR (Finite-duration Impulse Response) filter 11 in the preceding stage. A tap is configured, and a feedback tap is configured by an IIR (Infinite-Duration Impulse Response)
フィードバックタップによりマルチパス波を等化する場合、フィードバックタップを構成しているFIRフィルタ13に設定される係数は、遅延プロファイルと同じFIR型の係数となる。これに対し、フィードフォワードタップによりマルチパス波を等化する場合、フィードフォワードタップを構成しているFIRフィルタ11に設定される係数はIIR型のインパルス応答となるため、フィードバックタップの係数に比べて数倍長いタップ長が必要となる。従って、前ゴーストを等化する場合には、同じ遅延時間差の後ゴーストに比べて数倍のタップ長が必要となる。この場合、フィルタのタップ長が長くなるとハードウェア規模が大きくなるばかりでなく、フィルタ処理に要する時間が長くなるという問題がある。
When the multipath wave is equalized by the feedback tap, the coefficient set in the
そこで、本発明の第1の目的は、上記問題を解決し、短いタップ長のフィルタで効率良く前ゴースト及び後ゴーストを等化することが可能な等化器及び等化プログラムを提供することにある。また、本発明の第2の目的は、上記問題を解決する等化器を含む受信機や遅延プロファイル測定器等の装置及びプログラムを提供することにある。 SUMMARY OF THE INVENTION Accordingly, a first object of the present invention is to provide an equalizer and an equalization program that can solve the above-described problems and can efficiently equalize a front ghost and a rear ghost with a short tap length filter. is there. The second object of the present invention is to provide an apparatus and a program such as a receiver including an equalizer and a delay profile measuring instrument that solve the above-mentioned problems.
本発明による請求項1の等化器は、入力された信号に対して、伝搬路のマルチパスに起因する歪みを等化する等化器であって、前記入力された信号をメモリに一時蓄積して該信号を出力する手段と、前記メモリから出力した信号に対して、前記入力された信号の時間反転した信号を作成し、前記時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化した信号を生成し、前記前ゴーストを等化した信号の時間反転した信号を作成し、前記前ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる後ゴーストを等化した信号を生成する一連の処理を施した後に、該一連の処理を施した信号を入力し、該信号のうちの時間的に前及び後の一部の信号を削除して出力する手段とを具えたことを特徴とする。 The equalizer according to claim 1 of the present invention is an equalizer for equalizing distortion caused by multipath of a propagation path with respect to an input signal, and temporarily storing the input signal in a memory. and means for outputting the signal to, the output signal from the memory, to create a time-reversed signal of the input signal, it performs a filtering process on the time-reversed signal, the input signal generates a signal which equalizes the prior ghost included in the front to create a time-reversed signal of the signal obtained by equalizing the ghost, it applies a filtering process to the time-reversed signal of the signal obtained by equalizing the pre-ghost, After performing a series of processes for generating a signal obtained by equalizing a post-ghost included in the input signal, the signal subjected to the series of processes is input, and before and after of the signals in time Delete some signals and output Characterized in that and means.
本発明による請求項2の等化器は、入力された信号に対して、伝搬路のマルチパスに起因する歪みを等化する等化器であって、前記入力された信号をメモリに一時蓄積して該信号を出力する手段と、前記メモリから出力した信号に対して、前記入力された信号にフィルタ処理を施し、該信号に含まれる後ゴーストを等化した信号を生成し、前記後ゴーストを等化した信号の時間反転した信号を作成し、前記後ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化した信号を生成し、前記前ゴーストを等化した信号の時間反転した信号を作成する一連の処理を施した後に、該一連の処理を施した信号を入力し、該信号のうちの時間的に前及び後の一部の信号を削除して出力する手段とを具えたことを特徴とする。
An equalizer according to a second aspect of the present invention is an equalizer that equalizes distortion caused by multipath of a propagation path with respect to an input signal, and temporarily stores the input signal in a memory. And outputting the signal, filtering the input signal with respect to the signal output from the memory , generating a signal equalizing the post-ghost included in the signal, and generating the post-ghost create a time-reversed signal of the equalized signal, generating a time-reversed signal to subjected to filtering, signal equalization ghost before included in the input signal of the signal obtained by equalizing the post ghost Then , after performing a series of processes for creating a time-inverted signal of the signal obtained by equalizing the previous ghost, the signal subjected to the series of processes is input, and the time before and after the signal is input. How to delete some signals and output And characterized in that it comprises a door.
本発明による請求項3の等化器は、請求項1または2に記載の等化器において、前記入力された信号をメモリに一時蓄積して該信号を出力する手段と、請求項1または2に記載の各手段が前記メモリから出力した信号に一連の処理を施した後に、該一連の処理を施した信号を入力し、該信号のうちの時間的に前及び後の一部の信号を削除して出力する手段とを具えたことを特徴とする。
The equalizer according to claim 3 of the present invention is the equalizer according to
本発明による、請求項4の等化器は、請求項1から3までのいずれか一項に記載の等化器において、前記フィルタ処理を、IIRフィルタにより施すことを特徴とする。 An equalizer according to a fourth aspect of the present invention is the equalizer according to any one of the first to third aspects, wherein the filter processing is performed by an IIR filter.
本発明による請求項5の受信装置は、請求項1から4までのいずれか一項に記載の等化器を含み、該等化器の出力信号を復調するように構成したことを特徴とする。 A receiving apparatus according to a fifth aspect of the present invention includes the equalizer according to any one of the first to fourth aspects, and is configured to demodulate an output signal of the equalizer. .
本発明による請求項6の遅延プロファイル測定装置は、請求項1から4までのいずれか一項に記載の等化器を含み、等化を行うフィルタの係数に基づいて前記等化器に入力された信号の遅延プロファイルを算出するように構成したことを特徴とする。 A delay profile measuring apparatus according to a sixth aspect of the present invention includes the equalizer according to any one of the first to fourth aspects, and is input to the equalizer based on a coefficient of a filter that performs equalization. The delay profile of the received signal is calculated.
本発明による請求項7の等化プログラムは、等化器に入力された信号に対して、伝搬路のマルチパスに起因する歪みを等化するプログラムであって、前記等化器を構成するコンピュータに、前記入力された信号の時間反転した信号を作成して出力する処理と、前記時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化して出力する処理と、前記前ゴーストを等化した信号の時間反転した信号を作成して出力する処理と、前記前ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる後ゴーストを等化した信号を出力する処理とを実行させることを特徴とする。 An equalization program according to a seventh aspect of the present invention is a program for equalizing a distortion caused by a multipath of a propagation path with respect to a signal input to an equalizer, and the computer constituting the equalizer A process for generating and outputting a time-inverted signal of the input signal, and a process for performing a filtering process on the time-inverted signal and equalizing and outputting a pre-ghost included in the input signal. A process for generating and outputting a time-reversed signal of the signal obtained by equalizing the previous ghost, and performing a filtering process on the time-reversed signal of the signal obtained by equalizing the previous ghost, and included in the input signal. And a process of outputting a signal obtained by equalizing the post-ghost.
本発明による請求項8の等化プログラムは、等化器に入力された信号に対して、伝搬路のマルチパスに起因する歪みを等化するプログラムであって、前記等化器を構成するコンピュータに、前記入力された信号にフィルタ処理を施し、該信号に含まれる後ゴーストを等化した信号を出力する処理と、前記後ゴーストを等化した信号の時間反転した信号を作成して出力する処理と、前記後ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化した信号を出力する処理と、前記前ゴーストを等化した信号の時間反転した信号を作成して出力する処理とを実行させることを特徴とする。 An equalization program according to an eighth aspect of the present invention is a program for equalizing distortion caused by a multipath of a propagation path with respect to a signal input to an equalizer, and is a computer constituting the equalizer In addition, a filtering process is performed on the input signal to output a signal obtained by equalizing the post-ghost included in the signal, and a time-inverted signal of the signal obtained by equalizing the post-ghost is generated and output. Processing, filtering the time-reversed signal of the signal obtained by equalizing the post-ghost, outputting the signal obtained by equalizing the pre-ghost included in the input signal, and equalizing the pre-ghost And generating and outputting a signal obtained by inverting the time of the signal.
本発明による請求項9の遅延プロファイル測定プログラムは、伝搬路から観測信号を入力し、該信号に対してフィルタにより等化処理を施し、前記伝搬路の遅延プロファイルを測定するプログラムであって、コンピュータに、請求項7または8に記載の各処理と、前記フィルタの係数から伝搬路の遅延プロファイルを算出する処理とを実行させることを特徴とする。 A delay profile measurement program according to a ninth aspect of the present invention is a program for inputting an observation signal from a propagation path, performing equalization processing on the signal with a filter, and measuring the delay profile of the propagation path. Further, each processing according to claim 7 or 8 and processing for calculating a delay profile of a propagation path from the coefficient of the filter are executed.
本発明によれば、時間反転した信号を作成して出力する手段、及び入力した信号にフィルタ処理を施して前ゴーストを等化する手段を組み合わせ、時間反転した信号に時間反転した係数を畳み込むことにより、短いタップ長のフィルタで前ゴーストを等化することができる。また、この等化器を用いた受信機や遅延プロファイル測定器等の装置を実現することができる。 According to the present invention, a means for generating and outputting a time-reversed signal and a means for performing a filtering process on the input signal to equalize a pre-ghost are combined, and the time-reversed signal is convolved with the time-reversed signal. Thus, the previous ghost can be equalized with a filter having a short tap length. In addition, a receiver, a delay profile measuring device, and the like using this equalizer can be realized.
以下、図面を参照して、本発明による等化器及び当該等化器を用いた装置について説明する。
(等化器)
図1は、本発明による等化器の第1の実施例を示すブロック図である。図中、1は本発明による等化器、101はメモリ部、102及び105は時間反転部、103及び106は減算器、104及び107はFIRフィルタ、108は時間窓処理部、109及び110はIIRフィルタ部をそれぞれ示している。
Hereinafter, an equalizer according to the present invention and an apparatus using the equalizer will be described with reference to the drawings.
(Equalizer)
FIG. 1 is a block diagram showing a first embodiment of an equalizer according to the present invention. In the figure, 1 is an equalizer according to the present invention, 101 is a memory unit, 102 and 105 are time inversion units, 103 and 106 are subtractors, 104 and 107 are FIR filters, 108 is a time window processing unit, and 109 and 110 are Each of the IIR filter units is shown.
メモリ部101は、等化器1に入力された信号である伝搬路のマルチパスの影響を受けた観測信号を入力し、後述する係数算出部2からのフラグにより、別途設定された時間長の観測信号をメモリに蓄積し、そのメモリの内容を出力する。時間反転部102は、メモリ部101のメモリに蓄積された信号を読み出し、読み出した信号の時間的に反転した信号を作成して出力する。減算器103は、時間反転部102の出力(時間反転信号)を被減算端子に入力し、FIRフィルタ104の出力を減算端子に入力し、被減算端子の信号から減算端子の信号を減算して出力する。FIRフィルタ104は、減算器103の出力を入力し、別途設定された係数を入力信号に畳み込んでフィルタ処理を行い、その結果を減算器103の減算端子に出力する。
The
ここで、減算器103及びFIRフィルタ104は、これらを組み合わせることによりIIRフィルタ部109を構成している。このIIRフィルタ部109は、等化器1に入力された信号の時間反転した信号が供給され、FIRフィルタ104においてその時間反転した信号に別途説明する時間反転した係数を畳み込むことにより、前ゴーストを等化するように構成されている。
Here, the
時間反転部105は、減算器103から出力される信号を入力し、その信号の時間的に反転した信号を作成して出力する。減算器106は、時間反転部105の出力(時間反転信号)を被減算端子に入力し、FIRフィルタ107の出力を減算端子に入力し、被減算端子の信号から減算端子の信号を減算して出力する。FIRフィルタ107は、減算器106の出力を入力し、別途設定された係数を入力信号に畳み込んでフィルタ処理を行い、その結果を減算器106の減算端子に出力する。
The
ここで、減算器106及びFIRフィルタ107は、これらを組み合わせることにより、前述の減算器103及びFIRフィルタ104の組み合わせと同様にIIRフィルタ部110を構成している。このIIRフィルタ部110は、時間反転部105において時間反転している信号を順方向の信号に戻した信号が供給され、FIRフィルタ107において順方向の時間の信号に別途説明する順方向の時間の係数を畳み込むことにより、後ゴーストを等化するように構成されている。
Here, the
時間窓処理部108は、減算器106からの信号を入力し、その信号の時間的に前及び後におけるそれぞれ一部の信号を削除し、入力信号のうちの時間的に中心付近の信号だけを抽出する時間窓を入力信号にかけ、抽出した信号を等化後の信号として出力する。
The time
次に、図3を参照して、図1に示した等化器1の動作について説明する。図3は、メモリ部101から出力される信号の処理を説明するための図である。本図において、Nは時間窓処理部108の時間窓の幅を、L1及びL2は時間幅を、L1とNとL2とを加算した時間(L1+N+L2)は、メモリ部101から出力される信号の長さをそれぞれ示している。また、メモリ部101から出力される第1回目の信号は、D1〜DL1+N+L2であり、第2回目の信号は、D1+N〜DL1+2N+L2である。第1回目に信号において、メモリ部101から出力される信号のうち正しく等化される信号は、時間窓処理部108の時間窓により抽出して出力される時間窓の幅であるNの部分(DL1+1〜DL1+N)だけである。メモリ部101により出力される信号の前からL1の幅の部分(D1〜DL1)、及び後ろからL2の幅の部分(DL1+N+1〜DL1+N+L2)は、中央のNの幅の部分の信号を等化するために用いられる。具体的に説明すると、メモリ部101から出力された信号の前からL1の幅の部分は、前ゴーストを等化するIIRフィルタ部109において中央のNの幅の部分に含まれる前ゴースト成分を等化するために必要な信号となる。一方、メモリ部101から出力された信号の後ろからL2の幅の部分は、後ゴーストを等化するIIRフィルタ部110において中央のNの幅の部分に含まれる後ゴースト成分を等化するために必要な信号となる。
Next, the operation of the equalizer 1 shown in FIG. 1 will be described with reference to FIG. FIG. 3 is a diagram for explaining processing of a signal output from the
次に、L1及びL2の長さについて説明する。FIRフィルタ104のタップ長をM1、FIRフィルタ107のタップ長をM2とすると、次式が成り立つ。
尚、メモリ部101から出力される信号のうち正しく等化される信号は、時間窓処理部108の時間窓により抽出して出力されるNの部分だけであるため、次(第2回目)にメモリ部101から出力される信号は、前回(第1回目)にメモリ部101から出力された信号の先頭(D1)からNだけ遅れた長さ(L1+N+L2)の信号(D1+N〜DL1+2N+L2)となる。この場合、図1に示した等化器1の時間窓処理部108は、入力される信号のうち、先頭からL1の幅の部分及び最後からL2の幅の部分を削除する時間窓処理を行い、残された中央のNの幅の部分のみを抽出して出力するように構成される。
Note that the signal that is correctly equalized among the signals output from the
図2は、本発明による等化器の第2の実施例を示すブロック図である。1は本発明による等化器、101はメモリ部、111及び113はIIRフィルタ部、112及び114は時間反転部、108は時間窓処理部をそれぞれ示している。図2に示す等化器1と図1に示した等化器1とは、時間反転部及びIIRフィルタ部の並びが異なっているが、基本的には同じ構成であるため、詳細な説明については省略する。図2の等化器1は、前段のIIRフィルタ部111が後ゴーストを等化し、後段のIIRフィルタ部113が前ゴーストを等化する。従って、前段のIIRフィルタ部111は、後ゴーストを等化するための係数を設定するように構成され、後段のIIRフィルタ部113は、前ゴーストを等化するための係数を設定するように構成される。
FIG. 2 is a block diagram showing a second embodiment of the equalizer according to the present invention. 1 is an equalizer according to the present invention, 101 is a memory unit, 111 and 113 are IIR filter units, 112 and 114 are time reversing units, and 108 is a time window processing unit. The equalizer 1 shown in FIG. 2 and the equalizer 1 shown in FIG. 1 are different in arrangement of the time reversing unit and the IIR filter unit, but basically have the same configuration, and thus detailed description will be made. Is omitted. In the equalizer 1 of FIG. 2, the front-stage
以上のように、図1及び図2の等化器1によれば、入力信号を時間的に反転した信号を作成する時間反転部102,105,112,114、及びIIRフィルタ部109,110,111,113の構成により信号を等化するようにしたから、タップ長の長いFIRフィルタによりフィードフォワードタップを構成する必要がない。従って、短いタップ長のフィルタで前ゴーストを等化する等化器1を実現することができる。
As described above, according to the equalizer 1 shown in FIGS. 1 and 2, the
(受信機)
図4は、本発明による等化器1を用いた受信機の一実施例を示すブロック図である。図4において、20は受信機、1は等化器、2は係数算出部、3は復調部をそれぞれ示している。等化器1は、図1及び図2に示した等化器1と同様に構成されており、受信機20に入力された信号を入力し、当該入力信号を波形等化し、係数算出部2及び復調部3へ等化後の信号を出力する。係数算出部2は、等化器1に内蔵された波形等化用のフィルタの係数を算出し、当該係数を等化器1へ出力する。係数算出部2の詳細な説明については後述する。復調部3は、等化器1から出力された信号を入力し、当該信号の形式に従って復調を行う。尚、復調部3の構成は、入力する信号の形式によって大きく異なるが、この構成によって等化器1の基本構成が変わることがない。このため、ここでは復調部3の構成の説明を省略する。
(Receiving machine)
FIG. 4 is a block diagram showing an embodiment of a receiver using the equalizer 1 according to the present invention. In FIG. 4, 20 is a receiver, 1 is an equalizer, 2 is a coefficient calculation unit, and 3 is a demodulation unit. The equalizer 1 is configured in the same manner as the equalizer 1 shown in FIGS. 1 and 2. The equalizer 1 receives the signal input to the
(遅延プロファイル測定器)
図5は、本発明による等化器1を用いた遅延プロファイル測定器の第1の実施例を示すブロック図である。図5において、30は遅延プロファイル測定器、1は等化器、2は係数算出部、4は遅延プロファイル表示部をそれぞれ示している。等化器1は、図1及び図2に示した等化器1と同様に構成されており、遅延プロファイル測定器30に入力された信号を入力し、当該入力信号を波形等化し、等化後の信号を係数算出部2へ出力する。係数算出部2は、等化器1に内蔵された波形等化用のフィルタの係数を算出し、当該係数を等化器1及び遅延プロファイル表示部4へ出力する。遅延プロファイル表示部4は、係数算出部2から出力された等化器1の係数を入力し、当該係数に基づいて、遅延プロファイル測定器30に入力された信号の伝搬路の遅延プロファイルを算出し、表示する。
(Delay profile measuring instrument)
FIG. 5 is a block diagram showing a first embodiment of a delay profile measuring device using the equalizer 1 according to the present invention. In FIG. 5, 30 is a delay profile measuring device, 1 is an equalizer, 2 is a coefficient calculation unit, and 4 is a delay profile display unit. The equalizer 1 is configured in the same manner as the equalizer 1 shown in FIGS. 1 and 2, and receives the signal input to the delay
(係数算出部)
ここで、詳細な実施例を挙げて、図4及び図5に示した係数算出部2の動作について説明する。図6は、係数算出部2の一実施例を示すブロック図であり、OFDM方式を用いたデジタル信号やデジタル放送の信号(以下、OFDM信号という。)のための遅延プロファイル測定器30に適用した例を示している。図6において、1は等化器、2は係数算出部、4は遅延プロファイル表示部、201はFFT窓処理部、202はFFT部、203はパイロット等化部、204は領域判定部、205は遅延部、206は複素除算部、207は誤差算出部、208はFFT窓誤差補正部、209は等化残差演算部、210はIFFT部、211は係数加算部、212はノイズ除去部、213はノイズ閾値設定部、214は係数分割部、215は時間反転部、216は遅延部、217は表示判定部をそれぞれ示している。
(Coefficient calculation unit)
Here, the operation of the
係数算出部2は、等化部1により出力される等化後の信号を実質的に入力する。FFT窓処理部201は、係数算出部2に入力された信号を入力し、FFT後の信号にシンボル間干渉が発生しないようにOFDM信号の有効シンボル期間の信号を抽出して出力する。FFT部202は、FFT窓処理部201により出力された有効シンボル期間の信号をFFT(高速フーリエ変換)し、OFDM信号のサブキャリアのデータに変換して出力する。ここで、FFT部202により出力されるサブキャリアのデータをR(k,n)と定義する。kはキャリア番号で周波数を、nは係数算出部2による等化部1の係数の更新回数をそれぞれ示す整数である。また、KをOFDM信号のサブキャリアの総数と定義する。例えば、地上デジタル放送方式ISDB−Tのモード3の場合、K=5617となる。
The
パイロット等化部203は、FFT部202により出力された信号を入力し、OFDM信号のサブキャリアに含まれるパイロット信号を用いて各サブキャリアを等化して出力する。尚、パイロット信号を用いない方式のOFDM信号の場合、パイロット等化部203は、その方式に用いられているトレーニング信号を用いて入力信号を等化して出力する。ここで、パイロット等化部203により出力されるサブキャリアのデータをReq(k,n)と定義する。領域判定部204は、パイロット等化部203により出力された信号を入力し、各サブキャリアのデータReq(k,n)の実部及び虚部の振幅値を用いて領域判定を行い、各サブキャリアの振幅及び位相を判定したデータRd(k,n)を出力する。遅延部205は、FFT部202により出力された信号を入力し、パイロット等化部203及び領域判定部204における処理時間だけ入力信号を遅延させて出力する。複素除算部206は、領域判定部204により出力された信号を分母とし、遅延部205により出力された信号を分子とし、各サブキャリアのデータを複素除算して出力する。複素除算部206の出力をH(k,n)とすると、H(k,n)は次式で算出される。
誤差算出部207は、領域判定部204の出力信号を基準として、パイロット等化部203の出力信号の誤差SNR(n)を次式により算出して出力する。
FFT窓誤差補正部208は、複素除算部206により出力された信号H(k,n)を入力し、FFT窓処理部201においてOFDM信号の有効シンボル期間の信号を抽出する際に本来の有効シンボル期間の位置からの誤差によって、複素除算部206における出力のサブキャリアのデータH(k,n)に発生する周波数特性上の誤差を補正し、補正した結果F(k,n)を出力する。尚、FFT窓誤差補正部208の詳細な説明については、特開2000−295195号公報「OFDM復調装置」にも記載されているので、参照されたい。
The FFT window
等化残差演算部209は、FFT窓誤差補正部208により出力された信号F(k,n)を入力し、入力信号に含まれる等化の誤差成分(以下、等化残差という。)を算出する。FFT窓誤差補正部208の出力信号をF(k,n)とし、等化残差演算部209が算出する等化残差をEeq(k,n)とすると、等化残差は次式で定義される。
IFFT部210は、等化残差演算部209から出力されたEeq(k,n)をIFFT(逆高速フーリエ変換)して出力する。前述のFFT部202及びIFFT部210に入力されるデータの数は2のべき乗である必要がある。前述のISDB−Tのモード3の場合、K=5617であるから、Kより大きな最小の2のべき乗は8192である。従って、入力された5617個のキャリアデータを持つEeq(k,n)に0を挿入して、8192個のデータE(k,n)を次式にて作成する。
係数加算部211は、IFFT部210により出力されたe(k,n)と、後述する遅延部216により出力されたc(k,n−1)とを次式で加算し、c’(k,n)を出力する。
ノイズ閾値設定部213は、誤差算出部207により算出された誤差SNR(n)を入力し、ノイズ除去部212に設定するための閾値T(n)を算出する。T(n)は次式で算出する。
ノイズ除去部212は、係数加算部211により算出されたc’(k,n)のうち、ノイズ閾値設定部213により算出された閾値T(n)よりも絶対値が小さな係数をノイズとみなして0に置き換え出力する。ノイズ閾値設定部213により出力される閾値をT(n)とし、ノイズ除去部212によりノイズ除去された係数をc(k,n)とする。ノイズ除去部212におけるノイズの除去は次式のように行う。
係数分割部214は、ノイズ除去部212によりノイズ除去された係数c(k,n)を、等化器1の後ゴースト等化用の係数と前ゴースト等化用の係数とに分割してそれぞれ出力する。FFT窓誤差補正部208により誤差補正された信号から算出した係数c(k,n)は、k=0の位置が、主波との遅延時間差が0となるように調整されている。従って、係数分割部214は、次式のように、入力した係数c(k,n)を、後ゴースト等化用の係数c1(k,n)と前ゴースト等化用の係数c2(k,n)とに分割する。
時間反転部215は、係数分割部214により出力された前ゴースト等化用の係数c2(k,n)の時間の並び、すなわちkの並びを反転して出力する。(10)式のc2(k,n)を時間反転する場合、(11)式のように表される。
表示判定部217は、誤差算出部207により算出された誤差SNR(n)を入力し、誤差SNR(n)の値から等化器1による等化が正しく行われているか否かを判定し、判定結果である表示許可フラグを等化器1及び遅延プロファイル表示部4へ出力する。等化器1による等化が正しく行われることは、等化器1の係数が正しく遅延プロファイルを示していることを意味する。従って、等化が正しく行われていることの判定を行うことにより、遅延プロファイルが正しく算出されているかを判定することができる。例えば、表示判定部217は、(12)式を満足した場合に表示許可フラグを設定し、等化器1及び遅延プロファイル表示部4へ出力するように構成される。
このように、係数算出部2は、算出した係数を等化器1及び遅延プロファイル表示部4へ出力する。具体的には、係数算出部2の時間反転部215が、前ゴースト用係数c2’(k,n)を等化器1内の前ゴースト等化用フィルタ104へ出力し、係数分割部214が、後ゴースト用係数c1(k,n)を等化器1内の後ゴースト等化用フィルタ107へ出力する。また、係数算出部2は、算出した係数を遅延プロファイル表示部4へも出力する。具体的には、係数分割部214の前に設けられたノイズ除去部212が、出力信号である係数c(k,n)を分岐して遅延プロファイル表示部4へ出力する。
Thus, the
また、係数算出部2は、表示判定部217により判定された表示許可フラグを等化部1及び遅延プロファイル表示部4へ出力する。等化部1は、係数算出部2により出力された表示許可フラグを入力して新たな観測信号を取得し、メモリに蓄積する。そして、等化器1の時間反転部102は、新たな観測信号を読み出す。この表示許可フラグは、等化を行う観測信号の更新のために用いられる。また、遅延プロファイル表示部4は、係数算出部2により出力された表示許可フラグを入力して遅延プロファイルを表示する。
Further, the
(遅延プロファイル表示部)
遅延プロファイル表示部4は、係数算出部2のノイズ除去部212により分岐して出力された係数c(k,n)を入力し、係数c(k,n)を遅延プロファイルに変換して表示する。係数分割部214が(10)式のように前ゴースト等化用の係数と後ゴースト等化用の係数とに分割する場合、遅延プロファイル表示部4も(10)式と同様に前ゴースト等化用の係数と後ゴースト等化用の係数とに分割して表示する。遅延プロファイル表示部4において前ゴーストと後ゴーストとに分割して遅延時間順に並び替えた遅延プロファイルh(k,n)は、次式のように表される。
The delay
(遅延プロファイル測定器の実施例2)
図7は、本発明による等化器1を用いた遅延プロファイル測定器の第2の実施例を示すブロック図である。本図において、30は遅延プロファイル測定器、1は等化器、2は係数算出部、4は遅延プロファイル表示部をそれぞれ示している。尚、図7において、図5と同じブロックには同じ番号を付け、説明も省略する。図7と図5の相違点は、図7に示す遅延プロファイル測定器30の係数算出部2が、等化部1の入力信号と出力信号の2つ信号を入力して等化器1の係数を算出することにある。具体的には、係数算出部2は、最小2乗誤差法(MMSE)に基づくアルゴリズムを使用して等化部1の係数を算出する。
(
FIG. 7 is a block diagram showing a second embodiment of the delay profile measuring device using the equalizer 1 according to the present invention. In this figure, 30 is a delay profile measuring device, 1 is an equalizer, 2 is a coefficient calculation unit, and 4 is a delay profile display unit. In FIG. 7, the same blocks as those in FIG. The difference between FIG. 7 and FIG. 5 is that the
以上のように、図1または図2に示した等化器1を具えた遅延プロファイル測定器30によれば、係数算出部2が、観測信号の周波数特性を等化する等化器1におけるフィルタの係数を、等化器1の出力信号を入力して算出する。そして、等化器1が、係数算出部2により算出された係数を用いて等化を行い、遅延プロファイル表示部4が、前記係数を入力して等化器1の伝達関数を算出し、この伝達関数から遅延プロファイルを算出するようにした。これにより、観測信号にシンボル間干渉やキャリア間干渉等の干渉が含まれている場合においても、観測信号から遅延プロファイルを正確に測定することができる。
As described above, according to the delay
また、前述の遅延プロファイル測定器30によれば、係数算出部2が、等化器1による等化が正しく行われているか否かを判定し、等化が正しく行われていることを示すフラグを等化器1及び遅延プロファイル表示部4へ出力する。そして、等化器1は、前記フラグを入力すると、新たな観測信号を取得する。また、取得遅延プロファイル表示部4は、前記フラグを入力すると、遅延プロフイルを表示するようにした。これにより、1回の観測信号から遅延プロファイルを正確に測定することができる。また、遅延プロファイル測定器30を、観測信号の入力更新処理が遅いコンピュータに適用することができる。
Further, according to the delay
次に、観測信号に前ゴースト及び後ゴーストが含まれるマルチパス環境下においても、観測信号から遅延プロファイルを正確に測定可能な遅延プロファイル測定器について説明する。前述のように、図5及び図7に示した遅延プロファイル測定器30により、観測信号にシンボル間干渉やキャリア間干渉等の干渉が含まれている場合においても、観測信号から遅延プロファイルを正確に測定することができる。
Next, a delay profile measuring device capable of accurately measuring a delay profile from an observation signal even in a multipath environment where the observation signal includes a front ghost and a rear ghost will be described. As described above, the delay
しかし、観測信号が前ゴースト及び後ゴーストの両方を含み、時間領域で等化する等化器の係数から遅延プロファイルを算出する場合において、前ゴーストを等化するフィルタの特性が後ゴーストに畳み込まれてしまうため、後ゴーストを等化するフィルタの係数に実際の遅延プロファイルには存在しない係数が現れてしまう。このため、後ゴーストを等化するフィルタの係数を後ゴーストの遅延プロファイルとしてそのまま用いることができない。また、フィルタの順番を入れ替えて、後ゴーストを等化するフィルタの前に前ゴーストを等化するフィルタを接続した場合には、後ゴーストを等化するフィルタの特性が前ゴーストに畳み込まれてしまうため、前ゴーストを等化するフィルタの係数に実際の遅延プロファイルには存在しない係数が現れてしまう。このため、前ゴーストを等化するフィルタの係数を前ゴーストの遅延プロファイルとしてそのまま用いることができない。 However, when the observed signal contains both the front ghost and the back ghost, and the delay profile is calculated from the coefficient of the equalizer that equalizes in the time domain, the characteristics of the filter that equalizes the front ghost are convolved with the back ghost. Therefore, coefficients that do not exist in the actual delay profile appear in the coefficients of the filter that equalizes the post-ghost. For this reason, the coefficient of the filter for equalizing the post-ghost cannot be used as the post-ghost delay profile. Also, if the filter order is changed and a filter that equalizes the front ghost is connected before the filter that equalizes the rear ghost, the characteristics of the filter that equalizes the rear ghost are convoluted with the front ghost. Therefore, a coefficient that does not exist in the actual delay profile appears in the coefficient of the filter that equalizes the previous ghost. For this reason, the coefficient of the filter for equalizing the previous ghost cannot be used as it is as the delay profile of the previous ghost.
以下、観測信号に前ゴースト及び後ゴーストが含まれるマルチパス環境下においても、観測信号から遅延プロファイルを正確に測定可能な遅延プロファイル測定器について説明する。
(遅延プロファイル測定器の実施例3)
まず、遅延プロファイル測定器の構成について説明する。図8は、遅延プロファイル測定器の第3の実施例を示すブロック図である。図8において、30は遅延プロファイル測定器、1は等化器、2は係数算出部、4は遅延プロファイル表示部、14は前ゴースト等化フィルタ、15は後ゴースト等化フィルタ、41はイメージ除去部、42は遅延プロファイル算出部、43はデータ表示部をそれぞれ示す。尚、図8において図5及び図7と同じブロックには同じ番号を付け、その説明を省略する。図8と図5及び図7との主な相違点は、図8の遅延プロファイル表示部4が、係数算出部2から前ゴースト等化用係数及び後ゴースト等化用係数を入力し、前ゴースト等化フィルタの特性が後ゴーストに畳み込まれることにより、後ゴースト等化フィルタの係数に現れる実際の遅延プロファイルには存在しない係数(以下、イメージという。)を除去するところにある。
Hereinafter, a delay profile measuring device capable of accurately measuring a delay profile from an observation signal even in a multipath environment in which the observation signal includes a front ghost and a rear ghost will be described.
(Embodiment 3 of delay profile measuring instrument)
First, the configuration of the delay profile measuring device will be described. FIG. 8 is a block diagram showing a third embodiment of the delay profile measuring device. In FIG. 8, 30 is a delay profile measuring device, 1 is an equalizer, 2 is a coefficient calculation unit, 4 is a delay profile display unit, 14 is a pre-ghost equalization filter, 15 is a post-ghost equalization filter, and 41 is an image removal. , 42 is a delay profile calculation unit, and 43 is a data display unit. In FIG. 8, the same blocks as those in FIGS. 5 and 7 are denoted by the same reference numerals and description thereof is omitted. The main difference between FIG. 8 and FIG. 5 and FIG. 7 is that the delay
図8を参照して、遅延プロファイル測定器30には、伝搬路のマルチパスの影響を受けた観測信号が入力される。等化器1は、遅延プロファイル測定器30に入力された観測信号を入力する。等化器1は、観測信号に含まれるマルチパスによる波形歪みを等化し、等化後の信号を出力する。等化器1は、前ゴースト等化フィルタ14と後ゴースト等化フィルタ15とから構成される。前ゴースト等化フィルタ14は、入力された観測信号に含まれる前ゴーストを等化して出力する。後ゴースト等化フィルタ15は、前ゴースト等化フィルタ14の出力信号に含まれる後ゴーストを等化して出力する。尚、等化器1の具体的な構成及び動作については、図1及び図2に示した等化器1と同様であるから、ここでは説明を省略する。図8に示す前ゴースト等化フィルタ14は、図1に示した等化器1の時間反転部102、減算器103及びFIRフィルタ104により構成され、後ゴースト等化フィルタ15は、図1に示した時間反転部105、減算器106及びFIRフィルタ107により構成される。また、前ゴースト等化フィルタ14は、図2に示した等化器1のIIRフィルタ部111及び時間反転部112により構成され、後ゴースト等化フィルタ15は、図2に示したIIRフィルタ部113及び時間反転部114により構成される。
Referring to FIG. 8, an observation signal affected by the multipath of the propagation path is input to delay
係数算出部2は、等化器1により出力された等化後の信号を入力し、伝搬路の伝達関数と等化器1の伝達関数との間の差分(等化残差)を演算し、その等化残差を用いて等化器1の伝達関数が伝搬路の伝達関数の逆数に等しくなるように等化器1の新たな係数を算出し、算出した係数を等化器1及び遅延プロファイル表示部4へ出力する。尚、係数算出部2の具体的な構成及び動作については、図5及び図7に示した遅延プロファイル測定器30の係数算出部2と同様であるから、ここでは説明を省略する。図6に示した係数算出部2は、係数c(k,n)を遅延プロファイル表示部4へ出力するが、図8に示す係数算出部2は、時間反転部215が前ゴースト等化用係数c2’(k,n)と、係数分割部214が後ゴースト等化用係数c1(k,n)をそれぞれ分岐して遅延プロファイル表示部4へ出力する。また、係数算出部2は、前ゴースト等化用係数と後ゴースト等化用係数とに分割し、それぞれ前ゴースト等化フィルタ14と後ゴースト等化フィルタ15へ出力する。
The
遅延プロファイル表示部4は、等化器1の伝達関数G(ω,n)から観測信号が通過した伝搬路の遅延プロファイルを算出して表示する。等化器1の等化器の適応アルゴリズムにより、求めた等化器1の伝達関数の逆数が、観測信号が通過した伝搬路の伝達関数に等しくなる。従って、観測信号が通過した伝搬路の遅延プロファイルをh(t,n)とすると、等化器1の伝達関数G(ω,n)の逆数は、伝搬路の伝達関数H(ω,n)に等しく、この伝搬路の伝達関数H(ω,n)を逆フーリエ変換したh(t,n)は伝搬路のインパルス応答、すなわち遅延プロファイルとなる。
The delay
遅延プロファイル表示部4の構成及び動作について具体的に説明する。遅延プロファイル表示部4は、係数算出部2により出力された等化器1の係数を用いて、観測信号が通過した伝搬路の遅延プロファイルを算出して表示する。遅延プロファイル表示部4は、係数算出部2により出力され分岐された前ゴースト等化フィルタ14の係数及び後ゴースト等化フィルタ15の係数を入力する。図8に示すように、等化器1が前ゴーストを等化するフィルタ14の出力を後ゴーストを等化するフィルタ15へ入力する構成の場合には、遅延プロファイル表示部4のイメージ除去部41が、前ゴースト等化用係数及び後ゴースト等化用係数を入力し、後ゴースト等化フィルタ15の周波数特性の逆数に前ゴースト等化フィルタ14の周波数特性を乗算し、その結果を遅延プロファイル算出部42へ出力する。この演算において、前ゴースト等化フィルタ14の特性が後ゴーストに畳み込まれることにより後ゴースト等化フィルタ15の係数に現れる実際の遅延プロファイルには存在しない係数を除去することができる。
The configuration and operation of the delay
遅延プロファイル算出部42は、係数算出部2から等化器1へ出力される前ゴースト等化用係数を入力し、この前ゴースト等化用係数から前ゴーストの遅延プロファイルを算出し、イメージ除去部42による出力から後ゴーストの遅延プロファイルを算出する。また、遅延プロファイル算出部42は、前ゴーストの遅延プロファイルと後ゴーストの遅延プロファイルとを結合し、遅延プロファイルh(t,n)としてデータ表示部43へ出力する。
The delay
データ表示部43は、遅延プロファイル算出部42により出力された遅延プロファイルh(t,n)を、横軸を遅延時間tとしてグラフ化し、モニタ等の表示装置に出力する。また、データ表示部43は、遅延プロファイルをモニタ等に表示するだけでなく、外部のメモリ等に測定結果として出力するように構成することもできる。
The
次に、OFDM信号を用いたデジタル放送やデジタル伝送の信号を観測信号とした場合における遅延プロファイル表示部4の動作について説明する。遅延プロファイル表示部4は、係数算出部2のノイズ除去部212により出力され分岐された前ゴースト等化フィルタ14の係数及び後ゴースト等化フィルタ15の係数の両方を含んでいる係数c(k,n)を入力する。イメージ除去部41は、前ゴースト等化フィルタ14が後ゴーストに畳み込まれることにより後ゴースト等化フィルタ15の係数に現れる実際の遅延プロファイルには存在しない係数であるイメージを、(14)式により除去する。
遅延プロファイル算出部42は、等化器1により出力された係数c(k,n)、及びイメージ除去部41により出力された係数c’’(k,n)を入力し、遅延プロファイルh(k,n)を算出して出力する。前ゴースト及び後ゴーストに分割して遅延時間順に並び替えた遅延プロファイルh(k,n)は、次式のように表される。
(遅延プロファイル測定器の実施例4)
図9は、遅延プロファイル測定器の第4の実施例を示すブロック図である。尚、図9において図8と同じブロックには同じ番号を付け、その説明を省略する。図9と図8との相違点は、図9に示す等化器1において後ゴースト等化フィルタ15の後に前ゴースト等化フィルタ14が接続するように構成されているところにある。この構成における前ゴースト等化フィルタ14の係数は、後ゴースト等化フィルタ15の特性が畳み込まれた形となる。このため、遅延プロファイル表示部4のイメージ除去部41は、前ゴースト等化フィルタ14の係数に現れるイメージを除去するように構成される。尚、遅延プロファイル表示部4のイメージ除去部41までの動作については、図8に示した動作と同じであるので、説明は省略する。すなわち、イメージ除去部41による前ゴースト等化フィルタ24の係数に現れるイメージの除去は、(14)式を用いて行われる。
(
FIG. 9 is a block diagram showing a fourth embodiment of the delay profile measuring device. In FIG. 9, the same blocks as those in FIG. The difference between FIG. 9 and FIG. 8 is that the equalizer 1 shown in FIG. 9 is configured such that the front
図9に示す遅延プロファイル測定器30において、遅延プロファイル算出部42は、係数算出部2により出力された係数c(k,n)、及びイメージ除去部41により出力された係数c’’(k,n)を入力し、遅延プロファイルh(k,n)を算出して出力する。前ゴースト及び後ゴーストに分割して遅延時間順に並び替えた遅延プロファイルh(k,n)は、次式のように表される。
以上のように、図8及び図9に示した遅延プロファイル測定器30によれば、遅延プロファイル表示部4のイメージ除去部41が、等化器1内の後部に接続された後ゴースト等化ファルタ15(図9の場合は前ゴースト等化フィルタ14)の係数に現れるイメージを除去し、遅延プロファイル算出部42が、イメージが除去された係数により遅延プロファイルを算出するようにした。これにより、図8においては、前ゴースト等化フィルタ14の特性が後ゴーストに畳み込まれてしまうことに伴う問題、すなわち、実際の遅延プロファイルには存在しない係数が後ゴースト等化フィルタ15の係数に現れてしまうことにより、当該係数をそのまま遅延プロファイルの算出のために用いることができないという問題を解決することができる。図9においても、同様の畳み込みに伴って、前ゴースト等化フィルタ14の係数をそのまま遅延プロファイルの算出のために用いることができないという問題を解決することができる。従って、観測信号にシンボル間干渉やキャリア間干渉等の干渉が含まれている場合においても、観測信号から遅延プロファイルを正確に測定することができることに加えて、観測信号に前ゴースト及び後ゴーストが含まれるマルチパス環境下においても、観測信号から遅延プロファイルを正確に測定することができる。
As described above, according to the delay
尚、等化器1は、CPU、RAM等の揮発性の記憶媒体、ROM等の不揮発性の記憶媒体、キーボードやポインティングデバイス等の入力装置、画像やデータを表示する表示装置、及び外部の装置と通信をするためのインタフェースを具えたコンピュータによって構成される。この場合、メモリ部101、時間反転部102,105,112,114、IIRフィルタ部109,110,111,113、及び時間窓処理部108の各処理は、当該処理を記述したプログラムをCPUに実行させることによりそれぞれ実現される。また、これらのプログラムは、磁気ディスク(フロッピィーディスク、ハードディスク等)、光ディスク(CD−ROM、DVD等)、半導体メモリ等の記憶媒体に格納して頒布することもできる。さらに、受信機20及び遅延プロファイル測定器30も、CPU、RAM等の揮発性の記憶媒体等を具えたコンピュータによって構成される。この場合、等化器1、係数算出部2、復調部3、及び遅延プロファイル表示部4の各処理は、当該処理を記述したプログラムをCPUに実行させることによりそれぞれ実現される。また、これらのプログラムは、磁気ディスク等の記憶媒体に格納して頒布することもできる。
The equalizer 1 includes a volatile storage medium such as a CPU and a RAM, a non-volatile storage medium such as a ROM, an input device such as a keyboard and a pointing device, a display device that displays images and data, and an external device. It is composed of a computer that has an interface for communicating with it. In this case, each process of the
1,10 等化器
2 係数算出部
3 復調部
4 遅延プロファイル表示部
11,13,104,107 FIRフィルタ
12,103,106 減算器
14 前ゴースト等化フィルタ
15 後ゴースト等化フィルタ
20 受信機
30 遅延プロファイル測定器
101 メモリ部
102,105,112,114,215 時間反転部
108 時間窓処理部
109,110,111,113 IIRフィルタ部
201 FFT窓処理部
202 FFT部
203 パイロット等化部
204 領域判定部
205,216 遅延部
206 複素除算部
207 誤差算出部
208 FFT窓誤差補正部
209 等化残差演算部
210 IFFT部
211 係数加算部
212 ノイズ除去部
213 ノイズ閾値設定部
214 係数分割部
217 表示判定部
DESCRIPTION OF SYMBOLS 1,10
Claims (8)
前記入力された信号をメモリに一時蓄積して該信号を出力する手段と、
前記メモリから出力した信号に対して、
前記入力された信号の時間反転した信号を作成し、
前記時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化した信号を生成し、
前記前ゴーストを等化した信号の時間反転した信号を作成し、
前記前ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる後ゴーストを等化した信号を生成する一連の処理を施した後に、該一連の処理を施した信号を入力し、該信号のうちの時間的に前及び後の一部の信号を削除して出力する手段と
を具えたことを特徴とする等化器。 An equalizer for equalizing distortion caused by multipath of a propagation path with respect to an input signal,
Means for temporarily storing the input signal in a memory and outputting the signal;
For the signal output from the memory,
Create a time-inverted signal of the input signal ,
Filter the time-reversed signal to generate a signal that equalizes the previous ghost included in the input signal ,
Create a time-reversed signal of the signal that equalizes the previous ghost ,
Filtering is performed on the signal obtained by time-reversing the signal obtained by equalizing the pre-ghost, and a series of processes for generating a post-ghost equalized signal included in the input signal is performed. An equalizer, comprising: means for inputting an applied signal and deleting and outputting a part of the signal before and after the signal in time .
前記入力された信号をメモリに一時蓄積して該信号を出力する手段と、
前記メモリから出力した信号に対して、
前記入力された信号にフィルタ処理を施し、該信号に含まれる後ゴーストを等化した信号を生成し、
前記後ゴーストを等化した信号の時間反転した信号を作成し、
前記後ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化した信号を生成し、
前記前ゴーストを等化した信号の時間反転した信号を作成する一連の処理を施した後に、該一連の処理を施した信号を入力し、該信号のうちの時間的に前及び後の一部の信号を削除して出力する手段と
を具えたことを特徴とする等化器。 An equalizer for equalizing distortion caused by multipath of a propagation path with respect to an input signal,
Means for temporarily storing the input signal in a memory and outputting the signal;
For the signal output from the memory,
Applying a filtering process to the input signal to generate a signal obtained by equalizing a post-ghost included in the signal ;
Create a time-reversed signal of the post-ghost equalized signal ,
Filtering the time-reversed signal of the post-ghost equalized signal to generate a signal equalizing the pre-ghost included in the input signal,
After performing a series of processes for creating a signal that is time-reversed of the signal obtained by equalizing the pre-ghost, the signal subjected to the series of processes is input, and part of the signal before and after in time An equalizer characterized by comprising: means for deleting and outputting the signal .
前記入力された信号をメモリに一時蓄積して該信号を出力する処理と、
前記メモリから出力した信号に対して、
前記入力された信号の時間反転した信号を作成し、
前記時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化した信号を生成し、
前記前ゴーストを等化した信号の時間反転した信号を作成し、
前記前ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる後ゴーストを等化した信号を生成する一連の処理を施した後に、該一連の処理を施した信号を入力し、該信号のうちの時間的に前及び後の一部の信号を削除して出力する処理と
を実行させるための等化プログラム。 For an input signal, a computer configured as an equalizer that equalizes distortion caused by multipath of a propagation path,
A process of temporarily storing the input signal in a memory and outputting the signal;
For the signal output from the memory,
Create a time-inverted signal of the input signal ,
Filter the time-reversed signal to generate a signal that equalizes the previous ghost included in the input signal ,
Create a time-reversed signal of the signal that equalizes the previous ghost ,
Filtering is performed on the signal obtained by time-reversing the signal obtained by equalizing the pre-ghost, and a series of processes for generating a post-ghost equalized signal included in the input signal is performed. An equalization program for executing a process of inputting a given signal, deleting a part of the signal before and after the signal, and outputting the signal .
前記入力された信号をメモリに一時蓄積して該信号を出力する処理と、
前記メモリから出力した信号に対して、
前記入力された信号にフィルタ処理を施し、該信号に含まれる後ゴーストを等化した信号を生成し、
前記後ゴーストを等化した信号の時間反転した信号を作成し、
前記後ゴーストを等化した信号の時間反転した信号にフィルタ処理を施し、前記入力された信号に含まれる前ゴーストを等化した信号を生成し、
前記前ゴーストを等化した信号の時間反転した信号を作成する一連の処理を施した後に、該一連の処理を施した信号を入力し、該信号のうちの時間的に前及び後の一部の信号を削除して出力する処理と
を実行させるための等化プログラム。 For an input signal, a computer configured as an equalizer that equalizes distortion caused by multipath of a propagation path,
A process of temporarily storing the input signal in a memory and outputting the signal;
For the signal output from the memory,
Applying a filtering process to the input signal to generate a signal obtained by equalizing a post-ghost included in the signal ;
Create a time-reversed signal of the post-ghost equalized signal ,
Filtering the time-reversed signal of the post-ghost equalized signal to generate a signal equalizing the pre-ghost included in the input signal,
After performing a series of processes for creating a signal that is time-reversed of the signal obtained by equalizing the pre-ghost, the signal subjected to the series of processes is input, and part of the signal before and after in time An equalization program for executing the process of deleting and outputting the signal of
請求項6または7に記載の各処理と、
前記フィルタの係数から伝搬路の遅延プロファイルを算出する処理と
を実行させるための遅延プロファイル測定プログラム。 A computer configured as a delay profile measuring apparatus that inputs an observation signal from a propagation path, performs equalization processing on the signal by a filter, and measures a delay profile of the propagation path,
Each processing according to claim 6 or 7 ,
The delay profile measurement program for performing the process which calculates the delay profile of a propagation path from the coefficient of the said filter.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004330602A JP4454473B2 (en) | 2004-11-15 | 2004-11-15 | Equalizer, device and program using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004330602A JP4454473B2 (en) | 2004-11-15 | 2004-11-15 | Equalizer, device and program using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006140917A JP2006140917A (en) | 2006-06-01 |
| JP4454473B2 true JP4454473B2 (en) | 2010-04-21 |
Family
ID=36621382
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004330602A Expired - Fee Related JP4454473B2 (en) | 2004-11-15 | 2004-11-15 | Equalizer, device and program using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4454473B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8139664B2 (en) | 2007-11-28 | 2012-03-20 | Sony Corporation | Reception apparatus, reception method and program |
| JP4780161B2 (en) * | 2007-11-28 | 2011-09-28 | ソニー株式会社 | Receiving device, receiving method, and program |
-
2004
- 2004-11-15 JP JP2004330602A patent/JP4454473B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006140917A (en) | 2006-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100447201B1 (en) | Channel equalizer and digital TV receiver using for the same | |
| JP5296776B2 (en) | Receiving device, receiving method, integrated circuit, digital television receiver, program | |
| KR100577260B1 (en) | Channel Equalizer and Method | |
| JP5602307B2 (en) | Equalizer, receiver, and equalization method | |
| CN103534958A (en) | Receiving device and receiving method | |
| WO2014196046A1 (en) | Channel estimation device, receiving device, channel estimation method, channel estimation program, and recording medium | |
| JP2014135605A (en) | Receiving device | |
| JP4780161B2 (en) | Receiving device, receiving method, and program | |
| JP4454473B2 (en) | Equalizer, device and program using the same | |
| JP4450725B2 (en) | Delay profile measuring apparatus, method and program | |
| WO2012127740A1 (en) | Transmission line estimation device, transmission line estimation method, and receiver | |
| JP4524704B2 (en) | Demodulation circuit, demodulation method, program, and receiver | |
| JPWO2007010889A1 (en) | Adaptive digital filter, FM receiver, signal processing method, and program | |
| JP4177708B2 (en) | OFDM signal demodulator | |
| JP4829977B2 (en) | Waveform equalizer | |
| CN101971536B (en) | Receiving device, integrated circuit and receiving method | |
| KR100753502B1 (en) | Noise Canceling Device and Method and Channel Equalization System | |
| CN104052692A (en) | Data Signal Correction Circuit, Receiver, And Data Signal Correction Method | |
| JP4291563B2 (en) | Method for shared estimation of parameters | |
| JP3942943B2 (en) | Delay wave canceller | |
| CN104219191A (en) | Orthogonal Carrier Frequency Division Multiplexing Signal Processing and Specific Pilot Frequency Domain Signal Estimation | |
| JP4680310B2 (en) | Receiver and computer program | |
| CN101304495A (en) | A Ghost Elimination Equalizer | |
| JP2007318349A (en) | FM receiver | |
| US7835466B1 (en) | Baseline wander compensation for perpendicular recording |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060607 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070409 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20070514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090625 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091201 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091201 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100112 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100202 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140212 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |