JP4455566B2

JP4455566B2 - Ｄｍａ転送方式

Info

Publication number: JP4455566B2
Application number: JP2006290716A
Authority: JP
Inventors: 智憲田中
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2006-10-26
Filing date: 2006-10-26
Publication date: 2010-04-21
Anticipated expiration: 2021-09-25
Also published as: JP2007066324A

Description

本発明は、ＤＭＡ転送方式に係わり、特に、デジタル複写機、スキャナ、プリンタ、ＦＡＸ等の画像処理装置における複数チャネルからなるＤＭＡ要求を適正に管理することを可能にしたＤＭＡ転送方式に関する。

近年、デジタル複写機の普及と共に、複写機上で画像メモリを応用した加工、編集が盛んに行われるようになってきている。デジタル複写機における加工、編集機能には、例えば、画像メモリからの読み出し時のアドレス操作による画像回転、画像メモリ上に同一パターンのデータを複数形成することによるイメージリピート、画像メモリへの書き込み時のアドレス操作による複数枚の原稿を１枚の転写紙への集約コピー等がある。このような機能を実現するために、デジタル複写機は、通常、最低原稿１枚分の画像データを展開することが可能な画像メモリを備えている。

ところで、特開平８−１４９２４１（特許文献１）に記載されているような複合型画像形成装置では、スキャナ、プリンタ、画像を記憶させる画像メモリを持つコントローラ等の各機能機器を汎用バスで接続することにより、インターフェースを共通化して別々の機器の接続のための無駄な回路や制御ソフトの増加を抑制し、また拡張性の高いシステムとすることを目的としたシステムが提案されている。
特開平８−１４９２４１

しかし、一般に、汎用バス、バスブリッジ経由等で接続された外部メモリをリードアクセスする場合には、そのレスポンス時間が、直に接続されているＲＡＭ等へのメモリアクセスの場合に比べて大きくなる。例えば、メモリアクセスする要求源がＤＭＡＣ（ダイレクトメモリアクセスコントローラ）であり、レスポンスデータを受け取る前に、要求していたＤＭＡが何らかの理由で強制終了された場合は、それに対するレスポンスデータは無効データとなってしまう。この場合は問題とならないが、レスポンス時間が十分に大きく、無効なデータが到着する前に、次のＤＭＡを起動した場合には、前に起動した時のＤＭＡデータを誤って受け取ってしまうという事態が発生してしまう。

本発明は、上記の従来技術の問題点に鑑み、以下の事項を解決することを目的とする。第１の目的は、メモリ要求時のＤＭＡＣの内部状態を一時保存させ、レスポンスデータ受信時に現在のＤＭＡＣの内部状態と比較照合することにより、前のＤＭＡ起動時の無効なデータを誤って転送しないようにした信頼性の高いＤＭＡ転送方式を提供することにある。
第２の目的は、複数のＤＭＡＣが持つデータ加工のための回路を、１箇所で行うようにして、簡単な構成により低コスト化を図ったＤＭＡ転送方式を提供することにある。
第３の目的は、第１の目的および第２の目的を共に達成することのできるＤＭＡ転送方式を提供することにある。

請求項１の発明は、複数のデータ要求源であるＤＭＡＣと、前記ＤＭＡＣのデータ要求を調停するアービタと、前記調停結果から外部メモリ等のデータ供給源に対しデータアクセス要求を行い、かつ、転送データのやりとりをＤＭＡＣとデータ供給源との間で管理するバス制御部とで構成されるＤＭＡ転送方式において、前記ＤＭＡＣは、アクセス要求の際、要求信号と共に、前記ＤＭＡＣがページ単位で一連のデータ転送の起動毎にカウントされるｎビットの起動順情報で構成される内部情報を出力する内部情報出力手段を有し、前記バス制御部は、前記調停によって許可されたＤＭＡＣのアクセス要求と対の内部情報を一時保存する内部情報一時記憶手段を有し、アクセス要求に対するレスポンスデータの受信時、前記保存された内部情報に基づいて前記レスポンスデータに対して所定の処理を施すと共に、前記レスポンスデータ受信時、前記内部情報一時記憶手段に保存されている内部情報と、前記内部情報出力手段から出力される現在の内部情報とを照合し、一致しない場合は、前記レスポンスデータを無効とするデータ照合手段を有することを特徴とするＤＭＡ転送方式である。

請求項１に記載の発明により、アクセス要求時のＤＭＡＣの内部状態を一時保存し、レスポンスデータ受信時に、先に保存された内部情報に基づいてレスポンスデータに対して所定の処理を施すようにしたので、アクセス要求に対して適正な転送処理を施すことができる。
また、メモリ要求時のＤＭＡＣの内部状態を一時保存し、レスポンスデータ受信時に現在のＤＭＡＣの内部状態と比較照合することにより、前のＤＭＡ起動時のＤＭＡ要求に対する無効なデータを誤って転送することを回避し、信頼性の高いＤＭＡ転送方式を提供することができる。

以下に、本発明の一実施形態を図面を参照して説明する。
図１は、各種の画像処理機器からなる複合画像形成装置の電気的構成の概要を示す図である。
同図において、１０は画像形成装置全体を制御するシステムコントローラであり、このシステムコントローラ１０には、オペレータに対する表示およびオペレータからの機能設定入力制御、コピー指示を行う操作／表示ボードＯＰＢが接続される。

また、システムコントローラ１０には、通常のコピー処理に係る制御の他に、パソコン等の外部からの画像およびプリントを指示するコマンドを解析し、画像データとして、印刷できる状態にビットマップ展開し、プリンタ４００を駆動して画像データをプリントアウトする印刷制御も行う。さらに、システムコントローラ１０は、画像およびコマンドをＬＡＮやパラレルＩ／Ｆを通じて受信し動作するためのＬＡＮコントロールやパラレルＩ／Ｆを備える。

ファクシミリボードＦＸＢは、フアクシミリ送信指示がある時には、コントローラ１０を介してスキャナ２００を駆動して原稿の画像を読んで、画像データを、通信コントロールおよびファクシミリボードＦＸＢを介して、ファクシミリ通信回線に送出する。通信回線からファクシミリの呼びを受け画像データを受信した時は、システムコントローラ１０を介して、プリンタ４００を駆動し画像データをプリンタ４００にてプリントアウトする。

スキャナ２００とプリンタ４００とは、汎用バスであるＰＣＩ（ＰｅｒｉｐｈｅｒａｌＣｏｍｐｏｎｅｎｔＩｎｔｅｒｃｏｎｎｅｃｔ）バス１２を介して相互に通信を行うことが可能である。スキャナ２００によって読み取られた画像デ−タは、その内部の画像処理（ＩＰＵ）によって、読み取られた画像デ−タの光学系およびディジタル信号への量子化に伴う信号劣化（スキャナ系の信号劣化、スキャナ特性による読取り画像デ−タの歪）を補正し、補正された画像デ−タを、プリンタ４００に送出したり、またはシステムコントローラ１０に接続された画像メモリ１１に書込むことが可能である。

スキャナ２００には、読取り画像デ−タを画像メモリ１１に蓄積して再利用するジョブと、画像メモリ１１に蓄積しないで、プリンタ４００に出力するジョブとがある。メモリ１１に蓄積する例としては、１枚の原稿を複数枚複写する場合に、スキャナ２００を１回だけ動作させ、読取り画像デ−タをメモリ１１に蓄積し、蓄積データを複数回読み出す使い方がある。また、画像メモリ１１を使わない例としては、１枚の原稿を１枚だけ複写する場合で、読取り画像デ−タをそのままプリンタ４００に出力すれば良く、画像メモリ１１への書込みを行う必要がない。なお、読取り画像デ−タを比較的長期間保存する場合は、既設または増設された、図示しない画像メモリ，フロッピデイスク，コンパクトディスク，ハードディスクまたはＤＶＤに書込む。またホストコンピュータＰＣａから与えられる印刷データ（テキストデータである文章データ、またはイメージデータであるピクセルデータ）も同様に取り扱われる。

さらに、画像メモリ１１を使わない場合について説明すると、スキャナ２００は、その内部のＩＰＵで、ＣＣＤによる輝度データを面積階調に変換するための画質処理を行う。画質処理され面積階調に変化された信号はプリンタ４００に送出され、プリンタ４００内においてその内部の画像メモリを介して書込み制御に与えられる。プリンタ４００内の書込み制御は、ドット配置に関する後処理およびドットを再現するためのパルス制御をプリンタ４００内の作像ユニットに対して行い、転写紙上に再生画像を形成する。

また、画像メモリ１１を使う場合については、画像メモリ１１に蓄積され、それから読み出されて、付加的な処理、例えば、画像方向の回転や画像の合成等を行う場合は、システムコントローラ１０内で、画像データと画像メモリ１１のアクセス制御、ホストコンピュータＰＣａのプリント用データの展開（文字コ−ド／キャラクタビット変換）、メモリ有効活用のための画像データの圧縮／伸張を行う。画像メモリ１１へ送られたデータは、画像メモリ１１内でデータ圧縮後メモリへ蓄積し、蓄積データは必要に応じて読み出される。読み出されたデータは画像メモリ１１内で伸長し、本来の画像データに戻し、ＰＣＩバス１２を介してプリンタ４００に出力する。

画像データの流れにおいて、コントローラ１０にあるバス制御によるＰＣＩバス１２上のデータ転送により、デジタル複写機の複合機能を実現する。複合機能の１つであるＦＡＸ送信機能は、スキャナ２００の読取り画像データをＰＣＩバス１２を経由してファクシミリボードＦＸＢへ転送する。

各ジョブ、例えば、コピー機能、ファクシミリ送受信機能、およびプリンタ出力機能において、スキャナ２００、プリンタ４００、画像メモリ１１およびファクシミリボードＦＸＢへの汎用バス、即ち、ＰＣＩバス１２の使用権の割り振りを、システムコントローラ１０が、そのバス制御機能を介して制御している。

図２は、図１に示すシステムコントローラ１０の内部構成を示す図である。
なお、下記の説明で内部ローカルバス１０７上のバスマスタの画像メモリ１１へのアクセスは全てバス制御部１０８、汎用高速バス１０９、バスブリッジ１１１経由で行われる。

次に、システムコントローラ１０の各部の構成について説明する。
ＰＣＩＩ／Ｆ部１０３は、ＰＣＩバス１２と内部ローカルバス１０７とのＩ／Ｆ部であり、スキャナ２００やプリンタ４００等のＰＣＩバスマスタから指定されたアドレス、データを受けて、画像メモリ１１への入出力を行う。

画像転送用ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）１０５は、ＣＰＵ１１０により起動され、圧縮時にはあらかじめ指定された領域の画像メモリ１１から画像データを読み出して圧縮／伸長部１０１にデータ出力し、また、伸長時には圧縮／伸長部１０１から受けた画像データをあらかじめ指定された領域の画像メモリ１１への書き込みを行う。

符号転送用ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）１０４は、ＣＰＵ１１０により起動され、圧縮時には圧縮／伸長部１０１より出力される圧縮処理された符号データを受け、あらかじめ指定された領域の画像メモリ１１への書き込みを行う。また、伸長時にはあらかじめ指定された領域の画像メモリ１１から符号データを読み出して、圧縮／伸長部１０１に出力する。圧縮時には、圧縮／伸長部１０１から受ける符号データのデータ量をカウントしており、圧縮終了時には、ＣＰＵ１１０は内部レジスタ経由でそのカウント値を知ることができる。

圧縮／伸長部１０１は、圧縮時において、画像転送用ＤＭＡＣ１０５から受けた画像データを圧縮して符号転送用ＤＭＡＣ１０４に符号データとして出力し、伸長時には、符号転送用ＤＭＡＣ１０４から受けた符号データを伸長して画像転送用ＤＭＡＣ１０５に画像データとして出力する。なお、圧縮時には、圧縮終了信号も出力し、符号転送用ＤＭＡＣに通知する。本実施形態ではＭＨ符号化方式としている。

ＨＤＤ転送用ＤＭＡＣ（ダイレクトメモリアクセスコントローラ）１０６は、ＨＤＤ転送用のＤＭＡＣであり、画像メモリ１１とＨＤＤ１０２との間でデータ転送を行う。

ＣＰＵ１１０は、システム関係の全ての設定、ＤＭＡＣの起動、ホストコンピュータからプリンタデータ受信時には、プリンタ言語に基づいて画像メモリ１１に描画を行う。描画時は、通常、１ページの画像が複数バンドに分割されて描画される。

バスブリッジ１１１は、ＣＰＵ１１０がマスタとなり画像メモリ１１、内部ＰＣＩバス１１２、汎用高速バス１０９をアクセスし、また、内部ローカルバス１０７側がマスタとなり、汎用高速バス１０９経由で画像メモリ１１をアクセスするパスのブリッジ的な役目を果たす。内部にはアドレスデコーダやメモリ制御回路等を備える。

通信系Ｉ／Ｆ部１１４は、図１に示すＰＣＰＣａ、操作ボードＯＰＢ、ファクシミリボードＦＸＢとのＩ／Ｆ部であり、送受信されたデータは、内部レジスタ経由で内部ＰＣＩバス１１２を介して、ＣＰＵ１１０と交信される。
ＲＯＭ１１３は、主にＣＰＵ１１０のプログラムが格納されている不揮発性のメモリである。
バス制御部１０８は、内部ローカルバス１０７と、汎用高速バス１０９のインターフェース回路であり、詳細な内部構成については以下に説明する。

図３は、図２に示すバス制御部１０８の内部構成を示す図である。
バス制御部１０８は、クロック同期のロジック回路で構成され、大きくは汎用高速バスのマスタ制御に関する回路と、ターゲット制御に関する回路に分けられるが、本発明の趣旨であるマスタ制御に関する回路に関しては詳細に説明し、ターゲット制御に関する回路に関しては簡略して説明する。

内部情報一時記憶部１０８３は、内部情報セレクタ（１）１０８１によって選択出力される内部情報１０８９を、アービタ１０８４からのアクセス要求発生のタイミングで記憶保存する記憶部である。汎用高速バス１０９が、要求コマンド転送とデータ転送が１対１ではなく独立して行われる場合は、複数の内部情報を順番に記憶できるキュー構造として調停情報も対で記憶するように構成されている。

内部情報セレクタ（１）１０８１は、要求源からの内部情報をアービタ１０８４からの調停情報１０９１に従って選択するセレクタであり、本実施形態では、内部情報セレクタ（２）１０８２も、内部情報セレクタ（１）１０８１と同様に構成されるが、内部情報一時記憶部１０８３がキュー構造の場合は、内部情報一時記憶部１０８３に記憶した調停情報にて選択する。

アービタ１０８４は、図２に示した内部ローカルバス１０７の左側に図示されたバスにつながる４つのブロック１０３〜１０６がマスタになり、要求信号１０９０がアービタ１０８４に対して出力されると、アービタ１０８４はマスタ制御部１０８５の状態に応じて要求信号１０９０の１つを許可し、アクセス要求信号１０９５をマスタ制御部１０８５に出力する。このとき図示しないが、許可された要求源に許可信号が出力される。許可された要求源を示すための調停情報１０９１が出力される。

マスタ制御部１０８５は、アービタ１０８４からのアクセス要求１０９５により汎用高速バス１０９にバスマスタ動作を行い、また、図示しないが、マスタ制御部１０８５には調停情報１０９１に従って選択されたコマンド情報、要求アドレス、ライトならばライトデータが入力され、その内容が汎用高速バス１０９に反映される。汎用高速バス１０９に対しリードアクセスした場合はリードデータが用意できると、リードデータの存在を示す有効元信号１０９６と共にリードデータ１０９７を出力する。

ターゲット制御部１０８８は、汎用高速バス１０９のバスマスタがＣＰＵ１１０となった場合のターゲット動作を行い、ターゲット動作でアクセスされるアドレス情報からデコードし、ＤＭＡＣ等の内部レジスタをアクセスするための内部レジスタアクセスバス１０９４に接続される。

データ照合部１０８６は、マスタ制御部１０８５からの要求源信号を元に、調停情報から４つの有効信号に分割して出力する機能を有し、通常は、内部情報一時記憶部１０８３に記憶保存したアクセス要求発生時の要求源の内部情報と、現在の内部情報とを比較し、一致すれば出力する有効信号１０９２の１つをアクティブとする。内部情報には３ビットのＤＭＡ起動情報が含まれており、ＤＭＡＣ側でページ単位でＤＭＡ起動がなされる毎にカウントされた内容である。データ照合において一致しない場合、有効信号がどれもアクティブとされず、これによって、前のＤＭＡ起動時の無効なリードデータを誤って転送することを回避することができる。

データ加工部１０８７は、マスタ制御部１０８５からのリードデータ１０９７を内部情報１０８９のＤＭＡ起動情報と共に含まれるデータ加工情報にしたがって加工し、内部ローカルバス１０７側のリードデータバス１０９３に出力する。具体的な加工内容は、画像データの白黒反転、ビット並びの配列変換等である。これによって、複数のＤＭＡＣが持つデータ加工のための回路を１箇所で行うことが可能となる。

各種の画像処理機器からなる複合画像形成装置の電気的構成の概要を示すシステム構成図である。図１に示すシステムコントローラ１０の内部構成を示す図である。図１に示すバス制御部１０８の内部構成を示す図である。

符号の説明

１０・・・システムコントローラ、１０１・・・圧縮／伸長部、１０２・・・ＨＤＤ、１０３・・・ＰＣＩＩ／Ｆ部、１０４・・・符号転送用ＤＭＡＣ、１０５・・・画像転送用ＤＭＡＣ、１０６・・・ＨＤＤ転送用ＤＭＡＣ、１０７・・・内部ローカルバス、１０８・・・バス制御部、１０８１・・・内部情報セレクタ（１）、１０８２・・・内部情報セレクタ（２）、１０８３・・・内部情報一時記憶部、１０８４・・・アービタ、１０８５・・・マスタ制御部、１０８６・・・データ照合部、１０８７・・・データ加工部、１０８８・・・ターゲット制御部、１０８９・・・内部情報、１０９０・・・要求信号、１０９１・・・調停情報、１０９２・・・有効信号、１０９３・・・リードデータバス、１０９４・・・内部レジスタアクセスバス、１０９５・・・アクセス要求、１０９６・・・有効元信号、１０９７・・・リードデータ、１０９汎用高速バス、１１０・・・ＣＰＵ、１１１・・・バスブリッジ、１１２・・・内部ＰＣＩバス、１１３・・・ＲＯＭ、１１４・・・通信系Ｉ／Ｆ部、１１・・・画像メモリ、１２・・・ＰＣＩバス、２００・・・スキャナ、４００・・・プリンタ、ＰＣａ・・・ホストコンピュータ、ＦＸＢ・・・ファクシミリボード、ＯＰＢ・・・操作ボード。

Claims

複数のデータ要求源であるＤＭＡＣと、前記ＤＭＡＣのデータ要求を調停するアービタと、前記調停結果から外部メモリ等のデータ供給源に対しデータアクセス要求を行い、かつ、転送データのやりとりをＤＭＡＣとデータ供給源との間で管理するバス制御部とで構成されるＤＭＡ転送方式において、
前記ＤＭＡＣは、アクセス要求の際、要求信号と共に、前記ＤＭＡＣがページ単位で一連のデータ転送の起動毎にカウントされるｎビットの起動順情報で構成される内部情報を出力する内部情報出力手段を有し、前記バス制御部は、前記調停によって許可されたＤＭＡＣのアクセス要求と対の内部情報を一時保存する内部情報一時記憶手段を有し、アクセス要求に対するレスポンスデータの受信時、前記保存された内部情報に基づいて前記レスポンスデータに対して所定の処理を施すと共に、前記レスポンスデータ受信時、前記内部情報一時記憶手段に保存されている内部情報と、前記内部情報出力手段から出力される現在の内部情報とを照合し、一致しない場合は、前記レスポンスデータを無効とするデータ照合手段を有することを特徴とするＤＭＡ転送方式。