JP4458010B2

JP4458010B2 - 半導体装置

Info

Publication number: JP4458010B2
Application number: JP2005277046A
Authority: JP
Inventors: 猛若林; 一郎三原
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 2005-09-26
Filing date: 2005-09-26
Publication date: 2010-04-28
Anticipated expiration: 2025-09-26
Also published as: US7247947B2; US20070069272A1; JP2007088313A

Description

この発明は半導体装置に関する。

従来のマルチタイプの半導体装置には、半導体基板上に柱状電極を有する第１の半導体構成体をそれよりも平面サイズの大きいベース板上に配置し、第１の半導体構成体の周囲におけるベース板上に絶縁層を設け、第１の半導体構成体および絶縁層上に上層絶縁膜を設け、上層絶縁膜上に上層配線を第１の半導体構成体の柱状電極に接続させて設け、上層配線の接続パッド部上に半田ボールを設け、ベース板下に下層配線を上層配線に上下導通部を介して電気的に接続させて設け、下層配線の接続パッド部下に半導体基板を有する第２の半導体構成体を搭載したものがある（例えば、特許文献１参照）。

特開２００５−１４２４６６号公報

ところで、上記従来の半導体装置では、ベース板下のほぼ全域を有効に利用するため、下層配線の接続パッド部の一部を第１の半導体構成体の配置領域の内側に対応する部分におけるベース板下に配置し、他部を第１の半導体構成体の配置領域の外側に対応する部分におけるベース板下に配置し、これらの下層配線の接続パッド部下面に第２の半導体構成体の半導体基板上に設けられた半田ボールを接合している。

しかしながら、上記従来の半導体装置では、第２の半導体構成体の下層配線の接続パッド部に対する接合部分の一部が第１の半導体構成体の半導体基板に対応する位置に配置され、他部が第１の半導体構成体の周囲に設けられた絶縁層に対応する位置に配置されているため、第２の半導体構成体の半導体基板（シリコン）と絶縁層（樹脂）との間の熱膨張係数差に起因して発生する熱応力により、特に、第２の半導体構成体の接合部分の他部において破損するおそれがあるという問題があった。

そこで、この発明は、第２の半導体構成体の接合部分の熱応力に起因する破損を防止することができる半導体装置を提供することを目的とする。

この発明は、上記目的を達成するため、ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する第１の半導体構成体と、前記第１の半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記第１の半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記第１の半導体構成体の外部接続用電極に電気的に接続して設けられた上層配線と、前記上層配線の接続パッド部に接合されて搭載された複数の第２の半導体構成体とを具備し、上面から見て、前記第２の半導体構成体の前記上層配線の接続パッド部に対する接合部分はすべて前記第１の半導体構成体に対応する領域内に配置されていることを特徴とするものである。

この発明によれば、第２の半導体構成体の接合部分のすべてを第１の半導体構成体に対応する領域内に配置しているので、第１の半導体構成体の周囲に設けられた絶縁層の熱伸縮が第２の半導体構成体の接合部分に悪影響を及ぼすことがなく、且つ、第２の半導体構成体と第１の半導体構成体との間の熱膨張係数差を小さくすることができ、ひいては第２の半導体構成体の接合部分の熱応力に起因する破損を防止することができる。

図１はこの発明の一実施形態としての半導体装置の平面図を示し、図２は図１のII−II線にほぼ沿う断面図を示す。この半導体装置は、ガラス布基材エポキシ樹脂などからなる平面正方形状のベース板１を備えている。ベース板１の上面中央部には、ベース板１のサイズよりもある程度小さいサイズの平面正方形状の第１の半導体構成体２の下面がダイボンド材からなる接着層３を介して接着されている。

第１の半導体構成体２は、一般的にはＣＳＰ(chip size package)と呼ばれるものであり、シリコン基板（半導体基板）４を備えている。シリコン基板４の下面は接着層３を介してベース板１の上面に接着されている。シリコン基板４の上面には所定の機能の集積回路（図示せず）が設けられ、上面周辺部にはアルミニウム系金属などからなる複数の接続パッド５が集積回路に接続されて設けられている。

接続パッド５の中央部を除くシリコン基板４の上面には酸化シリコンなどからなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。絶縁膜６の上面にはポリイミド系樹脂などからなる保護膜８が設けられている。この場合、絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。

保護膜８の上面には銅などからなる下地金属層１０が設けられている。下地金属層１０の上面全体には銅からなる配線１１が設けられている。下地金属層１０を含む配線１１の一端部は、保護膜８および絶縁膜６の開口部９、７を介して接続パッド５に接続されている。配線１１の接続パッド部上面には銅からなる柱状電極（外部接続用電極）１２が設けられている。配線１１を含む保護膜８の上面における各柱状電極１２間にはエポキシ系樹脂などからなる封止膜１３がその上面が柱状電極１２の上面と面一となるように設けられている。

第１の半導体構成体２の周囲におけるベース板１の上面には方形枠状の絶縁層２１が設けられている。絶縁層２１は、例えば、エポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂中にシリカフィラーなどの無機材料からなる補強材を分散させたもの、あるいは、エポキシ系樹脂などの熱硬化性樹脂のみからなっている。

第１の半導体構成体２および絶縁層２１の上面には第１の上層絶縁膜２２がその上面を平坦とされて設けられている。第１の上層絶縁膜２２は、例えば、ガラス布やガラス繊維などからなる基材にエポキシ系樹脂やポリイミド系樹脂などの熱硬化性樹脂を含浸させたもの、あるいは、エポキシ系樹脂などの熱硬化性樹脂のみからなっている。

第１の半導体構成体２の柱状電極１２の上面中央部に対応する部分における第１の上層絶縁膜２２には開口部２３が設けられている。第１の上層絶縁膜２２の上面には銅などからなる第１の上層下地金属層２４が設けられている。第１の上層下地金属層２４の上面全体には銅からなる第１の上層配線２５が設けられている。第１の上層下地金属層２４を含む第１の上層配線２５の一端部は、第１の上層絶縁膜２２の開口部２３を介して第１の半導体構成体２の柱状電極１２の上面に接続されている。

第１の上層配線２５を含む第１の上層絶縁膜２２の上面には第１の上層絶縁膜２２と同一の材料からなる第２の上層絶縁膜２６が設けられている。第１の上層配線２５の接続パッド部の少なくとも一部に対応する部分における第２の上層絶縁膜２６には開口部２７が設けられている。

第２の上層絶縁膜２６の上面には銅などからなる第２の上層下地金属層２８が設けられている。第２の上層下地金属層２８の上面全体には銅からなる第２の上層配線２９が設けられている。第２の上層下地金属層２８を含む第２の上層配線２９の少なくとも一部の一端部は、第２の上層絶縁膜２６の開口部２７を介して第１の上層配線２５の接続パッド部に接続されている。

ベース板１の下面には銅などからなる下層下地金属層３１が設けられている。下層下地金属層３１の下面全体には銅からなる下層配線３２が設けられている。下層配線３２を含むベース板１の下面にはソルダーレジストなどからなる下層絶縁膜３３が設けられている。下層配線３２の接続パッド部に対応する部分における下層絶縁膜３３には開口部３４が設けられている。開口部３４内およびその下方には半田ボール３５が下層配線３２の接続パッド部に接続されて設けられている。

第１の上層下地金属層２４を含む第１の上層配線２５と下層下地金属層３１を含む下層配線３２とは、第１の上層絶縁膜２２、絶縁層２１およびベース板１の所定の箇所に設けられた貫通孔３６の内壁面に設けられた銅などからなる下地金属層３７ａおよび銅層３７ｂからなる上下導通部３７を介して接続されている。上下導通部３７内にはソルダーレジストなどからなる充填材３８が充填されている。

第２の上層配線２９の接続パッド部上には２つの第２の半導体構成体４１、５１が搭載されている。一方の第２の半導体構成体４１は、その基本的な構成が第１の半導体構成体２と同じであり、平面正方形状であるが、サイズが第１の半導体構成体２よりも小さく、且つ、シリコン基板（半導体基板）４２下に設けられた柱状電極４３の下面に半田ボール４４が設けられている点で異なる。この第２の半導体構成体４１は、その半田ボール４４が第２の上層配線２９の接続パッド部上面に接合された状態で、第２の上層配線２９の接続パッド部上に搭載されている。

他方の第２の半導体構成体５１は、一般的にはベアチップと呼ばれるものであり、シリコン基板（半導体基板）５２の下面周辺部に複数の接続パッド５３が設けられ、接続パッド５３の中央部を除くシリコン基板５２の下面に酸化シリコンなどからなる絶縁膜５４が設けられ、絶縁膜５４の下面に銅などからなる下地金属層５５および銅からなる下層接続パッド５６が接続パッド５２に接続されて設けられ、下層接続パッド５６下に半田ボール５７が設けられた構造となっている。

この第２の半導体構成体５１は平面正方形状であるが、サイズが一方の第２の半導体構成体４１よりも小さい。そして、この第２の半導体構成体５１は、その半田ボール５７が第２の上層配線２９の接続パッド部上面に接合された状態で、第２の上層配線２９の接続パッド部上に搭載されている。

ここで、図１に示すように、第１の半導体構成体２はベース板１上の中央部に配置されている。一方の第２の半導体構成体４１は、第１の半導体構成体２の左側に対応する部分における第２の上層絶縁膜２６上に配置されている。他方の第２の半導体構成体５１は、第１の半導体構成体２の右側に対応する部分おける第２の上層絶縁膜２６上に配置されている。

このように、この半導体装置では、第２の半導体構成体４１、５１を第１の半導体構成体２に対応する領域内に配置しているので、第１の半導体構成体２の周囲に設けられた絶縁層２１の熱伸縮が第２の半導体構成体４１、５１の接合部分（半田ボール４４、５７）に悪影響を及ぼすことがなく、且つ、第２の半導体構成体４１、５１と第１の半導体構成体２との間の熱膨張係数差を小さくすることができ、ひいては第２の半導体構成体４１、５１の接合部分の熱応力に起因する破損を防止することができる。

なお、上記実施形態では、第２の半導体構成体４１、５１を第１の半導体構成体２に対応する領域内に搭載しているが、これに限定されるものではない。要は、第２の半導体構成体４１、５１の半田ボール４４、５７による第２の上層配線２９の接続パッド部に対する接合部分が第１の半導体構成体２の配置領域内であればよく、第２の半導体構成体４１、５１が第１の半導体構成体２の配置領域から外側にある程度食み出しても別に構わない。

また、第２の半導体構成体は１つまたは３つ以上であってもよい。また、第２の半導体構成体としては、一方の第２の半導体構成体４１のように、その基本的な構成が第１の半導体構成体２と同じものが好ましい。これは、第２の半導体構成体と第１の半導体構成体との熱膨張係数差をより一層小さくすることができるからである。

また、第１の半導体構成体は、ＣＳＰに限らず、例えば、他方の第２の半導体構成体５１のようなベアチップであってもよい。また、第１の半導体構成体のシリコン基板は、上面に所定の機能の集積回路およびそれに接続された接続パッドを有しない単なる基板であってもよい。この場合、第１の半導体構成体としては、例えば、単なる基板としてのシリコン基板上に抵抗、コンデンサ、インダクタなどの薄膜ネットワークを形成し、その上に配線、柱状電極および封止膜を形成したものであってもよい。

さらに、上記実施形態では、第２の上層配線２９上に第２の半導体構成体４１、５１を搭載し、下層配線３２下に半田ボール３５を設けた場合について説明したが、これとは逆に、上層配線上に半田ボールを設け、下層配線下に第２の半導体構成体を搭載するようにしてもよい。あるいは、第２の半導体構成体が搭載された面に配線および外部接続用パッド部を設け、この外部接続用パッド部を他の電子部品に接続するようにしてもよく、この場合には、他方の面には配線または外部接続用パッド部を不要とすることができる。また、上層配線および下層配線は、１層であっても、２層以上であってもよい。

この発明の一実施形態としての半導体装置の平面図。図１のII−II線にほぼ沿う断面図。

符号の説明

１ベース板
２第１の半導体構成体
３接着層
４シリコン基板
５接続パッド
１１配線
１２柱状電極
１３封止膜
２１絶縁層
２２第１の上層絶縁膜
２５第１の上層配線
２６第２の上層絶縁膜
２８第２の上層配線
３２下層配線
３３下層絶縁膜
３５半田ボール
３６貫通孔
３７上下導通部
４１第２の半導体構成体
４２シリコン基板
４４半田ボール
５１第２の半導体構成体
５２シリコン基板
５７半田ボール

Claims

ベース板と、前記ベース板上に設けられ、且つ、半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する第１の半導体構成体と、前記第１の半導体構成体の周囲における前記ベース板上に設けられた絶縁層と、前記第１の半導体構成体および前記絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記第１の半導体構成体の外部接続用電極に電気的に接続して設けられた上層配線と、前記上層配線の接続パッド部に接合されて搭載された複数の第２の半導体構成体とを具備し、上面から見て、前記第２の半導体構成体の前記上層配線の接続パッド部に対する接合部分はすべて前記第１の半導体構成体に対応する領域内に配置されていることを特徴とする半導体装置。
請求項１に記載の発明において、前記第２の半導体構成体は前記第１の半導体構成体に対応する領域内に搭載されていることを特徴とする半導体装置。
請求項１に記載の発明において、さらに、前記ベース板下に設けられた下層配線と、前記ベース板、前記絶縁層および前記上層絶縁膜に設けられた貫通孔内に前記上層配線と前記下層配線とを接続するように設けられた上下導通部とを具備することを特徴とする半導体装置。
請求項１に記載の発明において、前記半導体基板は複数の接続パッドを有し、前記第１の半導体構成体は前記各接続パッドに対応する開口部を有する保護膜と、前記保護膜上に前記各接続パッドに接続されて設けられた配線と、前記配線の接続バッド部に設けられた前記外部接続用電極と、前記保護膜上における前記外部接続用電極間に設けられた封止膜とを具備し、前記外部接続用電極は柱状であることを特徴とする半導体装置。
請求項４に記載の発明において、前記第２の半導体構成体は複数の接続パッドを有する半導体基板と、前記各接続パッドに対応する開口部を有する保護膜と、前記保護膜上に前記各接続パッドに接続されて設けられた配線と、前記配線の接続バッド部に設けられた外部接続用電極と、前記保護膜上における前記外部接続用電極間に設けられた封止膜とを具備することを特徴とする半導体装置。
請求項３に記載の発明において、前記下層配線の接続パッド部下に半田ボールが設けられていることを特徴とする半導体装置。