JP4461682B2 - プラズマディスプレイ装置 - Google Patents
プラズマディスプレイ装置 Download PDFInfo
- Publication number
- JP4461682B2 JP4461682B2 JP2003005695A JP2003005695A JP4461682B2 JP 4461682 B2 JP4461682 B2 JP 4461682B2 JP 2003005695 A JP2003005695 A JP 2003005695A JP 2003005695 A JP2003005695 A JP 2003005695A JP 4461682 B2 JP4461682 B2 JP 4461682B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transformer
- circuit
- reset terminal
- primary
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
近年、プラズマディスプレイ装置は、視認性に優れた表示パネル（薄型表示デバイス）として注目されており、高精細化および大画面化が進められている。
【０００３】
このプラズマディスプレイ装置には、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では面放電型と対向放電型の２種類があるが、高精細化、大画面化、消費電力および製造の簡便性から、現状では、ＡＣ型で面放電型のプラズマディスプレイ装置が主流を占めるようになってきている。
【０００４】
このプラズマディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）とこのＰＤＰを表示駆動させる駆動回路とこの駆動回路に電源を供給する電源回路とにより構成されている。このプラズマディスプレイ装置の電力負荷は、表示１フィールドを８〜１３のサブフィールドに分割し階調を実現しているため、１フィールド内で大きく電力負荷が変動している。したがって、白表示状態では特に大きな変動が発生している。例えば４２インチ表示画面のＰＤＰでは、１０Ｗ程度から２００Ｗ程度まで大きく変動する。
【０００５】
加えて、ＰＤＰを放電表示させるためには、放電維持電圧Ｖｓｕｓとして、例えば１７０Ｖ、所定の画素を放電させるために必要なデータ電圧Ｖｄａｔａとして、例えば６５Ｖ等の高電圧を必要としている。したがって、放電維持電圧Ｖｓｕｓ給電用にフォワード方式あるいはフライバック方式のＡＣ−ＤＣコンバータ回路を専用に用いて出力電圧のレギュレーションの安定化を図り、また多数の巻線出力のある場合は、フライバック方式のＡＣ−ＤＣコンバータ回路を用い、フィードバック巻線出力以外の出力電圧は電圧レギュレーションが不充分なため、ＤＣ−ＤＣコンバータ回路で電圧を平滑化する方式、あるいは２次回生方式を用いていた（特許文献１参照）。
【０００６】
図５に２次回生方式を用いたプラズマディスプレイ装置の２次回生コンバータ回路を示している。この２次回生コンバータ回路においては、疑似共振動作が可能なデューティＤ＝０．４〜０．５では１次側のパワーＭＯＳＦＥＴであるスイッチング用のＭＯＳＦＥＴＱ６１のソース・ドレイン間電圧ＶDSが高くなるため、特にＡＣ２２０−ＡＣ２４０Ｖ地域の電源回路では、デューティを絞って０．２〜０．４で動作させることによりＭＯＳＦＥＴＱ６１のソース・ドレイン間の電圧ＶDSを低減し、疑似共振条件から外れた条件にて通常使用している。コンデンサＣ６３は疑似共振コンデンサである。すなわち、デューティを小さくするためには、トランスＴ６１の１次−２次間巻線比Ｎｓ／Ｎｐを疑似共振時より大きくとることになる。したがって、ＭＯＳＦＥＴＱ６１のオフ時に、入力ＤＣ電圧に重畳される誘起電圧Ｖｆは、２次側巻線との巻線比Ｎｓ／Ｎｐによって発生するので、２次側出力電圧は一定であり、２次巻線の巻数Ｎｓを大きくすることは誘起電圧Ｖｆを小さくすることができるためである。
【０００７】
加えて、２次回生方式を用いたＡＣ−ＤＣコンバータ回路は、２次回生コンバータ回路のデータ電圧Ｖｄａｔａ巻線出力を２次側回生用パワーＭＯＳＦＥＴであるＭＯＳＦＥＴＱ６２により１次側に回生させるとともに、シャントレギュレータＩＣ６１、フォトカップラＤ６１により電源制御半導体回路ＩＣ６２に電圧をフィードバックし、安定化して出力させていた。ここで、抵抗Ｒ６１は電流制限抵抗、抵抗Ｒ６２、Ｒ６３は電圧検出抵抗である。
【０００８】
この２次回生コンバータ回路の場合、２次側負荷が軽負荷時には２次側の余剰エネルギーを１次側に回生する方式のため、表示１フィールド内の軽負荷時と重負荷時とでデューティの変化はほとんどない。コンデンサＣ６２はノイズ除去用、ダイオードＤ６３は逆耐圧保護用である。ダイオードＤ６２、電解コンデンサＣ６１は、電源制御半導体回路ＩＣ６２の駆動用整流回路を構成しており、外部電源から供給してもよい。
【０００９】
図６に各部の駆動波形の模式図を示す。ＶDS（Ｑ６１）はスイッチングＭＯＳＦＥＴＱ６１のドレイン−ソース間電圧、ＩDS（Ｑ６１）はＱ６１のドレイン−ソース間電流、ＶGS（Ｑ６１）はＱ６１のゲート−ソース間電圧、ＶDS（Ｑ６２）は２次側回生用のＭＯＳＦＥＴＱ６２のドレイン−ソース間電圧、ＩDS（Ｑ６２）はＱ６２のドレイン−ソース間電流、ＶGS（Ｑ６２）はＱ６２のゲート−ソース間電圧である。
【００１０】
図６（ａ）はデータ電圧Ｖｄａｔａ軽負荷時の各部波形である。１次側スイッチング用ＭＯＳＦＥＴＱ６１のＩDS（Ｑ６１）は、スイッチングの始めにＱ６１のボディダイオードを通ってソース→ドレイン方向に電流が流れた後、電源制御半導体回路ＩＣ６２のゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）が出力され、Ｑ６１はオンする。連続して、Ｑ６１のドレイン→ソース方向に電流が流れ、トランスＴ６１の１次側メイン巻線（１−２番ピン間巻線）にエネルギーを蓄積する。
【００１１】
ゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）のオフとともに、トランスＴ６１（１−２番ピン間巻線）に蓄積されたエネルギーは、２次側巻線、例えば（５−６番ピン間巻線）を通じて２次側に供給され、例えばデータ電圧Ｖｄａｔａ電流を示すＩDS（Ｑ６２）が流れ（Ｑ６２のボディダイオードを流れる成分）、電流値は直線的に低下していき、続いて極性を逆転してＱ６２のドレイン→ソース方向に電流が流れ、２次側巻線に余剰のエネルギーを蓄積する。この期間のＱ６２のゲート電圧ＶGS（Ｑ６２）は“Ｈ”オンである。ゲート電圧ＶGS（Ｑ６２）の“Ｌ”オフとともに、２次側電流であるＩDS（Ｑ６２）は流れなくなり、前述のように１次側のメイン巻線（１−２番ピン間巻線）に電流が流れ始め、ＭＯＳＦＥＴＱ６１のＩDS（Ｑ６１）はボディダイオードを通ってソース→ドレイン方向に電流が流れ、２次側のエネルギーを１次側に回生している。
【００１２】
図６（ｂ）はデータ電圧Ｖｄａｔａ重負荷時の各部波形である。ＭＯＳＦＥＴＱ６１は電源制御半導体回路ＩＣ６２のゲート駆動電圧Ｖｏｕｔ（Ｑ６１）の出力により、スイッチングを開始すると、疑似共振コンデンサＣ６３のパルス状の放電電流がＩDS（Ｑ６１）に流れた後、直線的に電流値を増加させ、１次側のメイン巻線（１−２番ピン間巻線）にエネルギーを蓄積する。ゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）のオフとともに、１次側のエネルギーは２次側巻線、例えば（５−６番ピン間巻線）を通じて２次側に供給され、例えばデータ電圧Ｖｄａｔａ電流を示すＩDS（Ｑ６２）が流れ（Ｑ６２のボディダイオードを流れる成分）、電流値は直線的に低下していく。
【００１３】
重負荷時においては、ゲート電圧ＶGS（Ｑ６２）は、ＩDS（Ｑ６２）電流の極性が正になる時点で、“Ｌ”オフとしているので、電流ＩDS（Ｑ６２）が停止する。したがって、トランスＴ６１の３番ピン電圧の極性は正→負に変化し、電源制御半導体回路ＩＣ６２のトランスリセット端子ＴＤＬに電圧極性変化を供給する。この極性変化により、電源制御半導体回路ＩＣ６２はゲート駆動電圧Ｖｏｕｔ（Ｑ６１）を出力し、スイッチングを再開するものである。この動作は通常のフライバック方式と同一である。
【００１４】
【特許文献１】
特開２００２−３５１３７９号公報
【００１５】
【発明が解決しようとする課題】
しかし、ＭＯＳＦＥＴＱ６１のターンオンタイミングと１次側補助巻線（Ｔ６１の３−４番ピン巻線）のリセットタイミング（正極性→負極性）とのタイミングが異なるため、特にデューティＤを０．４以下にした場合、ノイズによるスイッチング動作の安定度に欠けるという課題を有していた。
【００１６】
具体的には、ＭＯＳＦＥＴのゲート電圧のオン時間Ｔｏｎが不足、あるいはオフ時間Ｔｏｆｆ時間が最小Ｔｏｆｆ時間より短いという誤動作が発生し、トランスの唸り音を発生させるという課題を有していた。
【００１７】
この点について、詳しく説明すると、図７はスイッチング誤動作時の各部波形である。１次側のＭＯＳＦＥＴＱ６１のＩDS（Ｑ６１）は、スイッチングの始めにＱ６１のボディダイオードを通ってソース→ドレイン方向に電流が流れた後、電源制御半導体回路ＩＣ６２のゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）が通常出力されるものが、誤動作のため出力されない。Ｑ６１はオフ状態であるため、ＶDS（Ｑ６１）には高圧が印加された後、ゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）が印加され、Ｑ６１はオンされる。この間、２次側のＱ６２はオン状態になっているので、ＭＯＳＦＥＴＱ６２の立下り期間ｔｄが十分取れない状態で再度ＭＯＳＦＥＴＱ６１がオンする。
【００１８】
したがって、ＭＯＳＦＥＴＱ６２の立下り期間ｔｄにおいて１次側−２次側に導通電流がパルス状に流れる現象が発生する。
【００１９】
以上の誤動作により、トランスの唸り音を発生させるという課題を有していた。
【００２０】
また、この現象を防止するためには、トランスリセット端子ＴＤＬへの入力抵抗Ｒ６５の抵抗値を大きく、例えば８．２ｋΩを１８ｋΩにすれば回避できるが、逆に応答性を低下させるため、ＭＯＳＦＥＴのターンオフ時に発生するサージ電圧が増加するという課題を有していた。
【００２１】
本発明はこのような課題を解決し、２次回生コンバータ回路のＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避するとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定させることを目的とするものである。
【００２２】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とダイオードとの直列回路に抵抗を並列に接続した回路を接続し、かつダイオードのカソード方向側をトランスリセット端子側とするとともに、ダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするものである。
【００２３】
また、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とツェナーダイオードとを直列接続した回路を接続し、かつツェナーダイオードのカソード方向側をトランスリセット端子側とし、ツェナーダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするものである。
【００２４】
【発明の実施の形態】
すなわち、本発明は、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とダイオードとの直列回路に抵抗を並列に接続した回路を接続し、かつ前記ダイオードのカソード方向側をトランスリセット端子側とするとともに、ダイオードのアノード方向側を１次側補助巻線側とするか、または抵抗とツェナーダイオードとを直列接続した回路を接続し、かつ前記ツェナーダイオードのカソード方向側をトランスリセット端子側とし、ツェナーダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするものである。
【００２５】
この構成により、トランスのリセットを検出する１次側補助巻線の電圧の絶対値は正極性時と負極性時とで異なっているにも係らず、入力抵抗の抵抗値を異ならせる、すなわち正極性時の抵抗値を小さく、負極性時の抵抗値を大きくすることにより、電源制御半導体回路のトランスリセット端子への入出力電流が大きな差が生じないようしているので、電源制御半導体回路のトランスリセット端子の推奨動作条件に設定することが可能であり、スイッチングのデューティＤがＤ≦０．４と小さいために、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても、電源制御半導体回路のトランスリセット端子からの出力電流は推奨条件を満足させることができ、ノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、ＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避するとともに、トランスの唸り音の発生を防止でき、スイッチング動作を安定化できるという作用を有する。
【００２６】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図１〜図４を用いて説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１によるプラズマディスプレイ装置における回路構成を示している。図１に示すように、プラズマディスプレイ装置１は、主としてＰＤＰ２、このＰＤＰ２の表示電極に所定の波形の電圧を供給するＰＤＰ駆動回路３、映像音声入力回路４から入力される映像信号に基づきＰＤＰ駆動回路３から所定の波形の電圧を発生させて映像表示を行う映像処理回路５、映像音声入力回路４から入力される音声を処理する音声処理回路６、この音声処理回路６から音声信号が入力されるスピーカ７、およびこれらの回路の動作を制御するためのマイクロコンピュータ（マイコン）８を有している。
【００２８】
そして、このプラズマディスプレイ装置は、商用ＡＣ電源９に接続され、この商用ＡＣ電源９からの電力はノイズフィルタ１０を介して、マイコン８に初期動作時の電源を供給するスタンバイ電源回路１１、および前記各回路に電源を供給するＡＣ−ＤＣコンバータ電源回路１２、ＤＣ−ＤＣコンバータ電源回路１３に供給されるように構成されている。また、ＡＣ−ＤＣコンバータ電源回路１２は、商用ＡＣ電源９からのＡＣ電源を整流する整流回路１２１、力率改善回路１２２、複数のＡＣ−ＤＣコンバータ、例えばＡＣ−ＤＣコンバータ回路１２３、２次回生コンバータ回路１２４の２個のコンバータにより構成されており、そして各々の巻線電源出力は、ＤＣ−ＤＣコンバータ電源回路１３のＤＣ−ＤＣコンバータ回路１３１、１３２で電圧をダウンコンバートして、必要な複数の電源電圧を給電するように構成している。
【００２９】
２次回生コンバータ回路１２４の構成を図２に示す。２次回生コンバータ回路１２４には、力率改善回路１２２の電圧出力、例えばＤＣ３９０Ｖが給電され、所定の画素を放電させるために必要なデータ電圧Ｖｄａｔａとして、例えば６５Ｖを出力し、またダウンコンバータ電源回路を構成するＤＣ−ＤＣコンバータ回路１３１に、例えば１７Ｖを出力するとともに、図示していないがＤＣ−ＤＣコンバータ回路１３２に所定の電圧Ｖｏｓｉｇ、例えば１３Ｖを出力する。そして、ＤＣ−ＤＣコンバータ回路１３１は、プラズマディスプレイの駆動用電圧Ｖｄｒｖ、例えば１５Ｖに変換し、プラズマディスプレイ装置を駆動する。また、音声処理用電源Ｖ＋ｓ、Ｖ−ｓ、例えば１２Ｖ、−１２Ｖは、巻線出力を直接出力している。
【００３０】
２次回生コンバータ回路１２４の主な構成は、トランス２１、ＡＣ−ＤＣコンバータ制御回路２２、２次回生駆動回路２３、パワーＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）であるスイッチング用のＭＯＳＦＥＴＱ２１、回生用のＭＯＳＦＥＴＱ２２からなる。トランス２１の１次巻線（１−２ピン間）は、ＭＯＳＦＥＴＱ２１により、電流をオン／オフされ、２次側巻線および１次側補助巻線（３−４ピン間）にエネルギーを伝達する。１次側補助巻線（３−４ピン間）出力は、後述するＡＣ−ＤＣコンバータ制御回路２２の電源制御半導体回路のトランスリセット端子にトランスリセット電圧信号として、ＡＣ−ＤＣコンバータ制御回路２２に供給され、電源制御半導体回路は、トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴ２１をスイッチングする信号を出力する。２次側巻線出力は、それぞれＭＯＳＦＥＴＱ２２およびボディダイオード、ダイオードＤ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２２、Ｃ２３、Ｃ２４、Ｃ２５にて整流され、電源出力として後段の回路に給電する。そして、スイッチング周波数を、例えば８０ｋＨｚとしてスイッチング動作させ、出力負荷が大きく且つ負荷変動の大きいデータ電圧Ｖｄａｔａを安定化電圧として出力している。データ電圧Ｖｄａｔａ用巻線（５−６ピン間）の６ピンは、ＭＯＳＦＥＴＱ２２のドレインに接続され、ＭＯＳＦＥＴＱ２２のソースは接地されている。さらに、データ電圧Ｖｄａｔａの安定化をかけるために、抵抗Ｒ２１、Ｒ２２、Ｒ２３、シャントレギュレータＩＣ２１、フォトカップラＤ２１にて、電圧検出を行うとともに、１次側へフィードバックをかけている。ここで、抵抗Ｒ２１は電流制限抵抗、抵抗Ｒ２２、Ｒ２３は電圧検出抵抗である。抵抗Ｒ２４は過電流検出抵抗である。Ｃ２７は疑似共振用コンデンサである。
【００３１】
２次回生コンバータ回路１２４の要部回路構成を図３に示す。同図において、２１、２２、Ｃ２７、ＩＣ２１、Ｄ２１、Ｑ２１、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４は図２と同一である。
【００３２】
この図３の回路においては、２次回生コンバータ回路１２４のデータ電圧Ｖｄａｔａ出力をＭＯＳＦＥＴＱ２２により１次側に回生させるとともに、シャントレギュレータＩＣ２１、フォトカップラＤ２１により電源制御半導体回路ＩＣ３１に電圧フィードバックし、安定化して出力させるように構成している。なお、２次回生コンバータ回路１２４の場合、２次側負荷が軽負荷時には２次側の余剰エネルギーを１次側に回生する方式のため、表示１フィールド内の軽負荷時と重負荷時とでデューティの変化はほとんどない。
【００３３】
コンデンサＣ３２はノイズ除去用で、ショットキーダイオードからなるダイオードＤ３３は逆耐圧保護用である。ダイオードＤ３２、電解コンデンサＣ３１は、電源制御半導体回路ＩＣ３１の駆動用整流電源回路を構成しており、外部電源から供給してもよい。
【００３４】
また、電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬには、例えば２７ｋΩの抵抗Ｒ３１と、例えば１３ｋΩの抵抗Ｒ３２およびダイオードＤ３１からなる直列回路とを並列接続した入出力抵抗回路が接続されている。すなわち、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば＋２０Ｖの正極性の場合は、抵抗Ｒ３１と抵抗Ｒ３２とがダイオードＤ３１を通じて電流がトランスリセット端子ＴＤＬに流入するので、並列抵抗値として８．８ｋΩとなり、トランスリセット端子はおよそ＋２Ｖであるため、およそ２．０ｍＡのシンク電流が流れる。一方、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば−６０Ｖの負極性の場合は、抵抗Ｒ３１を通じて電流がトランスリセット端子ＴＤＬに流出するので、抵抗値として２７ｋΩとなり、トランスリセット端子はダイオードＤ３３により、およそ−０．５Ｖに電圧クランプされるので、およそ２．２ｍＡのソース電流が流れる。
【００３５】
したがって、前記１次側補助巻線の出力が正極性時と負極性時とにおいて、前記電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬへの電流を制限する入力抵抗の抵抗値を異ならせるように構成したことにより、トランスリセット端子ＴＤＬへの流入電流は、正極性時あるいは負極性時においても絶対値はおよそ同じ程度となり、スイッチングにおけるデューティＤがＤ≦０．４の場合でも、デューティ０．４以上の場合と同一の条件でスイッチング動作が可能となる。このため、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても、電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬからの出力電流は推奨条件を満足するものであり、ノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、正極性側の抵抗値も大きくする必要がなく、推奨動作条件に設定することが可能なため、応答性の低下を回避でき、パワーＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避できるとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定化できる。
【００３６】
このように本実施の形態においては、トランスのリセットを検出する補助巻線電圧の正極性時の入力抵抗値は、前記両方の抵抗の並列抵抗値となり、一方負極性時の抵抗値は、ダイオードが接続される一方の抵抗単独の抵抗値となるので、トランスのリセットを検出する補助巻線電圧の絶対値は正極性時と負極性時とで異なっているにも係らず、電源制御半導体回路のトランスリセット端子への入出力電流が大きな差をもつことがないため、電源制御半導体回路のトランスリセット端子の推奨動作条件に設定でき、またノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、正極性側の抵抗値も大きくする必要がなく最適動作条件に設定することが可能なため、応答性の低下を回避でき、ＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避できるとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定化できるという作用を有する。
【００３７】
（実施の形態２）
図４に本発明の実施の形態２によるプラズマディスプレイ装置における２次回生コンバータ回路１２４の要部回路構成を示す。同図において、２１、２２、Ｃ２７、ＩＣ２１、Ｄ２１、Ｑ２１、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、Ｃ３１、Ｃ３２、Ｄ３３は図３と同一である。
【００３８】
この図４の回路においては、２次回生コンバータ回路１２４のデータ電圧Ｖｄａｔａ出力をＭＯＳＦＥＴＱ２２により１次側に回生させるとともに、シャントレギュレータＩＣ２１、フォトカップラＤ２１により電源制御半導体回路ＩＣ３１に電圧フィードバックし、安定化して出力させるように構成している。なお、２次回生コンバータ回路１２４の場合、２次側負荷が軽負荷時には２次側の余剰エネルギーを１次側に回生する方式のため、表示１フィールド内の軽負荷時と重負荷時とでデューティの変化はほとんどない。
【００３９】
また、電源制御半導体回路ＩＣ３１のトランスリセット端子には、例えば８．２ｋΩの抵抗Ｒ４１と、例えばツェナー電圧４０ＶのツェナーダイオードＤ４１とを直列接続した入出力抵抗回路が接続されている。すなわち、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば＋２０Ｖの正極性の場合は、抵抗Ｒ４１とダイオードＤ４１を通じて電流がトランスリセット端子に流入するので、抵抗値としておよそ８．２ｋΩとなり、トランスリセット端子はおよそ＋２Ｖであるため、およそ２．１ｍＡのシンク電流が流れる。一方、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば−６０Ｖの負極性の場合は、抵抗Ｒ４１を通じて電流が流れるが、ツェナーダイオードＤ４１のツェナー電圧４０Ｖが発生するため、またトランスリセット端子はダイオードＤ３３により、およそ−０．５Ｖに電圧クランプされるので、およそ２．４ｍＡのソース電流が流れる。
【００４０】
したがって、この実施の形態２の場合も、前記１次側補助巻線の出力が正極性時と負極性時とにおいて、前記電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬへの電流を制限する入力抵抗の抵抗値を異ならせるように構成したことにより、トランスリセット端子ＴＤＬへの流入電流は、正極性時あるいは負極性時においても絶対値はおよそ同じ程度となり、デューティ０．４以上の場合と同一の条件でスイッチング動作が可能となる。このため、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても、電源制御半導体回路のトランスリセット端子からの出力電流は推奨条件を満足するものであり、ノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、正極性側の抵抗値も大きくする必要がなく、推奨動作条件に設定することが可能なため、応答性の低下を回避でき、パワーＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避できるとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定化できる。
【００４１】
このように本実施の形態においては、トランスのリセットを検出する補助巻線電圧の正極性時の入力抵抗値は抵抗の抵抗値となり、一方負極性時の抵抗値はツェナー電圧と抵抗とで合成される抵抗値となるので、トランスのリセットを検出する補助巻線電圧の絶対値は正極性時と負極性時とで異なっているにも係らず、電源制御半導体回路のトランスリセット端子への入出力電流が大きな差をもつことがないため、電源制御半導体回路のトランスリセット端子の推奨動作条件に設定でき、上記と同様な作用効果が得られる。
【００４２】
なお、以上の説明では、直列接続される抵抗とダイオードとの回路位置として、抵抗がトランス側にくる例で説明したが、トランスリセット端子側であっても同一の作用を得ることができ、上記実施の形態に限定されるものではない。
【００４３】
【発明の効果】
以上の説明から明らかなように本発明にかかるプラズマディスプレイ装置によれば、電源制御半導体回路のトランスリセット端子の入力抵抗を正極性時と負極性時とで異ならせているので、スイッチングのデューティＤが小さいために、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても電源制御半導体回路のトランスリセット端子からの出力電流は推奨条件を満足させることができるものであり、２次回生ＡＣ−ＤＣコンバータ回路のパワーＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避することができるとともに、トランスの唸り音の発生を防止し、スイッチング動作の安定したプラズマディスプレイ装置を提供できるという効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるプラズマディスプレイ装置の回路ブロック図
【図２】 図１の２次回生コンバータ回路の要部構成を示す回路図
【図３】 図２の２次回生コンバータ回路の要部構成を示す回路図
【図４】 本発明の実施の形態２による２次回生コンバータ回路の要部構成を示す回路図
【図５】 従来のプラズマディスプレイ装置の２次回生コンバータ回路の要部構成を示す回路図
【図６】 ２次回生コンバータ回路各部の駆動波形を示す波形図
【図７】 ２次回生コンバータ回路各部の異常動作時の駆動波形を示す波形図
【符号の説明】
１ プラズマディスプレイ装置
２ ＰＤＰ
１２ ＡＣ−ＤＣコンバータ電源回路
１３ ＤＣ−ＤＣコンバータ電源回路
２１ トランス
２２ ＡＣ−ＤＣコンバータ制御回路
１２１ 整流回路
１２２ 力率改善回路
１２３ ＡＣ−ＤＣコンバータ回路
１２４ ２次回生コンバータ回路
１３１、１３２ ＤＣ−ＤＣコンバータ回路
Ｑ２１、Ｑ２２ ＭＯＳＦＥＴ
Ｒ３１、Ｒ３２、Ｒ４１ 抵抗
Ｄ３１ ダイオード
Ｄ４１ ツェナーダイオード
【発明の属する技術分野】
本発明は、大画面で、薄型、軽量のディスプレイ装置として知られているプラズマディスプレイ装置に関するものである。
【０００２】
【従来の技術】
近年、プラズマディスプレイ装置は、視認性に優れた表示パネル（薄型表示デバイス）として注目されており、高精細化および大画面化が進められている。
【０００３】
このプラズマディスプレイ装置には、大別して、駆動的にはＡＣ型とＤＣ型があり、放電形式では面放電型と対向放電型の２種類があるが、高精細化、大画面化、消費電力および製造の簡便性から、現状では、ＡＣ型で面放電型のプラズマディスプレイ装置が主流を占めるようになってきている。
【０００４】
このプラズマディスプレイ装置は、プラズマディスプレイパネル（ＰＤＰ）とこのＰＤＰを表示駆動させる駆動回路とこの駆動回路に電源を供給する電源回路とにより構成されている。このプラズマディスプレイ装置の電力負荷は、表示１フィールドを８〜１３のサブフィールドに分割し階調を実現しているため、１フィールド内で大きく電力負荷が変動している。したがって、白表示状態では特に大きな変動が発生している。例えば４２インチ表示画面のＰＤＰでは、１０Ｗ程度から２００Ｗ程度まで大きく変動する。
【０００５】
加えて、ＰＤＰを放電表示させるためには、放電維持電圧Ｖｓｕｓとして、例えば１７０Ｖ、所定の画素を放電させるために必要なデータ電圧Ｖｄａｔａとして、例えば６５Ｖ等の高電圧を必要としている。したがって、放電維持電圧Ｖｓｕｓ給電用にフォワード方式あるいはフライバック方式のＡＣ−ＤＣコンバータ回路を専用に用いて出力電圧のレギュレーションの安定化を図り、また多数の巻線出力のある場合は、フライバック方式のＡＣ−ＤＣコンバータ回路を用い、フィードバック巻線出力以外の出力電圧は電圧レギュレーションが不充分なため、ＤＣ−ＤＣコンバータ回路で電圧を平滑化する方式、あるいは２次回生方式を用いていた（特許文献１参照）。
【０００６】
図５に２次回生方式を用いたプラズマディスプレイ装置の２次回生コンバータ回路を示している。この２次回生コンバータ回路においては、疑似共振動作が可能なデューティＤ＝０．４〜０．５では１次側のパワーＭＯＳＦＥＴであるスイッチング用のＭＯＳＦＥＴＱ６１のソース・ドレイン間電圧ＶDSが高くなるため、特にＡＣ２２０−ＡＣ２４０Ｖ地域の電源回路では、デューティを絞って０．２〜０．４で動作させることによりＭＯＳＦＥＴＱ６１のソース・ドレイン間の電圧ＶDSを低減し、疑似共振条件から外れた条件にて通常使用している。コンデンサＣ６３は疑似共振コンデンサである。すなわち、デューティを小さくするためには、トランスＴ６１の１次−２次間巻線比Ｎｓ／Ｎｐを疑似共振時より大きくとることになる。したがって、ＭＯＳＦＥＴＱ６１のオフ時に、入力ＤＣ電圧に重畳される誘起電圧Ｖｆは、２次側巻線との巻線比Ｎｓ／Ｎｐによって発生するので、２次側出力電圧は一定であり、２次巻線の巻数Ｎｓを大きくすることは誘起電圧Ｖｆを小さくすることができるためである。
【０００７】
加えて、２次回生方式を用いたＡＣ−ＤＣコンバータ回路は、２次回生コンバータ回路のデータ電圧Ｖｄａｔａ巻線出力を２次側回生用パワーＭＯＳＦＥＴであるＭＯＳＦＥＴＱ６２により１次側に回生させるとともに、シャントレギュレータＩＣ６１、フォトカップラＤ６１により電源制御半導体回路ＩＣ６２に電圧をフィードバックし、安定化して出力させていた。ここで、抵抗Ｒ６１は電流制限抵抗、抵抗Ｒ６２、Ｒ６３は電圧検出抵抗である。
【０００８】
この２次回生コンバータ回路の場合、２次側負荷が軽負荷時には２次側の余剰エネルギーを１次側に回生する方式のため、表示１フィールド内の軽負荷時と重負荷時とでデューティの変化はほとんどない。コンデンサＣ６２はノイズ除去用、ダイオードＤ６３は逆耐圧保護用である。ダイオードＤ６２、電解コンデンサＣ６１は、電源制御半導体回路ＩＣ６２の駆動用整流回路を構成しており、外部電源から供給してもよい。
【０００９】
図６に各部の駆動波形の模式図を示す。ＶDS（Ｑ６１）はスイッチングＭＯＳＦＥＴＱ６１のドレイン−ソース間電圧、ＩDS（Ｑ６１）はＱ６１のドレイン−ソース間電流、ＶGS（Ｑ６１）はＱ６１のゲート−ソース間電圧、ＶDS（Ｑ６２）は２次側回生用のＭＯＳＦＥＴＱ６２のドレイン−ソース間電圧、ＩDS（Ｑ６２）はＱ６２のドレイン−ソース間電流、ＶGS（Ｑ６２）はＱ６２のゲート−ソース間電圧である。
【００１０】
図６（ａ）はデータ電圧Ｖｄａｔａ軽負荷時の各部波形である。１次側スイッチング用ＭＯＳＦＥＴＱ６１のＩDS（Ｑ６１）は、スイッチングの始めにＱ６１のボディダイオードを通ってソース→ドレイン方向に電流が流れた後、電源制御半導体回路ＩＣ６２のゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）が出力され、Ｑ６１はオンする。連続して、Ｑ６１のドレイン→ソース方向に電流が流れ、トランスＴ６１の１次側メイン巻線（１−２番ピン間巻線）にエネルギーを蓄積する。
【００１１】
ゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）のオフとともに、トランスＴ６１（１−２番ピン間巻線）に蓄積されたエネルギーは、２次側巻線、例えば（５−６番ピン間巻線）を通じて２次側に供給され、例えばデータ電圧Ｖｄａｔａ電流を示すＩDS（Ｑ６２）が流れ（Ｑ６２のボディダイオードを流れる成分）、電流値は直線的に低下していき、続いて極性を逆転してＱ６２のドレイン→ソース方向に電流が流れ、２次側巻線に余剰のエネルギーを蓄積する。この期間のＱ６２のゲート電圧ＶGS（Ｑ６２）は“Ｈ”オンである。ゲート電圧ＶGS（Ｑ６２）の“Ｌ”オフとともに、２次側電流であるＩDS（Ｑ６２）は流れなくなり、前述のように１次側のメイン巻線（１−２番ピン間巻線）に電流が流れ始め、ＭＯＳＦＥＴＱ６１のＩDS（Ｑ６１）はボディダイオードを通ってソース→ドレイン方向に電流が流れ、２次側のエネルギーを１次側に回生している。
【００１２】
図６（ｂ）はデータ電圧Ｖｄａｔａ重負荷時の各部波形である。ＭＯＳＦＥＴＱ６１は電源制御半導体回路ＩＣ６２のゲート駆動電圧Ｖｏｕｔ（Ｑ６１）の出力により、スイッチングを開始すると、疑似共振コンデンサＣ６３のパルス状の放電電流がＩDS（Ｑ６１）に流れた後、直線的に電流値を増加させ、１次側のメイン巻線（１−２番ピン間巻線）にエネルギーを蓄積する。ゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）のオフとともに、１次側のエネルギーは２次側巻線、例えば（５−６番ピン間巻線）を通じて２次側に供給され、例えばデータ電圧Ｖｄａｔａ電流を示すＩDS（Ｑ６２）が流れ（Ｑ６２のボディダイオードを流れる成分）、電流値は直線的に低下していく。
【００１３】
重負荷時においては、ゲート電圧ＶGS（Ｑ６２）は、ＩDS（Ｑ６２）電流の極性が正になる時点で、“Ｌ”オフとしているので、電流ＩDS（Ｑ６２）が停止する。したがって、トランスＴ６１の３番ピン電圧の極性は正→負に変化し、電源制御半導体回路ＩＣ６２のトランスリセット端子ＴＤＬに電圧極性変化を供給する。この極性変化により、電源制御半導体回路ＩＣ６２はゲート駆動電圧Ｖｏｕｔ（Ｑ６１）を出力し、スイッチングを再開するものである。この動作は通常のフライバック方式と同一である。
【００１４】
【特許文献１】
特開２００２−３５１３７９号公報
【００１５】
【発明が解決しようとする課題】
しかし、ＭＯＳＦＥＴＱ６１のターンオンタイミングと１次側補助巻線（Ｔ６１の３−４番ピン巻線）のリセットタイミング（正極性→負極性）とのタイミングが異なるため、特にデューティＤを０．４以下にした場合、ノイズによるスイッチング動作の安定度に欠けるという課題を有していた。
【００１６】
具体的には、ＭＯＳＦＥＴのゲート電圧のオン時間Ｔｏｎが不足、あるいはオフ時間Ｔｏｆｆ時間が最小Ｔｏｆｆ時間より短いという誤動作が発生し、トランスの唸り音を発生させるという課題を有していた。
【００１７】
この点について、詳しく説明すると、図７はスイッチング誤動作時の各部波形である。１次側のＭＯＳＦＥＴＱ６１のＩDS（Ｑ６１）は、スイッチングの始めにＱ６１のボディダイオードを通ってソース→ドレイン方向に電流が流れた後、電源制御半導体回路ＩＣ６２のゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）が通常出力されるものが、誤動作のため出力されない。Ｑ６１はオフ状態であるため、ＶDS（Ｑ６１）には高圧が印加された後、ゲート駆動電圧Ｖｏｕｔ（Ｑ６１）→ＶGS（Ｑ６１）が印加され、Ｑ６１はオンされる。この間、２次側のＱ６２はオン状態になっているので、ＭＯＳＦＥＴＱ６２の立下り期間ｔｄが十分取れない状態で再度ＭＯＳＦＥＴＱ６１がオンする。
【００１８】
したがって、ＭＯＳＦＥＴＱ６２の立下り期間ｔｄにおいて１次側−２次側に導通電流がパルス状に流れる現象が発生する。
【００１９】
以上の誤動作により、トランスの唸り音を発生させるという課題を有していた。
【００２０】
また、この現象を防止するためには、トランスリセット端子ＴＤＬへの入力抵抗Ｒ６５の抵抗値を大きく、例えば８．２ｋΩを１８ｋΩにすれば回避できるが、逆に応答性を低下させるため、ＭＯＳＦＥＴのターンオフ時に発生するサージ電圧が増加するという課題を有していた。
【００２１】
本発明はこのような課題を解決し、２次回生コンバータ回路のＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避するとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定させることを目的とするものである。
【００２２】
【課題を解決するための手段】
上記目的を達成するために本発明のプラズマディスプレイ装置は、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とダイオードとの直列回路に抵抗を並列に接続した回路を接続し、かつダイオードのカソード方向側をトランスリセット端子側とするとともに、ダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするものである。
【００２３】
また、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とツェナーダイオードとを直列接続した回路を接続し、かつツェナーダイオードのカソード方向側をトランスリセット端子側とし、ツェナーダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするものである。
【００２４】
【発明の実施の形態】
すなわち、本発明は、２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とダイオードとの直列回路に抵抗を並列に接続した回路を接続し、かつ前記ダイオードのカソード方向側をトランスリセット端子側とするとともに、ダイオードのアノード方向側を１次側補助巻線側とするか、または抵抗とツェナーダイオードとを直列接続した回路を接続し、かつ前記ツェナーダイオードのカソード方向側をトランスリセット端子側とし、ツェナーダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするものである。
【００２５】
この構成により、トランスのリセットを検出する１次側補助巻線の電圧の絶対値は正極性時と負極性時とで異なっているにも係らず、入力抵抗の抵抗値を異ならせる、すなわち正極性時の抵抗値を小さく、負極性時の抵抗値を大きくすることにより、電源制御半導体回路のトランスリセット端子への入出力電流が大きな差が生じないようしているので、電源制御半導体回路のトランスリセット端子の推奨動作条件に設定することが可能であり、スイッチングのデューティＤがＤ≦０．４と小さいために、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても、電源制御半導体回路のトランスリセット端子からの出力電流は推奨条件を満足させることができ、ノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、ＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避するとともに、トランスの唸り音の発生を防止でき、スイッチング動作を安定化できるという作用を有する。
【００２６】
以下、本発明の一実施の形態によるプラズマディスプレイ装置について、図１〜図４を用いて説明する。
【００２７】
（実施の形態１）
図１は本発明の実施の形態１によるプラズマディスプレイ装置における回路構成を示している。図１に示すように、プラズマディスプレイ装置１は、主としてＰＤＰ２、このＰＤＰ２の表示電極に所定の波形の電圧を供給するＰＤＰ駆動回路３、映像音声入力回路４から入力される映像信号に基づきＰＤＰ駆動回路３から所定の波形の電圧を発生させて映像表示を行う映像処理回路５、映像音声入力回路４から入力される音声を処理する音声処理回路６、この音声処理回路６から音声信号が入力されるスピーカ７、およびこれらの回路の動作を制御するためのマイクロコンピュータ（マイコン）８を有している。
【００２８】
そして、このプラズマディスプレイ装置は、商用ＡＣ電源９に接続され、この商用ＡＣ電源９からの電力はノイズフィルタ１０を介して、マイコン８に初期動作時の電源を供給するスタンバイ電源回路１１、および前記各回路に電源を供給するＡＣ−ＤＣコンバータ電源回路１２、ＤＣ−ＤＣコンバータ電源回路１３に供給されるように構成されている。また、ＡＣ−ＤＣコンバータ電源回路１２は、商用ＡＣ電源９からのＡＣ電源を整流する整流回路１２１、力率改善回路１２２、複数のＡＣ−ＤＣコンバータ、例えばＡＣ−ＤＣコンバータ回路１２３、２次回生コンバータ回路１２４の２個のコンバータにより構成されており、そして各々の巻線電源出力は、ＤＣ−ＤＣコンバータ電源回路１３のＤＣ−ＤＣコンバータ回路１３１、１３２で電圧をダウンコンバートして、必要な複数の電源電圧を給電するように構成している。
【００２９】
２次回生コンバータ回路１２４の構成を図２に示す。２次回生コンバータ回路１２４には、力率改善回路１２２の電圧出力、例えばＤＣ３９０Ｖが給電され、所定の画素を放電させるために必要なデータ電圧Ｖｄａｔａとして、例えば６５Ｖを出力し、またダウンコンバータ電源回路を構成するＤＣ−ＤＣコンバータ回路１３１に、例えば１７Ｖを出力するとともに、図示していないがＤＣ−ＤＣコンバータ回路１３２に所定の電圧Ｖｏｓｉｇ、例えば１３Ｖを出力する。そして、ＤＣ−ＤＣコンバータ回路１３１は、プラズマディスプレイの駆動用電圧Ｖｄｒｖ、例えば１５Ｖに変換し、プラズマディスプレイ装置を駆動する。また、音声処理用電源Ｖ＋ｓ、Ｖ−ｓ、例えば１２Ｖ、−１２Ｖは、巻線出力を直接出力している。
【００３０】
２次回生コンバータ回路１２４の主な構成は、トランス２１、ＡＣ−ＤＣコンバータ制御回路２２、２次回生駆動回路２３、パワーＭＯＳＦＥＴ（ＭＯＳ型電界効果トランジスタ）であるスイッチング用のＭＯＳＦＥＴＱ２１、回生用のＭＯＳＦＥＴＱ２２からなる。トランス２１の１次巻線（１−２ピン間）は、ＭＯＳＦＥＴＱ２１により、電流をオン／オフされ、２次側巻線および１次側補助巻線（３−４ピン間）にエネルギーを伝達する。１次側補助巻線（３−４ピン間）出力は、後述するＡＣ−ＤＣコンバータ制御回路２２の電源制御半導体回路のトランスリセット端子にトランスリセット電圧信号として、ＡＣ−ＤＣコンバータ制御回路２２に供給され、電源制御半導体回路は、トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴ２１をスイッチングする信号を出力する。２次側巻線出力は、それぞれＭＯＳＦＥＴＱ２２およびボディダイオード、ダイオードＤ２３、Ｄ２４、Ｄ２５、Ｄ２６、コンデンサＣ２２、Ｃ２３、Ｃ２４、Ｃ２５にて整流され、電源出力として後段の回路に給電する。そして、スイッチング周波数を、例えば８０ｋＨｚとしてスイッチング動作させ、出力負荷が大きく且つ負荷変動の大きいデータ電圧Ｖｄａｔａを安定化電圧として出力している。データ電圧Ｖｄａｔａ用巻線（５−６ピン間）の６ピンは、ＭＯＳＦＥＴＱ２２のドレインに接続され、ＭＯＳＦＥＴＱ２２のソースは接地されている。さらに、データ電圧Ｖｄａｔａの安定化をかけるために、抵抗Ｒ２１、Ｒ２２、Ｒ２３、シャントレギュレータＩＣ２１、フォトカップラＤ２１にて、電圧検出を行うとともに、１次側へフィードバックをかけている。ここで、抵抗Ｒ２１は電流制限抵抗、抵抗Ｒ２２、Ｒ２３は電圧検出抵抗である。抵抗Ｒ２４は過電流検出抵抗である。Ｃ２７は疑似共振用コンデンサである。
【００３１】
２次回生コンバータ回路１２４の要部回路構成を図３に示す。同図において、２１、２２、Ｃ２７、ＩＣ２１、Ｄ２１、Ｑ２１、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４は図２と同一である。
【００３２】
この図３の回路においては、２次回生コンバータ回路１２４のデータ電圧Ｖｄａｔａ出力をＭＯＳＦＥＴＱ２２により１次側に回生させるとともに、シャントレギュレータＩＣ２１、フォトカップラＤ２１により電源制御半導体回路ＩＣ３１に電圧フィードバックし、安定化して出力させるように構成している。なお、２次回生コンバータ回路１２４の場合、２次側負荷が軽負荷時には２次側の余剰エネルギーを１次側に回生する方式のため、表示１フィールド内の軽負荷時と重負荷時とでデューティの変化はほとんどない。
【００３３】
コンデンサＣ３２はノイズ除去用で、ショットキーダイオードからなるダイオードＤ３３は逆耐圧保護用である。ダイオードＤ３２、電解コンデンサＣ３１は、電源制御半導体回路ＩＣ３１の駆動用整流電源回路を構成しており、外部電源から供給してもよい。
【００３４】
また、電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬには、例えば２７ｋΩの抵抗Ｒ３１と、例えば１３ｋΩの抵抗Ｒ３２およびダイオードＤ３１からなる直列回路とを並列接続した入出力抵抗回路が接続されている。すなわち、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば＋２０Ｖの正極性の場合は、抵抗Ｒ３１と抵抗Ｒ３２とがダイオードＤ３１を通じて電流がトランスリセット端子ＴＤＬに流入するので、並列抵抗値として８．８ｋΩとなり、トランスリセット端子はおよそ＋２Ｖであるため、およそ２．０ｍＡのシンク電流が流れる。一方、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば−６０Ｖの負極性の場合は、抵抗Ｒ３１を通じて電流がトランスリセット端子ＴＤＬに流出するので、抵抗値として２７ｋΩとなり、トランスリセット端子はダイオードＤ３３により、およそ−０．５Ｖに電圧クランプされるので、およそ２．２ｍＡのソース電流が流れる。
【００３５】
したがって、前記１次側補助巻線の出力が正極性時と負極性時とにおいて、前記電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬへの電流を制限する入力抵抗の抵抗値を異ならせるように構成したことにより、トランスリセット端子ＴＤＬへの流入電流は、正極性時あるいは負極性時においても絶対値はおよそ同じ程度となり、スイッチングにおけるデューティＤがＤ≦０．４の場合でも、デューティ０．４以上の場合と同一の条件でスイッチング動作が可能となる。このため、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても、電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬからの出力電流は推奨条件を満足するものであり、ノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、正極性側の抵抗値も大きくする必要がなく、推奨動作条件に設定することが可能なため、応答性の低下を回避でき、パワーＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避できるとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定化できる。
【００３６】
このように本実施の形態においては、トランスのリセットを検出する補助巻線電圧の正極性時の入力抵抗値は、前記両方の抵抗の並列抵抗値となり、一方負極性時の抵抗値は、ダイオードが接続される一方の抵抗単独の抵抗値となるので、トランスのリセットを検出する補助巻線電圧の絶対値は正極性時と負極性時とで異なっているにも係らず、電源制御半導体回路のトランスリセット端子への入出力電流が大きな差をもつことがないため、電源制御半導体回路のトランスリセット端子の推奨動作条件に設定でき、またノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、正極性側の抵抗値も大きくする必要がなく最適動作条件に設定することが可能なため、応答性の低下を回避でき、ＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避できるとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定化できるという作用を有する。
【００３７】
（実施の形態２）
図４に本発明の実施の形態２によるプラズマディスプレイ装置における２次回生コンバータ回路１２４の要部回路構成を示す。同図において、２１、２２、Ｃ２７、ＩＣ２１、Ｄ２１、Ｑ２１、Ｒ２１、Ｒ２２、Ｒ２３、Ｒ２４、Ｃ３１、Ｃ３２、Ｄ３３は図３と同一である。
【００３８】
この図４の回路においては、２次回生コンバータ回路１２４のデータ電圧Ｖｄａｔａ出力をＭＯＳＦＥＴＱ２２により１次側に回生させるとともに、シャントレギュレータＩＣ２１、フォトカップラＤ２１により電源制御半導体回路ＩＣ３１に電圧フィードバックし、安定化して出力させるように構成している。なお、２次回生コンバータ回路１２４の場合、２次側負荷が軽負荷時には２次側の余剰エネルギーを１次側に回生する方式のため、表示１フィールド内の軽負荷時と重負荷時とでデューティの変化はほとんどない。
【００３９】
また、電源制御半導体回路ＩＣ３１のトランスリセット端子には、例えば８．２ｋΩの抵抗Ｒ４１と、例えばツェナー電圧４０ＶのツェナーダイオードＤ４１とを直列接続した入出力抵抗回路が接続されている。すなわち、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば＋２０Ｖの正極性の場合は、抵抗Ｒ４１とダイオードＤ４１を通じて電流がトランスリセット端子に流入するので、抵抗値としておよそ８．２ｋΩとなり、トランスリセット端子はおよそ＋２Ｖであるため、およそ２．１ｍＡのシンク電流が流れる。一方、トランス２１の１次側補助巻線（３−４ピン間）出力の３ピン出力が、例えば−６０Ｖの負極性の場合は、抵抗Ｒ４１を通じて電流が流れるが、ツェナーダイオードＤ４１のツェナー電圧４０Ｖが発生するため、またトランスリセット端子はダイオードＤ３３により、およそ−０．５Ｖに電圧クランプされるので、およそ２．４ｍＡのソース電流が流れる。
【００４０】
したがって、この実施の形態２の場合も、前記１次側補助巻線の出力が正極性時と負極性時とにおいて、前記電源制御半導体回路ＩＣ３１のトランスリセット端子ＴＤＬへの電流を制限する入力抵抗の抵抗値を異ならせるように構成したことにより、トランスリセット端子ＴＤＬへの流入電流は、正極性時あるいは負極性時においても絶対値はおよそ同じ程度となり、デューティ０．４以上の場合と同一の条件でスイッチング動作が可能となる。このため、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても、電源制御半導体回路のトランスリセット端子からの出力電流は推奨条件を満足するものであり、ノイズにより出力電流が増加しても誤動作を生じない動作領域に確保でき、正極性側の抵抗値も大きくする必要がなく、推奨動作条件に設定することが可能なため、応答性の低下を回避でき、パワーＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避できるとともに、トランスの唸り音の発生を防止し、スイッチング動作を安定化できる。
【００４１】
このように本実施の形態においては、トランスのリセットを検出する補助巻線電圧の正極性時の入力抵抗値は抵抗の抵抗値となり、一方負極性時の抵抗値はツェナー電圧と抵抗とで合成される抵抗値となるので、トランスのリセットを検出する補助巻線電圧の絶対値は正極性時と負極性時とで異なっているにも係らず、電源制御半導体回路のトランスリセット端子への入出力電流が大きな差をもつことがないため、電源制御半導体回路のトランスリセット端子の推奨動作条件に設定でき、上記と同様な作用効果が得られる。
【００４２】
なお、以上の説明では、直列接続される抵抗とダイオードとの回路位置として、抵抗がトランス側にくる例で説明したが、トランスリセット端子側であっても同一の作用を得ることができ、上記実施の形態に限定されるものではない。
【００４３】
【発明の効果】
以上の説明から明らかなように本発明にかかるプラズマディスプレイ装置によれば、電源制御半導体回路のトランスリセット端子の入力抵抗を正極性時と負極性時とで異ならせているので、スイッチングのデューティＤが小さいために、負極性時の印加電圧の絶対値が正極性時の印加電圧の２〜３倍と大きくなっても電源制御半導体回路のトランスリセット端子からの出力電流は推奨条件を満足させることができるものであり、２次回生ＡＣ−ＤＣコンバータ回路のパワーＭＯＳＦＥＴのターンオフ時に発生するサージ電圧の増加を回避することができるとともに、トランスの唸り音の発生を防止し、スイッチング動作の安定したプラズマディスプレイ装置を提供できるという効果が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１によるプラズマディスプレイ装置の回路ブロック図
【図２】 図１の２次回生コンバータ回路の要部構成を示す回路図
【図３】 図２の２次回生コンバータ回路の要部構成を示す回路図
【図４】 本発明の実施の形態２による２次回生コンバータ回路の要部構成を示す回路図
【図５】 従来のプラズマディスプレイ装置の２次回生コンバータ回路の要部構成を示す回路図
【図６】 ２次回生コンバータ回路各部の駆動波形を示す波形図
【図７】 ２次回生コンバータ回路各部の異常動作時の駆動波形を示す波形図
【符号の説明】
１ プラズマディスプレイ装置
２ ＰＤＰ
１２ ＡＣ−ＤＣコンバータ電源回路
１３ ＤＣ−ＤＣコンバータ電源回路
２１ トランス
２２ ＡＣ−ＤＣコンバータ制御回路
１２１ 整流回路
１２２ 力率改善回路
１２３ ＡＣ−ＤＣコンバータ回路
１２４ ２次回生コンバータ回路
１３１、１３２ ＤＣ−ＤＣコンバータ回路
Ｑ２１、Ｑ２２ ＭＯＳＦＥＴ
Ｒ３１、Ｒ３２、Ｒ４１ 抵抗
Ｄ３１ ダイオード
Ｄ４１ ツェナーダイオード
Claims (2)
- ２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とダイオードとの直列回路に抵抗を並列に接続した回路を接続し、かつダイオードのカソード方向側をトランスリセット端子側とするとともに、ダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするプラズマディスプレイ装置。
- ２次側のエネルギーを１次側に回生させることで出力電源電圧を安定化させるフライバック方式の２次回生コンバータ回路を具備したプラズマディスプレイ装置において、前記２次回生コンバータ回路は、スイッチングにおけるデューティＤがＤ≦０．４であり、かつ１次巻線に流れる電流をスイッチング用のＭＯＳＦＥＴによりオン／オフすることにより２次側巻線および１次側補助巻線にエネルギーを伝達するトランスと、前記トランスの１次側補助巻線の出力が供給されるトランスリセット端子を有しかつ前記トランスリセット端子に供給される電圧極性変化により前記スイッチング用のＭＯＳＦＥＴをスイッチングする信号を出力する電源制御半導体回路を備えたＡＣ−ＤＣコンバータ制御回路とを有し、かつ前記トランスの１次側補助巻線は、スイッチングにおけるデューティＤがＤ≦０．４の場合において、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい電圧を出力するものであり、さらに前記ＡＣ−ＤＣコンバータ制御回路は、前記電源制御半導体回路のトランスリセット端子と前記トランスの１次側補助巻線との間に、抵抗とツェナーダイオードとを直列接続した回路を接続し、かつツェナーダイオードのカソード方向側をトランスリセット端子側とし、ツェナーダイオードのアノード方向側を１次側補助巻線側とすることにより、前記１次側補助巻線の出力が、負極性時の電圧の絶対値が正極性時の電圧の絶対値より大きい場合において、前記電源制御半導体回路のトランスリセット端子への電流を制限する入力抵抗の抵抗値を異ならせるように構成したことを特徴とするプラズマディスプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005695A JP4461682B2 (ja) | 2003-01-14 | 2003-01-14 | プラズマディスプレイ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003005695A JP4461682B2 (ja) | 2003-01-14 | 2003-01-14 | プラズマディスプレイ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004219636A JP2004219636A (ja) | 2004-08-05 |
| JP4461682B2 true JP4461682B2 (ja) | 2010-05-12 |
Family
ID=32896293
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003005695A Expired - Fee Related JP4461682B2 (ja) | 2003-01-14 | 2003-01-14 | プラズマディスプレイ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4461682B2 (ja) |
-
2003
- 2003-01-14 JP JP2003005695A patent/JP4461682B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004219636A (ja) | 2004-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5848898B2 (ja) | 負荷駆動回路ならびにそれを用いた発光装置およびディスプレイ装置 | |
| US7638954B2 (en) | Light emitting diode drive apparatus | |
| JP5513829B2 (ja) | 電流駆動回路 | |
| US8599333B2 (en) | Circuit and method for driving LED string for backlight, and backlight and display device using the circuit | |
| KR101850153B1 (ko) | Ｄｃ/ｄｃ 컨버터와 그것을 이용한 전원 장치 및 전자 기기 | |
| JP2009044081A (ja) | 駆動装置 | |
| JP7081363B2 (ja) | 点灯装置、照明器具 | |
| KR20100023770A (ko) | 적어도 하나의 반도체 광원을 동작시키기 위한 회로 어레인지먼트 | |
| US20160128148A1 (en) | Switching converter with light source dimming function | |
| US9101025B2 (en) | Systems and methods for driving light emitting diodes | |
| KR101812703B1 (ko) | 과전압 반복 방지 회로 및 그 방법, 그리고 이를 이용한 역률 보상 회로 | |
| JP2009509298A (ja) | ランプ駆動回路 | |
| US9998013B2 (en) | MOSFET driver with reduced power consumption | |
| US9089023B2 (en) | Driving circuit of light emitting element, and light emitting device and electronic apparatus including the light emitting element | |
| JP2011223840A (ja) | 電解コンデンサレス・スイッチング電源回路及び電源装置 | |
| JP4461682B2 (ja) | プラズマディスプレイ装置 | |
| CN100546157C (zh) | 开关控制电路 | |
| JP6171754B2 (ja) | Ｌｅｄ点灯装置及びｌｅｄ照明装置 | |
| JP2015150910A (ja) | 車両用ランプ駆動装置及び車両用ランプ駆動方法 | |
| JP6282147B2 (ja) | Ｌｅｄ電源装置及びｌｅｄ照明装置 | |
| JP5154531B2 (ja) | Ｌｅｄ駆動装置 | |
| JP2016063603A (ja) | 電源装置および照明装置 | |
| JP2014155300A (ja) | 半導体照明用電源制御回路、半導体集積回路、および、半導体照明用電源 | |
| US12362674B2 (en) | Control circuit and switching power source | |
| KR20180064932A (ko) | 리플 억제용 엘이디 구동 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051021 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051114 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090623 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20090805 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091117 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20091119 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20100126 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20100208 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20140226 |
|
| LAPS | Cancellation because of no payment of annual fees |