JP4462755B2 - Wafer support substrate - Google Patents
Wafer support substrate Download PDFInfo
- Publication number
- JP4462755B2 JP4462755B2 JP2000382169A JP2000382169A JP4462755B2 JP 4462755 B2 JP4462755 B2 JP 4462755B2 JP 2000382169 A JP2000382169 A JP 2000382169A JP 2000382169 A JP2000382169 A JP 2000382169A JP 4462755 B2 JP4462755 B2 JP 4462755B2
- Authority
- JP
- Japan
- Prior art keywords
- support substrate
- sapphire
- wafer
- main surface
- axis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は半導体デバイスの製造工程において、ウエハー裏面加工に用いる支持基板に関する。
【0002】
【従来の技術】
半導体デバイスの製造工程では以下のような工程が行われている。
【0003】
まず、図5(a)に示すようなデバイス回路を形成したガリウム砒素、ガリウムリン等の化合物単結晶やシリコン等の単結晶からなるウエハー2の回路形成面2aをロジン系ワックス或いはポリィミド系の感光液レジストなどの接着液3を用いて、ヒーター等4上で支持基板1に接着することにより図5(b)の接合体を得る。その後、図5(c)のように接着されたウエハー2の裏面2bを研削機または研磨機の定盤5に取り付けられた研削砥石または6により研削または研磨加工を行い、厚みが30〜200μmとなるように薄肉化する。
【0004】
次に図5(d)に示すように薄肉化したウエハー2にサファイア支持基板1の下部より可視光7を照射してウエハー2の回路形成面2aのパターンをモニターし、導通口2cとなる部分をマスクアライニング(位置合わせ)して、所定の位置にウエハーを収める。このウエハー2の裏面2bにレジストを塗布して導通口2cとなる部分のレジストをエッチングする。その後、薬品を用いたウェットエッチングやプラズマ等でウエハー2に導通口2cを形成し、金蒸着或いは金メッキの導通材を施してデバイス回路とワイヤーボンディングを行い導通をとる。
【0005】
最後に図5(e)に示すように、ヒーター等4で加熱されたプレート上に上記加工を施したウエハー2を接着したサファイア支持基板1を置き、ワックス或いはレジストなどの接着剤3を溶解させてウエハー2を剥離する。この場合、剥離方法は上記の他、図5(f)に示すようなアルカリ、有機溶剤等の溶液8を支持基板1に施した丸または角形状の貫通穴1aから流しワックス或いはレジストなどの接着剤3を溶融させてウエハー2を剥離することもできる。
【0006】
その後、図5(g)のようにチップ9に分割されてデバイスとなる。
【0007】
これに用いられる支持基板1としては図5(d)の工程は可視光7を透過させるために石英もしくはサファイアが使われていた(特開平10―270537号公報参照)。
【0008】
【発明が解決しようとする課題】
しかしながら従来のガラス系材料からなる石英を支持基板1として用いると機械的に硬度が低く強度的に弱いため、取り扱いにおいて支持基板1自体が割れやすく、また加工時に支持基板1がたわむためウエハー2の高精度化が困難で、加工圧力がかけられず加工効率も悪い物であった。また、熱伝導性が低いため接着時の不均一な過熱状態での貼り付けによる加工精度が悪化したり、ウエハー2との熱膨張係数が大きく異なるため接着、剥離時のウエハー2に割れが発生しやすかった。さらに耐薬品性も非常に悪いことから、ウエハー2の剥離時に使用する溶液8に支持基板1が大きなダメージを受けコストを必要とした。
【0009】
そこで、石英やガラスではなく支持基板1をサファイアにすることで機械的に強く、熱伝導性がよくなる。また、耐薬品性に優れているので支持基板1の再利用ができコスト削減にもなる。よって支持基板1はサファイアを使用する方が好ましい。
【0010】
しかし、サファイア製の支持基板1を用いた場合、図5(d)のようにウエハー2の裏面2bに導通口2cを加工する際のアライニングでモニターリングする時に問題がある。即ちウエハー2の回路形成面2aのパターンを可視光7を照射してモニターする時、可視光7がサファイアを透過する。そのときに可視光7がサファイア内で屈折するが、サファイアは2種類の屈折率を持っているため(以下で複屈折と言う)、可視光7が2つの方向に分かれてしまう。つまり、真にモニターしようとしているパターンとはずれた位置をモニターしてしまうことになり、導通口2cが求められた位置とは異なった位置に形成されてしまうという不都合がある。
【0011】
【課題を解決するための手段】
そこで本発明は、半導体製造工程において化合物半導体ウエハーの裏面加工の際にウエハーを支持する基板において、サファイアからなり、その主面がR面±2°以内であり、かつ主面内にC軸投影方向±2°以内の位置に表示部を有することを特徴とする。
【0012】
また、本発明は上記主面がR面±2°以内であり、その主面内にC軸投影方向±2°以内とA軸方向±2°以内を示す表示部を有することを特徴としている。
【0013】
さらに、本発明は半導体製造工程における化合物半導体ウエハーの裏面加工の際にウエハーを支持する基板において、サファイアからなりその主面がA面またはC面±5°以内であることを特徴とする。
【0014】
【発明の実施の形態】
以下に本発明の実施形態を示す。
【0015】
図1(a)に本発明の支持基板1を示す。支持基板1の主面1dはR面であり、半導体製造工程においてアルカリ、有機溶剤等を流し込むための多数の貫通穴1aを有し、C軸投影方向を示す表示部1bを備えている。
【0016】
次に他の実施形態を説明する。図1(b)は図1(a)の支持基板1に加えて、A軸方向を示す表示部1cを有しており、これらの表示部1b、1cの形状は異なるものとし識別できるようにしておく。
【0017】
さらに他の実施形態を示す。図2は支持基板1の主面1dをA面もしくはC面としたものであり、図1の実施形態と同様に多数の貫通穴1aを有している。
【0018】
本発明のサファイア支持基板1を保持板として図5に示す化合物半導体の裏面研磨工程に用いると、サファイアの特性を表1に示すようにサファイア支持基板1はヤング率や圧縮強度といった機械的強度に優れていることから裏面研磨時の加工圧を高くすることができるため、裏面研磨終了時の裏面2bの加工精度を向上する事ができる。
【0019】
また、裏面研磨時の加工熱および、接着時、剥離時のヒーター4からの熱によりサファイア支持基板1および化合物半導体が高温になる。この時、サファイア支持基板1は化合物半導体(特にガリウム砒素デバイス)との熱膨張係数の差がガラスや石英に比べて小さいことで熱を加えたときのサファイア支持基板1とウエハー2との膨張差によるウエハーの割れは大幅に減少する。
【0020】
【表1】
【0021】
また、サファイアの様な光学的異方体の場合、複屈折が問題となが、本発明の支持基板1を用いれば上述した複屈折による問題を解決することが出来る。以下にその理由を記述する。
【0022】
まず、複屈折について図3を用いて説明する。図3は光の屈折の現象を幾何学的に説明した図である。サファイアの様な光学的異方体では、光の進む速度が方位によって変わらない常光線と方位によって光の進む速度が変わる異常光線を持っている。図3で示す円は光の速さ(以下では光線速度)を示し光線惰円体といい、球形をなす方が常光線、楕円形をなす方が異常光線を示している。また、常光線と異常光線の光線速度が同じになる軸を光軸といい、光軸では複屈折が起きない。また、2つの光線の速度差の最大は光軸と垂直な方向にある。
【0023】
ここでMANなる表面を持ち厚さtの材料にAから光が垂直に入射する場合について考える。Aから入射した光は、球形および楕円形の接線がMANと平行な面になる接点(oおよびe)の方向に光が進むと考えられる。
【0024】
そこで光軸と入射角のなす角をθとすると、常光線と異常光線の分離幅dと結晶厚さtとの関係は次式で表される。
【0025】
d=((n0 2−ne 2)tanθ)/(n0 2tan2θ+ne 2)・t ・・・・(1)
ここでn0、neはそれぞれ常光線と異常光線に対する屈折率である。
【0026】
サファイア製の支持基板1の主面1dがR面であるとすると主面1dに垂直に入射した場合、
θ=57.6°n0=1.768、ne=1.760であるから
d=2.96×10-3tとなる。
【0027】
そこで、サファイアの場合、図4に示すように光軸がC軸で常光線と異常光線の光線速度の差が最大になるのがA軸方向である。
【0028】
主面1dがR面(MAN)である支持基板1に光がAから垂直に入射した場合、上記で説明したように球体と楕円体のR面との接点の方向に光が進行する。したがって、異常光線はある分離幅を持ってC軸投影線上に現れることになる。
【0029】
よって、図1(a)の様に主面1dがR面である場合、C軸投影方向を示す表示部1bを設けることで、複屈折した異常光線がこの表示部1bを設けたC軸投影方向に現れることが分かる。つまり、表示部1bを設けることで次のようなアライニングが行える。可視光7にてモニタリングしたパターンは複屈折しているが、C軸投影方向のみにずれているので、A軸方向のアライニングは複屈折が問題にならず位置合わせが出来る。また、C軸投影方向のアライニングはモニタリングで行うのではなく表示部1bを利用する。つまり、ピン等のジグを表示部1bに接触させて位置合わせさせることにより、支持基板1とピン等との位置関係は一定に保つことが出来る。
【0030】
この時主面1dはR面±2°以内で表示部1bはC軸投影方向±2°以内に制御することが望ましい。このように角度を制御する理由は、上記の角度を超えると分離幅が大きくなり修正する値との差が大きくなってしまい、穴加工の位置が大きくずれて不要な位置に穴加工することになる。よって上記の様な精度で支持基板1を作製することで、修正する値との差を0.5μm以内にする必要がある。
【0031】
しかし、支持基板1の厚みが変われば分離幅も大きくなるため、好ましくは表示部1bがC軸投影方向±1°以内に制御することが好ましい。
【0032】
なお、上記のような表示部1bを基準に位置合わせを行わず、ウエハー2の回路形成面2aのパターンをモニターするだけでマスクアライニングする場合は、図1(b)に示すようにC軸投影方向を示す表示部1bに加えてA軸方向を示す表示部1cを有することが有効である。
【0033】
この場合、表示部1b、1cの形状を異ならして判別が可能のい出来るようにしておく。
【0034】
ここで、図4のC軸の矢印方向を+とすると、AO1の向きに光が入射する場合複屈折した異常光線は−方向に現れる。逆に、AO2の向きに光が入射する場合複屈折した異常光線は+方向に現れる。つまり、C軸投影方向を示す表示部1bのみしかなければ異常光線が+方向か−方向かどちらに現れるか分からない。そこで、C軸投影方向に垂直なA軸方向を示す表示部1cを設ける。そうすれば、例えば表示部1cが向かって右側にある場合は異常光線が+方向に現れるように決めておけば、表示部1cが左側にあれば異常光線は−側に現れる。よって表示部1cを設けることで異常光線の現れる方向がわかりその分離幅(d=2.96×10-3t)もわかる。よってC軸投影方向に分離した異常光線を修正することで正確なモニターリングが出来るようになる。
【0035】
この時も先ほどと同様に、主面1dはR面±2°以内でC軸投影方向を示す表示部1bは±2°以内、A方向を示す表示部1cは±2°以内に制御する必要がある。
【0036】
また、支持基板1の厚さが変われば分離幅も変わるので先ほどと同様、修正する値との差を0.5μm以内にするために、表示部1bはC軸投影方向±1°、表示部1cはA軸方向±1°であるのがより好ましい。
【0037】
以上のことから、正確なマスクアライニングをすることで位置合わせの精度が向上し、ウエハー2の裏面2bに正確な導通口2cの加工することができる。
【0038】
さらに、図2の様に支持基板1の主面1dがC面であれば図4から分かるように、常光線と異常光線の進む方向は同じであり光が透過してもずれることはない。また、支持基板1の表面がA面であれば、図4より分かるように光の進む速度は異なるが分離幅を持つことはないためC面と同様に光の進む方向は同じである。つまり、支持基板1の表面がC面もしくはA面であれば異常光線を考えずにマスクアライニングする事ができる。
【0039】
しかし、支持基板1の主面1dの面方位がC面およびA面から少しでもずれると分離幅を持つことになる。そこで、C面およびA面の面方位が±5°以内で制御すれば分離幅は0.5μm以内に制限する事が出来る。つまり、0.5μm以内の精度で導通口2cを成形すれば化合物半導体の表裏の導通はとれるため問題ない。
【0040】
この場合も、支持基板1の厚さで修正する値との差が大きくなるため、主面1dはA面±3°、またはC面±3°にするのが好ましい。
【0041】
次に支持基板1の主面1dの方位をA,R,C面としたが、サファイア育成、X線での面方位測定などを考えると、このような面方位にすることで作業性の向上がはかれる。また、加工の容易さを考えると好ましくはR面を有するのが望ましい。
【0042】
また、先でも述べたように支持基板1が厚すぎると修正する値との差が大きくなり、逆に、薄すぎると化合物半導体の裏面加工の際の支持基板1の強度が低下するため圧力をかけた加工が行えないことから、支持基板1の厚さは0.5mm〜3.0mmであることが好ましい。
【0043】
さらに、化合物半導体の裏面加工により薄肉化する際の厚み精度をよくするために、主面1dの中心線平均粗さ(Ra)は50Å以下であることが望ましい。
【0044】
これらのサファイア製の支持基板1は次のような工程で作製される。単結晶サファイアはEFG法、チョクラルスキー法、水熱法等で製造できる。得られた単結晶サファイアはダイアモンドホイールで研削する方法やダイアモンド砥粒を供給しながらバンドやワイアーで加工する方法を用いて所望の基板形状にすることができる。この時、X線を用いて面方位の測定を行い、主面1dの方位を所望の値に制御する。その後、X線を用いて軸方位の測定を行い、表示部1b、1cの所望の方位を同定した後、上記研削方法にて表示部1b、1cを設ける。
【0045】
得られたサファイア支持基板1に貫通穴1aを加工する場合はダイアモンド固定砥石を高速回転させて研削液を供給しながら削る方法やタングステンカーバイト等で作製した加工穴同形状のピンを超音波の振動でコランダム系の砥粒を供給しながら削る方法、炭酸ガス、エキシマ、YAG等のレーザでのパルス研削などで加工できる。その後、ダイアモンド砥粒等でのラップ形状や球状コロイダル粒子等のアルカリ媒体を分散させた研磨液を用いた化学研磨加工によりサファイア基板の表面を鏡面にすることができる。これにより得られたサファイア基板を半導体デバイス加工におけるサファイア支持基板1として用いる。
【0046】
【実施例】
以下に本発明の実施例を示す。
【0047】
まず、図1(a)に示す本発明実施例としてサファイア製の支持基板1の主面1dがR面から2°ずれ、C軸投影方向を示す表示部1bはC軸投影方向から2°ずれた方向を示し、厚さが1mmである支持基板1を上記で示した作成法で作製した。この支持基板1に接着液3を全面に塗り化合物半導体ウエハー2を貼り付け、化合物半導体ウエハー2の裏面加工を施した。
【0048】
その後、支持基板1のサファイア側から可視光7を照射して化合物半導体ウエハー2のパターンをモニターリングした。そこで、モニターリングしたパターンの複屈折した分を修正してアライニングし、化合物半導体ウエハー2の裏面2cに導通口を作製した。この時、作製した導通口は位置は実際に作製する位置より0.5μm以内のズレで収めることが出来き、半導体製造工程で使用可能であることが確認でき、半導体製造工程においてモニターリングのズレを解消することが出来た。
【0049】
また、図1(b)に示すように、C軸投影方向+2°とA軸方向+2°を示す表示部1b、1cを有し、主面1dがR面から+2°ずれた支持基板1(厚さ1mm)を作製し先ほどと同様に垂直方向に光を入射させた。その時の常光線と異常光線の分離幅は0.5μm以内であることが確認できた。
【0050】
次に図2に示すように、サファイア製の支持基板1の主面1dがA面から5°ずれて、厚さが1mmである支持基板1と、主面1dがC面から5°ずれて、厚さが1mmである支持基板1を作製し、上記と同様にモニターリングした。これらの支持基板1でも導通口の位置ズレは0.5μm以内に収めることが確認でき、半導体製造工程においてモニターリングのズレを解消することが出来た。
【0051】
【発明の効果】
以上のように本発明によれば、半導体ウエハーの裏面加工の際にウエハーを支持する基板はサファイアからなり、その主面がR面±2°以内であり、かつ主面内にC軸投影方向±2°以内の位置に表示部を有することによって、化合物半導体の裏面加工の精度向上に寄与することができ、半導体デバイスの製造工程において、歩留まり向上させることができる単結晶サファイア支持基板提供することができる。
【0052】
さらには、サファイア支持基板面を指定の方位にすることでサファイア支持基板の製造能力の向上と品質の安定がはかれ、化合物半導体の市場要求にも十分対応する事が出来る。
【図面の簡単な説明】
【図1】 (a)、(b)は本発明のウエハー支持基板を示す図である。
【図2】本発明のウエハー支持基板の他の実施形態を示す図である。
【図3】光学的異方体に光が入射したときの光線速度を幾何学的に示した図である。
【図4】サファイアの各面(A,R,C面)に光が垂直に入射したときの光線速度を幾何学的に示した図である。
【図5】 (a)〜(g)は半導体製造工程を示す図である。
【符号の説明】
1・・支持基板
1a・・貫通穴
1b・・表示部
1c・・表示部
1d・・主面
2・・化合物半導体ウエハー
2a・・回路形成面
2b・・裏面
2c・・導通口
3・・接着液
4・・ヒーター
5・・定盤
6・・研削砥石または研磨布
7・・可視光
8・・溶液
9・・チップ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a support substrate used for wafer back surface processing in a semiconductor device manufacturing process.
[0002]
[Prior art]
In the semiconductor device manufacturing process, the following processes are performed.
[0003]
First, a circuit forming surface 2a of a
[0004]
Next, as shown in FIG. 5 (d), the
[0005]
Finally, as shown in FIG. 5 (e), a
[0006]
Thereafter, it is divided into chips 9 as shown in FIG.
[0007]
As the
[0008]
[Problems to be solved by the invention]
However, when quartz made of a conventional glass-based material is used as the
[0009]
Therefore, using sapphire instead of quartz or glass makes the
[0010]
However, when the
[0011]
[Means for Solving the Problems]
Therefore, the present invention provides a substrate that supports a wafer when processing a back surface of a compound semiconductor wafer in a semiconductor manufacturing process, and is made of sapphire, the main surface of which is within an R plane ± 2 °, and C-axis projection within the main surface. A display portion is provided at a position within ± 2 ° in the direction.
[0012]
Further, the present invention is characterized in that the main surface is within the R plane ± 2 °, and the main surface has a display portion indicating the C axis projection direction within ± 2 ° and the A axis direction within ± 2 °. .
[0013]
Furthermore, the present invention is characterized in that, in the substrate supporting the wafer during the back surface processing of the compound semiconductor wafer in the semiconductor manufacturing process, the main surface is made of sapphire and is within A plane or C plane ± 5 °.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of the present invention will be described below.
[0015]
FIG. 1A shows a
[0016]
Next, another embodiment will be described. FIG. 1 (b) has a display portion 1c indicating the A-axis direction in addition to the
[0017]
Yet another embodiment is shown. In FIG. 2, the main surface 1d of the
[0018]
When the
[0019]
In addition, the
[0020]
[Table 1]
[0021]
Further, in the case of an optical anisotropic body such as sapphire, birefringence becomes a problem, but if the
[0022]
First, birefringence will be described with reference to FIG. FIG. 3 is a diagram for geometrically explaining the phenomenon of light refraction. An optical anisotropic body such as sapphire has an ordinary ray whose speed of light does not change depending on its direction and an extraordinary ray whose speed of light changes depending on its direction. The circle shown in FIG. 3 indicates the speed of light (hereinafter referred to as the speed of light) and is referred to as a light beam ellipsoid. A spherical shape indicates an ordinary ray, and an elliptic shape indicates an extraordinary ray. The axis where the ray speeds of the ordinary ray and the extraordinary ray are the same is called the optical axis, and no birefringence occurs on the optical axis. The maximum speed difference between the two rays is in the direction perpendicular to the optical axis.
[0023]
Consider a case where light from A enters a material having a surface of MAN and a thickness t, perpendicularly. The light incident from A is considered to travel in the direction of the contacts (o and e) where the spherical and elliptical tangent lines are parallel to MAN.
[0024]
Therefore, if the angle between the optical axis and the incident angle is θ, the relationship between the separation width d of the ordinary ray and the extraordinary ray and the crystal thickness t is expressed by the following equation.
[0025]
d = ((n 0 2 -n e 2) tanθ) / (n 0 2 tan 2 θ + n e 2) · t ···· (1)
Here, n 0 and ne are the refractive indices for ordinary and extraordinary rays, respectively.
[0026]
If the main surface 1d of the
Because θ = 57.6 ° n 0 = 1.768 and n e = 1.760
d = 2.96 × 10 −3 t.
[0027]
Therefore, in the case of sapphire, as shown in FIG. 4, the optical axis is the C axis, and the difference between the ray speeds of the ordinary ray and the extraordinary ray is maximized in the A axis direction.
[0028]
When light enters the
[0029]
Therefore, when the main surface 1d is the R surface as shown in FIG. 1A, the
[0030]
At this time, it is desirable to control the main surface 1d within the R plane ± 2 ° and the
[0031]
However, since the separation width increases as the thickness of the
[0032]
In the case where mask alignment is performed only by monitoring the pattern of the circuit forming surface 2a of the
[0033]
In this case, the shapes of the
[0034]
Here, when the arrow direction of the C axis in FIG. 4 is +, when light is incident in the direction of AO 1 , an extraordinary ray birefringent appears in the − direction. Conversely, when light enters in the direction of AO 2 , birefringent extraordinary rays appear in the + direction. That is, if there is only the
[0035]
At this time as well, the main surface 1d must be controlled within ± 2 ° on the R surface, the
[0036]
In addition, since the separation width also changes as the thickness of the
[0037]
From the above, the accuracy of alignment is improved by performing accurate mask alignment, and the accurate conduction port 2c can be processed on the back surface 2b of the
[0038]
Further, if the main surface 1d of the
[0039]
However, if the plane orientation of the main surface 1d of the
[0040]
Also in this case, since the difference from the value to be corrected by the thickness of the
[0041]
Next, the orientation of the main surface 1d of the
[0042]
In addition, as described above, if the
[0043]
Furthermore, the center line average roughness (Ra) of the main surface 1d is desirably 50 mm or less in order to improve the thickness accuracy when the compound semiconductor is thinned by the back surface processing.
[0044]
These
[0045]
When processing the through-
[0046]
【Example】
Examples of the present invention are shown below.
[0047]
First, in the embodiment of the present invention shown in FIG. 1A, the main surface 1d of the
[0048]
Thereafter, visible light 7 was irradiated from the sapphire side of the
[0049]
Further, as shown in FIG. 1B, the support substrate 1 (having
[0050]
Next, as shown in FIG. 2, the main surface 1d of the
[0051]
【The invention's effect】
As described above, according to the present invention, the substrate that supports the wafer when processing the back surface of the semiconductor wafer is made of sapphire, the main surface is within the R plane ± 2 °, and the C-axis projection direction is within the main surface. To provide a single crystal sapphire support substrate that can contribute to improving the accuracy of backside processing of compound semiconductors by having a display portion at a position within ± 2 °, and can improve yield in the manufacturing process of semiconductor devices. Can do.
[0052]
Furthermore, by making the sapphire support substrate surface a specified orientation, the production capability of the sapphire support substrate can be improved and the quality can be stabilized, and it is possible to sufficiently meet the market demand for compound semiconductors.
[Brief description of the drawings]
FIGS. 1A and 1B are views showing a wafer support substrate of the present invention.
FIG. 2 is a view showing another embodiment of the wafer support substrate of the present invention.
FIG. 3 is a diagram geometrically showing the speed of light when light is incident on an optical anisotropic body.
FIG. 4 is a diagram geometrically showing the speed of light when light vertically enters each surface (A, R, C surface) of sapphire.
FIGS. 5A to 5G are diagrams showing a semiconductor manufacturing process.
[Explanation of symbols]
1. Support substrate
1a ・ ・ Through hole
1b ・ ・ Display part
1c ・ ・ Display
1d ・ ・
2a ... Circuit formation surface
2b ... Back side
2c ·· Conduction port 3 ·
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382169A JP4462755B2 (en) | 2000-12-15 | 2000-12-15 | Wafer support substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000382169A JP4462755B2 (en) | 2000-12-15 | 2000-12-15 | Wafer support substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002184845A JP2002184845A (en) | 2002-06-28 |
| JP4462755B2 true JP4462755B2 (en) | 2010-05-12 |
Family
ID=18850044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000382169A Expired - Fee Related JP4462755B2 (en) | 2000-12-15 | 2000-12-15 | Wafer support substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4462755B2 (en) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004079889A (en) * | 2002-08-21 | 2004-03-11 | Disco Abrasive Syst Ltd | Manufacturing method of semiconductor wafer |
| DE10260233B4 (en) | 2002-12-20 | 2016-05-19 | Infineon Technologies Ag | Method of attaching a workpiece to a solid on a workpiece carrier and workpiece carrier |
| JP4630970B2 (en) * | 2003-04-17 | 2011-02-09 | 並木精密宝石株式会社 | Sapphire substrate and manufacturing method thereof |
| JP2005191550A (en) * | 2003-12-01 | 2005-07-14 | Tokyo Ohka Kogyo Co Ltd | Substrate pasting method |
| JP4705450B2 (en) * | 2005-03-11 | 2011-06-22 | 株式会社ディスコ | Wafer holding mechanism |
| JP2008021929A (en) * | 2006-07-14 | 2008-01-31 | Tokyo Ohka Kogyo Co Ltd | Support plate, conveying device, peeling device and peeling method |
| JP2008244132A (en) * | 2007-03-27 | 2008-10-09 | Sanyo Electric Co Ltd | Semiconductor device manufacturing method and semiconductor device |
| JP5042112B2 (en) * | 2008-04-28 | 2012-10-03 | 株式会社アライドマテリアル | Method and apparatus for cutting single crystal sapphire substrate |
| JP5356914B2 (en) * | 2009-05-28 | 2013-12-04 | 株式会社ディスコ | Wafer processing method |
| JP5647335B2 (en) * | 2011-03-29 | 2014-12-24 | パナソニックIpマネジメント株式会社 | Solder transfer substrate, method for manufacturing solder transfer substrate, and solder transfer method |
| US10052848B2 (en) | 2012-03-06 | 2018-08-21 | Apple Inc. | Sapphire laminates |
| US9221289B2 (en) | 2012-07-27 | 2015-12-29 | Apple Inc. | Sapphire window |
| US9232672B2 (en) | 2013-01-10 | 2016-01-05 | Apple Inc. | Ceramic insert control mechanism |
| US9678540B2 (en) | 2013-09-23 | 2017-06-13 | Apple Inc. | Electronic component embedded in ceramic material |
| US9632537B2 (en) | 2013-09-23 | 2017-04-25 | Apple Inc. | Electronic component embedded in ceramic material |
| US9154678B2 (en) | 2013-12-11 | 2015-10-06 | Apple Inc. | Cover glass arrangement for an electronic device |
| US9225056B2 (en) | 2014-02-12 | 2015-12-29 | Apple Inc. | Antenna on sapphire structure |
| JP6487940B2 (en) | 2014-11-27 | 2019-03-20 | 国立研究開発法人産業技術総合研究所 | Semiconductor package and manufacturing method thereof |
| US10406634B2 (en) | 2015-07-01 | 2019-09-10 | Apple Inc. | Enhancing strength in laser cutting of ceramic components |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10185525A (en) * | 1996-12-20 | 1998-07-14 | Kyocera Corp | Magnetic head flying height measurement device |
| JPH10270537A (en) * | 1997-03-25 | 1998-10-09 | Oki Electric Ind Co Ltd | Manufacture of wafer holding board and semiconductor device |
| JP3091183B2 (en) * | 1998-03-27 | 2000-09-25 | 京セラ株式会社 | LCD projector |
-
2000
- 2000-12-15 JP JP2000382169A patent/JP4462755B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002184845A (en) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4462755B2 (en) | Wafer support substrate | |
| JP3400765B2 (en) | Method of manufacturing a semiconductor wafer and use of the method | |
| KR100755999B1 (en) | Thinning method of semiconductor wafer and thin semiconductor wafer | |
| KR100550491B1 (en) | Nitride semiconductor substrate and processing method of nitride semiconductor substrate | |
| CN1312740C (en) | Workpiece holding disc for grinding, workpiece grinding device and grinding method | |
| JPS5958827A (en) | Semiconductor wafer and method and apparatus for manufacturing semiconductor wafer | |
| JP2006222453A (en) | Silicon wafer manufacturing method, silicon wafer, and SOI wafer | |
| JP2004296912A (en) | Wafer support substrate | |
| CN100485879C (en) | Method for producing group III nitride substrate wafer and group III nitride substrate wafer | |
| US6599760B2 (en) | Epitaxial semiconductor wafer manufacturing method | |
| CN101151713A (en) | Bonded wafer manufacturing method, bonded wafer and surface grinding device | |
| CN210633471U (en) | Sapphire substrate cutting piece regeneration processingequipment | |
| JP4224871B2 (en) | Manufacturing method of semiconductor substrate | |
| EP2271958A1 (en) | Method of fabricating microscale optical structures | |
| JP5343400B2 (en) | Manufacturing method of semiconductor wafer | |
| WO2024139560A1 (en) | Silicon carbide stripping film based on laser cracking, and processing method and laser stripping system | |
| JP2005101120A (en) | Compound semiconductor wafer and its cleavage method | |
| JP2604488B2 (en) | Bonded wafer and manufacturing method thereof | |
| JPH09246130A (en) | Semiconductor wafer, method of manufacturing the same, and method of manufacturing semiconductor device using the same | |
| KR101151001B1 (en) | Apparatus and method for processing notch of wafer | |
| JP2002198762A (en) | Single crystal wafer and method for manufacturing the same | |
| CN120307104B (en) | A method for repairing the surface of a SiC single crystal substrate after hydrogen ion implantation | |
| JP2022068747A (en) | Oxide single-crystal wafer, wafer for composite substrate, composite substrate, method for processing oxide single-crystal wafer, method for producing oxide single-crystal wafer, method for producing wafer for composite substrate, and method for producing composite substrate | |
| JP7617359B2 (en) | Crack propagation device and crack propagation method | |
| JP3578238B2 (en) | Silicon wafer processing method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091015 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091218 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100119 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100216 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |