JP4471508B2 - Manufacturing method of optical component mounting substrate - Google Patents
Manufacturing method of optical component mounting substrate Download PDFInfo
- Publication number
- JP4471508B2 JP4471508B2 JP2001024815A JP2001024815A JP4471508B2 JP 4471508 B2 JP4471508 B2 JP 4471508B2 JP 2001024815 A JP2001024815 A JP 2001024815A JP 2001024815 A JP2001024815 A JP 2001024815A JP 4471508 B2 JP4471508 B2 JP 4471508B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- optical
- substrate
- recess
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
- Optical Couplings Of Light Guides (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、基板上に光ファイバを含むファイバスタッブ、光ファイバ、光導波路等の光導波体、及び発光素子や受光素子等の光半導体素子を配置して、これら光部品を精度よく光学的に結合させることが可能な光部品実装用基板及びその製造方法並びに光モジュールに関する。
【0002】
【従来の技術】
近年、光通信システムの大容量化及び多機能化が求められており、それに伴って光送信器や光受信器等の光通信用モジュールの小型化,高集積化,及び低コスト化が要望されている。
【0003】
特に、光通信用モジュールの組み立てコストを削減する目的で、シリコン基板を用いた光部品実装用基板(シリコンプラットフォームともいう)上に、光ファイバや半導体光素子等の光部品を搭載する技術、いわゆる光ハイブリッド実装技術を用いた光モジュールが盛んに開発されている。
【0004】
上記技術によれば、この光部品実装用基板は、光ファイバを配設するためのV溝と、光半導体素子を配設・固定するためのはんだバンプが形成されており、通常、レーザーダイオード等の光半導体素子と光ファイバを光結合させた時、光半導体素子の光軸と光ファイバの光軸が、水平および垂直方向に±1.0μm以下の精度で一直線に整列させなければ損失が大きくなるため、V溝とはんだバンプの相対位置が高精度である必要がある。
【0005】
以下に、上記の光部品実装用基板の従来例について説明する。
まず図7(a)に示すように、シリコン基板51の表面に第1絶縁膜52が形成され、その後に、第1絶縁膜52上に所定の形状の導体層53が形成される。次に、図7(b)に示すように、第1絶縁膜52と導体層53の上部に第2絶縁膜54を形成し、導体層53内の周囲と所定部分が重畳されず、第2絶縁膜54を除去して導体層53を露出させた第1開口部58と、第1開口部58と重畳されず、第1および第2絶縁膜52,54を除去してシリコン基板51を露出させた第2開口部59を形成する。次に、図7(c)に示すように、第1および第2絶縁膜52,54をエッチングマスクに利用して、シリコン基板51を露出させた第2開口部59にV溝を形成する。最後に、図7(d)に示すように、導体層53が露出した第1開口部58の上部にはんだバンプ57を形成する。
【0006】
ここで、第2開口部59は第2絶縁膜54にて形成されており、導体層と絶縁膜のはんだの濡れ性の違いにより、はんだの流れ防止機能(以下はんだダム)として作用する。したがって、V溝形成のための第1開口部58とはんだ位置決め用の第2開口部59とを同時に形成することによって、光半導体素子と光ファイバの光軸を高精度に整列させることが可能となる(特開平8−220385参照)。
【0007】
【発明が解決しようとする課題】
しかしながら、従来の製造方法では、上記の通り薄膜の成膜工程・フォトリソグラフィー工程・エッチング工程を繰り返し行うという非常に複雑なプロセスを必要とする上、導体層形成後に異方性エッチングを行うため、V溝形成時に基板表面と導体層の界面や第1絶縁膜と第2絶縁膜の界面、または第2絶縁膜と導体層の界面にエッチャントが侵入し、膜剥離が生じたり、導体層や絶縁膜の下部にエッチピットが発生したりして、はんだダムの形状が崩れてしまうという問題がある。また、このことにより、はんだが導体層外部へはみ出してしまい、他の部分と接触してショートしたり、光半導体素子の配設位置がずれてしまって光半導体素子と光ファイバ間の光結合効率が低下するという問題があった。また、V溝形成後、ひさしとなって残った耐エッチング膜が工程を経る途中で割れてしまい、ごみとなって基板表面に再付着するという問題があった。
【0008】
また、はんだバンプによる位置決めは、光軸方向とそれに垂直な横方向の位置決めは容易に行えるが、高さ方向の位置決めはバンプ高さに依存し、はんだバンプを溶融・加圧することにより所望の高さからずれてしまい、光軸合わせが確実に行えないという問題があった。
【0009】
上記の方法以外でも、あるいははんだバンプで位置決めを行わずに位置合わせマーカ等を用いて行う場合は、V溝と位置合わせマーカを高い位置精度で作製する必要があるだけでなく、マーカとV溝の位置精度の誤差、マーカとV溝の作製誤差、マーカー認識の誤差、アライメントの誤差等複数の誤差要因が複雑に絡み合うことにより良好な光結合が得られなかったり、光半導体素子実装時のアライメントに時間を要するという問題があった。
【0010】
そこで本発明では、光ファイバと光半導体素子の良好な光結合効率が得られる上に簡便に作製できる、セルフアライメント実装が可能なV溝とはんだダムの自己整合型の光部品実装用基板及びその製造方法並びに光モジュールを提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明の光部品実装用基板の製造方法は、シリコンから成る基板の一主面全面に第1耐エッチング膜を形成する工程と、該第1耐エッチング膜に搭載溝形成用開口部及び凹部形成用開口部を有するフォトレジストパターンを形成する工程と、前記搭載溝形成用開口部及び前記凹部形成用開口部にあたる部分の前記第1耐エッチング膜をドライエッチングにより除去して前記基板表面を露出させると同時に前記基板上に凹部を形成する工程と、該凹部を含む前記基板の一主面全面を第2耐エッチング膜で覆う工程と、前記搭載溝形成用開口部にあたる部分の前記第2耐エッチング膜を除去する工程と、前記搭載溝形成用開口部に露出した前記基板表面をウエットエッチングして搭載溝を形成する工程と、前記第1耐エッチング膜及び前記第2耐エッチング膜を除去する工程と、前記凹部内に光半導体素子用の導体層を形成する工程と、該導体層で覆われた前記凹部内部にはんだ層を形成する工程と、を含むことを特徴とする。
【0019】
【発明の実施の形態】
以下に、本発明に係る実施形態について模式的に図示した図面に基づき詳細に説明する。
【0020】
図1に示すように、本発明による光部品実装用基板S1は、単結晶シリコン等の異方性エッチングが可能な材料からなる基板1上に、光導波体として光ファイバ7(図2を参照)を配設するための断面V字状の光導波体搭載溝2と、光半導体素子である発光素子8(図2を参照)および受光素子9(図2を参照)を配設する位置の所定部位が凹状となった導体層4とを有している。導体層4の凹部3内には光半導体素子を固定するためのはんだ層5が形成されている。また、光ファイバ7の先端を当接させて位置決めするストッパー溝6がダイシングにより形成されている。
【0021】
ここで、基板1と導体層4との絶縁性を得るため、基板1の表面は絶縁性の高い酸化膜13で覆われており、導体層4はその酸化膜13の上に形成されている。導体層内凹部3および光導波体搭載溝2形成後に酸化膜13を形成するため、凹部3の内部も含めた基板全体を絶縁膜13で覆うことができる。
【0022】
また、導体層4の一部に形成される光半導体素子位置決め用開口部3a(不図示)と光導波体搭載用開口部2a(不図示)のパターニングは同一マスクを用いたフォトリソグラフィー技術により行われており、0.5μm以下の非常に高い相対位置精度となっている。
【0023】
光半導体素子の位置決め・固定は、導体層4の一部に作り込まれた凹部3とその内部に形成したはんだ層5によって行われる。凹部3は光導波体搭載溝2に対し非常に高い精度を有すると同時に、この凹部3内ではんだ層5を溶融することにより、凹部3がはんだ流れ出し防止(はんだダム)の役目を果たすので、光導波体搭載溝2と凹部(はんだダム)3をもちいたセルフアライメント実装が可能となる。また、光半導体素子を真上から押圧して固定することにより、光半導体素子の高さは凹部3の上面(基板表面)で決定されるので、確実に位置決め・固定できる。その様子を図3に示す。
【0024】
この凹部3の深さは、任意の深さで作製可能であるが、光半導体素子の位置決め・固定に好適な深さとして0.1〜5.0μm程度が望ましい。その理由は、凹部3の深さが浅すぎるとダムの役目を果たさずに溶融したはんだが流れ出してしまう恐れがあり、また、はんだ層5は通常最大5μm程度で作製されるため、凹部3の深さもそれに応じて5μm程度が最大となる。
【0025】
また、この凹部3の形状は、図1に図示しているように四角形1つのみである必要はなく、光半導体素子の電極形状に対応させて、複数個の四角形をならべたり、十字形やくさび型、円形にすることもできる(図4を参照)。例えば、光半導体素子の底面の一部に欠けがあるような場合、図4(b)、(c)のように、複数個ならべた凹部で位置決めすることにより、欠けによって光半導体素子の位置精度および高さ精度にばらつきが生じるのを防止できる。また、光半導体素子側の電極と合致するように、図4(d),(e),(f)のような形状にすることで、前後左右方向を確実に位置決めできるだけでなく、光半導体素子の接続強度を保つのに十分な大きさの凹部面積を確保できる。
【0026】
以下に、本発明における光部品実装用基板の製造方法の一例について、図5及び図6に基づき説明する。なお、図5(1)〜(7)はそれぞれ光部品実装用基板の作製工程を説明する上面図(平面図)であり、図6A,B(1)〜(7)はそれぞれ図5(1)〜(7)のA−A’線断面図、B−B’線断面図である。
【0027】
本発明では、後記するように、シリコンから成る基板の一主面全面に第1耐エッチング膜を形成する工程と、該第1耐エッチング膜に搭載溝形成用開口部及び凹部形成用開口部を有するフォトレジストパターンを形成する工程と、前記搭載溝形成用開口部及び前記凹部形成用開口部にあたる部分の前記第1耐エッチング膜をドライエッチングにより除去して前記基板表面を露出させると同時に前記基板上に凹部を形成する工程と、該凹部を含む前記基板の一主面全面を第2耐エッチング膜で覆う工程と、前記搭載溝形成用開口部にあたる部分の前記第2耐エッチング膜を除去する工程と、前記搭載溝形成用開口部に露出した前記基板表面をウエットエッチングして搭載溝を形成する工程と、前記第1耐エッチング膜及び前記第2耐エッチング膜を除去する工程と、前記凹部内に光半導体素子用の導体層を形成する工程と、該導体層で覆われた前記凹部内部にはんだ層を形成する工程とを含むことを特徴としている。
【0028】
例えば、図5(1)、図6A,B(1)に示すように、まず、異方性エッチングが可能な主面がミラー指数で(100)面の単結晶シリコンから成る基板1を用意し、熱酸化法、スパッタ法、プラズマCVD法、LP−CVD法等、もしくはそれらを組み合わせた薄膜形成法により、基板1の一主面全面に第1耐エッチング膜(例えばSiNx膜)11を厚さ0.1〜1μmで形成する。
【0029】
その後、光導波体7を搭載するための光導波体搭載用開口部2aパターンと光半導体素子位置決め用開口部3aパターンを含む1枚のフォトマスクを用いて、第1耐エッチング膜2に光導波体7を搭載するための光導波体搭載用開口部2aと光半導体素子位置決め用開口部3aのフォトレジスト14パターンを形成する。
【0030】
次に、図5(2)および図6A,B(2)に示すように、RIE(リアクティブイオンエッチング)やCDE(ケミカルドライエッチング)などにより、光導波体搭載用開口部2aと光半導体素子位置決め用開口部3aの部分にあたる第1耐エッチング膜11を開口させ、第1耐エッチング膜11の厚さ以上にエッチングを行い、基板1に段差を付ける。図6A(2)に示すように、この時の段差の深さから第1耐エッチング膜11の厚さを差し引いたものが最終的に光半導体素子位置決め用の凹部3の段差となる。
【0031】
次いで、図5(3)及び図6A,B(3)に示すように、LP−CVD、プラズマCVD法等により第2耐エッチング膜(例えば、窒化シリコン(Si3N4等のSiNx)膜)12を厚さ0.1〜2μmで形成する。
【0032】
その後、フォトリソグラフィーおよびエッチングにより、上記において形成した光半導体素子位置決め用の凹部3を含む所定領域を第2耐エッチング膜12で覆い、光導波体搭載用開口部2a上の第2耐エッチング膜12を除去する。
【0033】
次いで、図5(4)及び図6A,B(4)に示すように、溶液温度40〜80℃、30〜45重量%のKOH水溶液を用い、基板1の結晶面のエッチングレート差を利用して、エッチングレートの小さい(111)面に等価な{111}面が溝の側面(基板1の表面に対して約55°の傾斜面)にあらわれたV字状の搭載溝2を形成する。なお、凹部3の領域は、上部に第2耐エッチング膜12が存在するためエッチングされない。
【0034】
その後、図5(5)及び図6A,B(5)に示すように、第1耐エッチング膜11および第2耐エッチング膜12をエッチングにより除去した後、光導波体搭載溝2および凹部3の内部を含む基板1全面に熱酸化膜に代表される絶縁膜13を0.5〜2μm形成する。
【0035】
さらに、図5(6)及び図6A,B(6)に示すように、リフトオフ法により導体層4を形成する。この時導体層4は、電極材料であるTi/Pt/Au,Ti/TiN/Pt/Au,Ti/Au,Cr/Ni/Au,またはCr/Au等を、電子ビーム蒸着法やスパッタ法などの薄膜形成法により厚さ0.2〜1μm程度に成膜する。なお、上記電極材料は下層/上層の順で表記している。続いて、導体層4で覆われた凹部3内部にはんだ層5を形成する。
【0036】
最後に図5(7)及び図6A,B(7)に示すように、導体層4と光導波体搭載溝2との間にダイシングにより溝切りを行い、光導波体ストッパー溝6形成した後、同じくダイシングによりチップ切り分けを行い、光部品実装用基板S1が作製される。
【0037】
このように、光部品実装用基板S1に形成された光導波体搭載溝2に、光導波体として例えば光ファイバ7を搭載し、凹部3内部に形成したはんだ層5の上に発光素子8や受光素子9をパッシブアライメントにより実装し、光ファイバ7と光半導体素子8,9との光結合を非常に精度よく行うことが可能となる。これにより高精度なパッシブアライメントが実現された光モジュールM1(図2)を完成させることができる。この場合の精度は、従来の誤差(±0.2〜±1.5μm)に比して殆ど誤差の無い程の正確な位置合わせを実現することができる。
【0038】
なお、フォトレジスト14は光導波体搭載溝2形成前においては例えばスピンコートを行い、搭載溝2形成後においては、例えばスプレーコート法を用いることにより、フォトレジスト14を均一に塗布形成させることができる。また、凹部3形状については、上記例に限定されるものではない。また、光ファイバ7の代わりに基板1の表層に導波路が形成された光導波路等の光導波体を設けてもよく、また、光半導体素子は発光素子8のみ、もしくは受光素子9のみとしてもよい。また、光部品実装用基板S1はシリコン単結晶以外に、GaAs単結晶、水晶、樹脂、セラミックス等でも使用可能であるが、光導波体搭載溝2を異方性エッチングにより位置精度良く形成しやすい点でシリコン単結晶が好ましい。
【0039】
かくして、本発明における光部品実装用基板によれば、光導波体搭載溝の開口部と光半導体素子用凹部の開口部とを同一製造プロセスにて位置ずれなく形成することができ、且つその幅や高さ精度をサブミクロンオーダーで形成することが可能となり、光部品実装用基板を迅速かつ高精度に提供することができると同時に、同一工程で行うため煩雑な工程を必要とせず工程を簡略化できる。
【0040】
具体的には、光導波体用溝および導体層作製後に、新たにはんだダム用に薄膜成膜工程やフォトリソグラフィー、エッチング工程を行う必要が無いため、簡便な作製方法ではんだダムを作製できる。また、導体層の上部に薄膜を作製する必要が無く、また導体層は光導波体用溝形成後に作製するため、従来光導波体用溝のウェットエッチング時に生じたような絶縁膜や導体層の剥離やエッチピットが発生する事も無い。
【0041】
また、凹部はドライエッチングで作製するため、ウェットエッチングでは作製不可能な円形などのさまざまな形状に対応できると同時にマスクパターンを正確に反映した形状が得られ、且つ形状が作製工程途中で崩れたり変形することがないので、セルフアライメント実装に必要な位置精度が工程途中で劣化することも無く、はんだダムとしての機能を失うこともない。
【0042】
光半導体素子は、上述した凹部によって位置決めされると同時に、高さ方向は光半導体素子を上部から押圧し当接させるため基板表面で決定されるので、はんだの高さずれによる光半導体素子の高さずれが生じる事が無い。
【0043】
また、導体層は凹部内部も含めて熱酸化膜上に形成することが可能であるため、絶縁性がよい。光導波体搭載溝エッチング時のマスク膜である第1および第2耐エッチング膜は、熱酸化膜に代表される絶縁膜形成前にすべて除去されるので、エッチングによって生じたひさし状の膜がごみとなって基板表面へ付着することもなく、清浄な基板表面を保てる。
【0044】
さらに、光導波体と光半導体素子とが精度よく光結合されることにより、性能の非常に優れた光モジュールを提供することができる。
【0045】
なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で適宜変更することが可能である。
【0046】
【実施例】
以下に本発明をより具体化した実施例について説明する。
【0047】
光部品実装用基板S1は、基板の主面が(100)面で、厚さが1mmの単結晶シリコン基板を用いた。この場合、光導波体搭載溝2は異方性エッチングによりV字状を形成でき、その斜面は(111)に等価な{111}面からなる。
【0048】
まず、基板1に第1耐エッチング膜11となるSiNx膜をLP−CVD法により厚さ0.1μm形成した。次に、第1耐エッチング膜11が成膜された基板1にスピンコート法によりフォトレジストを全面塗布し、光導波体搭載用開口部2aと光半導体素子位置決め用開口部3aを有するフォトマスクを用いて、フォトレジスト14パターンを形成した。
【0049】
次いで、このフォトレジスト14パターンを用いて、光導波体搭載用開口部2aと光半導体素子位置決め用開口部3a部分の第1耐エッチング膜11をRIE(リアクティブイオンエッチング)装置によりエッチング除去すると同時に、凹部所望深さに相当する深さだけ基板1をエッチングした。
【0050】
この場合、凹部3の深さは、光半導体素子の配設・固定に有するはんだ層5の厚さを2μmとすると、凹部3の深さも2μmとし、凹部形状もはんだ形状にあわせて四角形とした。第1耐エッチング膜11の除去と同時に基板をエッチングし凹部3を形成することで、煩雑な工程を経ることなく、フォトマスクの形状をそのまま反映した凹部3を形成することができた。また、RIEなどのドライエッチング法で行うため、エッチングレートの制御が行いやすく、正確な深さの凹部3を得ることができた。
【0051】
次に、フォトレジスト14パターンを除去し、第2耐エッチング膜12となるSiNx膜を同じくLP−CVD法で0.1μm成膜した。この膜は光導波体搭載溝2形成時のエッチャントである水酸化カリウム水溶液に対する耐性が高いと同時にカバレッジ性に優れているので、凹部3の段差をエッチャントから完全に保護できた。第2耐エッチング膜12成膜後、再度フォトリソグラフィーを行い、光導波体搭載溝開口部2a近傍の第2耐エッチング膜12を除去し、凹部3のみを第2耐エッチング膜12で覆った。
【0052】
次に、フォトレジストパターン除去後、基板1を水酸化カリウム水溶液(43wt%、60℃)に浸漬し、異方性エッチングにより光導波体搭載用開口部2aにV溝2を形成した。発光素子8の発光点は素子底面から約7μmの高さにあるので、外径125μmの光ファイバ7の光軸が基板から7μmの高さにくるようにV溝幅は143μmとした。
【0053】
次に、第1および第2耐エッチング膜を除去し、基板1全体に絶縁膜となる酸化膜13を熱酸化により0.5μm形成した。
その後、スプレイ塗布法により基板1に導体層パターンとなるフォトレジストパターンを形成し、蒸着法により導体層となるTi/Pt/Au(ただし、下層/上層の順)の金属膜を0.8μm成膜し、リフトオフ法により導体層4を形成した。
【0054】
同様にして、凹部3内にAu−Sn合金はんだ層5を2μm形成した。
【0055】
本実施例によれば、基板1自体に溝パターニングと同時に凹部3を形成し、ついで異方性エッチングによりV溝2を形成したので、凹部3のパターンが正確で且つ深さ方向も精度の高い凹部が得られると同時に、凹部3の形状が崩れること無くはんだダムとしての機能を果たせた。また、その後基板1表面全体に絶縁膜13を形成しするので、凹部3内部の絶縁性は確実に得られた。
【0056】
また、図2に示すように、本発明における光部品実装用基板1の内側導体層4上に発光素子8、外側導体層4上に受光素子9を、凹部3内部に形成したはんだ5のセルフアライメント実装で配設後、それぞれボンディングワイヤで接続し、光導波体搭載溝2に光ファイバ7を配設し接着剤で固定することにより光モジュールM1とし、本発明の有効性を確認することができた。
【0057】
【発明の効果】
以上詳述したように、本発明の製造方法によって製造される光部品実装用基板によれば、光半導体素子は、凹部によって精度よく位置決めされるため、セルフアライメントが可能である。また、光半導体素子の高さ方向は光半導体素子を上部から押圧し当接させるため基板表面で決定されるので、はんだの高さずれによる光半導体素子の高さずれが生じない。
【0058】
また、光半導体素子底面の電極パターンを基板凹部にはめ込む形になり、より正確にセルフアライメントが可能である。
【0059】
また、凹部内部にはんだ層を有することにより、凹部をはんだダムとして使用でき、セルフアライメント時の位置決めに用いるだけでなく、はんだが流れ出して他の部分と接触してショートする恐れがない。
【0060】
また、本発明の製造方法によれば、光導波体用溝と凹部を一枚のマスクで同時にパターニングを行うため、互いの位置精度がよく、溝と凹部を使ったセルフアライメントが可能となる。光導波体用溝および導体層作製後に、新たにはんだダム用に薄膜成膜工程やフォトリソグラフィー、エッチング工程を行う必要が無いため、簡便な作製方法ではんだダムを作製できる(溝と凹部のパターニング時に追加でエッチングして凹部を形成するので、新たに凹部用に成膜やフォトリソ工程を行う必要が無い)。
【0061】
また、導体層の上部に薄膜を作製する必要が無く、また導体層は光導波体用溝形成後に作製するため、従来光導波体用溝のウェットエッチング時に生じたような絶縁膜や導体層の剥離やエッチピットが発生する事も無い。
【0062】
凹部はドライエッチングで作製するため、ウェットエッチングでは作製不可能な円形などのさまざまな形状に対応できると同時にマスクパターンを正確に反映した形状が得られ、且つ形状が作製工程途中で崩れたり変形することがないので、セルフアライメント実装に必要な位置精度が工程途中で劣化することも無く、はんだダムとしての機能を失うこともない。
【0063】
導体層は凹部内部も含めて熱酸化膜上に形成することが可能であるため、絶縁性がよい。
【0064】
光導波体搭載溝エッチング時のマスク膜である第1および第2耐エッチング膜は、熱酸化膜に代表される絶縁膜形成前にすべて除去されるので、エッチングによって生じたひさし状の膜がごみとなって基板表面へ付着することもなく、清浄な基板表面を保てる。
【0065】
さらに、本発明の製造方法によって製造される光部品実装用基板を用いる光モジュールによれば、光導波体と光半導体素子とが精度よく光結合されることにより、性能の非常に優れた光モジュールを提供することができる。
【図面の簡単な説明】
【図1】本発明に係る光部品実装用基板の実施形態を模式的に説明する斜視図である。
【図2】本発明に係る光モジュールの実施形態を模式的に説明する斜視図である。
【図3】本発明に係る光部品実装用基板の実施形態を模式的に説明する拡大断面図である。
【図4】本発明に係る凹部形状の例を示す上面図である。
【図5】(1)〜(7)は、本発明に係る光部品実装用基板の製造方法を模式的に説明する上面図である。
【図6】A,B(1)〜(7)は、本発明に係る光部品実装用基板の製造方法を模式的に説明する断面図である。
【図7】(1)〜(4)は、従来の光部品実装用基板の製造方法を説明する断面図である。
【符号の説明】
1:基板
2:V溝(光導波体搭載溝)
2a:光導波体搭載溝開口部
3:凹部
3a:凹部用開口部
4:導体層
5:はんだ層
6:ストッパー溝
7:光ファイバ(光導波体)
8:発光素子(光半導体素子)
9:受光素子(光半導体素子)
10:光半導体素子側電極
11:第1耐エッチング膜
12:第2耐エッチング膜
13:絶縁膜(熱酸化膜)
14:フォトレジスト[0001]
BACKGROUND OF THE INVENTION
According to the present invention, a fiber stub including an optical fiber, an optical waveguide such as an optical fiber and an optical waveguide, and an optical semiconductor element such as a light-emitting element and a light-receiving element are arranged on a substrate, and these optical components are optically and accurately arranged. The present invention relates to an optical component mounting substrate that can be combined, a manufacturing method thereof, and an optical module.
[0002]
[Prior art]
In recent years, there has been a demand for large capacity and multi-functionality of optical communication systems, and accordingly, miniaturization, high integration, and low cost of optical communication modules such as optical transmitters and optical receivers have been demanded. ing.
[0003]
In particular, for the purpose of reducing the assembly cost of an optical communication module, a technology for mounting optical components such as optical fibers and semiconductor optical elements on a substrate for mounting optical components using a silicon substrate (also called a silicon platform), so-called Optical modules using optical hybrid mounting technology have been actively developed.
[0004]
According to the above technology, this optical component mounting substrate is formed with V-grooves for arranging optical fibers and solder bumps for arranging / fixing optical semiconductor elements. Loss when the optical axis of the optical semiconductor element and the optical axis of the optical fiber are not aligned in a straight line with an accuracy of ± 1.0 μm or less in the horizontal and vertical directions. Therefore, the relative position of the V groove and the solder bump needs to be highly accurate.
[0005]
Hereinafter, a conventional example of the optical component mounting board will be described.
First, as shown in FIG. 7A, a first
[0006]
Here, the
[0007]
[Problems to be solved by the invention]
However, the conventional manufacturing method requires a very complicated process of repeatedly performing the thin film formation process, the photolithography process, and the etching process as described above, and performs anisotropic etching after forming the conductor layer. The etchant enters the interface between the substrate surface and the conductor layer, the interface between the first insulating film and the second insulating film, or the interface between the second insulating film and the conductor layer when the V-groove is formed. There is a problem that the shape of the solder dam collapses due to the occurrence of etch pits in the lower part of the film. This also causes the solder to protrude outside the conductor layer, resulting in a short circuit due to contact with other parts, or the optical semiconductor element placement position being shifted, resulting in an optical coupling efficiency between the optical semiconductor element and the optical fiber. There was a problem that decreased. Further, after the V-groove formation, there is a problem that the etching-resistant film remaining as an eaves breaks in the course of the process and becomes dust and reattaches to the substrate surface.
[0008]
Positioning with solder bumps can be easily performed in the optical axis direction and in the lateral direction perpendicular thereto, but the height direction depends on the bump height, and the desired height can be increased by melting and pressing the solder bumps. There was a problem that the optical axis could not be reliably aligned.
[0009]
In addition to the above method, or when using an alignment marker or the like without positioning with solder bumps, it is not only necessary to produce the V groove and alignment marker with high positional accuracy, but also the marker and V groove. Position error, marker and V-groove fabrication error, marker recognition error, alignment error, etc., complicatedly entangled with each other, resulting in inadequate optical coupling or alignment when mounting an optical semiconductor element. There was a problem that it took time.
[0010]
Therefore, in the present invention, a good optical coupling efficiency between an optical fiber and an optical semiconductor element can be obtained, and a self-aligning type optical component mounting substrate having a V-groove and a solder dam that can be easily manufactured, and its An object is to provide a manufacturing method and an optical module.
[0012]
[Means for Solving the Problems]
Method of producing an optical component mounting substrate of the present invention, one main surface on the entire surface and forming a first etching resistant film, the mounting groove forming openings and recesses formed in the first etching resistant film on the substrate made of silicon Forming a photoresist pattern having an opening for use, and removing the first etching-resistant film at the portion corresponding to the opening for forming the mounting groove and the opening for forming the recess by dry etching to expose the substrate surface At the same time, a step of forming a recess on the substrate, a step of covering the entire main surface of the substrate including the recess with a second etching resistant film, and the second etching resistance of the portion corresponding to the mounting groove forming opening removing the film, and forming a mounting groove the substrate surface exposed in the mounting groove forming openings by wet etching, the first etching resistant film and the second resistance And wherein the step of removing the etching film, and forming a conductor layer for an optical semiconductor element in the recess, forming a solder layer on the concave inner covered with conductor layers, to include To do.
[0019]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments according to the present invention will be described below in detail with reference to the drawings schematically shown.
[0020]
As shown in FIG. 1, an optical component mounting substrate S1 according to the present invention has an optical fiber 7 (see FIG. 2) as an optical waveguide on a
[0021]
Here, in order to obtain insulation between the
[0022]
Also, the patterning of the optical semiconductor
[0023]
The positioning and fixing of the optical semiconductor element is performed by a
[0024]
The depth of the
[0025]
Further, the shape of the
[0026]
Below, an example of the manufacturing method of the optical component mounting board | substrate in this invention is demonstrated based on FIG.5 and FIG.6. 5 (1) to (7) are top views (plan views) for explaining a manufacturing process of the optical component mounting substrate, and FIGS. 6A and B (1) to (7) are respectively FIGS. (A) to (7) AA 'line sectional view, BB' line sectional view.
[0027]
In the present invention, as described later, forming a first etching resistant layer on one entire main surface of the substrate made of silicon, the first opening for mounting groove formed on the etching resistant film and the recess formation opening A step of forming a photoresist pattern having the opening, and the first etching-resistant film at portions corresponding to the opening for forming the mounting groove and the opening for forming the recess are removed by dry etching to simultaneously expose the substrate surface. Forming a recess thereon , covering the entire main surface of the substrate including the recess with a second etching resistant film, and removing the second etching resistant film in a portion corresponding to the mounting groove forming opening. step and a step of forming the substrate surface wet etching to mounting groove exposed on the mounting groove forming openings, the first etching resistant film and the second etching resistant It is characterized removing and forming a conductor layer for an optical semiconductor element in the recess, in that it comprises a step of forming a solder layer on the concave inner covered with the conductor layer.
[0028]
For example, as shown in FIGS. 5 (1), 6A, and B (1), first, a
[0029]
Thereafter, an optical waveguide is guided to the first etching-
[0030]
Next, as shown in FIGS. 5 (2), 6A, and B (2), the optical
[0031]
Next, as shown in FIGS. 5 (3), 6A, and B (3), a second etching resistant film (for example, a silicon nitride (SiNx such as Si3N4) film) 12 is thickened by LP-CVD, plasma CVD, or the like. The thickness is 0.1 to 2 μm.
[0032]
Thereafter, a predetermined region including the optical semiconductor
[0033]
Next, as shown in FIG. 5 (4) and FIGS. 6A and B (4), using a KOH aqueous solution with a solution temperature of 40 to 80 ° C. and 30 to 45% by weight, the difference in etching rate of the crystal plane of the
[0034]
Thereafter, as shown in FIG. 5 (5) and FIGS. 6A and B (5), after removing the first etching
[0035]
Further, as shown in FIGS. 5 (6), 6A, and 6 (B), the
[0036]
Finally, as shown in FIG. 5 (7) and FIGS. 6A and B (7), the optical
[0037]
Thus, for example, an
[0038]
Note that the
[0039]
Thus, according to the optical component mounting substrate of the present invention, the opening of the optical waveguide mounting groove and the opening of the recess for the optical semiconductor element can be formed without misalignment in the same manufacturing process, and the width thereof. It is possible to form high precision with submicron order, and it is possible to provide a substrate for mounting optical components quickly and with high precision. At the same time, since the same process is performed, the complicated process is not required and the process is simplified. Can be
[0040]
Specifically, since it is not necessary to newly perform a thin film forming process, photolithography, and etching process for the solder dam after the optical waveguide groove and the conductor layer are manufactured, the solder dam can be manufactured by a simple manufacturing method. In addition, it is not necessary to form a thin film on the top of the conductor layer, and the conductor layer is formed after the groove for the optical waveguide is formed. No peeling or etch pits occur.
[0041]
In addition, since the recess is manufactured by dry etching, it can handle various shapes such as a circle that cannot be manufactured by wet etching, and at the same time, a shape that accurately reflects the mask pattern can be obtained, and the shape can be collapsed during the manufacturing process. Since there is no deformation, the positional accuracy required for self-alignment mounting does not deteriorate during the process, and the function as a solder dam is not lost.
[0042]
Since the optical semiconductor element is positioned by the above-described recess, the height direction is determined by the substrate surface to press and contact the optical semiconductor element from above, so that the height of the optical semiconductor element due to the solder height deviation is determined. There are no gaps.
[0043]
In addition, since the conductor layer can be formed on the thermal oxide film including the inside of the recess, the insulating property is good. Since the first and second etching resistant films, which are mask films at the time of etching the optical waveguide mounting groove, are all removed before the formation of the insulating film typified by the thermal oxide film, the eaves-like film generated by the etching is contaminated. Thus, a clean substrate surface can be maintained without adhering to the substrate surface.
[0044]
Furthermore, since the optical waveguide and the optical semiconductor element are optically coupled with high accuracy, it is possible to provide an optical module with excellent performance.
[0045]
In addition, this invention is not limited to the above-mentioned embodiment, It can change suitably in the range which does not deviate from the summary of this invention.
[0046]
【Example】
Examples in which the present invention is further embodied will be described below.
[0047]
As the optical component mounting substrate S1, a single crystal silicon substrate having a main surface of (100) and a thickness of 1 mm was used. In this case, the optical
[0048]
First, a SiNx film serving as the first etching
[0049]
Next, simultaneously with the
[0050]
In this case, the depth of the
[0051]
Next, the
[0052]
Next, after removing the photoresist pattern, the
[0053]
Next, the first and second etching resistant films were removed, and an
Thereafter, a photoresist pattern to be a conductor layer pattern is formed on the
[0054]
Similarly, 2 μm of Au—Sn
[0055]
According to the present embodiment, since the
[0056]
Further, as shown in FIG. 2, the self-mounting of the
[0057]
【The invention's effect】
As described above in detail, according to the optical component mounting substrate manufactured by the manufacturing method of the present invention, since the optical semiconductor element is accurately positioned by the recess, self-alignment is possible. Further, the height direction of the optical semiconductor element is determined by the substrate surface in order to press and contact the optical semiconductor element from above, so that the optical semiconductor element does not deviate in height due to the solder height deviation.
[0058]
Further, the electrode pattern on the bottom surface of the optical semiconductor element is fitted into the concave portion of the substrate, and self-alignment can be performed more accurately.
[0059]
In addition, by having a solder layer inside the recess, the recess can be used as a solder dam and not only for positioning during self-alignment, but also there is no risk of solder flowing out and contacting other parts.
[0060]
In addition, according to the manufacturing method of the present invention, since the optical waveguide groove and the concave portion are patterned simultaneously with a single mask, the mutual positional accuracy is good and self-alignment using the groove and the concave portion is possible. Since there is no need to perform a new thin film deposition process, photolithography, or etching process for the solder dam after the fabrication of the optical waveguide groove and conductor layer, the solder dam can be fabricated by a simple fabrication method (patterning of grooves and recesses). Sometimes additional etching is used to form a recess, so that it is not necessary to newly perform film formation or photolithography for the recess).
[0061]
In addition, it is not necessary to form a thin film on the top of the conductor layer, and the conductor layer is formed after the groove for the optical waveguide is formed. No peeling or etch pits occur.
[0062]
Since the recess is made by dry etching, it can cope with various shapes such as a circle that cannot be made by wet etching, and at the same time, a shape that accurately reflects the mask pattern is obtained, and the shape is broken or deformed during the production process. Therefore, the positional accuracy required for self-alignment mounting does not deteriorate during the process, and the function as a solder dam is not lost.
[0063]
Since the conductor layer can be formed on the thermal oxide film including the inside of the recess, it has good insulation.
[0064]
Since the first and second etching resistant films, which are mask films at the time of etching the optical waveguide mounting groove, are all removed before the formation of the insulating film typified by the thermal oxide film, the eaves-like film generated by the etching is contaminated. Thus, a clean substrate surface can be maintained without adhering to the substrate surface.
[0065]
Furthermore, according to the optical module using the optical component mounting substrate manufactured by the manufacturing method of the present invention, the optical waveguide and the optical semiconductor element are optically coupled with high accuracy, so that the optical module with excellent performance is obtained. Can be provided.
[Brief description of the drawings]
FIG. 1 is a perspective view schematically illustrating an embodiment of an optical component mounting board according to the present invention.
FIG. 2 is a perspective view schematically illustrating an embodiment of an optical module according to the present invention.
FIG. 3 is an enlarged cross-sectional view schematically illustrating an embodiment of an optical component mounting substrate according to the present invention.
FIG. 4 is a top view showing an example of a concave shape according to the present invention.
5 (1) to (7) are top views schematically illustrating a method for manufacturing an optical component mounting board according to the present invention. FIG.
FIGS. 6A and 6B are cross-sectional views schematically illustrating a method for manufacturing an optical component mounting substrate according to the present invention. FIGS.
7A to 7D are cross-sectional views illustrating a conventional method for manufacturing an optical component mounting substrate.
[Explanation of symbols]
1: Substrate 2: V groove (optical waveguide mounting groove)
2a: optical waveguide mounting groove opening 3:
8: Light emitting element (optical semiconductor element)
9: Light receiving element (optical semiconductor element)
10: Opto-semiconductor element side electrode 11: First etching resistant film 12: Second etching resistant film 13: Insulating film (thermal oxide film)
14: Photoresist
Claims (1)
該第1耐エッチング膜に搭載溝形成用開口部及び凹部形成用開口部を有するフォトレジストパターンを形成する工程と、
前記搭載溝形成用開口部及び前記凹部形成用開口部にあたる部分の前記第1耐エッチング膜をドライエッチングにより除去して前記基板表面を露出させると同時に前記基板上に凹部を形成する工程と、
該凹部を含む前記基板の一主面全面を第2耐エッチング膜で覆う工程と、
前記搭載溝形成用開口部にあたる部分の前記第2耐エッチング膜を除去する工程と、
前記搭載溝形成用開口部に露出した前記基板表面をウエットエッチングして搭載溝を形成する工程と、
前記第1耐エッチング膜及び前記第2耐エッチング膜を除去する工程と、
前記凹部内に光半導体素子用の導体層を形成する工程と、
該導体層で覆われた前記凹部内部にはんだ層を形成する工程と、
を含むことを特徴とする光部品実装用基板の製造方法。Forming a first etching-resistant film on the entire main surface of the substrate made of silicon ;
Forming a photoresist pattern having the first for mounting groove formed on the etching resistant film opening and recess formation opening,
Removing the first etching-resistant film at the portion corresponding to the mounting groove forming opening and the recess forming opening by dry etching to expose the substrate surface and simultaneously forming a recess on the substrate;
Covering the entire main surface of the substrate including the concave portion with a second etching resistant film;
Removing the second etching-resistant film in a portion corresponding to the mounting groove forming opening;
Forming a mounting groove the substrate surface exposed in the mounting groove forming openings by wet etching,
Removing the first etching resistant film and the second etching resistant film;
Forming a conductor layer for an optical semiconductor element in the recess,
Forming a solder layer inside the recess covered with the conductor layer;
Method of producing an optical component mounting substrate you comprising a.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001024815A JP4471508B2 (en) | 2001-01-31 | 2001-01-31 | Manufacturing method of optical component mounting substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001024815A JP4471508B2 (en) | 2001-01-31 | 2001-01-31 | Manufacturing method of optical component mounting substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002228893A JP2002228893A (en) | 2002-08-14 |
| JP4471508B2 true JP4471508B2 (en) | 2010-06-02 |
Family
ID=18889904
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001024815A Expired - Lifetime JP4471508B2 (en) | 2001-01-31 | 2001-01-31 | Manufacturing method of optical component mounting substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4471508B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100612838B1 (en) | 2004-02-07 | 2006-08-18 | 삼성전자주식회사 | Optical bench, thin optical pickup using the same and manufacturing method thereof |
-
2001
- 2001-01-31 JP JP2001024815A patent/JP4471508B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002228893A (en) | 2002-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9335474B2 (en) | Optical devices and methods of fabricating the same | |
| KR0155508B1 (en) | Method for self-aligning between optical fiber and optic device | |
| US6621961B2 (en) | Self-alignment hybridization process and component | |
| JPH11109184A (en) | Optical device mounting substrate and optical module | |
| JP2009086238A (en) | Planar lightwave circuit, manufacturing method thereof, and optical waveguide device | |
| KR100456672B1 (en) | Optical waveguide platform and manufacturing method thereof | |
| KR100427582B1 (en) | Optical waveguide platform and method of manufacturing the same | |
| JP2007286340A (en) | Optical waveguide device and method of manufacturing the same | |
| JP2002169064A (en) | Optical component mounting substrate, method of manufacturing the same, and optical module | |
| JP4471508B2 (en) | Manufacturing method of optical component mounting substrate | |
| EP0636912B1 (en) | Providing optical coupling with single crystal substrate mounted electro-optictransducers | |
| KR20020041755A (en) | Optical hybrid module and its optical device and semimanufactures for the optical device | |
| JP3709075B2 (en) | Optical element mounting method | |
| JP3838718B2 (en) | Optical device mounting substrate manufacturing method and optical module manufacturing method | |
| KR100757233B1 (en) | Optical waveguide platform and manufacturing method thereof | |
| JP2002107584A (en) | Optical component mounting substrate, method of manufacturing the same, and optical module | |
| JPH06160676A (en) | Method for manufacturing semiconductor laser module | |
| JP2001298199A (en) | Optical semiconductor device connection structure | |
| JP4671480B2 (en) | Optical mounting substrate manufacturing method and optical module manufacturing method | |
| JP3884903B2 (en) | Optical module, optical transmission device and manufacturing method thereof | |
| KR0169838B1 (en) | Optical coupling device having self-aligned alignment mark and manufacturing method thereof | |
| JP2000056189A (en) | Optical coupling structure of optical module | |
| US20030210868A1 (en) | Optical coupling device and manufacturing method thereof | |
| JP2001044308A (en) | Optical device mounting substrate, method of manufacturing the same, and optical module | |
| JP4122649B2 (en) | Manufacturing method of Si carrier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071019 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090403 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090414 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090522 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100202 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100302 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130312 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |