JP4477211B2 - Circuit board inspection equipment - Google Patents
Circuit board inspection equipment Download PDFInfo
- Publication number
- JP4477211B2 JP4477211B2 JP2000299493A JP2000299493A JP4477211B2 JP 4477211 B2 JP4477211 B2 JP 4477211B2 JP 2000299493 A JP2000299493 A JP 2000299493A JP 2000299493 A JP2000299493 A JP 2000299493A JP 4477211 B2 JP4477211 B2 JP 4477211B2
- Authority
- JP
- Japan
- Prior art keywords
- inspection
- circuit board
- probe
- switch
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007689 inspection Methods 0.000 title claims description 99
- 239000000523 sample Substances 0.000 claims description 79
- 239000004020 conductor Substances 0.000 claims description 63
- 238000001514 detection method Methods 0.000 claims description 13
- 238000007747 plating Methods 0.000 description 19
- 238000009413 insulation Methods 0.000 description 9
- 230000007246 mechanism Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000002950 deficient Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 230000004069 differentiation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、検査対象の回路基板に形成された導体パターンに検査用プローブを接触させた状態で所定の電気的検査を実行可能に構成された回路基板検査装置に関し、特に、複数の導体パターンの各一端部が接続用導体に共通接続されている回路基板の検査に適した回路基板検査装置に関するものである。
【0002】
【従来の技術】
この種の回路基板検査装置として、図6に示す回路基板検査装置31が従来から知られている。この回路基板検査装置31は、図外のプローブ移動機構の案内に従い、検査対象の回路基板Pに形成された導体パターンに接触するプローブ3a,3bと、プローブ3a,3bを介して検査用信号を出力する電源部PWと、電流計AMと、電流計AMによって検出された電流値に基づいて導体パターンの断線検査および導体パターン間の絶縁検査を実行する図外の制御部とを備えている。一方、回路基板Pは、一例としてベアチップの集積回路(以下、「IC」という)を搭載可能なパッケージ基板であって、全体として平板状に形成されている。また、回路基板Pは、図4に示すように、ICの接続端子をボンディングまたは半田付けによって接続するためのボンディングパッド22a,22b,22,22・・(以下、区別しないときには「ボンディングパッド22」という)が先端部に形成された導体パターン23a,23b,23,23・・(以下、区別しないときには「導体パターン23」という)を備え、その各導体パターン23は、非常に微細なピッチで列状に配置された状態でメッキ用リング24に接続されている。したがって、この状態では、各ボンディングパッド22,22・・は、各導体パターン23,23・・およびメッキ用リング24を介して相互に接続されている。
【0003】
この回路基板検査装置31による回路基板検査の際には、まず、図7に示すように、例えばボンディングパッド22a,22bにプローブ3a,3bをそれぞれ接触させる。次に、制御部が、電源部PWを制御することによって検査用信号を出力させ、その電圧値と、電流計AMによって検出された電流値とに基づいてボンディングパッド22a,22b間の抵抗値を算出する。この場合、図6の等価回路図が示すように、導体パターン23a,23bおよびメッキ用リング24は、極く小さな値の抵抗で表される。したがって、算出される抵抗値は、導体パターン23a(抵抗R1)、導体パターン23b(抵抗R2)およびメッキ用リング24(抵抗R11)の合成抵抗値となる。次いで、算出した抵抗値と、良品の回路基板から予め吸収した抵抗値に基づいて規定された上下限値とを比較する。この場合、算出した抵抗値が上下限値の範囲内のときには、ボンディングパッド22a,22b間に短絡箇所が存在しないと判別する。一方、算出した抵抗値が上限値を超えるときには、導体パターン23a,23bおよびメッキ用リング24のいずれかに断線箇所が存在すると判別する。また、算出した抵抗値が下限値を下回るときには、導体パターン23a,23b間に短絡箇所が存在すると判別する。以上の検査を隣り合うすべてのボンディングパッド22,22に対して行うことにより、回路基板Pが検査される。
【0004】
【発明が解決しようとする課題】
ところが、従来の回路基板検査装置31には、以下の問題点がある。すなわち、従来の回路基板検査装置31では、回路基板Pの検査時に、隣り合うボンディングパッド22,22にプローブ3a,3bを接触させた状態で断線短絡検査を行っている。この場合、プローブ3a,3bが互いに接触したときには、下限値を下回る抵抗値が算出されるため、導体パターン23a,23b間に短絡箇所が存在すると誤って判別される。その一方、ボンディングパッド22,22は、非常に微細なピッチで形成されている。このため、プローブ3a,3bを互いに接触させずに、隣り合うボンディングパッド22,22に確実に接触させるのが非常に困難であるという問題点が存在する。
【0005】
さらに、従来の回路基板検査装置31では、プロービングが困難のため、例えば図7に破線で示すように、プローブ3aが、本来接触すべき位置からずれてメッキ用リング24寄りの位置に接触させられることがある。このような場合には、プローブ3a,3b間のパターン長が、正常な接触状態と比較して短くなるため、下限値を下回る抵抗値が算出される結果、短絡箇所が存在すると誤判別されるという問題点がある。
【0006】
本発明は、かかる問題点に鑑みてなされたものであり、プロービングが容易で、しかも、検査精度の向上が可能な回路基板検査装置を提供することを主目的とする。
【0007】
【課題を解決するための手段】
上記目的を達成すべく請求項記載の回路基板検査装置は、検査用信号を生成する電源部と、検査対象の回路基板に形成された導体パターンにそれぞれ接触可能な第1から第3の検査用プローブと、電流検出手段と、スイッチとを備え、電源部の一方の出力部にスイッチの一端を接続し、スイッチの一端と第1の検査用プローブとの間に電流検出手段を接続し、スイッチの他端に第2の検査用プローブを接続し、かつ電源部の他方の出力部に第3の検査用プローブを接続して構成された基板検査装置であって、複数の導体パターンの各一端部が接続用導体に共通接続されている回路基板に対する検査時に、一の導体パターンの他端部に第1の検査用プローブを接触させ、接続用導体における一の導体パターンの接続部位に第2の検査用プローブを接触させ、その接続部位と離間した接続用導体上の所定位置に第3の検査用プローブを接触させ、第2の検査用プローブと電源部における一方の出力部とをスイッチによって切り離した状態で電流検出手段によって電流が検出され、かつ第2の検査用プローブと一方の出力部とをスイッチによって接続した状態で電流検出手段によって所定のしきい値を超える電流が検出されたときに、一の導体パターンが他の導体パターンに短絡していると判別することを特徴とする。なお、第2の検査用プローブと電源部の一方の出力部とをスイッチによって接続した状態において、短絡箇所が存在しないときには電流が流れないのに対して、短絡箇所が存在するときには確実に電流が流れるため、「所定のしきい値」を0Aに規定することもできる。つまり、電流検出手段によって電流が流れたことを検出できたときに短絡箇所が存在すると判別してもよい。
【0008】
また、請求項2記載の回路基板検査装置は、請求項1記載の回路基板検査装置において、第2の検査用プローブと一方の出力部とをスイッチによって切り離した状態で電流検出手段によって電流が検出されたときに一の導体パターンと接続用導体との間に断線が存在しないと判別することを特徴とする。なお、電流検出手段によって所定のしきい値を超える電流が検出されたときに断線が存在しないと判別してもよい。
【0009】
【発明の実施の形態】
以下、添付図面を参照して、本発明に係る回路基板検査装置の好適な発明の実施の形態について説明する。
【0010】
最初に、回路基板検査装置1の構成について、図面を参照して説明する。なお、検査対象の回路基板Pについては、同一の符号を付して重複した説明を省略する。
【0011】
図1に示すように、回路基板検査装置1は、プローブ移動機構(以下、「移動機構」という)2,2,2、接触型のプローブ3a〜3c、基板検査部4、制御部5、RAM6およびROM7を備えている。この場合、プローブ3a〜3cは、本発明における第1から第3の検査用プローブにそれぞれ相当し、図外のプローブ固定具を介して移動機構2,2,2にそれぞれ取り付けられている。基板検査部4は、例えば直流電圧の検査用信号を生成する電源部PW、本発明における電流検出手段に相当する電流計AM、およびスイッチSWを備え、制御部5と相俟って低抵抗計を構成する。この場合、図2(b)に示すように、電源部PWのマイナス出力部(一方の出力部)にスイッチSWの固定接点(一端)が接続され、その固定接点に電流計AMの一端が接続され、電流計AMの他端にプローブ3aが接続されている。また、スイッチSWの可動接点(他端)にプローブ3bが接続され、電源部PWのプラス出力部(他方の出力部)にプローブ3cが接続されている。
【0012】
また、スイッチSWは、制御部5の制御に従い、プローブ3bと電源部PWのマイナス出力部とを接続しまたは切り離しする。制御部5は、電流計AMによって検出された電流値に基づく回路基板Pの良否判別や、電源部PW、スイッチSWおよび移動機構2,2,2の動作制御などを実行する。RAM6は、制御部5の演算結果などを一時的に記憶し、ROM7は、制御部5の動作プログラムを記憶する。
【0013】
次に、例えば、パッケージ基板を検査する検査処理について、図面を参照して、説明する。
【0014】
まず、制御部5が、移動機構2,2,2を制御して、図2(a)に示すように、プローブ3a〜3cを回路基板Pに接触させる。この際に、例えば、ボンディングパッド22aにプローブ3aを接触させ、メッキ用リング(接続用導体)24における導体パターン23aとの接続部位にプローブ3bを接触させ、プローブ3bの接触位置から所定の長さ以上離間したメッキ用リング24上の所定位置にプローブ3cを接触させる。この場合、所定の長さとしては、例えばメッキ用リング24に接続される各導体パターン23,23・・の配列ピッチ長を超える長さに規定される。したがって、例えば、メッキ用リング24の角部にプローブ3cを接触させる。この場合、この回路基板検査装置1では、各プローブ3a〜3cを相互にある程度離間させた位置に接触させるため、隣り合うボンディングパッド22a,22bにプローブ3,3を接触させる必要がある従来の回路基板検査装置31と比較して、相互の接触を確実に回避できる結果、プロービングが非常に容易となる。
【0015】
次いで、制御部5は、スイッチSWを切断状態に制御した後、電源部PWを駆動制御してプローブ3a,3c間に検査用信号を出力させ、この状態で、導体パターン23aの断線検査を実行する。この際に、電流計AMによって電流が検出されないときには、制御部5は、プローブ3a,3cのいずれかに接触不良が生じているか、導体パターン23aおよびメッキ用リング24のいずれかに断線箇所が存在すると判別する。この際に、制御部5は、移動機構2,2を制御してプローブ3a,3cに対して再プロービングを行い、断線検査を再度実行する。この際にも電流計AMによって電流が検出されない場合には、制御部5は、導体パターン23aおよびメッキ用リング24のいずれかに断線箇所が存在すると判別する。
【0016】
一方、電流が検出された場合、制御部5は、プローブ3a,3cが回路基板Pに対して正常に接触し、かつ導体パターン23aおよびメッキ用リング24の両者に断線箇所が存在しないと判別する。この際には、プローブ3a〜3cを回路基板Pに接触させた状態で、導体パターン23a,23b間の絶縁検査を実行する。絶縁検査の際には、制御部5は、まず、スイッチSWを接続状態に制御してプローブ3bを電源部PWのマイナス出力部に接続する。次に、電源部PWを駆動制御して検査用信号を出力させる。この場合、図2(b)に示すように、各導体パターン23a,23b,23・・には、抵抗成分としての抵抗R1,R2,R3・・R(N+1)が存在し、メッキ用リング24における各導体パターン23との接続部位間にも、抵抗成分としての抵抗R11,R12,R13・・R1Nが存在する。したがって、導体パターン23a,23b間が正常に絶縁されているときには、抵抗R1および電流計AMの直列回路がスイッチSWによって短絡されるため、電源部PWの検査用信号に基づく電流I1 が、プローブ3c、メッキ用リング24、プローブ3bおよびスイッチSWからなる経路を流れ、プローブ3c、メッキ用リング24、導体パターン23a、プローブ3aおよび電流計AMからなる経路には電流が流れない。この結果、電流計AMによって検出される電流値がほぼ0Aとなる。この場合、制御部5は、電流計AMによって検出される電流値が所定のしきい値(例えば100μA)を下回るとき(または0Aのとき)に、導体パターン23a,23b間が正常に絶縁されていると判別する。
【0017】
一方、図5および図3(a)に示すように、導体パターン23a,23b間が部位Xで短絡している場合、図3(b)に示すように、抵抗R1が抵抗R1a,R1bに分割され、抵抗R2が抵抗R2a,R2bに分割され、かつ、両分割点間(部位X)が抵抗Rxで接続される等価回路で表される。したがって、電流計AMの両端がスイッチSWで短絡されないため、スイッチSWを接続した状態であっても、プローブ3c、メッキ用リング24、プローブ3bおよびスイッチSWからなる経路を電流I11が流れると共に、プローブ3c、メッキ用リング24、抵抗R2b、抵抗Rx、抵抗R1a、プローブ3a、および電流計AMからなる経路を電流I12が流れる。この結果、良品の回路基板Pとは異なり、電流計AMによって所定のしきい値を超える電流値が検出される。したがって、制御部5は、導体パターン23a,23b間に短絡が生じていると判別する。一方、極く希に、図5および図3(a)に示すように、導体パターン23a,23bが短絡部位Xで短絡し、かつ、導体パターン23aが、短絡部位Xとメッキ用リング24との間の部位Yで断線することもある。この場合、前述した断線検査時には、この回路基板Pが良品と判別されるものの、この絶縁検査時に電流計AMによって所定のしきい値を超える電流値が検出されるため、回路基板Pの断線短絡を確実に判別することができる。
【0018】
この後、導体パターン23bに対する断線絶縁検査の際には、ボンディングパッド22bにプローブ3aを接触させ、かつメッキ用リング24における導体パターン23bとの接続部位にプローブ3bを接触させた後、導体パターン23aについての断線検査および絶縁検査と同様にして電気的検査を実行する。この断線検査および絶縁検査をすべての導体パターン23,23・・毎に行うことにより、回路基板Pの良否が判別される。
【0019】
なお、本発明は、上記した発明の実施の形態に限定されない。例えば、回路基板検査装置1は、3つのプローブ3a〜3cを用いた電気的検査を実行可能に構成されているが、本発明における検査用プローブの本数は、これに限定されず、さらに多くのプローブを備えて、これらのプローブから3つのプローブを選択して基板検査部4に接続することにより、検査時間の短縮を図ることができる。また、検査用信号として、直流電圧に限らず、交流電圧を用いることもできる。さらに、電流検出手段は、電流計に限らず、カレントトランスを用いて構成してもよい。
【0020】
【発明の効果】
以上のように、本発明に係る回路基板検査装置によれば、第1〜第3の検査用プローブを回路基板上の互いに離間した位置に接触させて電気的検査を実行することにより、検査対象の導体パターンが微細なピッチで形成されている場合であっても、プロービングが容易となる。また、導体パターン間の絶縁検査に先立って第1の検査用プローブと第3の検査用プローブとの間で断線検査を行うことにより、絶縁検査の際に検査用プローブの接触不良に起因する誤判別を回避することができ、これにより、検査確度を向上させることができる。また、各検査用プローブが位置ずれしてプロービングされたときであっても、第2の検査用プローブと電源部の一方の出力部とをスイッチによって接続した状態では、検査対象の導体パターンに短絡箇所が存在するときには、電流検出手段によって電流が確実に検出され、かつ、短絡箇所が存在しないときには、電流が検出されないため、短絡箇所の存在有無を確実に検査することができ、これにより、検査確度を向上させることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係る回路基板検査装置1の構成を示すブロック図である。
【図2】(a)は、プローブ3a〜3cを回路基板Pに接触させた状態の平面図、(b)は、導体パターン23a,23b間が正常に絶縁されている状態の回路基板検査装置1および回路基板Pの等価回路図である。
【図3】(a)は、プローブ3a〜3cを回路基板Pに接触させた状態の平面図、(b)は、導体パターン23a,23b間の部位Xに短絡箇所が存在する状態の回路基板検査装置1および回路基板Pの等価回路図である。
【図4】本発明の実施の形態に係る回路基板検査装置1および従来の回路基板検査装置31の検査対象の一例である回路基板Pの平面図である。
【図5】回路基板Pにおける導体パターン23a,23b近傍の平面図である。
【図6】従来の回路基板検査装置31および回路基板Pの等価回路図である。
【図7】プローブ3a,3bを回路基板Pに接触させた状態の平面図である。
【符号の説明】
1 回路基板検査装置
3a〜3c プローブ
4 基板検査部
22,22a,22b ボンディングパッド
23,23a,23b 導体パターン
24 メッキ用リング
AM 電流計
P 回路基板
PW 電源部
SW スイッチ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a circuit board inspection apparatus configured to be able to perform a predetermined electrical inspection in a state in which an inspection probe is in contact with a conductor pattern formed on a circuit board to be inspected. The present invention relates to a circuit board inspection apparatus suitable for inspecting a circuit board in which each end is commonly connected to a connection conductor.
[0002]
[Prior art]
As this type of circuit board inspection apparatus, a circuit
[0003]
When the circuit board inspection is performed by the circuit
[0004]
[Problems to be solved by the invention]
However, the conventional circuit
[0005]
Further, since probing is difficult in the conventional circuit
[0006]
The present invention has been made in view of such problems, and it is a main object of the present invention to provide a circuit board inspection apparatus that can be easily probed and can improve inspection accuracy.
[0007]
[Means for Solving the Problems]
In order to achieve the above object, a circuit board inspection apparatus according to
[0008]
The circuit board inspection apparatus according to
[0009]
DETAILED DESCRIPTION OF THE INVENTION
Preferred embodiments of a circuit board inspection apparatus according to the present invention will be described below with reference to the accompanying drawings.
[0010]
First, the configuration of the circuit
[0011]
As shown in FIG. 1, the circuit
[0012]
Further, the switch SW connects or disconnects the
[0013]
Next, for example, an inspection process for inspecting a package substrate will be described with reference to the drawings.
[0014]
First, the
[0015]
Next, after controlling the switch SW to a disconnected state, the
[0016]
On the other hand, when the current is detected, the
[0017]
On the other hand, when the
[0018]
Thereafter, in the disconnection insulation inspection with respect to the
[0019]
The present invention is not limited to the above-described embodiments. For example, the circuit
[0020]
【The invention's effect】
As described above, according to the circuit board inspection apparatus of the present invention, the electrical inspection is performed by bringing the first to third inspection probes into contact with the positions separated from each other on the circuit board. Even when the conductor pattern is formed at a fine pitch, probing is facilitated. Further, by performing a disconnection inspection between the first inspection probe and the third inspection probe prior to the insulation inspection between the conductor patterns, a misjudgment caused by a contact failure of the inspection probe during the insulation inspection. Differentiation can be avoided, thereby improving the inspection accuracy. Even when each inspection probe is misaligned and probing, it is short-circuited to the conductor pattern to be inspected when the second inspection probe and one output part of the power supply part are connected by a switch. When there is a location, the current detection means reliably detects the current, and when there is no short-circuit location, no current is detected, so the presence or absence of the short-circuit location can be reliably inspected. Accuracy can be improved.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a configuration of a circuit
2A is a plan view of a state in which the
3A is a plan view of a state in which the
4 is a plan view of a circuit board P, which is an example of an inspection target of the circuit
5 is a plan view of the vicinity of
6 is an equivalent circuit diagram of a conventional circuit
7 is a plan view showing a state in which probes 3a and 3b are in contact with a circuit board P. FIG.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
複数の前記導体パターンの各一端部が接続用導体に共通接続されている回路基板に対する検査時に、一の前記導体パターンの他端部に前記第1の検査用プローブを接触させ、前記接続用導体における前記一の導体パターンの接続部位に前記第2の検査用プローブを接触させ、前記接続部位と離間した前記接続用導体上の所定位置に前記第3の検査用プローブを接触させ、前記第2の検査用プローブと前記電源部における前記一方の出力部とを前記スイッチによって切り離した状態で前記電流検出手段によって電流が検出され、かつ前記第2の検査用プローブと前記一方の出力部とを前記スイッチによって接続した状態で前記電流検出手段によって所定のしきい値を超える電流が検出されたときに、前記一の導体パターンが他の導体パターンに短絡していると判別することを特徴とする回路基板検査装置。A power supply unit that generates a signal for inspection; first to third inspection probes that can contact a conductor pattern formed on a circuit board to be inspected; a current detection unit; and a switch; One end of the switch is connected to one output section of the switch, the current detection means is connected between one end of the switch and the first inspection probe, and the second inspection is connected to the other end of the switch. A board inspection apparatus configured to connect a probe and connect the third inspection probe to the other output section of the power supply section,
When inspecting a circuit board in which each one end portion of the plurality of conductor patterns is commonly connected to the connection conductor, the first inspection probe is brought into contact with the other end portion of the one conductor pattern, and the connection conductor The second inspection probe is brought into contact with the connection portion of the one conductor pattern in the first contact pattern, the third inspection probe is brought into contact with a predetermined position on the connection conductor spaced apart from the connection portion, and the second Current is detected by the current detection means in a state where the inspection probe and the one output part of the power supply part are separated by the switch, and the second inspection probe and the one output part are When a current exceeding a predetermined threshold is detected by the current detection means in a state of being connected by a switch, the one conductor pattern is changed to another conductor pattern. Circuit board inspection apparatus characterized by determining to be circuited.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299493A JP4477211B2 (en) | 2000-09-29 | 2000-09-29 | Circuit board inspection equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000299493A JP4477211B2 (en) | 2000-09-29 | 2000-09-29 | Circuit board inspection equipment |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002107400A JP2002107400A (en) | 2002-04-10 |
| JP4477211B2 true JP4477211B2 (en) | 2010-06-09 |
Family
ID=18781289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000299493A Expired - Lifetime JP4477211B2 (en) | 2000-09-29 | 2000-09-29 | Circuit board inspection equipment |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4477211B2 (en) |
-
2000
- 2000-09-29 JP JP2000299493A patent/JP4477211B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002107400A (en) | 2002-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101454680A (en) | Substrate inspection device and substrate inspection method | |
| WO2008041678A1 (en) | Board testing apparatus and board testing method | |
| WO1999064879A1 (en) | A method and apparatus for finding and locating manufacturing defects on a printed circuit board | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| JP2002014134A (en) | Circuit board inspection equipment | |
| KR100805833B1 (en) | Test apparatus and method for detecting failure of semiconductor test equipment | |
| JPH09318662A (en) | Inspecting device, inspecting probe and inspecting method | |
| KR100897982B1 (en) | Misalignment prevention pattern between probe card needle and pad and method | |
| JP5260163B2 (en) | Measuring apparatus and measuring method | |
| JP4607295B2 (en) | Circuit board inspection equipment | |
| JP4477211B2 (en) | Circuit board inspection equipment | |
| JP4987862B2 (en) | Method for inspecting a large non-component printed circuit board using a finger tester | |
| JP2010066050A (en) | Apparatus and method for insulation test | |
| JP2005315775A (en) | Four-terminal inspection method and single-terminal inspection jig using a single-sided moving probe | |
| CN113506755A (en) | Calibration pattern structure and test method of automatic detection test channel | |
| JP4588941B2 (en) | Resistance measuring device and circuit board inspection device | |
| JP4727641B2 (en) | Tester equipment | |
| JP2008026122A (en) | Maintenance method of semiconductor device inspection apparatus | |
| JPH0737954A (en) | Contact failure detection device | |
| JP3346707B2 (en) | Inspection method for semiconductor integrated circuit device | |
| JP4292013B2 (en) | Circuit board inspection equipment | |
| JPH0541419A (en) | Estimation method of test equipment | |
| JPH04315068A (en) | Apparatus for inspecting printed circuit board | |
| JP2005055369A (en) | Substrate inspection device and method | |
| JPH04355378A (en) | Confirmation of contact probe |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100311 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150319 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |