JP4477213B2

JP4477213B2 - 回路基板及び回路基板の製造方法

Info

Publication number: JP4477213B2
Application number: JP2000305143A
Authority: JP
Inventors: 俊昭天野; 敏明浅田
Original assignee: Furukawa Electric Co Ltd
Current assignee: Furukawa Electric Co Ltd
Priority date: 2000-10-04
Filing date: 2000-10-04
Publication date: 2010-06-09
Anticipated expiration: 2020-10-04
Also published as: JP2002111148A

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板及び回路基板の製造方法に関する。
【０００２】
【従来の技術】
一般に、回路基板への半導体チップのフリップチップ実装は、以下の方法で行われる。まず、実装装置において、チャッキングされた半導体チップの電極パッドの位置をカメラで捉え、画像処理を行うことにより、半導体チップの位置座標を求める。これとともに、回路基板上のアライメントマークを別のカメラで捉え、同様の画像処理を行うことにより、回路基板に形成された回路パターンの位置座標を求める。その後、得られた半導体チップの位置座標及び回路パターンの位置座標に基づいて半導体チップの位置及び配向などを補正して、半導体チップを回路パターン上の設計位置に搭載する。なお、半導体チップを回路基板上にフリップチップ実装する場合、回路パターン上や半導体チップの電極パッド上には、接合材料である金属バンプを形成する。
【０００３】
上述のように、この方法では、アライメントマークを利用して回路パターンの位置座標を求めている。これらアライメントマーク及び回路パターンは、それらの双方に対応したパターンを有する単一のフォトマスクを利用して銅箔上にレジストパターンを形成し、このレジストパターンをエッチングマスクとして用いて銅箔をエッチングすることにより形成している。そのため、アライメントマークと回路パターンとの相対位置の精度は極めて高く、位置ズレ量は２μｍ以下に過ぎない。したがって、回路パターンの位置座標を高い精度で求めることは可能である。
【０００４】
しかしながら、金属バンプに関しては、高い位置精度は実現されていない。そのため、半導体チップの電極パッドと回路基板の回路パターンとの間に接続不良を生ずることがある。これについては、図５を参照しながら説明する。
【０００５】
図５は、従来の回路基板１００の一部を概略的に示す平面図である。金属バンプ１０３は、アライメントマークや回路パターン１０２と同一の工程で形成される訳ではないので、実際に形成した金属バンプ１０３の位置と設計位置１０４との間に比較的大きな位置ズレを生ずる。
【０００６】
例えば、回路パターン１０２上にレジストパターンを形成し、その開口部に半田ペーストを印刷し、これを加熱溶融することにより金属バンプ１０３を形成した場合、金属バンプ１０３の設計位置１０４からのズレには、回路パターン１０２及び金属バンプ１０３の形成に用いるそれぞれのフォトマスクの精度に加え、金属バンプ１０３の形成に用いるフォトマスクと回路パターン１０２との位置合わせ精度が影響を与える。その結果、金属バンプ１０３の位置の設計位置１０４からの位置ズレ量は約２０μｍ程度に達することもある。
【０００７】
このように金属バンプ１０３の位置ズレ量が大きい場合に半導体チップを回路基板１００の設計位置に搭載すると、半導体チップの電極パッドと金属バンプ１０３との位置合わせが不完全となるため、半導体チップの電極パッドと回路基板１００の回路パターン１０２との接続が不安定となる。そのような理由から、従来技術によると、半導体チップの電極パッドと回路基板の回路パターンとの間に接続不良を生ずるのである。
【０００８】
このような接続不良は、例えば、金属バンプの想定される位置ズレ量に対応して金属バンプの直径を大きくすることにより回避することができる。しかしながら、この場合、金属バンプ間のピッチを狭めることが困難となる。そのため、電極パッドのピッチが狭い半導体チップをフリップチップ実装することが不可能となるという問題を生ずる。
【０００９】
【発明が解決しようとする課題】
本発明は、上記事情を考慮してなされたものであり、信頼性の高いフリップチップ実装を可能とすることを目的とする。
また、本発明は、電極パッドのピッチが狭い半導体チップを高い信頼性でフリップチップ実装可能とすることを目的とする。
さらに、本発明は、半導体チップを高い信頼性でフリップチップ実装することが可能な回路基板及びその製造方法を提供することを目的とする。
加えて、本発明は、電極パッドのピッチが狭い半導体チップを高い信頼性でフリップチップ実装することが可能な回路基板及びその製造方法を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記課題を解決するため、本発明は、一方の主面に電極パッドが設けられた半導体チップをフリップチップ実装する回路基板であって、絶縁基板と、前記絶縁基板の一方の主面に形成された回路パターンと、無光沢半田メッキからなり、前記電極パッドと前記回路パターンとを接合すべく前記回路パターン上に形成された接合用金属バンプと、前記接合用バンプを構成している前記無光沢半田メッキと同一の無光沢半田メッキからなり、前記絶縁基板の一方の主面に形成され前記半導体チップを前記回路基板にフリップチップ実装する際に位置合わせに利用するアライメントマークと、前記回路パターンを構成している材料と同一の材料からなり、前記アライメントマークと比較して反射率がより高く、前記絶縁基板と前記アライメントマークとの間で前記アライメントマークの周囲に延在して前記アライメントマークの背景を構成した金属パターンとを具備したことを特徴とする回路基板を提供する。
【００１１】
また、本発明は、絶縁基板と、前記絶縁基板の一方の主面に形成された回路パターンと、半導体チップの一方の主面に設けられた電極パッドと前記回路パターンとを接合すべく前記回路パターン上に形成された接合用金属バンプと、前記絶縁基板の一方の主面に形成され前記半導体チップをフリップチップ実装する際に位置合わせに利用するアライメントマークとを具備する回路基板の製造方法であって、前記接合用金属バンプ及び前記アライメントマークの双方に対応したパターンを有する単一のフォトマスクを用いたフォトリソグラフィ技術により、前記絶縁基板の一方の主面に設けられた金属層上にレジストパターンを形成する工程と、前記レジストパターンを利用した電解メッキ法により前記接合用金属バンプ及び前記アライメントマークの双方を同時に形成する工程と、前記接合用金属バンプ及び前記アライメントマークを形成する工程の後に、前記金属層をフォトリソグラフィ技術とエッチング技術とを用いてパターニングして前記回路パターンを形成する工程とを具備することを特徴とする回路基板の製造方法を提供する。
【００１２】
上述のように、本発明では、接合用金属バンプとアライメントマークとを、単一のフォトマスクを利用して同時に形成している。このような方法で形成した金属バンプとアライメントマークとの間の相対位置に位置合わせ精度は関与しておらず、それゆえ、その誤差は極めて少ない。そのため、本発明によると、半導体チップの電極パッドと金属バンプとの位置合わせを高精度に行うことができ、接続不良を防止することが可能となる。すなわち、本発明によると、金属バンプの直径を大きくすることなく接続不良を回避することができるため、電極パッドのピッチが狭い半導体チップを高い信頼性でフリップチップ実装することが可能となる。
【００１３】
なお、接合用金属バンプとアライメントマークとを、単一のフォトマスクを利用して同時に形成した場合、通常、接合用金属バンプとアライメントマークとは同一の材料で構成されることとなる。換言すれば、接合用金属バンプを構成する材料とアライメントマークを構成する材料とが同一であることは、本発明の方法を適用した場合に見出される顕著な特徴であると言える。
【００１４】
本発明において、接合用金属バンプ及びアライメントマークは、例えば、電解メッキ法を用いて形成することができる。また、それらを構成する材料としては、例えば、金及び半田を挙げることができる。
【００１５】
本発明においては、通常、絶縁基板とアライメントマークとの間に、回路パターンを構成する材料と同一の材料からなる金属パターンが介在している。アライメントマークと絶縁基板との間のコントラストが不十分である場合は、この金属パターンをアライメントマークの周囲に延在するように形成して、アライメントマークの背景として利用することにより、十分なコントラストを実現することができる。
【００１６】
本発明において、接合用金属バンプ及びアライメントマークを形成するのに利用するレジストパターンは、通常、絶縁基板の一方の主面に設けられた金属層上に形成する。すなわち、金属層をパターニングして回路パターンを形成する工程は、通常、接合用金属バンプ及びアライメントマークを形成する工程の後に行う。この場合、回路パターンの位置が設計位置から多少ズレたとしても、金属バンプの直下の金属層のエッチングは殆ど進行しないため、金属バンプと回路パターンとの間に接続不良を生ずることはない。したがって、半導体チップをより高い信頼性でフリップチップ実装することが可能となる。
【００１７】
【発明の実施の形態】
以下、本発明について、図面を参照しながらより詳細に説明する。なお、各図において、同一の或いは類似した部材には同一の参照符号を付し、重複する説明は省略する。
図１〜図３は、本発明の第１の実施形態に係る回路基板の製造プロセスを概略的に示しており、図１（ａ）及び（ｃ）、図２（ｄ）〜（ｆ）、並びに図３（ｇ）及び（ｈ）は本発明の第１の実施形態に係る回路基板の製造プロセスを概略的に示す平面図であり、図１（ｂ）は図１（ａ）に示す構造のＡ−Ａ線に沿った断面図である。第１の実施形態では、図３（ｈ）に示す回路基板１０を以下の方法により製造する。
【００１８】
まず、図１（ａ）及び（ｂ）に示すように、例えば、ポリイミドフィルムやガラスクロスにエポキシを含浸させた構造のガラスエポキシ層のような絶縁基板１１の一方の主面に金属層１２として銅箔を有する材料を準備する。次いで、銅箔１２上に、厚さ５０μｍのネガタイプ感光性ドライフィルム１３をラミネートする。
【００１９】
次に、図１（ｃ）に示すように、この感光性ドライフィルム１３を、その金属バンプ及びアライメントマークを形成する領域を遮光するフォトマスクを介して露光する。ここでは、露光光源としては、超高圧水銀ランプを用い、照射量は１６０ｍＪ／ｃｍ²とした。さらに、感光性ドライフィルム１３を液温が３０℃であり濃度が１質量％のＮａ₂ＣＯ₃水溶液を現像液として用いて現像することにより、金属バンプ及びアライメントマークに対応する領域に開口部１４及び１５を有するパターンメッキレジストパターン１６を得る。
【００２０】
その後、図２（ｄ）に示すように、レジストパターン１６をマスクとして用いて、銅箔１２の露出部に半田を電気メッキして、接合用金属バンプとして高さ１０μｍの半田バンプ１７を形成するのとともに、半田からなる十字型のアライメントマーク１８を形成する。この電気メッキに際しては、半田メッキ液として、ＡＳ５１３系浴（商品名：石原薬品社製）を使用した。
【００２１】
次いで、図２（ｅ）に示すように、剥離液として液温４５℃の３％ＮａＯＨ水溶液を用いてレジストパターン１６を剥離する。次に、図２（ｆ）に示すように、銅箔１２上に、感光性ドライフィルム１９をラミネートする。さらに、この感光性ドライフィルム１９を、回路パターンを形成する領域２０以外の領域を遮光するフォトマスクを介して露光する。露光光源としては、超高圧水銀ランプからの平行光を用い、照射量は１００ｍＪ／ｃｍ²とした。
【００２２】
その後、図３（ｇ）に示すように、感光性ドライフィルム１９を液温が３０℃であり濃度が１質量％のＮａ₂ＣＯ₃水溶液を現像液として用いて現像することにより、回路パターンに対応する領域２０のみが残置し且つそれ以外の領域が開口したエッチングレジストパターン２１を得る。
【００２３】
次に、図３（ｈ）に示すように、レジストパターン２１をエッチングマスクとして用いて、銅箔１２の露出部をアルカリエッチング液によりエッチングして回路パターン２２を形成する。次いで、剥離液として液温４５℃の３％ＮａＯＨ水溶液を用いてレジストパターン２１を剥離する。以上のようにして、図３（ｈ）に示す回路基板１０を得る。
【００２４】
次に、本発明の第２の実施形態について説明する。上述した第１の実施形態では、絶縁基板１１の表面でアライメントマーク１８の背景を構成したが、アライメントマーク１８を無光沢半田メッキによって形成した場合には、それらの間のコントラストが不十分となり、画像認識が困難となることがある。以下に説明する第２の実施形態は、そのような場合に有用である。
【００２５】
図４は、本発明の第２の実施形態に係る回路基板を概略的に示す平面図である。図４に示す第２の実施形態に係る回路基板１０は、図３（ｈ）に示す第１の実施形態に係る回路基板１０とほぼ同様の構造を有しているが、絶縁基板１１とアライメントマーク１８との間に介在する金属パターン２３がアライメントマーク１８の周囲に延在するように設けられている点で異なっている。すなわち、第２の実施形態では、第１の実施形態とは異なり、金属パターン２３の表面がアライメントマーク１８の背景を構成している。アライメントマーク１８の反射率が低い場合、このように、その背景を反射率の高い金属パターン２３で構成することにより、高いコントラストが得られ、画像認識が容易になる。
【００２６】
図４に示す回路基板１０は、例えば、以下の方法により製造することができる。まず、第１の実施形態において図１（ａ）〜（ｃ）並びに図２（ｄ）及び（ｅ）を参照しながら説明した工程を実施する。
【００２７】
次に、第１の実施形態において図２（ｆ）を参照しながら説明したのと同様の工程を実施する。但し、本実施形態では、回路パターン２２を形成する領域２０に加え、金属パターン２３を形成する領域も露光するように設計されたフォトマスクを使用する。
【００２８】
その後、上述したのと同様の現像を行うことにより、回路パターン２２及び金属パターン２３に対応する領域のみが残置し且つそれ以外の領域が開口したエッチングレジストパターンを得る。さらに、第１の実施形態において図３（ｇ）及び（ｈ）を参照しながら説明した工程を実施することにより、図４に示す回路基板１０を得る。
【００２９】
以上説明した第１及び第２の実施形態に係る方法では、上述のように半田バンプ１７とアライメントマーク１８とを単一のフォトマスクを用いて同時に形成している。そのため、アライメントマーク１８に対する半田バンプ１７の位置ズレ量は２μｍ程度と少なく、極めて高い相対位置精度を実現することができる。したがって、電極パッド上に直径αの金属バンプが形成されている半導体チップを回路基板１０に実装する場合を想定すると、アライメントマーク１８に対する半田バンプ１７の位置ズレを補償して接続不良を回避するためには、半田バンプ１７の直径をα＋４μｍとすればよい。
【００３０】
一方、従来技術では、半田バンプとアライメントマークとを別々の工程で形成しているため、それらの相対位置精度には、各々を形成するのに使用するフォトマスクの寸法精度と半田バンプを形成するのに使用するフォトマスクの位置合わせ精度とが影響を与える。その結果、アライメントマークに対する半田バンプの位置ズレ量は２０μｍ程度に達する。したがって、従来技術では、電極パッド上に直径αの金属バンプが形成されている半導体チップを回路基板に実装する場合を想定すると、アライメントマークに対する半田バンプの位置ズレを補償して接続不良を回避するためには、半田バンプの直径をα＋４０μｍとしなければならない。
【００３１】
このように、本発明の第１及び第２の実施形態に係る方法によると、接続不良を防止しながらも、従来技術に比べて半田バンプ１７の直径を極めて小さくすることができる。したがって、第１及び第２の実施形態に係る方法によると、金属バンプ間のピッチを狭めることができ、電極パッドのピッチがより狭い半導体チップを電気的短絡を生ずることなく高い信頼性でフリップチップ実装することが可能となる。
【００３２】
なお、上述した第１及び第２の実施形態では、十字型のアライメントマーク１８を形成したが、アライメントマーク１８は、実装装置が認識可能であれば他の形状であっても良い。例えば、アライメントマーク１８は、丸型やリング型などのようにアライメントマークとして一般的に使用されている形状とすることができる。
【００３３】
【発明の効果】
以上説明したように、本発明では、接合用金属バンプとアライメントマークとを、単一のフォトマスクを利用して同時に形成している。このような方法で形成した金属バンプとアライメントマークとの間の相対位置に位置合わせ精度は関与しておらず、それゆえ、その誤差は極めて少ない。そのため、本発明によると、半導体チップの電極パッドと金属バンプとの位置合わせを高精度に行うことができ、接続不良を防止することが可能となる。したがって、本発明によると、金属バンプの直径を大きくすることなく接続不良を回避することができ、電極パッドのピッチが狭い半導体チップを高い信頼性でフリップチップ実装することが可能となる。すなわち、本発明によると、電極パッドのピッチが狭い半導体チップを高い信頼性でフリップチップ実装することが可能な回路基板及びその製造方法が提供される。
【図面の簡単な説明】
【図１】（ａ）及び（ｃ）は本発明の第１の実施形態に係る回路基板の製造プロセスを概略的に示す平面図、（ｂ）は（ａ）のＡ−Ａ線に沿った断面図。
【図２】（ｄ）〜（ｆ）は本発明の第１の実施形態に係る回路基板の製造プロセスを概略的に示す平面図。
【図３】（ｇ）及び（ｈ）は本発明の第１の実施形態に係る回路基板の製造プロセスを概略的に示す平面図。
【図４】本発明の第２の実施形態に係る回路基板を概略的に示す平面図。
【図５】従来の回路基板の一部を概略的に示す平面図。
【符号の説明】
１０，１００…回路基板；１１…絶縁基板；１２…金属層；
１３，１９…感光性ドライフィルム；１４，１５…開口部；
１６，２１…レジストパターン；１７，１０３…金属バンプ；
１８…アライメントマーク；２０…領域；２２，１０２…回路パターン；
２３…金属パターン；１０４…設計位置

Claims

絶縁基板と、前記絶縁基板の一方の主面に形成された回路パターンと、半導体チップの一方の主面に設けられた電極パッドと前記回路パターンとを接合すべく前記回路パターン上に形成された接合用金属バンプと、前記絶縁基板の一方の主面に形成され前記半導体チップをフリップチップ実装する際に位置合わせに利用するアライメントマークとを具備する回路基板の製造方法であって、
前記接合用金属バンプ及び前記アライメントマークの双方に対応したパターンを有する単一のフォトマスクを用いたフォトリソグラフィ技術により、前記絶縁基板の一方の主面に設けられた金属層上にレジストパターンを形成する工程と、
前記レジストパターンを利用した電解メッキ法により前記接合用金属バンプ及び前記アライメントマークの双方を同時に形成する工程と、
前記接合用金属バンプ及び前記アライメントマークを形成する工程の後に、前記金属層をフォトリソグラフィ技術とエッチング技術とを用いてパターニングして前記回路パターンを形成する工程と
を具備することを特徴とする回路基板の製造方法。
前記回路基板は、前記絶縁基板と前記アライメントマークとの間に前記回路パターンを構成している材料と同一の材料からなる金属パターンをさらに具備し、前記金属パターンは、前記アライメントマークと比較して反射率がより高く、前記アライメントマークの周囲に延在して前記アライメントマークの背景を構成し、
前記接合用金属バンプ及び前記アライメントマークは無光沢半田メッキにより形成し、
前記金属層は、前記回路パターンに加えて前記金属パターンが形成されるようにパターニングする
ことを特徴とする請求項１に記載の回路基板の製造方法。
一方の主面に電極パッドが設けられた半導体チップをフリップチップ実装する回路基板であって、
絶縁基板と、
前記絶縁基板の一方の主面に形成された回路パターンと、
無光沢半田メッキからなり、前記電極パッドと前記回路パターンとを接合すべく前記回路パターン上に形成された接合用金属バンプと、
前記接合用バンプを構成している前記無光沢半田メッキと同一の無光沢半田メッキからなり、前記絶縁基板の一方の主面に形成され前記半導体チップを前記回路基板にフリップチップ実装する際に位置合わせに利用するアライメントマークと、
前記回路パターンを構成している材料と同一の材料からなり、前記アライメントマークと比較して反射率がより高く、前記絶縁基板と前記アライメントマークとの間で前記アライメントマークの周囲に延在して前記アライメントマークの背景を構成した金属パターンと
を具備したことを特徴とする回路基板。