JP4479006B2

JP4479006B2 - 半導体装置の製造方法

Info

Publication number: JP4479006B2
Application number: JP2005219093A
Authority: JP
Inventors: 一夫湯田坂
Original assignee: Seiko Epson Corp
Current assignee: Seiko Epson Corp
Priority date: 2005-07-28
Filing date: 2005-07-28
Publication date: 2010-06-09
Anticipated expiration: 2025-07-28
Also published as: US7524734B2; US20070023899A1; EP1748491A1; TW200735272A; CN1905200A; KR100821604B1; KR20070014996A; JP2007036032A

Description

本発明は、配線基板、電気光学装置、電子機器、配線基板の製造方法、電気光学装置の製造方法、および電子機器の製造方法に関する。

多層配線構造を有する半導体装置等の配線基板では、導電体と導電体、あるいは半導体と導電体が重複する領域において、両者を絶縁する必要がある。絶縁の方法としては、誘電率の低い絶縁膜を設ける方法や、空洞を形成する方法（ＳＯＮ：ＳｉｌｉｃｏｎＯｎＮｏｔｈｉｎｇ）が知られている。特に空洞は絶縁性を高くすることができる。
空洞を低誘電率の絶縁領域として利用する技術は、例えば特許文献１や２に記載されている。

特開２００１−１４４２７６号公報特開２００１−２１７３１２号公報

しかし、例えば従来のＳＯＮのように、膜と膜との間に中空領域を形成する技術は、一般に工程が複雑になりがちであった。

そこで、本発明の目的は、製造工程を複雑にせず、多層配線構造を有する配線基板に形成された膜と膜との絶縁性を向上させることである。

本発明による配線基板は、基体と、第１の膜と、上記基体と上記第１の膜との間に形成された第２の膜とを有し、上記第２の膜の少なくとも一部と上記基体との間に空間が形成されている。
また、上記の配線基板において、上記第２の膜の少なくとも一部は上記基体と接し、上記第１の膜の一部が上記空間上に位置する。さらに、上記第２の膜は絶縁性材料を含むものである。
これにより、上記基体と上記第１の膜との間の絶縁性を高めることができる。

また、上記配線基板において、上記第１の膜は半導体材料を含み、上記第１の膜上にゲート絶縁膜が形成され、上記ゲート絶縁膜上にゲート電極が形成されていてもよい。これにより、いわゆるトップゲート型のトランジスタにおいて、基体と半導体膜との絶縁性を高めることができる。
また、上記配線基板において、上記第１の膜は第１の導電性材料を含むものであってもよい。ここで導電性材料には、金属材料や導電性の有機材料が含まれる。例えば、第１の膜をゲート電極とすれば、いわゆるボトムゲート型のトランジスタに適用することができる。

また、上記配線基板において、上記基体が第２の導電性材料を含む第３の膜を有し、上記第３の膜上に上記第２の膜の少なくとも一部と上記空間の少なくとも一部とが形成されるようにしてもよい。これにより、例えば第１の膜および第３の膜を配線とすれば、両配線間の絶縁性を高めることができる。

また、上記配線基板において、上記基体が単結晶半導体基板を含むようにしてもよい。これにより、例えば上記基体をシリコンウェハとすれば、シリコンウェハ上に形成される半導体装置に適用できる。
また、上記基体が絶縁性基板を含むようにしてもよい。これにより、例えば上記基体をガラス基板とすれば、ガラス基板上に形成される半導体装置に適用できる。

本発明の配線基板は、電気光学装置や電子機器に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、上記配線基板を駆動回路等に適用した装置をいう。また、電子機器とは、本発明に係る配線基板を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。

本発明による配線基板の製造方法は、基体上に除去膜を形成する工程と、上記除去膜を覆う絶縁膜を形成する工程と、上記除去膜を除去して上記基体と上記絶縁膜との間に空間を形成し、上記絶縁膜の一部が上記基体と接するようにする工程を有する。さらに、上記絶縁膜上に導電膜を形成する工程を有し、上記導電膜の一部が上記空間上に位置するようにすることにより、上記基体と上記導電膜との間の絶縁性を高めることができる。

また、上記絶縁膜上に半導体膜を形成する工程を有し、上記半導体膜の一部が上記空間上に位置するようにすることにより、上記基体と上記半導体膜との間の絶縁性を高めることができる。

また、上記除去膜を除去する工程は、上記除去膜を除去液に浸ける工程を含むようにしてもよい。

本発明の配線基板の製造方法は、電気光学装置や電子機器の製造方法に適用することができる。ここで、電気光学装置とは、例えば、液晶素子、電気泳動粒子が分散した分散媒体を有する電気泳動素子、ＥＬ素子等を備えた装置であって、上記配線基板を駆動回路等に適用した装置をいう。また、電子機器とは、本発明に係る配線基板を備えた一定の機能を奏する機器一般をいい、例えば電気光学装置やメモリを備える。その構成に特に限定は無いが、例えばＩＣカード、携帯電話、ビデオカメラ、パーソナルコンピュータ、ヘッドマウントディスプレイ、リア型またはフロント型のプロジェクター、さらに表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示板、宣伝広告用ディスプレイ等が含まれる。

以下、本発明の実施例について図面を参照して説明する。
実施例１．
図１は、本発明の配線基板１００の構造を模式的に示す図である。図１（Ａ）は配線基板１００を上面から見た図、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’線断面図である。配線基板１００は、基板（基体）１０１、基板１０１上に形成された第１配線（第３の膜）１０２、第２配線（第１の膜）１０３、第１配線１０２と第２配線１０３の間に形成された絶縁膜（第２の膜）１０４を備えている。絶縁膜１０４の一部は中空になっており、第１配線１０２と絶縁膜１０４の間に空間１０５が形成されている。

次に、図２を用いて配線基板１００の製造工程を説明する。図２（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）は配線基板１００を上面から見た図、図２（Ｂ）、（Ｄ）、（Ｆ）、（Ｈ）は、それぞれ図２（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）のＸ−Ｘ’線断面図である。

まず、図２（Ａ）、（Ｂ）に示すように、基板１０１上に形成された第１配線１０２上の、第１配線１０２と第２配線１０３が交差する領域に、レジスト（除去膜）１０６を形成する。レジスト１０６には、例えばノボラック系樹脂のフォトレジストを用いることができる。レジスト１０６の厚さは数１００ｎｍから１μｍ程度に形成する。なお、レジスト１０６をパターニングした後、真空中で１００〜１３０℃程度に加熱しながらＵＶ照射を行うと、レジスト１０６の耐熱性が向上し、３００〜４００℃程度までの熱処理に対しても、レジストの変形や体積減少を抑えることができる。

次に、図２（Ｃ）、（Ｄ）に示すように、レジスト１０６上に、塗布法により絶縁膜１０４を形成する。この時、図２（Ｃ）に示すように、レジスト１０６の両端部分の一部が露出するように絶縁膜１０４を形成する。絶縁膜１０４は、例えばポリシラザンをスピンコート法で基板上に塗布した後、温度３００〜４００℃、酸素または水分の存在環境下で１時間程度焼成する。

次に、図２（Ｅ）、（Ｆ）に示すように、レジスト剥離液を用いてレジスト１０６を除去し、空間１０５を形成する。剥離液は絶縁膜１０４で覆われていない部分のレジスト１０６を溶解しながら絶縁膜１０４の下部にも浸入し、レジスト１０６を完全に除去する。図２（Ｃ）に示したように、レジスト１０６の両端部分の一部が絶縁膜１０４から露出するように形成したため、空間１０５はトンネルのように一方向にのみ出入口を有する構造となる。

次に、図２（Ｇ）、（Ｈ）に示すように、絶縁膜１０４上に第２配線１０３を形成する。図２（Ｈ）に示すように、第１配線１０２と第２配線１０３の間には絶縁膜１０４と空間１０５の二層構造が形成され、誘電率を低めると同時に、絶縁性を高めることができる。

配線基板１００は、例えば図３に示すようなアクティブマトリックス基板に応用することができる。図３（Ａ）は液晶装置に用いられるアクティブマトリックス基板の例であり、図３（Ｂ）は有機ＥＬ（ＥｌｅｃｔｒｏＬｕｍｉｎｅｓｃｅｎｃｅ）装置に用いられるアクティブマトリックス基板の例である。この場合、通常第１配線１０２は走査線、第２配線１０３はデータ線に相当する。

なお、レジスト１０６の材料としては、第１配線１０２や絶縁膜１０４に対してエッチングレートが非常に大きいものであることと、絶縁膜形成時の熱やプラズマなどの環境に耐えることが望ましい。例えば、第１配線１０２として、Ａｌ、Ｃｕ、Ｔａ、Ｃｒ、Ｗ、Ｍｏ等の金属や、シリサイド、ＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）等を用い、絶縁膜１０４としてＣＶＤ法やスパッタ法で形成する二酸化シリコン（ＳｉＯ₂）、窒化シリコン（ＳｉＮ）等が用いられる場合には、レジスト１０６の材料としては、通常のフォトレジスト以外に、ポリイミド、ポリシラザン、或いはそれらの感光性材料等を用いることができる。

実施例２．
図４は、本発明の配線基板１１０の構造を模式的に示す図である。図４（Ａ）は配線基板１１０を上面から見た図、図４（Ｂ）は図４（Ａ）のＹ１−Ｙ１’線断面図、図４（Ｃ）は図４（Ａ）のＹ２−Ｙ２’線断面図である。図１との違いは、第２配線１０３の幅が空間１０５の幅よりも大きく形成されていることである。

図１に示す配線基板１００では第１配線１０２と第２配線１０３の重複部分はすべて絶縁膜１０４と空間１０５の二層構造により絶縁されていた。これに対し、配線基板１１０では、図４（Ｂ）に示すように第１配線１０２と第２配線１０３が絶縁膜１０４と空間１０５の二層構造により絶縁される部分と、図４（Ｃ）に示すように第１配線１０２と第２配線１０３が絶縁膜１０４のみで絶縁される部分がある。

配線基板１１０のような構造にする利点について説明する。図４（Ｂ）に示すように二層構造により絶縁される領域では、第２配線１０３は、空間１０５の両端の開口部を塞ぐように形成されているため、例えば液体材料を用いて第２配線１０３を形成する場合、製造の過程で第２配線１０３が空間１０５の内側へ入りこみ、第２配線１０３が断線する恐れがある。しかし、図４（Ｃ）に示すように絶縁膜１０４のみで絶縁される領域では、第２配線１０３の断線は起こりにくい。よって、配線基板１１０全体として断線を起こりにくくすることができる。

実施例３．
図５は、本発明の配線基板１２０の構造を模式的に示す図である。図５（Ａ）は配線基板１２０を上面から見た図、図５（Ｂ）は図５（Ａ）のＸ−Ｘ’線断面図、図５（Ｃ）は図５（Ａ）のＹ−Ｙ’線断面図である。図１との違いは、空間１０５の形成される方向である。

図１では、空間１０５は第２配線１０３が延在する方向に沿って設けられていたが、配線基板１２０は、図５に示すように第２配線１０３が延在する方向と垂直な方向に空間１０５が設けられている。第２配線１０３が空間１０５の両端の開口部を跨がないため、第２配線１０３の断線が起こりにくくなる。

なお、絶縁膜１０４をインクジェット法により形成すれば、図６に示すように絶縁膜１０４が緩やかな形状に形成されるため、絶縁膜１０４の上に形成する第２配線１０３の断線を起こりにくくすることができる。また更に、除去膜１０６もインクジェット法で形成すれば、工程が簡略化され、製造コストの低減になる。

実施例４．
次に、本発明による配線基板を半導体装置（トランジスタ）に応用する実施形態について説明する。図７は、半導体装置２００の構造を模式的に示す断面図である。半導体装置２００は、基板（基体）２０１、絶縁膜（第２の膜）２０２、シリコン膜（第１の膜）２０３、ゲート絶縁膜２０４、ゲート電極２０５、層間絶縁膜２０６、電極２０７を備えている。絶縁膜２０２の一部は中空になっており、基板２０１と絶縁膜２０２の間に空間２０８が形成されている。

次に、図８を用いて半導体装置２００の製造工程を説明する。図８（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）は半導体装置２００を上面から見た図、図８（Ｂ）、（Ｄ）、（Ｆ）、（Ｈ）、（Ｉ）、（Ｊ）は半導体装置２００の断面図であり、図８（Ｂ）、（Ｄ）、（Ｆ）、（Ｈ）はそれぞれ図８（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）のＸ−Ｘ’線断面図である。

まず、図８（Ａ）、（Ｂ）に示すように、基板２０１上に、レジスト（除去膜）２０９を形成する。レジスト２０９には、例えばノボラック系樹脂のフォトレジストを用いることができる。レジスト２０９の厚さは数１００ｎｍから１μｍ程度に形成する。なお、レジスト１０６をパターニングした後、真空中で１００〜１３０℃程度に加熱しながらＵＶ照射を行うと、レジスト２０９の耐熱性が向上し、３００〜４００℃程度までの熱処理に対しても、レジストの変形や体積減少を抑えることができる。

次に、図８（Ｃ）、（Ｄ）に示すように、レジスト２０９上に、塗布法により絶縁膜２０２を形成する。この時、図８（Ｃ）に示すように、レジスト２０９の両端部分の一部が露出するように絶縁膜２０２を形成する。絶縁膜２０２は、例えばポリシラザンをスピンコート法で基板上に塗布した後、温度３００〜４００℃、酸素または水分の存在環境下で１時間程度焼成した後、所望の形状にパターニングする。

次に、図８（Ｅ）、（Ｆ）に示すように、レジスト剥離液を用いてレジスト２０９を除去し、空間２０８を形成する。剥離液は絶縁膜２０２で覆われていない部分のレジスト２０９を溶解しながら絶縁膜２０２の下部にも浸入し、レジスト２０９を完全に除去する。図８（Ｃ）に示したように、レジスト２０９の両端部分の一部が絶縁膜２０２から露出するように形成したため、空間２０８はトンネルのように一方向にのみ出入口を有する構造となる。

次に、図８（Ｇ）、（Ｈ）に示すように、絶縁膜２０２上にシリコン膜２０３を形成する。図８（Ｈ）に示すように、基板２０１とシリコン膜２０３の間には絶縁膜２０２と空間２０８の二層構造が形成される。

ここで、基板２０１としては例えばシリコンウェハ（単結晶半導体基板）やガラス基板（絶縁性基板）を用いることができる。基板２０１とシリコン膜２０３の間に二層構造が形成されることにより、基板２０１としてシリコンウェハを用いた場合には、シリコン膜２０３との間の寄生容量を低下させることができる。また、ガラス基板を用いた場合には、シリコン膜２０３にガラス基板に含まれる不純物が拡散するのを防止することができる。

次に、図９（Ａ）に示すように、シリコン膜２０３上にゲート絶縁膜２０４を形成し、さらにゲート絶縁膜２０４上にゲート電極２０５を形成する。ゲート絶縁膜２０４の形成にはシリコン膜２０３を熱酸化して形成する方法や、ＣＶＤ法、塗布法を用いて形成する方法を用いる。ゲート電極２０５は、Ｔａなどの金属や、ＭｏＳｉ₂等の金属シリサイドなどの導電膜をスパッタ法を用いて堆積した後にパターニングする。
次に、ゲート電極２０５をマスクにして不純物のイオン打ち込みを行い、ソース・ドレイン領域を形成する。

次に、図９（Ｂ）に示すように、層間絶縁膜２０６を形成し、コンタクトホールを開口した後、電極２０７を形成する。層間絶縁膜２０６はＣＶＤ法や塗布法を用いて形成し、層間絶縁膜２０６の緻密化と打ち込みを行った不純物イオンの活性化を行うため熱処理を行う。
電極２０７は、コンタクトホール開口後、アルミニウム等をスパッタした後パターニングすることにより形成する。

なお、他の実施例として、図１０に示すようにシリコン膜２０３を絶縁膜２０２の外側を覆うように形成し、シリコン膜２０３と基板２０１が接するようにパターニングしてもよい。基板２０１をシリコンウェハで形成した場合、シリコン膜２０３が端部で単結晶シリコンに接する状態となるため、熱処理やレーザアニール等の結晶化処理を行うと、シリコン膜２０３の結晶性を高めることができる。結晶化工程の条件を最適化すれば、シリコン膜２０３全体を略単結晶化することもできる。さらに図９（Ａ）、（Ｂ）の工程を経ることにより、特性のよいトランジスタを形成することができる。この場合、シリコン基板とシリコン膜２０３は中空部と絶縁膜の２層構造となるので、従来のＳＯＩ基板に比較して誘電率が低くなるため、形成したトランジスタ回路はより高速で動作することが可能となる。

また、さらに他の実施例として、図１１を用いて、トレンチ構造を有する半導体装置の製造工程を説明する。図１１（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）は半導体素子を上面から見た図、図１１（Ｂ）、（Ｄ）、（Ｆ）、（Ｈ）は、それぞれ図１１（Ａ）、（Ｃ）、（Ｅ）、（Ｇ）のＸ−Ｘ’線断面図である。

まず、図１１（Ａ）、（Ｂ）に示すように、基板２０１上に、レジスト２０９を形成し、さらにトレンチ２１０を形成する。トレンチ２１０は半導体装置を周囲から分離するための構造である。

次に、図１１（Ｃ）、（Ｄ）に示すように、レジスト２０９上に、塗布法により絶縁膜２０２が形成されると同時に、トレンチ２１０を埋め込むように絶縁膜２１１が形成される。

次に、図１１（Ｅ）、（Ｆ）に示すように、レジスト剥離液を用いてレジスト２０９を除去し、空間２０８を形成する。この時、絶縁膜２１１も剥離液にさらされることになるが、絶縁膜２１１は非常に厚いため、すべてが除去されることはない。また、後のゲート絶縁膜形成工程において、トレンチ２１０には再度絶縁膜を形成することができる。

次に、図１１（Ｇ）、（Ｈ）に示すように、絶縁膜２０２上にシリコン膜２０３を形成する。
以後、図９（Ａ）、（Ｂ）の工程を経ることにより、トレンチ構造を有するトランジスタを得ることができる。

また、図１２は、半導体装置を平坦化する工程を示す図である。シリコン膜２０３形成後、図１２（Ａ）に示すように、ポリシラザンを塗布して酸素または水分の存在環境下で焼成し、絶縁膜２１２を形成する。ここでの膜厚はシリコン膜２０３により形成される段差と同程度か少し厚めがよい。

次に、図１２（Ｂ）に示すように、全面エッチングを行いシリコン膜２０３が露出するようにする。
さらに、シリコン膜２０３を熱酸化して形成する方法や、ＣＶＤ法、塗布法を用いて形成する方法を用いてゲート絶縁膜２０４を形成する。この時、図１２（Ｂ）に示すようにシリコン膜２０３が表面に露出しているので、ゲート絶縁膜２０４とシリコン膜２０３との界面特性に優れた膜を形成することができる。

なお、絶縁膜２１２をゲート絶縁膜２０４の一部として使用してもよい。図１２（Ａ）に示す状態で熱酸化を行うと、酸化膜はシリコン膜２０３の表面に形成され、界面特性に優れたゲート絶縁膜を形成することができる。この場合、ゲート絶縁膜２０４が熱酸化膜と塗布絶縁膜２１２の２層構造となる。

電気光学装置
図１３は、本発明による電気光学装置の例である有機ＥＬ装置１０の回路図である。各画素領域に形成された画素回路は、電界発光効果により発光可能な発光層ＯＥＬＤ、それを駆動するための制御回路を構成するＴＦＴ１１〜１４などを備えて構成される。一方、駆動回路領域に形成された各駆動回路１５、１６は、上記構成を有する複数のＴＦＴ（図示略）を備えて構成されている。駆動回路１５からは、走査線Ｖｓｅｌ及び発光制御線Ｖｇｐが対応する各画素回路に供給され、駆動回路１６からは、データ線Ｉｄａｔａおよび電源線Ｖｄｄが対応する各画素回路に供給されている。走査線Ｖｓｅｌとデータ線Ｉｄａｔａとを制御することにより、対応する各発光部ＯＥＬＤによる発光が制御可能になっている。なお、上記駆動回路は、発光要素に電界発光素子を使用する場合の回路の一例であり、他の回路構成も可能である。

電子機器
図１４は、本発明による電子機器の例を示した図である。
図１４（Ａ）は、本発明の製造方法によって製造される携帯電話であり、当該携帯電話３３０は、電気光学装置（表示パネル）１０、アンテナ部３３１、音声出力部３３２、音声入力部３３３及び操作部３３４を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。

図１４（Ｂ）は、本発明の製造方法によって製造されるビデオカメラであり、当該ビデオカメラ３４０は、電気光学装置（表示パネル）１０、受像部３４１、操作部３４２及び音声入力部３４３を備えている。本発明は、例えば表示パネル１０における画素回路及び駆動回路を構成する半導体装置の製造に適用される。

図１４（Ｃ）は、本発明の製造方法によって製造される携帯型パーソナルコンピュータの例であり、当該コンピュータ３５０は、電気光学装置（表示パネル）１０、カメラ部３５１及び操作部３５２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。

図１４（Ｄ）は、本発明の製造方法によって製造されるヘッドマウントディスプレイの例であり、当該ヘッドマウントディスプレイ３６０は、電気光学装置（表示パネル）１０、バンド部３６１及び光学系収納部３６２を備えている。本発明は、例えば表示パネル１０を構成する半導体装置の製造に適用される。

上記例に限らず本発明は、あらゆる電子デバイスの製造等に適用可能である。例えば、表示機能付きファックス装置、デジタルカメラのファインダ、携帯型ＴＶ、ＤＳＰ装置、ＰＤＡ、電子手帳、電光掲示盤、宣伝公告用ディスプレイ、ＩＣカードなどにも適用することができる。なお、本発明は上述した各実施形態に限定されることなく、本発明の要旨の範囲内で種々に変形、変更実施が可能である。また、上述した実施形態では、回路素子の一例としてＴＦＴ（薄膜トランジスタ）を例示したが、他の回路素子に適用しても良いのはもちろんである。

図１（Ａ）は、本発明による配線基板を上面から見た図、図１（Ｂ）は図１（Ａ）のＸ−Ｘ’線断面図である。図２（Ａ）〜（Ｈ）は、本発明による配線基板の製造工程を説明する図である。図３（Ａ），（Ｂ）は、本発明による配線基板が適用されるアクティブマトリックス基板の例を示す図である。図４（Ａ）は、本発明による配線基板を上面から見た図、図４（Ｂ）は図４（Ａ）のＹ１−Ｙ１’線断面図、図４（Ｃ）は図４（Ａ）のＹ２−Ｙ２’線断面図である。図５（Ａ）は、本発明による配線基板を上面から見た図、図５（Ｂ）は図５（Ａ）のＸ−Ｘ’線断面図、図５（Ｃ）は図５（Ａ）のＹ−Ｙ’線断面図である。インクジェット法により絶縁膜を形成した、本発明による配線基板の構造を示す図である。本発明による配線基板を適用したトランジスタの構造を示す図である。図８（Ａ）〜（Ｈ）は、本発明による配線基板を適用したトランジスタの製造工程を説明する図である。図９（Ａ），（Ｂ）は、本発明による配線基板を適用したトランジスタの製造工程を説明する図である。本発明による配線基板を適用したトランジスタの例を示す図である。図１１（Ａ）〜（Ｈ）は、本発明による配線基板を適用したトランジスタの製造工程を説明する図である。本発明による配線基板を適用したトランジスタの例を示す図である。本発明による電気光学装置の例である有機ＥＬ装置の回路図である。本発明による電子機器の例を示した図である。

符号の説明

１００，１１０，１２０配線基板、１０１基板、１０２第１配線、１０３第２配線、１０４絶縁膜、１０５空間、１０６レジスト、２００半導体装置、２０１基板、２０２絶縁膜、２０３シリコン膜、２０４ゲート絶縁膜、２０５ゲート電極、２０６層間絶縁膜、２０７電極、２０８空間、２０９レジスト、２１０トレンチ、２１１，２１２絶縁膜

Claims

シリコンウェハ上にパターニングしたレジストを形成する工程と、
前記レジストの一部が露出するように前記レジストを覆う絶縁膜を形成する工程と、
レジスト剥離液を用いて前記レジストを除去して前記シリコンウェハと前記絶縁膜との間に一方向にのみ出入口を有する構造の空間を形成する工程と、
前記絶縁膜上にシリコン膜を形成しパターニングすることで、シリコン膜の端部が前記シリコンウェハと接し、かつ少なくとも一部が前記空間上に位置するようにシリコン膜を形成する工程と、
前記シリコン膜の結晶化を行う工程、とを含み、
前記レジストを形成する工程は、前記レジストを真空中にて加熱しながらＵＶ照射する工程を有し、
前記絶縁膜は二酸化シリコンまたは窒化シリコンを有することを特徴とする半導体装置の製造方法。
請求項１に記載の半導体装置の製造方法において、
前記絶縁膜の一部が前記シリコンウェハと接するよう前記絶縁膜が形成されるものである、
ことを特徴とする半導体装置の製造方法。
請求項１または２に記載の半導体装置の製造方法において、
さらに、前記シリコン膜上にゲート絶縁膜を形成する工程を有する、
ことを特徴とする半導体装置の製造方法。
請求項３に記載の半導体装置の製造方法において、
さらに、前記ゲート絶縁膜上にゲート電極を形成する工程を有する、
ことを特徴とする半導体装置の製造方法。
請求項１ないし４のいずれか一項に記載の半導体装置の製造方法において、
前記シリコンウェハの前記レジストを取り囲む位置にトレンチを形成する工程を含む、
ことを特徴とする半導体装置の製造方法。
請求項１ないし５のいずれか一項に記載の半導体装置の製造方法において、
前記結晶化処理が熱処理である、
ことを特徴とする半導体装置の製造方法。
請求項１ないし５のいずれか一項に記載の半導体装置の製造方法において、
前記結晶化処理がレーザーアニール処理である、
ことを特徴とする半導体装置の製造方法。